CN107797961A - 去噪电路 - Google Patents

去噪电路 Download PDF

Info

Publication number
CN107797961A
CN107797961A CN201710426595.0A CN201710426595A CN107797961A CN 107797961 A CN107797961 A CN 107797961A CN 201710426595 A CN201710426595 A CN 201710426595A CN 107797961 A CN107797961 A CN 107797961A
Authority
CN
China
Prior art keywords
power supply
circuit
functional circuitry
squelch circuit
resistive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710426595.0A
Other languages
English (en)
Inventor
周荣
吴品
吴一品
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN107797961A publication Critical patent/CN107797961A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

本发明提供一种去噪电路，包含：功能性电路，提供既定功能；以及阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，其中该阻抗是可调的。本发明所提出的去噪电路能够消除加害者电路中的高频噪声。

Description

去噪电路
技术领域
本发明有关于一种去噪电路，更具体地，是关于一种噪声衰减电路的电路结构，用于减少积分器电路产生的噪声。
背景技术
当前，大多数消费者产品采用了芯片上系统(system-on-chip，SoC)技术。芯片上系统是一种集成电路，其在一个芯片内集成了计算机或其他电子系统的所有组件。芯片上系统可包含数字信号，模拟信号，混合信号，以及通常包含射频功能，这些功能都集成到单个芯片基板上。SoC因其低功耗低成本的特点在移动电子市场应用非常普遍。
可是，因为所有电路都彼此靠近安放，一个电路产生的噪声会成为其他电路的干扰。
图1显示一个示例的SoC结构。如图1所示，电路101与102集成在同一个管芯基板上。当电路101工作时，不想要的噪声会产生并通过电路中的寄生电容或电感耦接到电路102。由电路101产生的噪声成为电路102的噪声。这样，电路101就成为加害者电路(aggressor circuit)而电路102就成为受害者电路(victim circuit)。
为了降低加害者电路产生的噪声，本申请提出一种新型去噪电路。
发明内容
因此，本发明为了降低加害者电路产生的噪声，特提出一种新的去噪电路。
本发明提供一种去噪电路，包含：功能性电路，提供既定功能；以及阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，其中该阻抗是可调的。
本发明另提供一种去噪电路，包含：功能性电路，提供既定功能；阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，其中该阻抗是可调的；以及电容，其中该阻性设备与该电容形成低通滤波器，以滤去该供电电源产生的高频噪声。
本发明所提出的去噪电路能够消除加害者电路中的高频噪声。
本发明的这些及其他的目的对于本领域的技术人员来说，在阅读了下述优选实施例的详细说明以后是很容易理解和明白的，所述优选实施例通过多幅图予以揭示。
附图说明
图1显示一个示例的SoC结构。
图2显示根据本发明实施例的示例电路。
图3A显示总是上电域内的电路产生的噪声对射频信号处理电路230造成干扰的示意图。
图3B显示低电压域内的通过时钟树电路产生的噪声成为射频信号处理电路230的干扰的示意图。
图4A显示原始设计中给功能性电路的电源供应路径的示意图。
图4B显示根据本发明的实施例的功能性电路的供电路径的示意图。
图5显示根据本发明第一实施例的提出的具有噪声衰减电路的电路的示意图。
图6显示根据本发明实施例的电源开关的控制电路的示意图。
图7显示本发明第二实施例的提出的具有噪声衰减电路的电路的示意图。
图8显示根据本发明的实施例的晶体管的栅极区域的门栅的示意图。
具体实施方式
本说明书及权利要求书使用了某些词语代指特定的组件。本领域的技术人员可理解的是，制造商可能使用不同的名称代指同一组件。本文件不通过名字的差别，而通过功能的差别来区分组件。在以下的说明书和权利要求书中，词语“包括”是开放式的，因此其应理解为“包括，但不限于...”。
图2显示根据本发明的示例电路。根据本发明的实施例，电路200可以是电子装置内的SoC，电子装置可以是例如笔记本电脑，手机，移动游戏设备，移动多媒体播放器，全球定位系统(Global Positioning System，GPS)，接收器，或其他电子装置。电路200可包含多个功能性电路，每个可提供一个既定的功能，例如数字信号处理电路210，模拟信号处理电路220以及射频信号处理电路230。功能性电路都集成到同个管芯基板上。
数字信号处理电路210可包含多个硬件组件电路来执行数字信号处理。举例来说，数字信号处理电路210可以是中央处理单元(CPU)211，图像处理器单元(GPU)212，时钟产生器213，多媒体信号处理单元214，调制解调器215，通过时钟树(feed-through clock tree)216，或辅助电路217。
还需要注意的是，为了清楚解释本发明的概念，图2显示与发明相关的成分的简化结构示意图。因此，本发明并不限定于图2显示的内容。
CPU211控制电子装置主要操作。GPU212操纵电脑图像并执行图像处理。时钟产生器213产生时钟信号。时钟产生器213可以是，举例来说，锁相环路(PLL)。多媒体信号处理单元214执行多媒体信号处理。调制解调器215控制通信协议的操作并处理从射频信号处理电路230接收或发送到射频信号处理电路230的中频或基频信号。通过时钟树216是另外一个产生时钟信号的电路。辅助电路217可代表任何没有提到而提供辅助性功能的电路。
模拟信号处理电路220可包含多个硬件成分电路，来执行模拟信号处理。在本发明的实施例中，射频信号处理电路230可以通过空气界面(air interface)作为模拟信号处理电路220的部分。
根据本发明的实施例，射频信号处理电路230可转换接收的射频信号(RF信号)为中频信号(IF信号)或基频信号以被处理，或者从调制解调器215接收IF信号或基频信号并转换接收的信号为无线射频信号来被发送到网络设备。
根据本发明的实施例，射频信号处理电路230可包含多个硬件成分电路来执行射频转换以及射频信号处理。举例来说，射频信号处理电路230可包含功率放大器(poweramplifier)来放大射频信号，滤波器来过滤射频信号中不想要的部分，以及/或混频器(mixer)来执行射频转换。根据本发明的实施例，射频频率可以是，举例来说，GSM的900MHz或1800MHz，UMTS的1900MHz，WiFi的2400MHz或5000MHz，LTE系统的任何频带的频率，或者其他频率。
根据本发明的实施例，数字信号处理电路210可进一步划分为总是上电(always-on)区域(也被称作总是上电域)240，以及低功耗(low-power)区域(也被称作低电压域)250。总是上电区域240内的设备被作为总是上电电路。当电子设备开机并工作时，总是上电电路被开启且不被关闭，以维持电子设备的基本功能。
低电压区域250内的设备可以作为低电压电路。低电压电路在电子设备工作时若不需要操作或待机时可被关闭，以降低电子设备的功耗。
因为总是上电区域240中的总是上电电路总是上电，图2中在总是上电区域240中的一个或多个总是上电电路可以成为前面所述的加害者电路，其可对前面描述的受害者电路(例如图2中的射频信号处理电路230)造成干扰。图3A显示总是上电域内的电路产生的噪声对射频信号处理电路230造成干扰的示意图。
不想要的噪声，例如高频噪声，是当总是上电电路从电源吸取电流时产生的，其中电源例如是供电电源。因为需要吸取电流的时间以及需要吸取电流的量随不同系统而变化，电流的波形是不规则且不可预测的。因此，在从供电电源吸取电流时的总是上电电路产生的噪声成为其他电路的干扰。
另外，低功耗区域250内的一个或多个低功耗电路可在低功耗电路从总是上电区域240中的供电电源吸取电流时，成为前面描述的加害者电路而产生干扰给受害者电路(例如图2中的射频信号处理电路230)。因此，低功耗电路产生的噪声也成为其他电路的干扰。图3B显示低功耗域内的通过时钟树电路产生的噪声成为射频信号处理电路230的干扰的示意图。从总是上电区域240中的供电电源吸取电流的通过时钟树电路可以耦接到射频信号处理电路230的PLL。
当不想要的噪声的频率接近射频信号处理电路230的射频时，这个噪声会显著干扰射频信号处理电路230。
为了减少加害者电路产生的噪声，提出一种新型电路设计。
图4A显示原始设计中给功能性电路的电源供应路径的示意图。功能性电路400可以是电子设备中包含的并提供一个既定的功能的任何电路。例如图2中所示的电路。功能性电路400也可以是图2中所示的电子设备中的电路所包含的用来提供一个既定功能的标准单元(standard cell)。
如图4A所示，在原始设计中，功能性电路400直接连接到供电电源DVDD与DVSS。噪声会在功能性电路400吸取电流时产生，如前所述。噪声会通过一个耦接路径耦接到其他电路以形成干扰。
为了解决这个问题，在提出的电路设计中，会引进一个噪声衰减电路来衰减噪声。
图4B显示根据本发明的实施例的功能性电路的供电路径的示意图。功能性电路400可以是电子设备中包含的任何电路且提供一个既定的功能，如图2中所示的电路。功能性电路400也可以是图2中所示的电子设备中的电路所包含的用来提供一个既定功能的标准单元。
根据本发明的实施例，在从电电源DVDD到功能性电路400的电源供应路径上引进噪声衰减电路。噪声衰减电路可以至少包含阻性设备401与电容402。
阻性设备401耦接在供电电源DVDD与功能性电路400之间，以给供电电源DVDD在电源供应路径上提供一个阻抗，来提供电源给功能性电路400。根据本发明的实施例，阻性设备401所提供的阻抗是可调的。
需要注意的是，在本发明的实施例中，阻性设备401独立于功能性电路400。换句话说，功能性电路400不需要阻性设备401可以仍旧工作并提供既定的功能。因此，可以理解阻性设备401与功能性电路400的内部设备不同。
电容402耦接在功能性电路400与阻性设备401之间。根据本发明的实施例，电容402可以是去耦电容。
阻性设备401与电容402组成一个低通滤波器以对供电电源DVDD产生的高频噪声进行滤波。如图4B所示，从供电电源DVDD产生的噪声相比于原始设计得到衰减。既然噪声被衰减了，受害者电路的干扰可得到降低。
噪声得到衰减是因为电容402可储存能量来扮演功能性电路400的另一供电电源。如此，从供电电源DVDD吸取的电流(能量)能够被降低，同时噪声也得到降低。
根据本发明的实施例，电容402可以是在功能性电路400中的内部电容或者是增加的电容。需要注意的是，当电容402是功能性电路400中的内部电容时，电容402与功能性电路400中的其他组件用于提供既定功能。当电容402是一个增加的电容时，电容402独立于功能性电路400且功能性电路400不需要电容402也仍旧能操作并提供既定功能。
根据本发明的实施例，阻性设备401所提供的阻抗是可调的，使得低通滤波器的截止频率可基于滤波需要而灵活设计。本发明的实施例中，低通滤波器的截止频率最好比射频信号处理电路230的射频小很多。
图5显示根据本发明第一实施例的提出的具有噪声衰减电路的电路的示意图。根据本发明的实施例，阻性设备501可包含多个电源开关51，其耦接在供电电源DVDD与功能性电路500之间来形成多个供电链。电源开关51可以如标准单元或其他单元那样实施。
需要注意的是，简便起见，图中的供电链中仅显示了一个电源开关51。可是，本发明并不限定于此。每个供电链可在供电电源DVDD与功能性电路500之间包含一个或多个电源开关。
与原始设计不同，在原始设计中，功能性电路直接连接到供电电源DVDD来接收电源，在本发明的第一实施例中，例如图5中所示电源开关51的阻性设备，被引入到从供电电源DVDD到标准单元的电源供应路径上。因此，在本发明的实施例中，功能性电路500接收比供电电源DVDD稍小的一个本地电源。
当开启一个供电链上的电源开关51时，对应电源供应路径就形成并给对应的电源供应路径提供阻抗。开启的供电链越多，等同的，在供电电源DVDD与功能性电路500之间并列耦接的电阻就越多。
本发明的一个实施例中，功能性电路500可以是总是上电电路，如前所述其在电子设备上电时总是开启并不关闭。因此，在本实施例中，至少一个供电链总是开启，剩余的供电链根据对应控制信号选择性开启。
图6显示根据本发明实施例的电源开关的控制电路的示意图。一个总是上电控制信号提供给一个供电链，以控制供电链中的电源开关始终开启。电源开启/关闭控制模块601产生一个或多个电源控制信号power_control[0:(N-2)]并提供电源控制信号power_control给对应的控制寄存器，其中N是一个大于等于2的正整数。每个控制寄存器耦接到供电链来控制电源开关的开启/关闭。电源告知信号power_ack会被反馈给电源开启/关闭控制模块601，以指示对应的供电链是否成功开启。本发明的实施例中，电源开启/关闭控制模块601可用软件模块或硬件电路实施，也可用两者组合实施。
需要注意的是，在本发明的实施例中，图6中所示的供电链显示出开启/关闭信号的控制。每个电源开关包含另外两个电源引脚(图6中未显示)，这两个引脚分别耦接到供电电源DVDD与功能性电路，使得供电链并行耦接在图5所示的供电电源DVDD与功能性电路之间。
图7显示本发明第二实施例的提出的具有噪声衰减电路的电路的示意图。在本发明的第二实施例中，功能性电路可为数字信号处理电路210中的标准单元。在一个例子中，功能性电路可以是通过时钟树216中的时钟单元700。
根据本发明的实施例，阻性设备可以用一个晶体管701以及供电电源DVDD与功能性电路之间耦接一个可调阻抗来实现。根据本发明的另一实施例，阻性设备也可用可变电阻以及供电电源DVDD与功能性电路之间耦接一个可调阻抗来实现。
与原始设计不同，原始设计中标准单元一般直接连接到供电电源DVDD来接收电源。本发明的第二实施例中，阻性设备，例如图7中所示的晶体管701，被引进到从供电电源DVDD到标准单元之间的电源供应路径上。因此，本发明的实施例中，时钟单元700接收一个比供电电源DVDD稍小的本地电源。
需要注意的是，在本发明的实施例中，当功能性电路是标准单元时，例如图7中通过时钟树216中的时钟单元700，既定电路中的所有相同的标准单元最好基于提出的电路结构实施。例如，当通过时钟树216包含六个串联的时钟单元，所有这六个时钟单元最好都用图7中所示的结构来替换，来降低噪声。
根据本发明的实施例，提供给晶体管701的栅极的控制信号(可包含一个比特或多个比特)是可调的，以控制晶体管701的阻抗。可由控制寄存器提供控制信号，而控制寄存器还被图6中的电源开启/关闭控制模块601所控制。
根据本发明的实施例，由晶体管701提供的阻抗可通过控制晶体管701的开启的门栅(fingers)的数量来调整。图8显示根据本发明的实施例的晶体管的栅极区域的门栅的示意图。一些门栅可通过连接到地(逻辑0)来始终开启。其他门栅的开启/关闭可通过输入控制信号来调整。当控制信号的逻辑为0时门栅开启，当控制信号的逻辑为1时门栅关闭。越多门栅开启，就会产生越多并联的导电路径，供电电源DVDD与CLK单元700之间的阻抗也会更小。
需要注意的是，晶体管701最好不要完全关闭，以给上述的标准单元提供本地电源。
如前所述，本发明的实施例中，因为从供电电源DVDD吸取的电流(能量)能得到降低，噪声也能被降低而高频噪声可被滤去。如此，降低了对受害者电路的干扰。
本领域的技术人员将注意到，在获得本发明的指导之后，可对所述装置和方法进行大量的修改和变换。相应地，上述公开内容应该理解为，仅通过所附加的权利要求的界限来限定。

Claims (16)

1.一种去噪电路，包含：
功能性电路，提供既定功能；以及
阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，
其中该阻抗是可调的。
2.如权利要求1所述的去噪电路，其特征在于，更包含：
电容，耦接到该功能性电路与该阻性设备，
其中该阻性设备与该电容形成低通滤波器，以滤去该供电电源产生的高频噪声。
3.如权利要求1所述的去噪电路，其特征在于，该阻性设备与该功能性电路的内部电容形成低通滤波器，以滤去该供电电源产生的高频噪声。
4.如权利要求1所述的去噪电路，其特征在于，该去噪电路包含于电子设备内，且该功能性电路是总是上电电路，该功能性电路在该电子设备上电时始终开启并不关闭。
5.如权利要求4所述的去噪电路，其特征在于，该阻性设备包含：
多个电源开关，耦接在该供电电源与该功能性电路之间来形成多个供电链，
其中该多个供电链中的至少一个始终开启，而该多个供电链中的剩余供电链根据对应控制信号选择性开启。
6.如权利要求1所述的去噪电路，其特征在于，该功能性电路是标准单元。
7.如权利要求6所述的去噪电路，其特征在于，该阻性设备是可变电阻。
8.如权利要求6所述的去噪电路，其特征在于，该阻性设备是晶体管，其中提供给该晶体管的栅极的控制信号是可调的。
9.一种去噪电路，包含：
功能性电路，提供既定功能；
阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，其中该阻抗是可调的；以及
电容，其中该阻性设备与该电容形成低通滤波器，以滤去该供电电源产生的高频噪声。
10.如权利要求9所述的去噪电路，其特征在于，该电容是耦接到该功能性电路与该阻性设备的去耦电容。
11.如权利要求9所述的去噪电路，其特征在于，该电容是包含在该功能性电路中的内部电容。
12.如权利要求9所述的去噪电路，其特征在于，该去噪电路包含于电子设备内，且该功能性电路是总是上电电路，该功能性电路在该电子设备上电时始终开启并不关闭。
13.如权利要求12所述的去噪电路，其特征在于，该阻性设备包含：
多个电源开关，耦接在该供电电源与该功能性电路之间来形成多个供电链，
其中该多个供电链中的至少一个始终开启，而该多个供电链中的剩余供电链根据对应控制信号选择性开启。
14.如权利要求9所述的去噪电路，其特征在于，该功能性电路是标准单元。
15.如权利要求14所述的去噪电路，其特征在于，该阻性设备是可变电阻。
16.如权利要求14所述的去噪电路，其特征在于，该阻性设备是晶体管，其中提供给该晶体管的栅极的控制信号是可调的。
CN201710426595.0A 2016-09-06 2017-06-08 去噪电路 Pending CN107797961A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662383707P 2016-09-06 2016-09-06
US62/383,707 2016-09-06
US15/381,219 US10164599B2 (en) 2016-09-06 2016-12-16 Circuitry with a noise attenuation circuit to reduce noise generated by an aggressor circuit
US15/381,219 2016-12-16

Publications (1)

Publication Number Publication Date
CN107797961A true CN107797961A (zh) 2018-03-13

Family

ID=61281361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710426595.0A Pending CN107797961A (zh) 2016-09-06 2017-06-08 去噪电路

Country Status (3)

Country Link
US (1) US10164599B2 (zh)
CN (1) CN107797961A (zh)
TW (1) TW201813294A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021022995A1 (zh) * 2019-08-07 2021-02-11 北京智芯微电子科技有限公司 Soc芯片及soc芯片中降低时钟信号噪声的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140035689A1 (en) * 2012-07-31 2014-02-06 Renesas Electronics Corporation Semiconductor device and control method thereof
US20150076924A1 (en) * 2013-09-13 2015-03-19 SK Hynix Inc. Semiconductor device
CN105701270A (zh) * 2014-12-12 2016-06-22 联发科技股份有限公司 对电源分配网络的阻抗进行控制的方法及装置
US9377802B1 (en) * 2012-03-07 2016-06-28 Xilinx, Inc. Dynamic configuration of equivalent series resistance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893099A (en) 1985-02-25 1990-01-09 Waller Jr James K Extended response dynamic noise reduction system
EP0736971A1 (fr) * 1995-04-05 1996-10-09 Philips Electronique Grand Public Circuit réjecteur à fréquence de réjection réglable
JP3123484B2 (ja) 1997-10-29 2001-01-09 日本電気株式会社 マイクロ波増幅器
JP2001339288A (ja) 2000-05-29 2001-12-07 Fujitsu Ltd ノイズ低減回路及びそれを備えた半導体装置
TWI522016B (zh) 2014-07-02 2016-02-11 啟碁科技股份有限公司 降低聲噪的電路板裝置和電路裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377802B1 (en) * 2012-03-07 2016-06-28 Xilinx, Inc. Dynamic configuration of equivalent series resistance
US20140035689A1 (en) * 2012-07-31 2014-02-06 Renesas Electronics Corporation Semiconductor device and control method thereof
TW201424253A (zh) * 2012-07-31 2014-06-16 Renesas Electronics Corp 半導體裝置及其控制方法
US20150076924A1 (en) * 2013-09-13 2015-03-19 SK Hynix Inc. Semiconductor device
CN105701270A (zh) * 2014-12-12 2016-06-22 联发科技股份有限公司 对电源分配网络的阻抗进行控制的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WILLY SANSEN: "《Analog Design Essentials》", 31 December 2006, SPRINGER *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021022995A1 (zh) * 2019-08-07 2021-02-11 北京智芯微电子科技有限公司 Soc芯片及soc芯片中降低时钟信号噪声的方法

Also Published As

Publication number Publication date
TW201813294A (zh) 2018-04-01
US10164599B2 (en) 2018-12-25
US20180069523A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
EP2294770B1 (en) Frequency responsive bus coding
CN103986680B (zh) 一种小型化双通道ofdm通信系统及其实现方法
Poulton et al. A 0.54 pJ/b 20 Gb/s ground-referenced single-ended short-reach serial link in 28 nm CMOS for advanced packaging applications
CN110289859A (zh) 基于多片adc的并行时间交替高速采样系统
US8004330B1 (en) Reduction of electromagnetic interference for differential signals
CN104242976B (zh) 天线调谐电路、用于调谐天线的方法、天线布置以及用于操作天线布置的方法
EP3422571B1 (en) A transmitter matching network using a transformer
CN106575964A (zh) 用于适应性共模噪声分解和调谐的装置以及方法
CN114337703B (zh) 一种射频电路、通信装置及电子设备
US9014652B2 (en) Mobile communication device
CN107797961A (zh) 去噪电路
CN105760558B (zh) Fpga芯片中多输入查找表的布局方法
CN201869169U (zh) 一种射频功率放大模块及设备
US7903679B1 (en) Power supply filtering for programmable logic device having heterogeneous serial interface architecture
CN107959485A (zh) 一种改善电磁兼容性能的方法
Steinecke Design-in for EMC on CMOS large-scale integrated circuits
CN208477509U (zh) 一种通用信号处理平台
WO2023093426A1 (zh) 固态功率控制器
TW201904243A (zh) 用於1.8伏以下的電壓的射頻前端轉換和信號干擾一致性
CN1519577A (zh) 具有多路复用功能的模拟放大器
CN103222356A (zh) 执行芯片级别上减少电磁干扰的方法及对应装置
CN103908749A (zh) 一种全科医生用智能型全波段电疗仪
CN207410317U (zh) 一种用于射频开关的噪声抑制电路
CN214542521U (zh) 通信设备
US11956340B1 (en) Methods and apparatus to reduce retimer latency and jitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180313

WD01 Invention patent application deemed withdrawn after publication