CN106603046B - 基于单向再生比较器的预加重电路 - Google Patents

Abstract

本发明公开了一种基于单向再生比较器的预加重电路，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和压控电压源，第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管构成再生比较器，第十MOS管和第十一MOS管为两个辅助开关管，压控电压源作为缓冲级；优点是结构简单，延迟较小，具有较高的精度和稳定性。

Description

基于单向再生比较器的预加重电路

技术领域

本发明涉及一种预加重电路，尤其是涉及一种基于单向再生比较器的预加重电路。

背景技术

随着半导体工艺特征尺寸不断缩小以及集成电路密度与功能复杂性的提高，寄生效应和功耗问题尤为显著，使得传统电互连技术逐渐进入“电子瓶颈”状态。由于光互连系统具有高速度、高密度和低功耗等优势，有望解决电互连所产生的瓶颈问题。其中，电光调制器、光开关和锗硅光电探测器等光子器件已得到快速发展。

硅基电光调制器通过对硅材料折射率的改变实现电光信号调制，是光互连系统与微电子学之间互相集成的一个有效途径。其中，对基于载流子色散效应的硅基电光调制器研究较为广泛，其主要通过载流子的注入或抽取，改变材料中自由载流子的浓度分布，引起等效折射率和吸收系数变化。这种电光调制器的工作方式可分为载流子的积累型、耗尽型和注入型。基于MOS电容的积累型电光调制器能实现高消光比，但工作带宽受限于电容；基于反向偏置PN结的耗尽型电光调制器能达到较高调制速度，但以高驱动电压为代价；基于正向偏置PIN结的注入型电光调制器能实现较高调制效率，但硅材料中少数载流子的扩散运动与复合寿命限制其调制速度。

预加重技术能够改善电光调制器本征区内载流子的注入速度与复合寿命，进而提高光学传输特性。数字信号处理技术可将不归零制(NRZ)信号转换成预加重信号，但这一过程中需要通过信号发生器、反相器、脉冲发生器、延迟器、放大器与功率合成器等一系列器件构成有限脉冲响应数字滤波器(FIR)，方法较为复杂，依赖于庞大的数字信号处理仪器；脉冲并行合成电路可将幅度、周期均不同的脉冲信号合成非线性预加重信号，但电路模块较多，延迟较大，难以保证精度与稳定性；低压差分信号(LVDS)电路可通过电流叠加原理合成预加重信号，但需要额外对输入进行编码控制，会增加电路的复杂程度。

鉴此、设计一种结构简单，延迟较小，具有较高的精度和稳定性的基于单向再生比较器的预加重电路具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种结构简单，延迟较小，具有较高的精度和稳定性的基于单向再生比较器的预加重电路。

本发明解决上述技术问题所采用的技术方案为：一种基于单向再生比较器的预加重电路，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和压控电压源；所述的压控电压源具有正向输入端、负向输入端、偏置端和输出端；所述的第一MOS管、所述的第二MOS管、所述的第三MOS管和所述的第四MOS管均为P型MOS管，所述的第五MOS管、所述的第六MOS管、所述的第七MOS管、所述的第八MOS管、所述的第九MOS管、所述的第十MOS管和所述的第十一MOS管均为N型MOS管；

所述的第一MOS管的源极、所述的第二MOS管的源极源极、所述的第三MOS管的源极和所述的第四MOS管的源极分别与电源的正端连接，所述的第一MOS管的栅极和所述的第二MOS管的栅极连接且其连接端为所述的预加重电路的第一时钟信号输入端，所述的预加重电路的第一时钟信号输入端接入第一时钟信号，所述的第一MOS管的漏极、所述的第三MOS管的漏极、所述的第四MOS管的栅极、所述的第五MOS管的漏极、所述的第六MOS管的栅极、所述的第十MOS管的漏极、所述的第十一MOS管的漏极和所述的压控电压源的正向输入端连接，所述的第二MOS管的漏极、所述的第三MOS管的栅极、所述的第四MOS管的漏极、所述的第五MOS管的栅极和所述的第六MOS管的漏极连接，所述的第五MOS管的源极和所述的第七MOS管的漏极连接，所述的第六MOS管的源极和所述的第八MOS管的漏极连接，所述的第七MOS管的源极、所述的第八MOS管的源极和所述的第九MOS管的漏极连接，所述的第七MOS管的栅极为所述的预加重电路的第一差分信号输入端，所述的第八MOS管的栅极为所述的预加重电路的第二差分信号输入端，所述的第九MOS管的栅极为所述的预加重电路的第二时钟信号输入端，所述的预加重电路的第二时钟信号输入端接入第二时钟信号，所述的第九MOS管的源极为所述的预加重电路的第一偏置控制端，所述的预加重电路的第一偏置控制端接入第一偏置控制电压，所述的第十MOS管的栅极为所述的预加重电路的第四时钟信号输入端，所述的预加重电路的第四时钟信号输入端接入第四时钟信号，所述的第十一MOS管的栅极为所述的预加重电路的第三时钟信号输入端，所述的预加重电路的第三时钟信号输入端接入第四时钟信号，所述的第十MOS管的源极为所述的预加重电路的第二偏置控制端，所述的预加重电路的第二偏置控制端接入第二偏置控制电压，所述的第十一MOS管的源极与电源的负端连接；所述的压控电压源的负向输入端和偏置端均接地，所述的压控电压源的输出端为所述的预加重电路的输出端。

与现有技术相比，本发明的优点在于通过第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管这十一个MOS管和和一个压控电压源构成预加重电路，第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管构成再生比较器，第十MOS管和第十一MOS管为两个辅助开关管，用于提高第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管和第九MOS管构成的再生比较器的放电能力，压控电压源作为缓冲级，防止预加重电路信号输出被负载所干扰，并提高带负载能力；本发明预加重电路结构简单，延迟较小，通过采用TSMC 0.18μm CMOS工艺模型，利用Spectre仿真器，结合硅基电光调制器的等效负载小信号模型，对本发明的基于单向再生比较器的预加重电路进行仿真分析，结果表明该预加重电路具有较高的精度和稳定性。

附图说明

图1为本发明的基于单向再生比较器的预加重电路的电路图；

图2为本发明的基于单向再生比较器的预加重电路的第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的工作波形图；

图3为本发明的基于单向再生比较器的预加重电路接负载的电路图；

图4为本发明的基于单向再生比较器的预加重电路的A节点的电压波形图；

图5为本发明的基于单向再生比较器的预加重电路驱动负载时，负载输出端的电压波形图；

图6为本发明的基于单向再生比较器的预加重电路在短脉冲占空比相同，输出波形边沿时间与时钟周期关系图；

图7为本发明的基于单向再生比较器的预加重电路在短脉冲宽度相同，输出波形边沿时间与时钟周期关系图；

图8为本发明的基于单向再生比较器的预加重电路在时钟周期相同，输出波形边沿时间与短脉冲宽度关系图；

图9为本发明的基于单向再生比较器的预加重电路在反向短脉冲高电位一定时，正向短脉冲高电位对边沿时间与功耗影响图；

图10为本发明的基于单向再生比较器的预加重电路在正向短脉冲高电位一定时，反向短脉冲高电位对边沿时间与功耗影响图。

具体实施方式

以下结合附图实施例对本发明的基于单向再生比较器的预加重电路作进一步详细描述。

实施例：如图1所示，一种基于单向再生比较器的预加重电路，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11和压控电压源VCVS；压控电压源VCVS具有正向输入端、负向输入端、偏置端和输出端；第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4均为P型MOS管，第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第十一MOS管M11均为N型MOS管；第一MOS管M1的源极、第二MOS管M2的源极源极、第三MOS管M3的源极和第四MOS管M4的源极分别与电源的正端连接，接入正电压VDD，第一MOS管M1的栅极和第二MOS管M2的栅极连接且其连接端为预加重电路的第一时钟信号输入端，预加重电路的第一时钟信号输入端接入第一时钟信号CLK1，第一MOS管M1的漏极、第三MOS管M3的漏极、第四MOS管M4的栅极、第五MOS管M5的漏极、第六MOS管M6的栅极、第十MOS管M10的漏极、第十一MOS管M11的漏极和压控电压源VCVS的正向输入端连接，第二MOS管M2的漏极、第三MOS管M3的栅极、第四MOS管M4的漏极、第五MOS管M5的栅极和第六MOS管M6的漏极连接，第五MOS管M5的源极和第七MOS管M7的漏极连接，第六MOS管M6的源极和第八MOS管M8的漏极连接，第七MOS管M7的源极、第八MOS管M8的源极和第九MOS管M9的漏极连接，第七MOS管M7的栅极为预加重电路的第一差分信号输入端，用于接入第一差分输入信号Vp，第八MOS管M8的栅极为预加重电路的第二差分信号输入端，用于接入第二差分输入信号Vn，第九MOS管M9的栅极为预加重电路的第二时钟信号输入端，预加重电路的第二时钟信号输入端接入第二时钟信号CLK2，第九MOS管M9的源极为预加重电路的第一偏置控制端，预加重电路的第一偏置控制端接入第一偏置控制电压Va，第十MOS管M10的栅极为预加重电路的第四时钟信号输入端，预加重电路的第四时钟信号输入端接入第四时钟信号CLK4，第十一MOS管M11的栅极为预加重电路的第三时钟信号输入端，预加重电路的第三时钟信号输入端接入第四时钟信号CLK3，第十MOS管M10的源极为预加重电路的第二偏置控制端，预加重电路的第二偏置控制端接入第二偏置控制电压Vb，第十一MOS管M11的源极与电源的负端连接，接入负电压VSS；压控电压源VCVS的负向输入端和偏置端均接地，压控电压源VCVS的输出端为预加重电路的输出端。

本发明的基于单向再生比较器的预加重电路中，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9构成再生比较器，第十MOS管M10和第十一MOS管M11为两个辅助开关管，用于提高第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9构成的再生比较器的放电能力。第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4是轮流依次工作的，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4的工作波形图如图2所示。将第一MOS管M1的漏极、第三MOS管M3的漏极、第四MOS管M4的栅极、第五MOS管M5的漏极、第六MOS管M6的栅极、第十MOS管M10的漏极、第十一MOS管M11的漏极和压控电压源VCVS的正向输入端的连接点记为A节点，将第二MOS管M2的漏极、第三MOS管M3的栅极、第四MOS管M4的漏极、第五MOS管M5的栅极和第六MOS管M6的漏极的连接点记为B节点。

本发明的基于单向再生比较器的预加重电路在第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4的控制下分为四个工作过程：

1.第一时钟信号CLK1为低电位有效开始工作，第一MOS管M1导通，对节点A进行预充电使其电压为正电压VDD，形成预加重信号的正向短脉冲高电位；

2.第二时钟信号CLK2高电位有效开始工作，第九MOS管M9导通，通过第五MOS管M5和第七MOS管M7对节点A进行放电使其电压至Va，形成预加重信号的正向偏置电位；

3.第三时钟信号CLK3高电位有效开始工作，第十一MOS管M11导通，继续对节点A进行放电至最低电位负电压VSS，形成预加重信号的反向短脉冲高电位；

4.第四时钟信号CLK4为高电位有效开始工作，第十MOS管M10导通，此时由上一过程的对节点A放电变为对节点A进行充电使其电压为Vb(Vb>VSS)，形成预加重信号的反向偏置电位。

上述前三个过程中选择直接对节点A放电而不是在差分输入对(第七MOS管M7和第八MOS管M8)的共源端处放电，可以避免由于第五MOS管M5和第七MOS管M7过驱动电压的存在而导致的放电速度减缓和放电不彻底，保证放电速度和放电彻底。

以下对本发明的基于单向再生比较器的预加重电路的工作性能进行实验验证。将本发明的基于单向再生比较器的预加重电路的输出端与负载PIN小信号模型的输入端连接，负载由第一电阻R1、第二电阻R2和第一电容C1构成，第一电阻R1的一端为负载的输入端，第一电阻R1的另一端、第一电容C1的一端和第二电阻R2的一端连接且其连接端为负载的输出端、第二电阻R2的另一端和第一电容C1的另一端均接地，如图3所示。正电压VDD＝2V，第一差分输入信号Vp＝1.5V、第二差分输入信号Vn＝0.5V，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4为幅度不同、周期相同的方波信号，时钟周期即为预加重信号周期T，第一时钟信号CLK1和第三时钟信号CLK3工作时间分别为正、反向短脉冲的宽度Tw。为使预加重电路的的输出端的输出信号明显，选取T＝1.6ns、Tw＝0.2ns。由于电光调制器内载流子的注入与抽取时间不对称，且注入时间大于抽取时间，因而通过预加重电路产生不对称的正、反向短脉冲高电位进行非线性补偿。电光调制器的正向偏置电压为0.82V、反向偏置电压为-0.82V。本发明的基于单向再生比较器的预加重电路的节点A的电压波形如图4所示，其中，正向短脉冲高电位为2.0V、反向短脉冲高电位为-1.6V。本发明的基于单向再生比较器的预加重电路驱动负载时，负载输出端的电压波形图如图5所示。对于电光调制器的时域响应特性，可以通过负载电路输出瞬时波形的边沿时间反映。负载PIN结在±0.82V偏置电压驱动下，上升时间为192.8ps，下降时间为193.3ps；而本发明的基于单向再生比较器的预加重电路驱动时，其上升时间为162.9ps，下降时间为129.6ps，较于前者分别缩减了15.5％、33.0％。由此本发明的基于单向再生比较器的预加重电路驱动具有较快的响应速度。

预加重电信号由于正向短脉冲和反向短脉冲的存在，加快本征区内载流子的注入与抽取速度，降低载流子复合寿命，从而既可以提高电光调制器的响应速度，也影响着整体电路的功耗。以下对本发明的基于单向再生比较器的预加重电路的功耗进行实验验证。对本发明的基于单向再生比较器的预加重电路的时钟周期和短脉冲宽度进行直流扫描，其中本发明的基于单向再生比较器的预加重电路在短脉冲占空比相同，输出波形边沿时间与时钟周期关系图如图6所示，本发明的基于单向再生比较器的预加重电路在短脉冲宽度相同，输出波形边沿时间与时钟周期关系如图7所示，本发明的基于单向再生比较器的预加重电路在时钟周期相同，输出波形边沿时间与短脉冲宽度关系如图8所示。

分析图6、图7和图8可知，本发明的基于单向再生比较器的预加重电路在负载输出OUT电压波形不失真的前提下，最小时钟周期Tmin＝0.8ns，即该预加重电路允许最大不失真码元传输率fmax＝2.5Gb/s。预加重电信号对电光调制器的提速作用主要与短脉冲宽度有关，与时钟周期基本无关，且短脉冲宽度越小，提速效果越明显。这一关系可以根据动态微分方程进行定性分析。当PIN结正向偏置时，载流子大量注入波导本征区，本征区内电子浓度和空穴浓度相等，即Qh＝-Qe＝Q。在动态驱动电压作用下，电荷Q动态变化满足公式(1)。其中，I为PIN结的注入电流，τ为平均载流子复合寿命。平均载流子复合寿命τ同时满足公式(2)，τ0、N0为常数，载流子浓度N与τ呈反比关系。由公式(1)、(2)可知，随着外加驱动电压的作用时间增大，即Tw增大，N相应地增大，τ减小，造成载流子注入速度变慢，电光调制器响应速度降低。随着时钟周期由0.8ns至2.0ns的增大，本发明的基于单向再生比较器的预加重电路工作频率降低，使得功耗由4.88mW逐渐减小至1.78mW，幅度变化很大。而在时钟周期一定的情况下，本发明的基于单向再生比较器的预加重电路功耗随短脉冲宽度的增大也相应地增大，主要由于短脉冲高电位作用时间变长引起的，但这种功耗变化幅度较小，约为0.15mW。

对本发明的基于单向再生比较器的预加重电路的正向短脉冲高电位和反向短脉冲高电位进行直流扫描，本发明的基于单向再生比较器的预加重电路在反向短脉冲高电位一定时，正向短脉冲高电位对边沿时间与功耗影响如图9所示，本发明的基于单向再生比较器的预加重电路在正向短脉冲高电位一定时，反向短脉冲高电位对边沿时间与功耗影响如图10所示。由于对本发明的基于单向再生比较器的预加重电路第十一MOS管M11放电能力有限，负电压VSS最低可达到-1.6V。为区别正短脉冲高电位和反短脉冲高电位对称与否对电光调制器响应速度和电路功耗影响，故选取正向短脉冲高电位为1.6V与之对应。由图9和图10可知，本发明的基于单向再生比较器的预加重电路的正向短脉冲和反向短脉冲分别单独负责驱动载流子的注入和抽取两个过程。随着正向短脉冲高电位由1.4V～2.0V增大，上升时间由185.6ps减小至162.9ps，下降时间基本不变，功耗由1.44mW逐渐增大至2.35mW；随着反向短脉冲高电位由-1.6V～-1.0V幅度减小，下降时间由130.3ps增大至136.3ps，上升时间基本不变，功耗由1.74mW逐渐减小至1.40mW。电光调制器响应速度与电路功耗关系互相制约。由于正向预加重电信号主要用于加快载流子注入，提高电光调制器响应速度，且速度提高幅度较大，而反向预加重电信号对于其响应速度的提高幅度不是非常明显。因此结合响应速度与电路功耗这一制约关系，可以采取适当减小反向预加重权重措施，用以降低电路功耗。由图9和图10可计算，保持正向短脉冲高电位1.6V与码元传输率1.25Gb/s，通过降低反向短脉冲高电位幅度使其低于-1V，既可以实现载流子注入速度的加快，使电光调制器响应速度提高12.6％，同时也可使电路功耗至少降低19.5％，本发明的基于单向再生比较器的预加重电路具有较好的低功耗特性。

DC分析是使整体电路结构在变化的工作电压(参考电压±10％)与温度(-40℃～125℃)环境中进行仿真分析，从而为电路提供一个稳定的工作状态。工艺角(ProcessCorners)反映了工艺、电压以及温度之间变化关系。其中，工艺角可分为五种典型情况：TT(Typical NMOS and Typical PMOS)、SS(Slow NMOS and Slow PMOS)、FF(Fast NMOS andFast PMOS)、SF(Slow NMOS and Fast PMOS)、FS(Fast NMOS and Slow PMOS)。采用这五种不同的工艺角分别对本发明的基于单向再生比较器的预加重电路进行仿真及对比，结果如表1所示。针对这五种工艺角的具体参数设置如下：工艺角TT，工作电压与参考电压一致，设置为2V，环境温度为25℃；工艺角FF，工作电压较参考电压高10％，环境温度为-40℃；工艺角SS、FS、SF，工作电压较参考电压低10％，环境温度为125℃。

表1不同工艺角下的输出OUT电压波形边沿时间比较

由表1可知，在典型工艺角TT环境下，本发明的基于单向再生比较器的预加重电路连接的负载输出端OUT的电压波形的上升、下降时间分别为162.9ps、129.6ps，功耗为2.354mW。通过对比结果，工艺角FF仿真结果最为恶劣，主要由于其功率消耗最大为2.535mW。针对电光调制器响应速度而言，工艺角SS、FF、SF、FS与典型工艺角TT的输出误差很小，说明本发明的基于单向再生比较器的预加重电路精度较高，性能可以保持稳定。

Claims (1)

1.一种基于单向再生比较器的预加重电路，其特征在于包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和压控电压源；所述的压控电压源具有正向输入端、负向输入端、偏置端和输出端；所述的第一MOS管、所述的第二MOS管、所述的第三MOS管和所述的第四MOS管均为P型MOS管，所述的第五MOS管、所述的第六MOS管、所述的第七MOS管、所述的第八MOS管、所述的第九MOS管、所述的第十MOS管和所述的第十一MOS管均为N型MOS管；

所述的第一MOS管的源极、所述的第二MOS管的源极源极、所述的第三MOS管的源极和所述的第四MOS管的源极分别与电源的正端连接，所述的第一MOS管的栅极和所述的第二MOS管的栅极连接且其连接端为所述的预加重电路的第一时钟信号输入端，所述的预加重电路的第一时钟信号输入端接入第一时钟信号，所述的第一MOS管的漏极、所述的第三MOS管的漏极、所述的第四MOS管的栅极、所述的第五MOS管的漏极、所述的第六MOS管的栅极、所述的第十MOS管的漏极、所述的第十一MOS管的漏极和所述的压控电压源的正向输入端连接，所述的第二MOS管的漏极、所述的第三MOS管的栅极、所述的第四MOS管的漏极、所述的第五MOS管的栅极和所述的第六MOS管的漏极连接，所述的第五MOS管的源极和所述的第七MOS管的漏极连接，所述的第六MOS管的源极和所述的第八MOS管的漏极连接，所述的第七MOS管的源极、所述的第八MOS管的源极和所述的第九MOS管的漏极连接，所述的第七MOS管的栅极为所述的预加重电路的第一差分信号输入端，所述的第八MOS管的栅极为所述的预加重电路的第二差分信号输入端，所述的第九MOS管的栅极为所述的预加重电路的第二时钟信号输入端，所述的预加重电路的第二时钟信号输入端接入第二时钟信号，所述的第九MOS管的源极为所述的预加重电路的第一偏置控制端，所述的预加重电路的第一偏置控制端接入第一偏置控制电压，所述的第十MOS管的栅极为所述的预加重电路的第四时钟信号输入端，所述的预加重电路的第四时钟信号输入端接入第四时钟信号，所述的第十一MOS管的栅极为所述的预加重电路的第三时钟信号输入端，所述的预加重电路的第三时钟信号输入端接入第四时钟信号，所述的第十MOS管的源级为所述的预加重电路的第二偏置控制端，所述的预加重电路的第二偏置控制端接入第二偏置控制电压，所述的第十一MOS管的源极与电源的负端连接；所述的压控电压源的负向输入端和偏置端均接地，所述的压控电压源的输出端为所述的预加重电路的输出端。