CN106601736B - 电源栅极开关系统 - Google Patents

电源栅极开关系统 Download PDF

Info

Publication number
CN106601736B
CN106601736B CN201610742997.7A CN201610742997A CN106601736B CN 106601736 B CN106601736 B CN 106601736B CN 201610742997 A CN201610742997 A CN 201610742997A CN 106601736 B CN106601736 B CN 106601736B
Authority
CN
China
Prior art keywords
power
diffusion region
power gate
gate unit
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610742997.7A
Other languages
English (en)
Other versions
CN106601736A (zh
Inventor
李会镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160107890A external-priority patent/KR102533244B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106601736A publication Critical patent/CN106601736A/zh
Application granted granted Critical
Publication of CN106601736B publication Critical patent/CN106601736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

提供了一种半导体器件，所述半导体器件包括：虚拟电源线，沿第一方向延伸；n阱，沿第一方向延伸，其中，虚拟电源线和n阱设置在行中；第一电源栅极开关单元，设置在n阱中；第二电源栅极开关单元，设置在n阱中，其中，第一电源栅极开关单元和第二电源栅极开关单元为第一型单元；第三电源栅极开关单元，设置在第一电源栅极开关单元和第二电源栅极开关单元之间的n阱中，其中第三电源栅极单元为不同于第一型单元的第二型单元。

Description

电源栅极开关系统
本申请要求于2015年8月26日在韩国知识产权局提交的第10-2015-0120327号韩国专利申请的优先权，通过引用将该申请的公开内容全部包含于此。
技术领域
本发明构思涉及一种被构造为向标准单元施加虚拟电源电压的电源栅极开关系统。
背景技术
通常，为了操作半导体器件的标准单元，通过电源栅极开关从半导体器件的外部向标准单元供应电源电压。从电源栅极开关输出的电压可被称为虚拟电源电压。为了实现半导体器件的稳定操作，虚拟电源电压应被等同地施加到每个标准单元。然而，半导体器件在距电源栅极开关相对远的区域处会具有大的压降。例如，远离电源栅极开关的标准单元可能没有收到与靠近电源栅极开关的标准单元相同电平的电源电压。在这种情况下，较远的标准单元可能发生误操作。
发明内容
根据本发明构思的示例性实施例，提供了一种半导体器件，所述半导体器件包括：虚拟电源线，沿第一方向延伸；n阱，沿第一方向延伸，其中，虚拟电源线和n阱设置在行中；第一电源栅极开关单元，设置在n阱中；第二电源栅极开关单元，设置在n阱中，其中，第一电源栅极开关单元和第二电源栅极开关单元为第一型单元；第三电源栅极开关单元，设置在第一电源栅极开关单元和第二电源栅极开关单元之间的n阱中，其中第三电源栅极单元为不同于第一型单元的第二型单元。
根据本发明构思的示例性实施例，提供了一种电源栅极开关系统，所述电源栅极开关系统包括：第一虚拟电源线，沿第一方向延伸；第一电源栅极单元，连接到第一虚拟电源线；第二电源栅极单元，连接到第一虚拟电源线，其中，第一电源栅极单元和第二电源栅极单元均包括至少一个接头；第三电源栅极单元，连接到第一虚拟电源线并且设置在第一电源栅极单元和第二电源栅极单元之间，其中，第三电源栅极单元不包括接头，其中，第一电源栅极单元至第三电源栅极单元以及第一虚拟电源线布置在第一行中。
根据本发明构思的示例性实施例，提供了一种电源栅极开关系统，所述电源栅极开关系统包括：第一行，包括第一虚拟电源线、第一电源栅极单元和第二电源栅极单元，其中，第一电源栅极单元包括设置在第一扩散区与第二扩散区之间的第一栅电极以及至少一个接线片，其中，第二电源栅极单元包括设置在第三扩散区与第四扩散区之间的第二栅电极，并且不包括接线片；第二行，包括第二虚拟电源线，第三电源栅极单元和第四电源栅极单元，其中，第三电源栅极单元包括设置在第五扩散区与第六扩散区之间的第三栅电极以及至少一个接线片，第四电源栅极单元包括设置在第七扩散区和第八扩散区之间的第四栅电极，并且不包括接线片，其中，第四电源栅极单元连接到第二电源栅极单元。
附图说明
通过参照附图对发明构思的示例性实施例进行详细描述，本发明构思的以上和其它特征将会变得更加清楚。
图1是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图2是根据本发明构思的示例性实施例的沿着图1的线A-A'截取的剖视图。
图3是根据本发明构思的示例性实施例的沿着图1的线A-A'截取的剖视图。
图4是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图5是根据本发明构思的示例性实施例的沿着图4的线A-A'截取的剖视图。
图6是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图7是根据本发明构思的示例性实施例的沿着图6的线B-B'截取的剖视图。
图8是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图9是根据本发明构思的示例性实施例的沿着图8的线B-B'截取的剖视图。
图10是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图11是根据本发明构思的示例性实施例的沿着图10的线B-B'截取的剖视图。
图12是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图13是根据本发明构思的示例性实施例的沿着图12的线B-B'截取的剖视图。
图14是示出根据本发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。
图15是示出根据本发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。
图16是示出根据本发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。
图17A是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图17B是根据本发明构思的示例性实施例的沿着图17A的线A-A'截取的剖视图。
图17C是根据本发明构思的示例性实施例的沿着图17A的线B-B'截取的剖视图。
图18A是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。
图18B是根据本发明构思的示例性实施例的沿着图18A的线A-A'截取的剖视图。
图18C是根据本发明构思的示例性实施例的沿着图18A的线B-B'截取的剖视图。
图19是示出根据本发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。
具体实施方式
图1是示出根据发明构思的示例性实施例的电源栅极开关系统100的平面图。图2是根据发明构思的示例性实施例的沿着图1的线A-A'截取的剖视图。
参照图1和图2，电源栅极开关系统100可以包括p型基底P-sub、形成在p型基底P-sub中的N阱、形成在N阱中的第一扩散区至第六扩散区101、102、103、104、105和106、形成在N阱上并且形成在第一扩散区101和第二扩散区102之间的第一栅电极G1、形成在N阱上并且形成在第三扩散区103和第四扩散区104之间的第二栅电极G2、形成在N阱上并且形成在第五扩散区105和第六扩散区106之间的第三栅电极G3、形成在N阱中与第一扩散区101相邻的第一p接线片P-tab1、形成在N阱中与第二扩散区102相邻的第二p接线片P-tab2、形成在N阱中与第三扩散区103相邻的第三p接线片P-tab3、形成在N阱中与第四扩散区104相邻的第四p接线片P-tab4。
N阱可以沿第一方向D1延伸。例如，N阱可以是掺杂有n型杂质的区域。
第一扩散区101至第六扩散区106可以形成在第一方向D1上的N阱中。第一扩散区101和第二扩散区102可以彼此分隔开，第一栅电极G1可以设置在第一扩散区101与第二扩散区102之间的区域上。第三扩散区103和第四扩散区104可以彼此分隔开，第二栅电极G2可以设置在第三扩散区103与第四扩散区104之间的区域上。第五扩散区105和第六扩散区106可以形成在第二扩散区102与第三扩散区103之间。第五扩散区105和第六扩散区106可以彼此分隔开，第三栅电极G3可以设置在第五扩散区105与第六扩散区106之间的区域上。第一扩散区101至第六扩散区106中的每个可以掺杂有p型杂质。
例如，第五扩散区105和第六扩散区106中的每个的尺寸可以小于第一扩散区101至第四扩散区104中的每个的尺寸。此外，第三栅电极G3的尺寸(例如，在第一方向D1上的宽度)可以小于第一栅电极G1或第二栅电极G2的尺寸(例如，在第一方向D1上的宽度)。
电源电压VDD可以供应到第一扩散区101。在栅极电压Gate_CTRL施加到第一栅电极G1以在第一扩散区101与第二扩散区102之间形成第一沟道的情况下，施加到第一扩散区101的电源电压VDD可以通过第一沟道和第二扩散区102以虚拟电源电压Virtual_VDD的形式输出。为实现逻辑电路，虚拟电源电压Virtual_VDD可以供应到标准单元。
电源电压VDD可以供应到第三扩散区103。在栅极电压Gate_CTRL施加到第二栅电极G2以在第三扩散区103与第四扩散区104之间形成第二沟道的情况下，施加到第三扩散区103的电源电压VDD可以通过第二沟道和第四扩散区104以虚拟电源电压Virtual_VDD的形式输出。为实现逻辑电路，虚拟电源电压Virtual_VDD可以供应到标准单元。
电源电压VDD可以供应到第五扩散区105。在栅极电压Gate_CTRL施加到第三栅电极G3以在第五扩散区105与第六扩散区106之间形成第三沟道的情况下，施加到第五扩散区105的电源电压VDD可以通过第三沟道和第六扩散区106以虚拟电源电压Virtual_VDD的形式输出。为实现逻辑电路，虚拟电源电压Virtual_VDD可以供应到标准单元。
绝缘层还可以形成在第一栅电极G1和N阱之间、形成在第二栅电极G2和N阱之间以及第三栅电极G3和N阱之间。
第一p接线片P-tab1可以形成为与第一扩散区101相邻，第二p接线片P-tab2可以形成为与第二扩散区102相邻。第三p接线片P-tab3可以形成为与第三扩散区103相邻，第四p接线片P-tab4可以形成为与第四扩散区104相邻。例如，第一p接线片P-tab1至第四p接线片P-tab4中的每个可以是掺杂有n型杂质的区域。第一p接线片P-tab1至第四p接线片P-tab4可以具有与N阱的掺杂浓度不同的掺杂浓度。第一p接线片P-tab1至第四p接线片P-tab4可以沿第二方向D2延伸。此外，虽然第一p接线片P-tab1被示出为不与第一扩散区101直接接触，但是第一p接线片P-tab1可以与第一扩散区101直接接触。第二p接线片P-tab2至第四p接线片P-tab4可以以类似于第一p接线片P-tab1的方式形成。
偏置电压Vbias可以施加到第一p接线片P-tab1至第四p接线片P-tab4。偏置电压Vbias可以防止在电源栅极开关系统100中发生闩锁现象。虽然偏置电压Vbias示出为单独施加到第一p接线片P-tab1至第四p接线片P-tab4，但是电源电压VDD可以代替偏置电压Vbias被施加到第一p接线片P-tab1至第四p接线片P-tab4。
可以考虑N阱的掺杂浓度来确定第二p接线片P-tab2与第三p接线片P-tab3之间的距离。例如，第二p接线片P-tab2和第三p接线片P-tab3可以通过适于防止在电源栅极开关系统100中发生闩锁现象的距离彼此分隔开。例如，这些接线片之间的距离在10nm逻辑工艺中可以是约50μm。如果第二p接线片P-tab2与第三p接线片P-tab3之间的距离大于临界距离(例如，能够防止闩锁现象的距离)，那么可以在第五扩散区105或第六扩散区106附近设置至少一个额外的p接线片。即使当第二p接线片P-tab2与第三p接线片P-tab3之间的距离在适于防止闩锁现象的范围内时，位于第二扩散区102和第三扩散区103之间的标准单元中的一个也可能无法接收到足够的电源电压VDD。因此，通过设置第五扩散区105、第六扩散区106和第三栅电极G3而不存在额外的p接线片，稳定的电源电压VDD可以供应到位于第二扩散区102与第三扩散区103之间的标准单元。
再次参照图1和图2，第一栅电极G1和第三栅电极G3之间的距离(例如，s1)被示出为第一栅电极G1和第二栅电极G2之间的距离(例如，s2)的一半。然而，在发明构思的示例性实施例中，第一栅电极G1和第三栅电极G3之间的距离(例如，s1)可以在第一栅电极G1和第二栅电极G2之间的距离(例如，s2)的1/4倍至3/4倍的范围内。在发明构思的示例性实施例中，为了使第三沟道形成在第三栅电极G3与N阱之间的叠置区域处，第五扩散区105和第六扩散区106可以设置在考虑到第三栅电极G3的位置而适当调整的位置处。
如图1和图2所示，在电源栅极开关系统100中可以形成四个p接线片。然而，发明构思可以不限于此；例如，如图3所示，电源栅极开关系统100可以包括两个p接线片。图3中与图1和图2中的附图标记相同的附图标记可以表示相同或相似的元件。作为示例，如图3所示，p接线片P-tab1可被设置为与第一扩散区101相邻，p接线片P-tab4可被设置为与第四扩散区104相邻。作为另一示例，p接线片P-tab1可被设置为与第一扩散区101相邻，p接线片P-tab3可被设置为与第三扩散区103相邻。作为又一示例，p接线片P-tab2可被设置为与第二扩散区102相邻，p接线片P-tab4可被设置为与第四扩散区104相邻。
图4是示出根据发明构思的示例性实施例的电源栅极开关系统100的平面图。图5是根据发明构思的示例性实施例的沿着图4的线A-A'截取的剖视图。图4和图5中与图1和图2中的附图标记相同的附图标记可以表示相同或相似的元件。
电源栅极开关系统100可以包括可以使用浅沟槽隔离技术形成的器件隔离层STI。器件隔离层STI可以设置为隔离位于第二p接线片P-tab2与第五扩散区105之间或者第六扩散区106与第三p接线片P-tab3之间的标准单元。每个器件隔离层STI可以与对应的p接线片相邻并且沿第二方向D2延伸。器件隔离层STI示出为不与p接线片直接接触，但是在发明构思的示例性实施例中，器件隔离层STI可以与p接线片直接接触。
在发明构思的示例性实施例中，器件隔离层STI可以由氧化硅层形成或者包括氧化硅层。例如，器件隔离层STI可以由高密度等离子(HDP)氧化物、正硅酸四乙酯(TEOS)、等离子体增强的正硅酸四乙酯(PE-TEOS)、O3-TEOS、未掺杂的硅玻璃(USG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅酸盐玻璃(FSG)、旋涂玻璃(SOG)中的至少一种或它们的任意组合来形成。
图6是示出根据发明构思的示例性实施例的电源栅极开关系统200的平面图。图7是根据发明构思的示例性实施例的沿着图6的线B-B'截取的剖视图。因为沿着图6的线A-A'截取的剖视图与图2的剖视图基本上相同，所以将从图7中省略该剖视图。
参照图6和图7，电源栅极开关系统200可以包括在其中可以形成N阱的p型基底P-sub。
电源栅极开关系统200可以包括在N阱中形成的第一扩散区201、第二扩散区202、第三扩散区203、第四扩散区204、第五扩散区205和第六扩散区206。电源栅极开关系统200可以包括形成N阱上并且形成在第一扩散区201和第二扩散区202之间的第一栅电极G1、形成在N阱上并且形成在第三扩散区203和第四扩散区204之间的第二栅电极G2、形成在N阱上并且形成在第五扩散区205和第六扩散区206之间的第三栅电极G3。
例如，第一栅电极G1和第三栅电极G3之间的距离(例如，s1)可以是第一栅电极G1和第二栅电极G2之间的距离(例如，s2)的一半。然而，第一栅电极G1和第三栅电极G3之间的距离(例如，s1)可以在第一栅电极G1和第二栅电极G2之间的距离(例如，s2)的1/4倍至3/4倍的范围内。在发明构思的示例性实施例中，为了使第三沟道形成在第三栅电极G3与N阱之间的叠置区域处，第五扩散区205和第六扩散区206可以设置在考虑到第三栅电极G3的位置而适当调整的位置处。
例如，第一扩散区201至第六扩散区206可以掺杂有p型杂质。电源电压VDD(例如，图2的电源电压VDD)可以供应到第一扩散区201、第三扩散区203和第五扩散区205。根据施加到第一栅电极G1、第二栅电极G2和第三栅电极G3的电压Gate_CTRL，施加到第一扩散区201、第三扩散区203和第五扩散区205的电源电压VDD可被用作虚拟电源电压Virtual_VDD，通过第二扩散区202、第四扩散区204和第六扩散区206输出。
例如，第五扩散区205和第六扩散区206中的每个的尺寸可以小于第一扩散区201至第四扩散区204中的每个的尺寸。此外，第三栅电极G3的尺寸(例如，在第一方向D1上的宽度)可以小于第一栅电极G1或第二栅电极G2的尺寸(例如，在第一方向D1上的宽度)。
电源栅极开关系统200可以包括设置在N阱中的第一p接线片P-tab1至第四p接线片P-tab4。第一p接线片P-tab1至第四p接线片P-tab4可以沿第二方向D2延伸并且可以在第一方向D1上彼此分隔开。第一p接线片P-tab1可以与第一扩散区201相邻。第二p接线片P-tab2可以与第二扩散区202相邻。第三p接线片P-tab3可以与第三扩散区203相邻。第四p接线片P-tab4可以与第四扩散区204相邻。p接线片被示出为不与扩散区直接接触，但是在发明构思的示例性实施例中，p接线片可以与扩散区直接接触。
例如，第一p接线片P-tab1至第四p接线片P-tab4可以掺杂有n型杂质并且可以具有与N阱的掺杂浓度不同的掺杂浓度。偏置电压Vbias(例如，图2的偏置电压Vbias)可以施加到第一p接线片P-tab1至第四p接线片P-tab4以防止闩锁现象的发生。
电源栅极开关系统200还可以包括第一n接线片N-tab1至第四n接线片N-tab4，所述第一n接线片N-tab1至第四n接线片N-tab4在p型基底P-sub中形成为沿第二方向D2延伸并且在第一方向D1上彼此分隔开。在p型基底P-sub中，第一n接线片N-tab1可以平行于第二方向D2并且与第一p接线片P-tab1共轴。在p型基底P-sub中，第二n接线片N-tab2可以平行于第二方向D2并且与第二p接线片P-tab2共轴。在p型基底P-sub中，第三n接线片N-tab3可以平行于第二方向D2并且与第三p接线片P-tab3共轴。在p型基底P-sub中，第四n接线片N-tab4可以平行于第二方向D2并且与第四p接线片P-tab4共轴。
例如，第一n接线片N-tab1至第四n接线片N-tab4可以掺杂有p型杂质并且第一n接线片N-tab1至第四n接线片N-tab4可以具有与p型基底P-sub的掺杂浓度不同的掺杂浓度。偏置电压Vbias2可以施加到第一n接线片N-tab1至第四n接线片N-tab4以防止闩锁现象的发生。在发明构思的示例性实施例中，施加到第一n接线片N-tab1至第四n接线片N-tab4的偏置电压Vbias2可以是接地电压。
如图6中所示，第一n接线片N-tab1至第四n接线片N-tab4可以与第一p接线片P-tab1至第四p接线片P-tab4分隔开。然而，第一n接线片N-tab1至第四n接线片N-tab4中的每个可以在p型基底P-sub和N阱之间的边界处与第一p接线片P-tab1至第四p接线片P-tab4中对应p接线片接触。
可以考虑N阱的掺杂浓度、p型基底P-sub的掺杂浓度或它们的组合来确定第二p接线片P-tab2与第三p接线片P-tab3之间的距离以及第二n接线片N-tab2与第三n接线片N-tab3之间的距离。例如，第二p接线片P-tab2与第三p接线片P-tab3之间的距离以及第二n接线片N-tab2与第三n接线片N-tab3之间的距离可以在能够防止在电源栅极开关系统200中发生闩锁现象的范围内。
与参照图3描述的类似，p接线片可以仅由第一p接线片P-tab1和第三p接线片P-tab3构成，或者仅由第一p接线片P-tab1和第四p接线片P-tab4构成。此外，n接线片可以仅由第一n接线片N-tab1和第三n接线片N-tab3构成，或者仅由第一n接线片N-tab1和第四n接线片N-tab4构成。此外，电源栅极开关系统200还可以包括如图4和图5所示的多个器件隔离层STI。
返回参照图6，多个标准单元STD Cell可以设置在第二p接线片P-tab2与第三p接线片P-tab3之间以及第二n接线片N-tab2与第三n接线片N-tab3之间。虚拟电源电压Virtual_VDD和接地电压VSS可以供应到多个标准单元STD Cell。在虚拟电源电压Virtual_VDD通过第二扩散区202和第四扩散区204输出的情况下，虚拟电源电压Virtual_VDD可以充分地供应到多个标准单元STD Cell中的与第二扩散区202和第四扩散区204邻近设置的一些标准单元STD Cell。然而，虚拟电源电压Virtual_VDD会不充分地供应到多个标准单元STDCell中的位于第二扩散区202和第四扩散区204之间的一些标准单元STD Cell。对于虚拟电源电压Virtual_VDD供应不充分的标准单元，还可以设置第五扩散区205、第六扩散区206和第三栅电极G3。在这种情况下，通过第六扩散区206输出的虚拟电源电压Virtual_VDD可以供应到相邻的标准单元，因此，能够稳定地操作那些靠近第二扩散区202与第四扩散区204之间的中间点设置的标准单元。
根据发明构思的示例性实施例，可以通过设置第五扩散区205、第六扩散区206和第三栅电极G3而没有增加任何的p接线片来实现虚拟电源电压Virtual_VDD的额外的供应。因此，能够将虚拟电源电压Virtual_VDD有效且稳定地供应到标准单元STD Cell而不增加芯片尺寸。
图8是示出根据发明构思的示例性实施例的电源栅极开关系统300的平面图。图9是根据发明构思的示例性实施例的沿着图8的线B-B'截取的剖视图。因为沿着图8的线A-A'截取的剖视图与图2的剖视图基本上相同，所以将从图9中省略该剖视图。
参照图8和图9，N阱可以在p型基底P-sub中形成为沿第一方向D1延伸。沿第一方向D1延伸的P阱可以形成为在第二方向D2上邻近于N阱。如图8所示，N阱和P阱可以在第二方向D2上彼此分隔开，但是在发明构思的示例性实施例中，N阱和P阱可以在第二方向D2上彼此接触。
第一扩散区301至第六扩散区306以及第一p接线片P-tab1至第四p接线片P-tab4可以形成在N阱中，第一栅电极G1至第三栅电极G3可以形成在N阱上。例如，第一扩散区301至第六扩散区306、第一p接线片P-tab1至第四p接线片P-tab4以及第一栅电极G1至第三栅电极G3可被构造为与参照图6至图7所描述的元件具有基本上相同的特征，因此，将省略对其的详细描述。
如图8和图9所示，沿第二方向D2延伸并且在第一方向D1上彼此分隔开的第一n接线片N-tab1至第四n接线片N-tab4可以设置在P阱中。在P阱中，第一n接线片N-tab1可以与第二方向D2平行并且与第一p接线片P-tab1共轴。在P阱中，第二n接线片N-tab2可以与第二方向D2平行并且与第二p接线片P-tab2共轴。在P阱中，第三n接线片N-tab3可以与第二方向D2平行并且与第三p接线片P-tab3共轴。在P阱中，第四n接线片N-tab4可以与第二方向D2平行并且与第四p接线片P-tab4共轴。
在发明构思的示例性实施例中，第一n接线片N-tab1至第四n接线片N-tab4可以掺杂有p型杂质，第一n接线片N-tab1至第四n接线片N-tab4的掺杂浓度可以与P阱的掺杂浓度不同。偏置电压Vbias2可以施加到第一n接线片N-tab1至第四n接线片N-tab4以防止闩锁现象的发生。在发明构思的示例性实施例中，施加到第一n接线片N-tab1至第四n接线片N-tab4的偏置电压Vbias2可以是接地电压。
如图8中所示，第一n接线片N-tab1至第四n接线片N-tab4可以与第一p接线片P-tab1至第四p接线片P-tab4分隔开。然而，N阱和P阱可以彼此接触，第一n接线片N-tab1至第四n接线片N-tab4中的每个可以在N阱和P阱之间的边界处与第一p接线片P-tab1至第四p接线片P-tab4中对应的p接线片接触。
可以考虑N阱的掺杂浓度、P阱的掺杂浓度或它们的组合来确定第二p接线片P-tab2与第三p接线片P-tab3之间的距离以及第二n接线片N-tab2与第三n接线片N-tab3之间的距离。例如，第二p接线片P-tab2与第三p接线片P-tab3之间的距离以及第二n接线片N-tab2与第三n接线片N-tab3之间的距离可以在能够防止在电源栅极开关系统300中发生闩锁现象的范围内。
与参照图3描述的类似，p接线片可以仅由第一p接线片P-tab1和第三p接线片P-tab3构成，或者仅由第一p接线片P-tab1和第四p接线片P-tab4构成。此外，n接线片可以仅由第一n接线片N-tab1和第三n接线片N-tab3构成，或者仅由第一n接线片N-tab1和第四n接线片N-tab4构成。此外，电源栅极开关系统300还可以包括如图4和图5所示的多个器件隔离层STI。
图10是示出根据发明构思的示例性实施例的电源栅极开关系统400的平面图。图11是根据发明构思的示例性实施例的沿着图10的线B-B'截取的剖视图。因为沿着图10的线A-A'截取的剖视图与图2的剖视图基本上相同，所以将从图11中省略该剖视图。
参照图10和图11，下面将详细描述电源栅极开关系统400。电源栅极开关系统400可以包括沿第一方向D1延伸的N阱、形成在N阱中的第一扩散区401至第六扩散区406和第一p接线片P-tab1至第四p接线片P-tab4以及形成在N阱上的第一栅电极G1至第三栅电极G3。第一扩散区401至第六扩散区406可以掺杂有p型杂质，第一p接线片P-tab1至第四p接线片P-tab4可以掺杂有n型杂质。第一p接线片P-tab1至第四p接线片P-tab4可以具有与N阱的掺杂浓度不同的掺杂浓度。
可以考虑N阱的掺杂浓度来确定第一栅电极G1和第二栅电极G2之间的距离。换言之，第一栅电极G1和第二栅电极G2可以通过能够防止在电源栅极开关系统400中发生闩锁现象的距离彼此分隔开。例如，第一栅电极G1和第三栅电极G3之间的距离s1可以在第一栅电极G1和第二栅电极G2之间的距离s2的1/4倍至3/4倍的范围内。
在N阱中或在N阱上设置的元件可以具有与参照图1、图2和图6描述的元件基本上相同的特征，因此，将省略对其的详细描述。
电源栅极开关系统400可以包括第七扩散区407至第十二扩散区412，所述第七扩散区407至第十二扩散区412在p型基底P-sub中形成为沿第二方向D2延伸并且在第一方向D1上彼此分隔开。第一扩散区401和第七扩散区407可以形成为彼此共轴，从而形成列。第七扩散区407可以掺杂有n型杂质。类似地，第八扩散区408至第十二扩散区412中的每个可以形成为与第二扩散区402至第六扩散区406中对应的扩散区共轴，从而形成单独的列。
第四栅电极G4可以形成在p型基底P-sub上并且形成在第七扩散区407与第八扩散区408之间。第五栅电极G5可以形成在p型基底P-sub上并且形成在第九扩散区409与第十扩散区410之间。第六栅电极G6可以形成在p型基底P-sub上并且形成在第十一扩散区411与第十二扩散区412之间。绝缘层还可以设置在第四栅电极G4与p型基底P-sub之间、第五栅电极G5与p型基底P-sub之间以及第六栅电极G6与p型基底P-sub之间。例如，第七扩散区407至第十二扩散区412可以掺杂有n型杂质。
第一n接线片N-tab1和第二n接线片N-tab2可以形成在p型基底P-sub中并分别与第七扩散区407和第八扩散区408相邻。虽然第一n接线片N-tab1和第二n接线片N-tab2被示出为不与第七扩散区407和第八扩散区408直接接触，但是第一n接线片N-tab1和第二n接线片N-tab2可以分别与第七扩散区407和第八扩散区408直接接触。第一n接线片N-tab1至第四n接线片N-tab4可以掺杂有p型杂质。第一n接线片N-tab1至第四n接线片N-tab4可以具有与p型基底P-sub的掺杂浓度不同的掺杂浓度。
接地电压VSS可以施加到第七扩散区407。根据施加到第四栅电极G4的电压Gate_CTRL，接地电压VSS可被用作虚拟接地电压Virtual_VSS，通过第八扩散区408输出。虚拟接地电压Virtual_VSS可以供应到与其相邻设置的至少一个标准单元。接地电压VSS还可以供应到与其相邻设置的至少一个标准单元。
为了防止在电源栅极开关系统400中发生闩锁现象，偏置电压Vbias2可以施加到第一n接线片N-tab1和第二n接线片N-tab2。虽然偏置电压Vbias2示出为分别施加到第一n接线片N-tab1和第二n接线片N-tab2，但是接地电压VSS可以代替偏置电压Vbias2施加到第一n接线片N-tab1和第二n接线片N-tab2。
第三n接线片N-tab3和第四n接线片N-tab4可以形成在p型基底P-sub中，并分别与第九扩散区409和第十扩散区410相邻。虽然第三n接线片N-tab3和第四n接线片N-tab4被示出为分别不与第九扩散区409和第十扩散区410直接接触，但是第三n接线片N-tab3和第四n接线片N-tab4可以分别与第九扩散区409和第十扩散区410直接接触。
接地电压VSS可以施加到第九扩散区409。根据施加到第五栅电极G5的电压Gate_CTRL，接地电压VSS可被用作虚拟接地电压Virtual_VSS，通过第十扩散区410输出。虚拟接地电压Virtual_VSS可以供应到与其相邻设置的至少一个标准单元。接地电压VSS还可以供应到与其相邻设置的至少一个标准单元。
偏置电压Vbias2可以施加到第三n接线片N-tab3至第四n接线片N-tab4。虽然偏置电压Vbias2示出为分别施加到第三n接线片N-tab3和第四n接线片N-tab4，但是接地电压VSS可以代替偏置电压Vbias2施加到第三n接线片N-tab3和第四n接线片N-tab4。
在虚拟接地电压Virtual_VSS通过第八扩散区408或第十扩散区410输出的情况下，虚拟接地电压Virtual_VSS可以充分地供应到与第八扩散区408或第十扩散区410相邻的标准单元。然而，虚拟接地电压Virtual_VSS会不充分地供应到位于第八扩散区408和第十扩散区410之间的其它标准单元。对于虚拟接地电压Virtual_VSS不充分供应的标准单元，还可以设置第十一扩散区411和第十二扩散区412以及第六栅电极G6。
例如，第十一扩散区411和第十二扩散区412的尺寸(例如，在第一方向D1上的宽度)可以小于第七扩散区407至第十扩散区410的尺寸(例如，在第一方向D1上的宽度)。第六栅电极G6的尺寸(例如，在第一方向D1上的宽度)也可以小于第四栅电极G4或第五栅电极G5的尺寸(例如，在第一方向D1上的宽度)。
根据发明构思的示例性实施例，由于设置了第五扩散区405、第六扩散区406、第三栅电极G3、第十一扩散区411、第十二扩散区412和第六栅电极G6，所以能够将虚拟电源电压Virtual_VDD稳定地供应到位于虚拟接地电压Virtual_VSS供应不充分的弱区域(例如，扩散区402和404之间或者扩散区408和410之间)上的标准单元。此外，通过增加相对小的组件而不增加p接线片或n接线片，能够减小半导体芯片的尺寸。
图12是示出根据发明构思的示例性实施例的电源栅极开关系统500的平面图。图13是根据发明构思的示例性实施例的沿着图12的线B-B'截取的剖视图。因为沿着图12的线A-A'截取的剖视图与图2的剖视图基本上相同，所以将从图13中省略该剖视图。
参照图12和图13，下面将详细描述电源栅极开关系统500。图12和图13的电源栅极开关系统500可以包括在其中形成N阱和P阱的p型基底P-sub。N阱和P阱可以在第二方向D2上彼此邻近并且可以沿第一方向D1延伸。
电源栅极开关系统500可以包括形成在P阱中的第七扩散区507至第十二扩散区512和第一n接线片N-tab1至第四n接线片N-tab4以及形成在P阱上的第四栅电极G4至第六栅电极G6。除此之外，电源栅极开关系统500可以与图10和图11的电源栅极开关系统400类似。例如，电源栅极开关系统500可以包括形成在N阱中的第一扩散区501至第六扩散区506和的第一p接线片P-tab1至第四p接线片P-tab4以及形成在N阱上的第一栅电极G1至第三栅电极G3。因此，将省略对它们的详细描述。
在发明构思的示例性实施例中，第一栅电极G1和第三栅电极G3之间的距离s1可以在第一栅电极G1和第二栅电极G2之间的距离s2的1/4倍至3/4倍的范围内，第四栅电极G4和第六栅电极G6之间的距离s1可以在第四栅电极G4和第五栅电极G5之间的距离s2的1/4倍至3/4倍的范围内。扩散区505、506、511和512中的每个的尺寸(例如，在第一方向D1上的宽度)可以小于扩散区501至504或者扩散区507至510中的每个的尺寸(例如，在第一方向D1上的宽度)。栅电极G3和G6中的每个的尺寸(例如，在第一方向D1上的宽度)也可以小于栅电极G1、G2、G4和G5中的每个的尺寸(例如，在第一方向D1上的宽度)。
图14是示出根据发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。为简洁起见，从图14中省略器件隔离层(例如，图4的STI)。
参照图14，沿第一方向D1延伸并且在第二方向D2上彼此分隔开的多个N阱可以形成在p型基底P-sub中。例如，N阱可以平行于第一行Row1、第三行Row3和第五行Row5延伸。在图14中，N阱被示出为交叉影线(cross-hatching)。如图14中所示，虚拟电源线Virtual_VDD可以设置为沿第一方向D1跨过N阱，接地线VSS可以设置为沿第一方向D1跨过p型基底P-sub。在第二方向D2上测量的虚拟电源线Virtual_VDD和接地线VSS之间的距离将被称为1H。
构成半导体逻辑电路的各种标准单元和用于将虚拟电源Virtual_VDD提供到标准单元的电源栅极开关系统可以设置在p型基底P-sub和N阱上。电源栅极单元和与其邻近的p接线片可以通过利用布局设计工具来均匀地设置。
例如，第一单元601可以与位于第一行Row1上的N阱叠置。第一单元601可以包括至少一个栅电极和至少两个扩散区。第一单元601的至少两个扩散区可以是掺杂有p型杂质的区域。两个p接线片可被设置为与第一单元601相邻。如图14所示，所述两个p接线片可以与第一单元601直接接触或者不与第一单元601直接接触。虽然示出了两个p接线片，但是，如上所述，p接线片可以是单个形成的。例如，p接线片可以掺杂有n型杂质，p接线片的掺杂浓度可以不同于N阱的掺杂浓度。
第二单元602可以与第一单元601分隔开距离s3并且与位于第一行Row1上的N阱叠置。类似于第一单元601，第二单元602可以包括至少一个栅电极和至少两个扩散区。可以考虑N阱的掺杂浓度来确定第一单元601和第二单元602之间的距离(例如，s3)。例如，第一单元601和第二单元602可以通过能够防止闩锁现象发生的距离彼此分隔开。第二单元602与第一单元601可被构造为除了它们的位置之外具有基本上相同的特征，因此，将省略对其的详细描述。
第三单元603可以与位于第三行Row3上的N阱叠置。如图14所示，第三单元603可以位于第一单元601与第二单元602之间。第三单元603与第一单元601可被构造为除了它们的位置之外具有基本上相同的特征，因此，将省略对其的详细描述。
第四单元604和第五单元605可以与位于第五行Row5上的N阱叠置。第四单元604、第五单元605与第一单元601可被构造为除了它们的位置之外具有基本上相同的特征，因此，将省略对其的详细描述。
如图14所示，即使第一单元601至第五单元605均匀地设置，至少一个设置在所述单元之间的标准单元也会遭受虚拟电源电压Virtual_VDD的不足或压降。在这种压降大的情况下，设置在所述单元之间的至少一个标准单元会异常操作。通过设置第一附加单元611至第三附加单元613，能够防止所述发生大压降的至少一个标准单元异常操作。例如，在附加单元611至613的位置处压降不会大。
第一附加单元611可以与位于第一行Row1上的N阱叠置。第一附加单元611可以包括至少一个栅电极和至少两个扩散区。第一附加单元611的至少两个扩散区可以掺杂有p杂质。然而，与第一单元601至第五单元605不同，第一附加单元611中可以不设置p接线片。第一附加单元611的尺寸可以小于第一单元601至第五单元605中的至少一个的尺寸。例如，第一附加单元611的栅电极的尺寸(例如，在第一方向D1上的宽度)可以等于或小于第一单元601至第五单元605中的至少一个的栅电极的尺寸。此外，第一附加单元611的扩散区的尺寸(例如，在第一方向D1上的宽度)可以等于或小于第一单元601至第五单元605中的至少一个的扩散区的尺寸。此外，第一单元601与第一附加单元611之间的距离s1可以在第一单元601与第二单元602之间的距离s3的1/4倍至3/4倍的范围内。
第二附加单元612可以与位于第三行Row3和第五行Row5上的N阱叠置。第二附加单元612可以包括至少一个栅电极和至少四个扩散区。换言之，第三行Row3和第五行Row5的扩散区可被构造为共享栅电极。第二附加单元612的至少四个扩散区可以掺杂有p型杂质。与第一单元601至第五单元605不同，第二附加单元612中可以不设置p接线片。第二附加单元612的尺寸可以等于或小于第一单元601至第五单元605中的至少一个的尺寸。换言之，第二附加单元612的栅电极的尺寸(例如，在第一方向D1上的宽度)可以等于或小于第一单元601至第五单元605中的至少一个的栅电极的尺寸。第二附加单元612的扩散区的尺寸(例如，在第一方向D1上的宽度)可以等于或小于第一单元601至第五单元605中的至少一个的扩散区的尺寸。虽然第二附加单元612被示出为在第二方向D2上具有3H的长度，但是发明构思可以不限于此。
第三附加单元613可以与位于第三行Row3上的N阱叠置。第三附加单元613可以包括至少一个栅电极和至少两个扩散区。第三附加单元613和第二单元602可被构造为共享同一栅电极(例如，至少一个栅电极)。第三附加单元613和第五单元605可被构造为共享同一栅电极(例如，至少一个栅电极)。
第三附加单元613的至少两个扩散区可以掺杂有p型杂质。与第一单元601至第五单元605不同，第三附加单元613中可以不设置p接线片。第三附加单元613可以具有与第一单元601至第五单元605中的至少一个的尺寸的相等的尺寸或者比第一单元601至第五单元605中的至少一个的尺寸小的尺寸。换言之，第三附加单元613的栅电极的尺寸(例如，在第一方向D1上的宽度)可以等于或小于第一单元601至第五单元605中的至少一个的栅电极的尺寸。第三附加单元613的扩散区的尺寸(例如，在第一方向D1上的宽度)可以等于或小于第一单元601至第五单元605中的至少一个的扩散区的尺寸。
如参考图14所述，通过设置多个单元601至605和多个附加单元611至613，能够将虚拟电源电压Virtual_VDD充分地供应到设置在可能遭受大压降的区域处的标准单元。此外，由于每个附加单元611至613具有比每个所述单元601至605的尺寸小的尺寸，所以能够减小半导体芯片的尺寸并战略性地设置标准单元。
图15是示出根据发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。为简洁起见，从图15中省略了器件隔离层(例如，图4的STI)。图15所示的半导体器件的布局可以被构造为除了设置了多个n接线片之外，具有与图14的半导体器件相同或相似的特征，因此，不会再次描述此前参照图14描述的元件。例如，图15示出与图14的第一单元601至第五单元605类似的第一单元701至第五单元705以及与图14的附加单元611至613类似的附加单元711至713。
多个n接线片可以设置为与p型基底P-sub叠置。例如，每个n接线片可以设置为沿第二方向D2延伸，n接线片中的至少一个可以与p接线片中对应的p接线片相邻。虽然p接线片和n接线片的相邻对被示出为彼此分隔开，但是它们可以在N阱与p型基底P-sub之间的边界处彼此直接接触。多个n接线片可以掺杂有p型杂质，n接线片的掺杂浓度可以不同于p型基底P-sub的掺杂浓度。此外，掺杂有p型杂质的P阱可以与p型基底P-sub叠置。在这种情况下，n接线片可以与P阱叠置。
图16是示出根据发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。为简洁起见，从图16中省略了器件隔离层(例如，图4的STI)。
图16的半导体器件可以包括与N阱叠置且具有与图14和图15的元件的特征基本上相同的特征的元件，因此，为简洁起见，将省略对其的详细描述。此外，图16的半导体器件可以包括与p型基底P-sub或P阱叠置的n接线片且具有与图15的n接线片的特征基本上相同的特征，因此，为简洁起见，将省略对其的详细描述。例如，图16示出了与图14的第一单元601至第五单元605类似的第一单元801至第五单元805。
参照图16，第六单元821至第十单元825可以设置在p型基底P-sub上。第六单元821至第十单元825中的每个可以包括至少一个栅电极和至少两个扩散区。如图16中所示，第六单元821至第十单元825中的每个可以设置在两个n接线片之间。
第一附加单元811可被构造为具有与图15的第一附加单元711基本上相同的特征，因此，为简洁起见，将省略对其的详细描述。
第二附加单元812可以沿第二方向D2从第二行Row2延伸到第四行Row4。例如，如图16所示，第二附加单元812可以具有2H的长度。第二附加单元812可以包括形成在第二行Row2的p型基底P-sub中的至少两个扩散区、形成第三行Row3的N阱中的至少两个扩散区、形成在第四行Row4的p型基底P-sub中的至少两个扩散区以及至少一个栅电极。在这种情况下，扩散区可被构造为共享至少一个栅电极。然而，在设置了两个或更多个栅电极的情况下，扩散区可以不共享单个栅电极。例如，形成在N阱中的扩散区可以掺杂有p型杂质，形成在p型基底P-sub中的扩散区可以掺杂有n型杂质。
第三附加单元813可以沿第二方向D2从第二行Row2延伸到第四行Row4。例如，如图16所示，第三附加单元813可以具有2H的长度。第三附加单元813可以包括形成在第二行Row2的p型基底P-sub中的至少两个扩散区、形成第三行Row3的N阱中的至少两个扩散区、形成在第四行Row4的p型基底P-sub中的至少两个扩散区以及至少一个栅电极。
例如，在第二行Row2中的第三附加单元813的扩散区可被构造为共享第七单元822的扩散区和栅电极。此外，在第四行Row4中的第三附加单元813的扩散区可被构造为共享第十单元825的扩散区和栅电极。换言之，第三附加单元813的扩散区的至少一部分或者全部可被配置为共享第七单元822和第十单元825中的至少一个的栅电极。
图17A是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。图17A的平面图类似于图10的平面图。因此，将描述这两幅图之间的主要差异。
例如，电源栅极开关系统1100可以包括图17A所示的上行、中行和底行。
上行可以包括设置在虚拟VDD与VSS(或虚拟VSS)之间且与虚拟VDD和VSS(或虚拟VSS)连接的第一电源栅极单元(P-tab1、1101、G1、1102、P-tab2)、第二电源栅极单元(1105、G3、1106)和第三电源栅极单元(P-tab3、1103、G2、1104、P-tab4)。换言之，上行示出连接在虚拟VDD与VSS(或虚拟VSS)之间的PMOS电源栅极单元。上行还可以包括设置在虚拟VDD与VSS(或虚拟VSS)之间且与虚拟VDD和VSS(或虚拟VSS)连接的多个标准单元(Std)。多个标准单元(Std)可以设置在上行中的PMOS电源栅极单元之间。多个标准单元(Std)中的每个可以包括在N阱上的PMOS晶体管和在P-sub上的NMOS晶体管。如图17A所示，多个标准单元中的每个的PMOS晶体管的N阱可以与在上行中的PMOS电源栅极单元的N阱合并。因为设置在PMOS第一电源栅极单元至第三电源栅极单元之间的多个标准单元中的一个包括在P-sub上的NMOS晶体管，所以设置了PMOS电源单元的已合并的N阱的形状可以与图10中N阱的形状不同。
底行可以包括设置在虚拟VSS与VDD(或虚拟VDD)之间且与虚拟VSS和VDD(或虚拟VDD)连接的第四电源栅极单元(N-tab1、1107、G4、1108、N-tab2)、第五电源栅极单元(1111、G6、1112)和第六电源栅极单元(N-tab3、1109、G5、1110、N-tab4)。换言之，底行示出连接在虚拟VSS与虚拟VDD(或VDD)之间的NMOS电源栅极单元。底行还可以包括设置在VDD(或虚拟VDD)与虚拟VSS之间且与VDD(或虚拟VDD)和虚拟VSS连接的多个标准单元(Std)。多个标准单元(Std)可以设置在底行中的NMOS电源栅极单元之间。多个标准单元(Std)的每个可以包括在N阱上的PMOS晶体管和在P-sub上的NMOS晶体管。因此，设置在底行中的NMOS电源栅极单元之间的标准单元的PMOS晶体管的N阱可以设置在底行中的P-sub上。如图17A所示，多个标准单元中的每个的PMOS晶体管的N阱可以与在中行中的多个标准单元的N阱合并。
中行可以包括设置在一对虚拟VSS和VDD之间、一对虚拟VDD和VSS之间或者一对虚拟VDD和虚拟VSS之间并且连接到一对虚拟VSS和VDD、一对虚拟VDD和VSS或者一对虚拟VDD和虚拟VSS的标准单元(Std)。
电源栅极开关系统1100还可以包括连接到虚拟VSS或者虚拟VDD的多个中行。多个中行中的一个可以连接到虚拟VSS或者可以连接到VSS，所述虚拟VSS连接到NMOS电源栅极单元。其它的多个中行可以连接到虚拟VDD或者可以连接到VDD，所述虚拟VDD连接到PMOS电源栅极单元。这里，第一电源栅极单元至第六电源栅极单元中的一个可被拉长到至少一个中行以将虚拟VDD或虚拟VSS节点提供到在至少一个中行中的多个标准单元。
图17B是根据本发明构思的示例性实施例的沿着图17A的线A-A'截取的剖视图。图17B的元件与图12的元件对应。因此，将描述这两幅图之间的主要差异。例如，图17B示出在P-sub上在D1方向上不连续的N阱。标准单元的NMOS晶体管可以设置在第一电源栅极单元至第三电源栅极单元之间的P-sub上。
图17C是根据本发明构思的示例性实施例的沿着图17A的线B-B'截取的剖视图。图17C的元件与图11的元件对应。因此，将描述这两幅图之间的主要差异。例如，图17C示出连接到VSS和虚拟VSS的NMOS电源栅极单元。标准单元的PMOS晶体管的N阱可以设置在P-sub上的第四电源栅极单元至第六电源栅极单元之间。
图18A是示出根据本发明构思的示例性实施例的电源栅极开关系统的平面图。图18A的平面图类似于图12的平面图。因此，将描述这两幅图之间的主要差异。
例如，电源栅极开关系统1200可以包括图18A所示的上行、中行和底行。
上行包括设置在虚拟VDD与虚拟VSS(或VSS)之间且与虚拟VDD和虚拟VSS(或VSS)连接的第一电源栅极单元(P-tab1、1201、G1、1202、P-tab2)、第二电源栅极单元(1205、G3、1206)和第三电源栅极单元(P-tab3、1203、G2、1204、P-tab4)。换言之，上行示出连接在虚拟VDD与虚拟VSS(或VSS)之间的PMOS电源栅极单元。上行还可以包括设置在虚拟VDD与VSS(或虚拟VSS)之间且与虚拟VDD和VSS(或虚拟VSS)连接的多个标准单元(Std)。多个标准单元(Std)可以设置在上行中的PMOS电源栅极单元之间。多个标准单元(Std)中的每个可以包括在N阱上的PMOS晶体管和在P阱上的NMOS晶体管。如图18A所示，上行中的多个标准单元中的每个的PMOS晶体管的N阱可以与在上行中的PMOS电源栅极单元的N阱合并。因为设置在第一PMOS电源栅极单元至第三PMOS电源栅极单元之间的多个标准单元中的一个包括在P阱上的NMOS晶体管，所以设置了PMOS电源单元的已合并的N阱的形状可以与图12中N阱的形状不同。
底行包括设置在虚拟VSS与VDD(或虚拟VDD)之间且与虚拟VSS和VDD(或虚拟VDD)连接的第四电源栅极单元(N-tab1、1207、G4、1208、N-tab2)、第五电源栅极单元(1211、G6、1212)和第六电源栅极单元(N-tab3、1209、G5、1210、N-tab4)。换言之，底行示出连接在虚拟VSS与虚拟VDD(或VDD)之间的NMOS电源栅极单元。底行还包括设置在VDD(或虚拟VDD)与虚拟VSS之间且与VDD(或虚拟VDD)和虚拟VSS连接的多个标准单元(Std)。多个标准单元(Std)可以设置在底行中的NMOS电源栅极单元之间。多个标准单元(Std)中的每个可以包括在N阱上的PMOS晶体管和在P阱上的NMOS晶体管。因此，设置在底行中的第四NMOS电源栅极单元至第六NMOS电源栅极单元之间的标准单元的PMOS晶体管的N阱可以设置在P-sub上与在底行中的P阱分隔开。如图18A所示，在底行中的多个标准单元中的每个的PMOS晶体管的N阱可以与在中行中的多个标准单元的N阱合并。
中行可以包括设置在一对虚拟VSS和VDD之间、一对虚拟VDD和VSS之间或者一对虚拟VDD和虚拟VSS之间并且连接到一对虚拟VSS和VDD、一对虚拟VDD和VSS或者一对虚拟VDD和虚拟VSS的标准单元(Stds)。电源栅极开关系统1200还可以包括连接到虚拟VSS或者虚拟VDD的多个中行。多个中行中的一个可以连接到虚拟VSS或者可以连接到VSS，所述虚拟VSS连接到NMOS电源栅极单元。其它的多个中行可以连接到虚拟VDD或者可以连接到VDD，所述虚拟VDD连接到PMOS电源栅极单元。这里，第一电源栅极单元至第六电源栅极单元中的一个可被拉长到至少一个中行以将虚拟VDD或虚拟VSS节点提供到在至少一个中行中的多个标准单元。
图18B是根据本发明构思的示例性实施例的沿着图18A的线A-A'截取的剖视图。图18B的元件与图12的元件对应。因此，参照图2和图12，将描述这两幅图之间的主要差异。例如，图18B示出在剖视图中P-sub上第一PMOS电源栅极单元至第三PMOS电源栅极单元的在D1方向上不连续的N阱以及设置在不连续的N阱之间的标准单元中的一个的NMOS晶体管的P阱。标准单元的NMOS晶体管可以形成在P阱上。
图18C是根据本发明构思的示例性实施例的沿着图18A的线B-B'截取的剖视图。图18C的元件与图13的元件对应。因此，参照图18C和图13，将描述这两幅图之间的主要差异。例如，图18C示出在剖视图中P-sub上第四NMOS电源栅极单元至第六NMOS电源栅极单元的在D1方向上不连续的P阱以及设置在不连续的P阱之间的标准单元中的一个的PMOS晶体管的N阱。标准单元的PMOS晶体管可以形成在N阱上。
图19是示出根据本发明构思的示例性实施例的应用于电源栅极开关系统的半导体器件的布局的平面图。
具体地说，图19示出连接到多个金属电源线虚拟VDD和VSS(或虚拟VSS)的多个PMOS电源栅极单元。每个PMOS电源栅极单元可以具有至少一个在两侧上的p接线片和在两侧上的N接线片。在图19中可以看到，PMOS接头(或接线片)标识为“PT”，NMOS接头(或接线片)标识为“NT”，扩散阻挡件标识为“DB”，标准单元标识为“Std.Cells”。图19还示出VSS(或虚拟VSS)沿PMOS电源栅极单元的行的顶部和底部纵向延伸。此外，金属电源线虚拟VDD和VSS(或虚拟VSS)中的一个通过PMOS电源栅极单元的每一行的中部纵向延伸。距离W_pg2pg可以是电源栅极之间所需的最小距离。
将被进一步理解的是，在标准单元区中(例如，图19中的Region I)，可以有P阱。此外，在与Region I相邻区域Region II中，可以有N阱。N阱的Region II可以被金属电源线虚拟VDD穿过。此外，设置在NMOS接头NT之间的线可以是将NMOS接头NT连接到彼此的电源线NVSS。
参照图19，半导体器件1300可以包括多个类型的电源栅极单元。例如，第一型PMOS电源栅极单元可以包括PMOS电源栅极单元中的PMOS电源栅极晶体管的两侧上的p接线片PT。第一型PMOS电源栅极单元可以包括在PMOS电源栅极单元的两端上的n接线片NT。PMOS电源栅极单元可以包括并联在虚拟VDD与虚拟VSS(或VSS)之间的一个或更多个PMOS晶体管。第二型PMOS电源栅极单元可以包括并联在虚拟VDD与虚拟VSS(或VSS)之间而在PMOS电源栅极单元的两端上没有p接线片PT或n接线片NT的一个或更多个PMOS晶体管。PMOS晶体管的数量可以与PMOS电源栅极单元的电流驱动能力成正比。
第一型PMOS电源栅极单元可以排列在包括多个虚拟电源线虚拟VDD的竖直区域中，第二型PMOS电源栅极单元可以排列在包括多个虚拟电源线虚拟VDD的竖直区域中。半导体器件1300的平面图中的PMOS电源栅极单元的位置、类型或数量可以根据由PMOS电源栅极单元提供的电源而改变。
根据发明构思的示例性实施例，能够提供一种电源栅极开关系统，所述电源栅极开关系统被构造为将虚拟电源电压有效地供应到半导体器件的可能发生大压降的区域。
根据发明构思的示例性实施例，能够实现一种具有改善的面积效率的电源栅极开关系统。
虽然已经参照本发明构思的示例性实施例具体地示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离权利要求书的精神和范围的情况下，在此可做出形式和细节上的各种变化。

Claims (23)

1.一种半导体器件，所述半导体器件包括：
虚拟电源线，沿第一方向延伸；
n阱，沿第一方向延伸，其中，虚拟电源线和n阱设置在行中；
第一电源栅极单元，设置在n阱中；
第二电源栅极单元，设置在n阱中，其中，第一电源栅极单元和第二电源栅极单元为第一型单元；以及
第三电源栅极单元，设置在第一电源栅极单元与第二电源栅极单元之间的n阱中，其中，第三电源栅极单元为与第一型单元不同的第二型单元，
其中，每个第一型单元包括设置在一对扩散区之间的栅电极和与扩散区中的一个邻近设置的接线片，
其中，第二型单元包括设置在一对扩散区之间的栅电极，其中，第二型单元不包括接线片。
2.如权利要求1所述的半导体器件，其中，第三电源栅极单元被设置为比第二电源栅极单元靠近第一电源栅极单元。
3.如权利要求1所述的半导体器件，其中，第三电源栅极单元被设置为比第一电源栅极单元靠近第二电源栅极单元。
4.如权利要求1所述的半导体器件，其中，所述接线片为p接线片，且在与n阱的行邻近的行中，n接线片设置在与p接线片相同的轴上，且n接线片连接到接地线。
5.如权利要求1所述的半导体器件，其中，第一电源栅极单元包括设置在第一扩散区和第二扩散区之间的栅电极，接线片邻近于第一扩散区或第二扩散区设置。
6.如权利要求5所述的半导体器件，其中，第一扩散区和第二扩散区掺杂有p型杂质，接线片掺杂有n型杂质。
7.如权利要求5所述的半导体器件，其中，接线片连接到虚拟电源线，第一扩散区连接到实电源线，第二扩散区连接到虚拟电源线。
8.如权利要求7所述的半导体器件，其中，第三电源栅极单元包括设置在第三扩散区和第四扩散区之间的栅电极，以及
其中，第三扩散区连接到实电源线，第四扩散区连接到虚拟电源线。
9.一种电源栅极开关系统，所述电源栅极开关系统包括：
第一虚拟电源线，沿第一方向延伸；
第一电源栅极单元，连接到第一虚拟电源线；
第二电源栅极单元，连接到第一虚拟电源线，其中，第一电源栅极单元和第二电源栅极单元均包括至少一个接线片；以及
第三电源栅极单元，连接到第一虚拟电源线并且设置在第一电源栅极单元和第二电源栅极单元之间，其中，第三电源栅极单元不包括接线片，以及
其中，第一电源栅极单元至第三电源栅极单元以及第一虚拟电源线布置在第一行中。
10.如权利要求9所述的电源栅极开关系统，所述电源栅极开关系统还包括：
第二虚拟电源线，沿第一方向延伸；
第四电源栅极单元，连接到第二虚拟电源线；以及
第五电源栅极单元，连接到第二虚拟电源线，其中，第四电源栅极单元和第五电源栅极单元中的每个包括至少一个接线片，
其中，第四电源栅极单元、第五电源栅极单元和第二虚拟电源线布置在第二行中。
11.如权利要求9所述的电源栅极开关系统，其中，第一行包括：
n阱区，设置在第一虚拟电源线的第一侧和第二侧上；
第一接地线，设置在第一虚拟电源线的第一侧上；以及
第二接地线，设置在第一虚拟电源线的第二侧上。
12.如权利要求11所述的电源栅极开关系统，所述电源栅极开关系统还包括：
第一p阱区，沿第一方向延伸且设置在第一接地线和在第一虚拟电源线的第一侧上的n阱区之间；以及
第二p阱区，沿第一方向延伸且设置在第二接地线和在第一虚拟电源线的第二侧上的n阱区之间。
13.如权利要求11所述的电源栅极开关系统，其中，第一电源栅极单元包括连接到第一虚拟电源线的p接线片和连接到第一接地线的第一n接线片。
14.如权利要求13所述的电源栅极开关系统，其中，第一电源栅极单元包括连接到第二接地线的第二n接线片。
15.一种电源栅极开关系统，所述电源栅极开关系统包括：
第一行，包括第一虚拟电源线、第一电源栅极单元和第二电源栅极单元，其中，第一电源栅极单元包括设置在第一扩散区与第二扩散区之间的第一栅电极以及至少一个接线片，其中，第二电源栅极单元包括设置在第三扩散区与第四扩散区之间的第二栅电极，并且不包括接线片；以及
第二行，包括第二虚拟电源线，第三电源栅极单元和第四电源栅极单元，其中，第三电源栅极单元包括设置在第五扩散区与第六扩散区之间的第三栅电极以及至少一个接线片，第四电源栅极单元包括设置在第七扩散区和第八扩散区之间的第四栅电极，并且不包括接线片，以及
其中，第四电源栅极单元连接到第二电源栅极单元。
16.如权利要求15所述的电源栅极开关系统，其中，第一行和第二行沿第一方向延伸，第二电源栅极单元和第四电源栅极单元的栅极控制线沿与第一方向垂直的第二方向延伸。
17.如权利要求15所述的电源栅极开关系统，其中，第一电源栅极单元包括与至少一个接线片相邻的器件隔离层，第二电源栅极单元包括与第三扩散区和第四扩散区中的每个相邻的器件隔离层。
18.如权利要求15所述的电源栅极开关系统，所述电源栅极开关系统还包括：
第三行，包括第三虚拟电源线，第五电源栅极单元和第六电源栅极单元，其中，第五电源栅极单元包括设置在第九扩散区与第十扩散区之间的第五栅电极以及至少一个接线片，第六电源栅极单元包括设置在第十一扩散区和第十二扩散区之间的第六栅电极，并且不包括接线片，以及
其中，第六电源栅极单元连接到第四电源栅极单元。
19.如权利要求18所述的电源栅极开关系统，其中，第一电源栅极单元和第五电源栅极单元设置在第一列中，第二电源栅极单元、第四电源栅极单元和第六电源栅极单元设置在第二列中。
20.如权利要求19所述的电源栅极开关系统，其中，第一行至第三行沿第一方向延伸，第一列和第二列沿与第一方向垂直的第二方向延伸。
21.如权利要求15所述的电源栅极开关系统，其中，第一电源栅极单元在行方向上的沟道的宽度大于第二电源栅极单元在行方向上的沟道的宽度。
22.如权利要求15所述的电源栅极开关系统，其中，第一电源栅极单元的尺寸大于第二电源栅极单元的尺寸。
23.如权利要求18所述的电源栅极开关系统，其中，第二电源栅极单元、第四电源栅极单元和第六电源栅极单元的栅极控制线跨过第一虚拟信号线、第二虚拟信号线和第三虚拟信号线延伸。
CN201610742997.7A 2015-08-26 2016-08-26 电源栅极开关系统 Active CN106601736B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2015-0120327 2015-08-26
KR20150120327 2015-08-26
KR10-2016-0030470 2016-03-14
KR1020160030470A KR20170026077A (ko) 2015-08-26 2016-03-14 파워 게이트 스위칭 시스템
KR10-2016-0107890 2016-08-24
KR1020160107890A KR102533244B1 (ko) 2015-08-26 2016-08-24 파워 게이트 스위칭 시스템

Publications (2)

Publication Number Publication Date
CN106601736A CN106601736A (zh) 2017-04-26
CN106601736B true CN106601736B (zh) 2021-11-23

Family

ID=58403964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610742997.7A Active CN106601736B (zh) 2015-08-26 2016-08-26 电源栅极开关系统

Country Status (3)

Country Link
KR (1) KR20170026077A (zh)
CN (1) CN106601736B (zh)
TW (1) TWI684263B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102599048B1 (ko) 2018-08-16 2023-11-06 삼성전자주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118328A (en) * 1998-06-17 2000-09-12 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit having virtual power supply line and power control transistor
US20040208046A1 (en) * 2003-02-17 2004-10-21 Wataru Yokozeki Semiconductor integrated circuit
CN1685612A (zh) * 2003-03-06 2005-10-19 富士通株式会社 半导体集成电路
CN101114829A (zh) * 2006-07-24 2008-01-30 三星电子株式会社 晶体管开关的布局方案和方法、半导体器件和方法
US7755396B2 (en) * 2006-05-11 2010-07-13 Korea Advanced Institute Of Science And Technology Power network using standard cell, power gating cell, and semiconductor device using the power network
US20160027499A1 (en) * 2014-07-24 2016-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-Port Static Random-Access Memory Cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081765A (ko) * 2009-01-07 2010-07-15 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
US9007815B2 (en) * 2012-01-27 2015-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for switching power in a dual rail memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118328A (en) * 1998-06-17 2000-09-12 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit having virtual power supply line and power control transistor
US20040208046A1 (en) * 2003-02-17 2004-10-21 Wataru Yokozeki Semiconductor integrated circuit
CN1685612A (zh) * 2003-03-06 2005-10-19 富士通株式会社 半导体集成电路
US7755396B2 (en) * 2006-05-11 2010-07-13 Korea Advanced Institute Of Science And Technology Power network using standard cell, power gating cell, and semiconductor device using the power network
CN101114829A (zh) * 2006-07-24 2008-01-30 三星电子株式会社 晶体管开关的布局方案和方法、半导体器件和方法
US20160027499A1 (en) * 2014-07-24 2016-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-Port Static Random-Access Memory Cell

Also Published As

Publication number Publication date
TW201712851A (zh) 2017-04-01
CN106601736A (zh) 2017-04-26
KR20170026077A (ko) 2017-03-08
TWI684263B (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
US10680015B2 (en) Power gate switching system
CN109786369B (zh) 包括标准单元的半导体器件
KR100606299B1 (ko) 반도체 장치
US8026577B2 (en) Semiconductor apparatus having a triple well structure and manfacturing method thereof
US9318621B2 (en) Rotated STI diode on FinFET technology
CN109585527B (zh) 集成电路器件
US7642621B2 (en) Semicondutor device and protection circuit
KR20140026571A (ko) 6f2 dram 셀
US7994577B2 (en) ESD protection structures on SOI substrates
US6683335B2 (en) Gate array layout for interconnect
US11088133B2 (en) Electrostatic discharge protection device
US8803202B2 (en) Layout methods of integrated circuits having unit MOS devices
JP2008172121A (ja) 半導体集積回路装置
US8482100B2 (en) Resistor array and semiconductor device including the same
CN112701121B (zh) 三维存储器件及用于形成三维存储器件的方法
WO2016075859A1 (ja) 半導体集積回路のレイアウト構造
EP2400552A1 (en) Mos transistor structure with easy access to all nodes
US20210005599A1 (en) Internally stacked npn with segmented collector
US20170040311A1 (en) Diode string implementation for electrostatic discharge protection
CN106601736B (zh) 电源栅极开关系统
KR102533244B1 (ko) 파워 게이트 스위칭 시스템
US8648425B2 (en) Resistors formed based on metal-oxide-semiconductor structures
CN112786605B (zh) 局部字线驱动器件、存储器件及其制造方法
KR20180064820A (ko) 반도체 장치
CN111933695A (zh) 一种低损耗耦合电容器的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant