CN106560781B - 数据处理系统 - Google Patents

Abstract

本发明提供一种数据处理系统，其可以包括包含来自主机的逻辑地址和命令并行地被应用至其的第一和第二存储器系统的至少两个存储器系统。第一存储器系统可以储存用于物理地指示包括在第一非易失性存储器装置中的多个第一页面的多个第一物理地址作为第一表，以及根据通过对被应用的逻辑地址执行预设操作产生的物理地址是否存在于第一表中来确定是否执行对应于被应用的命令的预设操作，以及第二存储器系统可以储存用于物理地指示包含在第二非易失性存储器装置中的多个第二页面的多个第二物理地址作为第二表，以及根据通过对被应用的逻辑地址执行预设操作产生的物理地址是否存在于第二表中来确定是否执行对应于被应用的命令的预设操作。

Description

数据处理系统

相关申请的交叉引用

本申请要求于2015年10月5日递交至韩国知识产权局的申请号为10-2015-0139452的韩国专利申请的优先权，其全部内容在此通过引用并入本文。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，且更特别地涉及一种包含多个存储器系统的数据处理系统。

背景技术

计算机环境范例已经转变至可随时随地使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用一直快速增加。通常，这些便携式电子装置使用具有存储器装置即数据储存装置的存储器系统。数据储存装置可以被用作为便携式电子装置的主存储器装置或辅助存储器装置。

由于使用基于半导体的存储器装置的数据储存装置没有移动部件，所以它们提供良好的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的数据储存装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。

发明内容

多种实施例涉及一种甚至当数据处理系统包括相互并行操作的多个存储器系统时能够容易地搜索与主机应用的逻辑地址对应的物理地址的数据处理系统。

在实施例中，数据处理系统可以包括包含来自主机的逻辑地址和命令被并行地应用至其的第一和第二存储器系统的至少两个存储器系统。第一存储器系统可以储存用于物理地指示包括在第一非易失性存储器装置中的多个第一页面的多个第一物理地址作为第一表，以及根据通过对应用的逻辑地址执行预设运算产生的物理地址是否存在于第一表中确定是否执行对应于被应用的命令的预设操作，以及第二存储器系统可以储存用于物理地指示包含在第二非易失性存储器装置中的多个第二页面的多个第二物理地址作为第二表，以及根据通过对应用的逻辑地址执行预设运算产生的物理地址是否存在于第二表中确定是否执行对应于被应用的命令的预设操作。

第一存储器系统可以包括：第一非易失性存储器装置，其包括多个第一页面且适用于储存第一表；以及第一控制器，其适用于通过对被应用的逻辑地址执行预设运算产生物理地址、检查所产生的物理地址是否存在于储存在第一非易失性存储器装置中的第一表中以及根据检查结果确定是否执行对应于命令的预设操作。

第二存储器系统可以包括：第二非易失性存储器装置，其包括多个第二页面且适用于储存第二表；以及第二控制器，其适用于通过对被应用的逻辑地址执行预设操作产生物理地址、检查所产生的物理地址是否存在于储存在第二非易失性存储器装置中的第二表中以及根据检查结果确定是否执行对应于命令的预设操作。

第一和第二存储器系统中的每个可以同时通过对被应用的逻辑地址执行预设操作产生物理地址。

第一表可以在逻辑地址对应于各自的第一物理地址的状态下储存用于通过预设运算产生多个第一物理地址的逻辑地址。

当对应于被应用的命令的预设操作是写入操作时，第一存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第一物理地址，以及检查是否存在与物理地址一致的第一物理地址，当与物理地址一致的第一物理地址可能存在时，第一存储器系统可以复查连接至对应的第一物理地址的逻辑地址是否存在，当被连接至对应的第一物理地址的逻辑地址不存在时，在被应用的逻辑地址被连接至对应的第一物理地址的状态下，第一存储器系统可以将被应用的逻辑地址储存在第一表中，以及当连接至对应第一物理地址的逻辑地址存在时，第一存储器系统可以改变在多个第一页面中与对应的第一物理地址对应的第一页面为无效状态，以及传输信息至主机。

当对应于被应用的命令的预设操作为读取操作时，第一存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第一物理地址，以及检查是否存在与物理地址一致的第一物理地址，当存在与物理地址一致的第一物理地址时，第一存储器系统可以复查连接至对应的第一物理地址的逻辑地址是否与被应用的逻辑地址一致，以及当逻辑地址与被应用的逻辑地址一致时，第一存储器系统可以使用对应的第一物理地址从第一非易失性存储器装置执行读取操作。

在复制指示信息被连接至各自的第一物理地址的状态下，第一表可以储存复制指示信息，其中复制指示信息指示被连接至各自的第一物理地址的逻辑地址是否被复制。

当对应于被应用的命令的预设操作是写入操作时，第一存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第一物理地址，以及检查是否存在与物理地址一致的第一物理地址，当与物理地址一致的第一物理地址存在时，第一存储器系统可以复查连接至对应的第一物理地址的逻辑地址是否存在，当被连接至对应的第一物理地址的逻辑地址不存在时，在被应用的逻辑地址的值及复制指示信息的初始值被连接至对应的第一物理地址的状态下，第一存储器系统可以将被应用的逻辑地址和复制指示信息储存在第一表中，以及当被连接至对应的第一物理地址的逻辑地址存在时，第一存储器系统可以在多个第一物理地址中选择任意一个不具有被连接至其的逻辑地址的第一物理地址、储存被选择的第一物理地址的值作为被连接至对应的第一物理地址的复制指示信息以及在被应用的逻辑地址的值和复制指示信息的初始值被连接至被选择的第一物理地址的状态下，将被应用的逻辑地址和复制指示信息储存在第一表中。

当对应于被应用的命令的预设操作是读取操作时，第一存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第一物理地址，以及检查是否存在与物理地址一致的第一物理地址，当与物理地址一致的第一物理地址存在时，第一存储器系统可以复查连接至对应的第一物理地址的复制指示信息是否具有初始值，当复制指示信息具有初始值时，第一存储器系统可以复查被连接至对应的第一物理地址的逻辑地址是否与被应用的逻辑地址一致，以及只有在逻辑地址与被应用的逻辑地址一致的情况下使用对应的第一物理地址从第一非易失性存储器装置执行读取操作，以及当复制指示信息不具有初始值时，第一存储器系统可以在多个第一物理地址中选择具有与连接至对应的第一物理地址的复制指示信息相同的值的物理地址、设置被选择的第一物理地址为对应的第一物理地址以及重复复查操作直至被连接至对应的第一物理地址的复制指示信息成为初始值为止。

在逻辑地址对应于各自的第二物理地址的状态下，第二表可以储存用于通过预设运算产生多个第二物理地址的逻辑地址。

当对应于被应用的命令的预设操作是写入操作时，第二存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第二物理地址，以及检查是否存在与物理地址一致的第二物理地址，当与物理地址一致的第二物理地址存在时，第二存储器系统可以复查连接至对应的第二物理地址的逻辑地址是否存在，当被连接至对应的第二物理地址的逻辑地址不存在时，在被应用的逻辑地址被连接至对应的第二物理地址的状态下，第二存储器系统可以将被应用的逻辑地址储存在第二表中，以及当连接至对应的第二物理地址的逻辑地址存在时，第二存储器系统可以改变在多个第二页面中与对应的第二物理地址对应的第二页面为无效状态，以及传输信息至主机。

当对应于被应用的命令的预设操作为读取操作时，第二存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第二物理地址，以及检查是否存在与物理地址一致的第二物理地址，当存在与物理地址一致的第二物理地址时，第二存储器系统可以复查连接至对应的第二物理地址的逻辑地址是否与被应用的逻辑地址一致，以及当逻辑地址与被应用的逻辑地址一致时，第二存储器系统可以使用对应的第二物理地址从第二非易失性存储器装置执行读取操作。

在复制指示信息被连接至多个第二物理地址的状态下，第二表可以储存复制指示信息，该复制指示信息指示被连接至各自的第二物理地址的逻辑地址是否被复制。

当对应于被应用的命令的预设操作是写入操作时，第二存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第二物理地址，以及检查是否存在与物理地址一致的第二物理地址，当与物理地址一致的第二物理地址存在时，第二存储器系统可以复查连接至对应的第二物理地址的逻辑地址是否存在，当被连接至对应的第二物理地址的逻辑地址不存在时，在逻辑地址的值及复制指示信息的初始值被连接至对应的第二物理地址的状态下，第二存储器系统可以将被应用的逻辑地址和复制指示信息储存在第二表中，以及当被连接至对应的第二物理地址的逻辑地址存在时，第二存储器系统可以在多个第二物理地址中选择任意一个不具有被连接至其的逻辑地址的第二物理地址、储存被选择的第二物理地址作为被连接至对应的第二物理地址的复制指示信息以及在被应用的逻辑地址的值和复制指示信息的初始值被连接至被选择的第二物理地址的状态下，将被应用的逻辑地址和复制指示信息储存在第二表中。

当对应于被应用的命令的预设操作是读取操作时，第二存储器系统可以比较通过对被应用的逻辑地址执行预设操作产生的物理地址与多个第二物理地址，以及检查是否存在与物理地址一致的第二物理地址，当与物理地址一致的第二物理地址存在时，第二存储器系统可以复查连接至对应的第二物理地址的复制指示信息是否具有初始值，当复制指示信息具有初始值时，第二存储器系统可以复查被连接至对应的第二物理地址的逻辑地址是否与被应用的逻辑地址一致，以及只有在被连接至对应的第二物理地址的逻辑地址与被应用的逻辑地址一致的情况下使用对应的第二物理地址从第二非易失性存储器装置执行读取操作，以及当复制指示信息不具有初始值时，第二存储器系统可以在多个第二物理地址中选择具有与连接至对应的第二物理地址的复制指示信息相同的值的第二物理地址，设置被选择的第二物理地址为对应的第二物理地址，以及重复复查操作直至被连接至对应的第二物理地址的复制指示信息成为初始值为止。

预设操作可以包括用于响应于其数量对应于第一物理地址的数量与第二物理地址的数量之和的被应用的逻辑地址的值在多个第一物理地址和多个第二物理地址中选择和产生任意一个物理地址的散列操作。

预设操作可以包括用于响应于其数量对应于第一物理地址的数量与第二物理地址的数量之和的被应用的逻辑地址的值在多个第一物理地址和多个第二物理地址中选择和产生任意一个物理地址的对分搜索操作。

附图说明

图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的简图。

图2是示出根据本发明的实施例的存储器系统的存储器装置的简图。

图3是示出根据本发明的实施例的存储器装置的存储块的电路图。

图4、图5、图6、图7、图8、图9、图10及图11是图示地示出根据本发明的多种实施例的存储器装置的简图。

图12是示出根据本发明的实施例的包括多个存储器装置的数据处理系统的示例的简图。

图13是示出根据本发明的实施例的图12的数据处理的地址映射方法的简图。

图14是示出根据本发明的另一实施例的包括多个存储器装置的数据处理系统的简图。

图15A至图15E是示出根据本发明的实施例的图14的数据处理系统的地址映射方法的简图。

具体实施方式

下面将参照附图更详细地描述各种实施例。然而，本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，这些实施例被提供使得本公开将是彻底且完整的并将本发明充分传达给本领域技术人员。在整个公开中，相似的参考编号指的是本发明的各种附图和实施例中的相似部件。

参照图1，根据本发明的实施例，提供一种数据处理系统。数据处理系统100可以包括主机102和存储器系统110。

主机102可以包括例如诸如移动电话、MP3播放器和膝上型电脑的便携式电子装置或诸如台式电脑、游戏机、电视和投影仪的电子装置。

存储器系统110可以响应于来自主机102的请求操作。存储器系统可例如储存待被主机102访问的数据。存储器系统110可以被用作主机102的主存储器系统或辅助存储器系统。存储器系统110可以根据主机接口132的协议与主机102电联接。存储器系统110可以利用诸如以下的各种储存装置中的任意一个来实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸的MMC(RS-MMC)以及微型-MMC、安全数码(SD)卡、迷你-SD及微型-SD、通用串行总线(USB)储存装置、通用闪速储存(UFS)装置、标准闪存(CF)卡、智能多媒体(SM)卡、记忆棒等。

用于存储器系统110的储存装置可以利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置来实施。用于存储器系统110的储存装置可以利用诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)以及电阻式RAM(RRAM)的非易失性存储器装置来实施。

存储器系统110可以包括用于储存待被主机102访问的数据的存储器装置150。存储器系统110可以包括用于在存储器装置150中控制数据的储存的控制器130。

控制器130和存储器装置150可以被集成在单个半导体装置中。例如，单个半导体装置可以是固态驱动器(SSD)。当存储器系统110被用作SSD时，主机102的操作速度可以被显著地提高。

控制器130和存储器装置150可以被集成在单个半导体装置中，配置为存储卡。控制器130和存储卡150可以被集成在单个半导体装置中，配置为存储卡，诸如个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒介(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型-MMC、安全数码(SD)卡、迷你-SD、微型-SD和SDHC以及通用闪存(UFS)装置。

再如，存储器系统110可以被配置为电脑、超便携移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式电脑、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、航海装置、黑匣子、数码相机、数码多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理网络的各种电子装置中的一个、RFID装置或配置计算系统的各种组成元件中的一个。

存储器系统110的存储器装置150可以在电源被中断时保留储存的数据。例如，存储器装置150可以在写入操作期间储存由主机102提供的数据。存储器装置例如还可以在读取操作期间将储存的数据提供至主机102。存储器装置150可以包括多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页面。每个页面可以包括多个存储单元，多个字线(WL)被电联接至多个存储单元。

存储器装置150可以是非易失性存储器装置，例如，闪速存储器。闪速存储器可以具有三维(3D)堆栈结构。稍后将参照图2至图11更详细地描述存储器装置150的结构和存储器装置150的三维(3D)堆栈结构。

存储器系统110的控制器130可以响应于来自主机102的请求控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供至主机102，以及将从主机102提供的数据储存在存储器装置150中。为了这个目的，控制器130可以控制存储器装置150的全部操作，诸如读取操作、写入操作、编程操作和擦除操作。

在实施例中，控制器130可以包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元140、NAND闪速控制器142和存储器144。

主机接口单元132可以处理由主机102提供的命令和数据，以及可以通过诸如以下的各种接口协议中的至少一个与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、加强型小型磁盘接口(ESDI)以及集成驱动电子(IDE)。

ECC单元138可以在读取操作期间检测和校正从存储器装置150读取的数据中的错误。在错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138可不校正错误位，以及可以输出指示校正错误位失败的错误校正失败信号。

ECC单元138可以基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验检查(LDPC)码、博斯-乔德里-霍昆格姆(BCH)码、并行级联卷积码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、格码调制(TCM)、组编码调制(BCM)等。ECC单元138可以包括用于错误校正操作的全部电路、系统或装置。

PMU 140可以提供和管理控制器130的电源，即，用于包括在控制器130中的组成元件的电源。

NFC 142可以作为控制器130和存储器装置150之间的存储器接口以允许控制器130响应于来自主机102的请求控制存储器装置150。当存储器装置150为闪速存储器时，尤其当存储器装置150为NAND闪速存储器时，NFC 142可以在处理器134的控制下产生用于存储器装置150的控制信号并处理数据。

存储器144可以作为存储器系统110和控制器130的工作存储器，并储存用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供至主机102并将由主机102提供的数据储存在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可以储存由控制器130和存储器装置150用于读取操作、写入操作、编程操作和擦除操作的数据。

存储器144可以利用易失性存储器来实施。存储器144可以利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可以储存由主机102和存储器装置150用于读取和写入操作的数据。为了储存数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。

处理器134可以响应于来自主机102的写入请求或读取请求控制存储器系统110的一般操作以及用于存储器装置150的写入操作或读取操作。处理器134可以驱动被称为闪存转换层(FTL)的固件以控制存储器系统110的一般操作。处理器134可以利用微处理器或中央处理单元(CPU)来实施。

管理单元(未示出)可以被包括在处理器134中，且可以执行存储器装置150的坏块管理。管理单元可以找到处于用于进一步使用的不令人满意的条件中的包括在存储器装置150中的的坏存储块，并在坏存储块上执行坏块管理。当存储器装置150为闪速存储器例如NAND闪速存储器时，由于NAND逻辑功能的特性，编程失败可发生在写入操作期间，例如，发生在编程操作期间。在坏块管理期间，编程失败的存储块或坏存储块的数据可以被编程在新的存储块中。并且，由于编程失败导致的坏块使具有3D堆栈结构的存储器装置150的利用效率和存储器系统100的可靠性严重地恶化，因此需要可靠的坏块管理。

现在参照图2，根据实施例，存储器装置150可以包括多个存储块，例如，第零至第(N-1)个块210至240。多个存储块210至240中的每一个可以包括多个页面，例如，2^M数量的页面(2^M个页面)，本发明将不限于此。多个页面中的每一个可以包括多个存储单元，其中多个字线可被电联接至多个存储单元。

并且，根据可以被储存或表达在每一存储单元中的位的数量，存储器装置150可以包括多个存储块，诸如单层单元(SLC)存储块和或多层单元(MLC)存储块。SLC存储块可以包括包含存储单元的多个页面，每个存储单元能够储存1位数据。MLC存储块可以包括具有存储单元的多个页面，每个存储单元能够储存多位数据例如两位或更多位数据。包括利用每个都能够储存3位数据的存储单元实施的多个页面的MLC存储块可以被定义为三层单元(TLC)存储块。

多个存储块210至240中的每一个可以在写入操作期间储存从主机装置102提供的数据，并且还可以在读取操作期间向主机102提供储存的数据。

图3为示出在图1中所示的多个存储块152至156中的一个的电路图。

参照图3，存储器装置150的存储块152可以包括分别电联接至位线BL0至BLm-1的多个单元字符串340。每一列的单元字符串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MC0至MCn-1可以串联地被电联接在选择晶体管DST和SST之间。各自的存储单元MC0至MCn-1可以通过多层单元(MLC)来配置，每个MLC储存多个位的数据信息。作为参考，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，以及“CSL”表示共源线。

尽管图3示出通过NAND闪速存储单元配置的存储块152作为示例，但要注意的是，存储器装置150的存储块152并不限于NAND闪速存储器且可以通过NOR闪速存储器、结合至少两种存储单元的混合闪速存储器或控制器内置在存储芯片中的1-NAND闪速存储器来实现。半导体装置的操作特征可以不仅被应用至具有通过导电浮置栅极配置的电荷储存层的闪速存储器装置而且可以被应用至具有通过介电层配置的电荷储存层的电荷捕获闪存(CTF)。

存储器装置150的电压供应块310可以提供待根据操作模式被供应至各自的字线的字线电压，例如，编程电压、读取电压和过电压，以及待被供应至体材料(bulk)例如形成有存储单元的阱区的电压。电压供应块310可在控制电路(未示出)的控制下执行电压生成操作。电压供应块310可以生成多个可变的读取电压以生成多个读取数据、在控制电路的控制下选择存储块或存储单元阵列的扇区中的一个、选择被选择的存储块的字线中的一个以及将字线电压提供至被选择的字线和未被选择的字线。

存储器装置150的读取/写入电路320可以通过控制电路来控制，以及可以根据操作模式作为读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可以作为读出放大器以用于从存储单元阵列读取数据。而且，在编程操作期间，读取/写入电路320可以作为根据待被储存在存储单元阵列中的数据驱动位线的写入驱动器。读取/写入电路320可以在编程操作期间从缓冲器(未示出)接收待被写入存储单元阵列的数据，并可以根据被输入的数据驱动位线。为了这个目的，读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322、324和326。多个锁存器(未示出)可以被包括在页面缓冲器322、324和326中的每一个中。

图4至11为示出图1中所示的存储器装置150的示意图。参照图4，存储器装置150可以包括多个存储块BLK0至BLKN-1。存储块BLK0至BLKN-1中的每个可以三维(3D)结构或垂直结构实现。各自的存储块BLK0至BLKN-1可以包括在第一至第三方向例如x轴方向、y轴方向和z轴方向上延伸的结构。

各自的存储块BLK0至BLKN-1可以包括在第二方向上延伸的多个NAND字符串NS。多个NAND字符串NS可以在第一方向和第三方向上提供。每一NAND字符串NS可以被电联接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟字线DWL以及共源线CSL。也就是说，各自的存储块BLK0至BLKN-1可以被电联接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL以及多个共源线CSL。

图5是图4中所示的多个存储块BLK0至BLKN-1中的单个存储块BLKi的立体图。图6为图5中所示的存储块BLKi的沿线I-I＇截取的截面图。

参照图5和图6，存储器装置150的多个存储块中的存储块BLKi可以包括在第一至第三方向上延伸的结构。

基板5111可以被提供。基板5111可以包括掺杂有第一类型杂质的硅材料。基板5111可以包括掺杂有p-型杂质的硅材料或可以是p-型阱，例如，袋(pocket)p-阱，以及包括环绕p-型阱的n-型阱。尽管假设基板5111为p-型硅，但要注意的是，基板5111不限于p-型硅。

在第一方向上延伸的多个掺杂区域5311至5314可以沿第三方向以规律隔开的间隔被设置在基板5111上。多个掺杂区域5311至5314可以包含不同于基板5111的第二类型的杂质。多个掺杂区域5311至5314可以掺杂有n-型杂质。尽管在这里假设第一至第四掺杂区域5311至5314为n-型，但要注意的是，第一至第四掺杂区域5311至5314不限于为n-型。

在第一和第二掺杂区域5311和5312之间的基板5111上的区域中，在第一方向上延伸的多个介电材料5112可以在第二方向上顺序地设置。介电材料5112和基板5111可以在第二方向上彼此隔开预定距离。介电材料5112可以包括诸如二氧化硅的介电材料。

在第一和第二掺杂区域5311和5312之间的基板5111上的区域中，可设置在第一方向上以规律隔开的间隔顺序地设置且在第二方向上穿过介电材料5112的多个柱状物5113。多个柱状物5113可以分别穿过介电材料5112且可以与基板5111电联接。每一柱状物5113可以通过多种材料来配置。每一柱状物5113的表面层5114可以包括掺杂有第一类型杂质的硅材料。每一柱状物5113的表面层5114可以包括掺杂有与基板5111一样类型的杂质的硅材料。尽管在这里假设每一柱状物5113的表面层5114可以包括p-型硅，但每一柱状物5113的表面层5114不限于为p-型硅。

每一柱状物5113的内层5115可以由介电材料形成。每一柱状物5113的内层5115可以被诸如二氧化硅的介电材料填充。

在第一和第二掺杂区域5311和5312之间的区域中，介电层5116可以沿着介电材料5112、柱状物5113和基板5111的暴露表面设置。介电层5116的厚度可以小于介电层材料5112之间的距离的一半。换言之，可设置不同于介电材料5112和介电层5116的材料的区域可以被设置在(i)被设置在介电材料5112的第一介电材料的底面上的介电层5116和(ii)被设置在介电材料5112的第二介电材料的顶面上的介电层5116之间。介电材料5112可位于第一介电材料下方。

在第一和第二掺杂区域5311和5312之间的区域中，导电材料5211至5291可以被设置在介电层5116的暴露表面上。在第一方向上延伸的导电材料5211可以被设置在邻近基板5111的介电材料5112和基板5111之间。尤其是，在第一方向上延伸的导电材料5211可以被设置在(i)设置在基板5111上的介电层5116和(ii)设置在邻近基板5111的介电材料5112的底面上的介电层5116之间。

在第一方向上延伸的导电材料可以被设置在(i)设置在介电材料5112中的一个的顶面上的介电层5116和(ii)设置在被设置在特定介电材料5112上的介电材料5112的另一个介电材料的底面上的介电层5116之间。在第一方向上延伸的导电材料5221至5281可以被设置在介电材料5112之间。在第一方向上延伸的导电材料5291可以被设置在最上面的介电材料5112上。在第一方向上延伸的导电材料5211至5291可以是金属材料。在第一方向上延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。

在第二和第三掺杂区域5312和5313之间的区域中，可设置与在第一和第二掺杂区域5311和5312之间的结构相同的结构。例如，在第二和第三掺杂区域5312和5313之间的区域中，可设置在第一方向上延伸的多个介电材料5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上的介电层5116以及在第一方向上延伸的多个导电材料5212至5292。

在第三和第四掺杂区域5313和5314之间的区域中，可设置与第一和第二掺杂区域5311和5312之间相同的结构。例如，在第三和第四掺杂区域5313和5314之间的区域中，可设置在第一方向上延伸的多个介电材料5112、顺序地设置在第一方向上且在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上的介电层5116以及在第一方向上延伸的多个导电材料5213至5293。

漏极5320可以分别设置在多个柱状物5113上。漏极5320可以是掺杂有第二类型杂质的硅材料。漏极5320可以是掺有n-型杂质的硅材料。尽管为了方便起见假设漏极5320包括n-型硅，但要注意的是，漏极5320不限于为n-型硅。例如，每一漏极5320的宽度可以大于每一对应的柱状物5113的宽度。每一漏极5320可以焊盘的形状设置在每一对应的柱状物5113的顶面上。

在第三方向上延伸的导电材料5331至5333可以设置在漏极5320上。导电材料5331至5333可以顺序地设置在第一方向上。各自的导电材料5331至5333可以与对应区域的漏极5320电联接。在第三方向上延伸的漏极5320和导电材料5331至5333可以通过接触插塞被电联接。在第三方向上延伸的导电材料5331至5333可以是金属材料。在第三方向上延伸的导电材料5331至5333可以是诸如多晶硅的导电材料。

在图5和图6中，各自的柱状物5113可以与介电层5116和在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成字符串。各自的柱状物5113可以与介电层5116和在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成NAND字符串NS。每一NAND字符串NS可以包括多个晶体管结构TS。

图7是图6中所示的晶体管结构TS的截面图。

参照图7，在图6中所示的晶体管结构TS中，介电层5116可以包括第一至第三子子介电层5117、5118和5119。

在每一柱状物5113中的p-型硅的表面层5114可以作为主体。邻近柱状物5113的第一子介电层5117可以作为遂穿介电层，以及可以包括热氧化层。

第二子介电层5118可以作为电荷储存层。第二子介电层5118可以作为电荷捕获层，且可以包括氮化物层或诸如氧化铝层、二氧化铪层等的金属氧化物层。

邻近导电材料5233的第三子介电层5119可以作为阻断介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可以被形成为单层或多层。第三子介电层5119可以是介电常数可大于第一子介电层5117和第二子介电层5118的诸如氧化铝层、二氧化铪层等的高k介电层。

导电材料5233可以作为栅极或控制栅。即，栅或控制栅5233、阻断介电层5119、电荷储存层5118、遂穿介电层5117和主体5114可以形成晶体管或存储单元晶体管结构。例如，第一至第三子介电层5117至5119可以形成氧化物-氮化物-氧化物(ONO)结构。在实施例中，为了方便起见，在每一柱状物5113中的p-型硅的表面层5114将被称为第二方向上的主体。

存储块BLKi可以包括多个柱状物5113。即，存储块BLKi可以包括多个NAND字符串NS。具体地，存储块BLKi可以包括在第二方向或垂直于基板5111的方向上延伸的多个NAND字符串NS。

每一NAND字符串NS可以包括在第二方向上设置的多个晶体管结构TS。每一NAND字符串NS的多个晶体管结构TS中的至少一个可以作为字符串源极晶体管SST。每一NAND字符串NS的多个晶体管结构TS中的至少一个可以作为接地选择晶体管GST。

栅或控制栅可以对应于在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293。换言之，栅或控制栅可以在第一方向上延伸并形成字线和至少两个选择线、至少一个源极选择线SSL以及至少一个接地选择线GSL。

在第三方向上延伸的导电材料5331至5333可以被电联接至NAND字符串NS的一端。在第三方向上延伸的导电材料5331至5333可以作为位线BL。即，在一个存储块BLKi中，多个NAND字符串NS可以被电联接至一个位线BL。

在第一方向上延伸的第二类型掺杂区域5311至5314可以被设置为NAND字符串NS的其它端。在第一方向上延伸的第二类型掺杂区域5311至5314可以作为共源线CSL。

即，存储块BLKi可以包括在垂直于基板5111的方向例如第二方向上延伸的多个NAND字符串NS，并且可以作为例如电荷捕获型存储器的NAND闪速存储块，在NAND闪速存储块中，多个NAND字符串NS被电联接至一个位线BL。

尽管在图5至图7中示出在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293被设置在9层中，但要注意的是，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293不限于被设置在9层中。例如，在第一方向上延伸的导电材料被设置在8层、16层或任意多个层中。换言之，在一个NAND字符串NS中，晶体管的数量可以是8个、16个或更多个。

尽管在图5至图7中示出3个NAND字符串NS被电联接至一个位线BL，但要注意的是，实施例不限于具有被电联接至一个位线BL的3个NAND字符串NS。在存储块BLKi中，m数量的NAND字符串NS可以被电联接至一个位线BL，m为正整数。根据被电联接至一个位线BL的NAND字符串NS的数量，也可以控制在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的数量和共源线5311至5314的数量。

进一步地，尽管图5至图7示出3个NAND字符串NS被电联接至在第一方向上延伸的一个导电材料，但要注意的是，实施例不限于具有被电联接至在第一方向上延伸的一个导电材料的3个NAND字符串NS。例如，n数量的NAND字符串NS可以被电联接至在第一方向上延伸的一个导电材料，n为正整数。根据被电联接至在第一方向上延伸的一个导电材料的NAND字符串NS的数量，也可以控制位线5331至5333的数量。

图8为示出参照图5至图7描述的具有第一结构的存储块BLKi的等效电路图。

参照图8，在具有第一结构的块BLKi中，NAND字符串NS11至NS31可以被设置在第一位线BL1和共源线CSL之间。第一位线BL1可以对应于在第三方向上延伸的图5和图6的导电材料5331。NAND字符串NS12至NS32可以被设置在第二位线BL2和共源线CSL之间。第二位线BL2可以对应于在第三方向上延伸的图5和图6的导电材料5332。NAND字符串NS13至NS33可以被设置在第三位线BL3和共源线CSL之间。第三位线BL3可以对应于在第三方向上延伸的图5和图6的导电材料5333。

每一NAND字符串NS的源极选择晶体管SST可以被电联接至对应的位线BL。每一NAND字符串NS的接地选择晶体管GST可以被电联接至共源线CSL。存储单元MC可以被设置在每一NAND字符串NS的源极选择晶体管SST和接地选择晶体管GST之间。

在这个示例中，NAND字符串NS可以通过行和列的单元定义以及被电联接至一个位线的NAND字符串NS可以形成一列。被电联接至第一位线BL1的NAND字符串NS11至NS31可以对应于第一列，被电联接至第二位线BL2的NAND字符串NS12至NS32可以对应于第二列，以及被电联接至第三位线BL3的NAND字符串NS13至NS33可以对应于第三列。被电联接至一个源极选择线SSL的NAND字符串NS可以形成一行。被电联接至第一源极选择线SSL1的NAND字符串NS11至NS13可以形成第一行，被联接至第二源极选择线SSL2的NAND字符串NS21至NS23可以形成第二行，以及被电联接至第三源极选择线SSL3的NAND字符串NS31至NS33可以形成第三行。

在每一NAND字符串NS中，高度可以被定义。在每一NAND字符串NS中，邻近接地选择晶体管GST的存储单元MC1的高度可以具有值“1”。在每一NAND字符串NS中，当从基板5111开始测量时，存储单元的高度可以随着存储单元靠近源极选择晶体管SST而增加。在每一NAND串NS中，邻近源极选择晶体管SST的存储单元MC6的高度可以为7。

在相同行中的NAND字符串NS的源极选择晶体管SST可以共享源极选择线SSL。在不同行中的NAND字符串NS的源极选择晶体管SST可以分别地电联接至不同的源极选择线SSL1、SSL2和SSL3。

在相同行中的NAND字符串NS中的相同高度处的存储单元可以共享字线WL。即，在相同的高度处，被电联接至不同行中的NAND字符串NS的存储单元MC的字线WL可以被电联接。在相同行的NAND字符串NS中的相同高度处的虚拟存储单元DMC可以共享虚拟字线DWL。即，在相同高度或水平处，被电联接至不同行中的NAND字符串NS的虚拟存储单元DMC的虚拟字线DWL可以被电联接。

位于相同水平或高度或层处的字线WL或虚拟字线DWL可以在可设置在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的层处彼此电联接。在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可以通过接触部被共同地电联接至上层。在上层处，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可以被电联接。换言之，在相同行中的NAND字符串NS的接地选择晶体管GST可以共享接地选择线GSL。进一步地，在不同行中的NAND字符串NS的接地选择晶体管GST可以共享接地选择线GSL。即，NAND字符串NS11至NS13、NS21至NS23和NS31至NS33可以被电联接至接地选择线GSL。

共源线CSL可以被电联接至NAND字符串NS。在有源区域上和在基板5111上，第一至第四掺杂区域5311至5314可以被电联接。第一至第四掺杂区域5311至5314可以通过接触部被电联接至上层，且在上层处，第一至第四掺杂区域5311至5314可以被电联接。

即，如图8中所示，相同高度或水平的字线WL可以被电联接。因此，当在特定高度处的字线WL被选择时，被电联接至该字线WL的全部NAND字符串NS可以被选择。在不同行中的NAND字符串NS可以被电联接至不同的源极选择线SSL。因此，在被电联接至相同的字线WL的NAND字符串NS中，通过选择源极选择线SSL1至SSL3中的一个，在未被选择的行中的NAND字符串NS可与位线BL1至BL3电隔离。换言之，通过选择源极选择线SSL1至SSL3中的一个，NAND字符串NS的行可以被选择。而且，通过选择位线BL1至BL3中的一个，在被选择的行中的NAND字符串NS可以在列的单元中被选择。

在每一NAND字符串NS中，可设置虚拟存储单元DMC。在图8中，虚拟存储单元DMC可以设置在每一NAND字符串NS中的第三存储单元MC3和第四存储单元MC4之间。即，第一至第三存储单元MC1至MC3可以被设置在虚拟存储单元DMC和接地选择晶体管GST之间。第四至第六存储单元MC4至MC6可以被设置在虚拟存储单元DMC和源极选择晶体管SST之间。每一NAND字符串NS的存储单元MC可以通过虚拟存储单元DMC被划分成存储单元组。在被划分的存储单元组中，邻近接地选择晶体管GST的存储单元例如MC1至MC3可以被称为较低存储单元组，以及邻近字符串选择晶体管SST的存储单元例如MC4至MC6可以被称为较高存储单元组。

在下文中，将参照图9至图11做出详细说明，图9至图11示出根据本发明的实施例的存储器系统中的利用不同于第一结构的三维(3D)非易失性存储器装置来实施的存储器装置。

图9为图示地示出利用不同于上文参照图5至图8描述的第一结构的三维(3D)非易失性存储器装置来实施的存储器装置且示出图4的多个存储块的存储块BLKj的立体图。图10是示出沿图9的线VII-VII＇截取的存储块BLKj的截面图。

参照图9和图10，在图1的存储器装置150的多个存储块中的存储块BLKj可以包括在第一至第三方向上延伸的结构。

基板6311可以被提供。例如，基板6311可以包括掺杂有第一类型杂质的硅材料。例如，基板6311可以包括掺杂有p-型杂质的硅材料或可以是p-型阱，例如，袋p-阱，以及包括环绕p-型阱的n-型阱。尽管为了方便起见在实施例中假设基板6311为p-型硅，但要注意的是，基板6311不限于为p-型硅。

在x轴方向和y轴方向上延伸的第一至第四导电材料6321至6324被设置在基板6311上方。第一至第四导电材料6321至6324可以在z轴方向上隔开预定距离。

在x轴方向和y轴方向上延伸的第五至第八导电材料6325至6328可以被设置在基板6311上方。第五至第八导电材料6325至6328可以在z轴方向上隔开预定距离。第五至第八导电材料6325至6328可以在y轴方向上与第一至第四导电材料6321至6324隔开。

穿过第一至第四导电材料6321至6324的多个下部柱状物DP可以被设置。每一个下部柱状物DP在z轴方向上延伸。而且，穿过第五至第八导电材料6325至6328的多个上部柱状物UP可以被设置。每一个上部柱状物UP在z轴方向上延伸。

下部柱状物DP和上部柱状物UP中的每一个可以包括内部材料6361、中间层6362以及表面层6363。中间层6362可以作为单元晶体管的通道。表面层6363可以包括阻断介电层、电荷储存层和遂穿介电层。

下部柱状物DP和上部柱状物UP可以通过管栅PG电联接。管栅PG可以被设置在基板6311中。例如，管栅PG可以包括与下部柱状物DP和上部柱状物UP相同的材料。

在x轴方向和y轴方向上延伸的第二类型的掺杂材料6312可以被设置在下部柱状物DP上方。例如，第二类型的掺杂材料6312可以包括n-型硅材料。第二类型的掺杂材料6312可以作为共源线CSL。

漏极6340可以被设置在上部柱状物UP上方。漏极6340可以包括n-型硅材料。在y轴方向上延伸的第一上部导电材料6351和第二上部导电材料6352可以被设置在漏极6340上方。

第一上部导电材料6351和第二上部导电材料6352可以在x轴方向上分开。第一上部导电材料6351和第二上部导电材料6352可以由金属形成。第一上部导电材料6351和第二上部导电材料6352及漏极6340可以通过接触插塞被电联接。第一上部导电材料6351和第二上部导电材料6352分别作为第一位线BL1和第二位线BL2。

第一导电材料6321可以作为源极选择线SSL，第二导电材料6322可以作为第一虚拟字线DWL1，以及第三导电材料6323和第四导电材料6324分别作为第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别作为第三主字线MWL3和第四主字线MWL4，第七导电材料6327可以作为第二虚拟字线DWL2，以及第八导电材料6328可以作为漏极选择线DSL。

下部柱状物DP和邻近下部柱状物DP的第一至第四导电材料6321至6324形成下部字符串。上部柱状物UP和邻近上部柱状物UP的第五至第八导电材料6325至6328形成上部字符串。下部字符串和上部字符串可以通过管栅PG电联接。下部字符串的一端可以被电联接至作为共源线CSL的第二类型的掺杂材料6312。上部字符串的一端可以通过漏极6340被电联接至对应的位线。一个下部字符串和一个上部字符串形成一个单元字符串，单元字符串被电联接在作为共源线CSL的第二类型的掺杂材料6312与作为位线BL的上部导电材料层6351和6352中的对应的一个之间。

即，下部字符串可以包括源极选择晶体管SST、第一虚拟存储单元DMC1及第一主存储单元MMC1和第二主存储单元MMC2。上部字符串可以包括第三主存储单元MMC3和第四主存储单元MMC4、第二虚拟存储单元DMC2及漏极选择晶体管DST。

在图9和图10中，上部字符串和下部字符串可形成NAND字符串NS，以及NAND字符串NS可以包括多个晶体管结构TS。因为上文参照图7详细地说明了在图9和图10中的包括在NAND字符串NS中的晶体管结构，在此将省略其详细说明。

图11是示出如上文参照图9和图10所述的具有第二结构的存储块BLKj的等效电路的电路图。为方便起见，仅示出形成在第二结构中的存储块BLKj中的一对的第一字符串和第二字符串。

参照图11，在存储器装置150的多个块中的具有第二结构的存储块BLKj中，单元字符串可以定义多个对的这种方式来设置，其中，单元字符串中的每一个利用如上文参照图9和图10所述的通过管栅PG被电联接的一个上部字符串和一个字符下部串来实施。

即，在具有第二结构的特定存储块BLKj中，沿着第一通道CH1(未示出)堆叠的存储单元CG0至CG31例如至少一个源极选择栅SSG1和至少一个漏极选择栅DSG1可以形成第一字符串ST1，以及沿着第二通道CH2(未示出)堆叠的存储单元CG0至CG31例如至少一个源极选择栅SSG2和至少一个漏极选择栅DSG2可以形成第二字符串ST2。

第一字符串ST1和第二字符串ST2可以被电联接至相同的漏极选择线DSL和相同的源极选择线SSL。第一字符串ST1可以被电联接至第一位线BL1，以及第二字符串ST2可以被电联接至第二位线BL2。

尽管在图11中描述了第一字符串ST1和第二字符串ST2被电联接至相同的漏极选择线DSL和相同的源极选择线SSL，但可以想到第一字符串ST1和第二字符串ST2可以被电联接至相同的源极选择线SSL和相同的位线BL，第一字符串ST1可以被电联接至第一漏极选择线DSL1且第二字符串ST2可以被电联接至第二漏极选择线DSL2。进一步地，可以想到第一字符串ST1和第二字符串ST2可以被电联接至相同的漏极选择线DSL和相同的位线BL，第一字符串ST1可以被电联接至第一源极选择线SSL1且第二字符串ST2可以被电联接至第二源极选择线SSL2。

图12示出根据本发明的实施例的包括多个存储器装置1501和1502的数据处理系统100。

在图12中，只有两个非易失性存储器装置1501和1502被示出，然而，应该注意的是，这个配置只是一个示例。

例如，数据处理系统100可以包括更大数量的非易失性存储器装置作为多个存储器装置。例如，在实施例中，每一个都具有128GB的容量的8个非易失性存储器装置可以被包括作为多个存储器装置，导致数据处理系统100具有1TB的总容量。此外，应该注意的是，为了方便说明，图12并未示出包括在图1的控制器130中的ECC 138和电源管理单元140。因此，ECC 138和电源管理单元140也可以被包括在图12的控制器130中。

更具体地说，图12中所示的数据处理系统100可以包括主机102和存储器系统110。存储器系统110可以包括控制器130和多个存储器装置1501和1502。控制器130可以包括主机接口132、存储器144、处理器134以及作为NAND闪速控制器(NFC)的第一和第二存储器接口1421和1422。

第一非易失性存储器装置1501可以通过第一存储器接口1421被联接至第一通道CHANNEL1。第二非易失性存储器装置1502可以通过第二存储器接口1422被联接至第二通道CHANNEL2。主机102可以通过主机接口132被联接至第一通道CHANNEL1和第二通道CHANNEL2。

在控制器130内，处理器134和存储器144可以同时被联接至第一通道CHANNEL1和第二通道CHANNEL2。因此，多个存储器装置1501和1502可以被操作，同时共享处理器134和存储器144。

总之，相较于图1的数据处理系统100，图12中所示的数据处理系统可以再多包括一个通道和一个存储器装置。为了便于说明，图12示出对应于两个存储器装置1501和1502包括只两个通道CHANNEL1和CHANNEL2的配置。然而，应该注意的是，可以包括任意数量的通道和存储器装置。在实施例中，包含有8个存储器装置和8个对应的通道和通道接口的数据处理系统100可以被提供。在以下的实施例中，将进一步作为示例描述两个存储器装置1501和1502被包括在如图12中所示的数据处理系统100中的情况。

图13是示出图12中示出的包含有多个存储器装置的数据处理系统的地址映射方法的简图。

图13示出用于在图12的包括第一和第二存储器装置1501和1502的数据处理系统100中将逻辑地址LPN映射至物理地址PPN的方法。

第一存储器装置1501可以包括多个第一块，为了便于说明，其中只有两个块即BLOCK10和BLOCK11被示出。在这个示例中，多个第一块BLOCK10、BLOCK11中的每一个可以包括多个第一页面，为了便于说明，其中只有8个页面即页面P11、P12、P13、P14、P15、P16、P17、P18被示出。此外，为了便于说明，多个物理地址PPN中只有8个物理地址被示出，即，物理地址1000、1001、1002、1003、1004、1005、1006和1007。物理地址1000、1001、1002、1003、1004、1005、1006和1007可以指示可以被预先地设置和固定的各自的第一页面P11、P12、P13、P14、P15、P16、P17和P18。物理地址PPN 1000、1001、1002、1003、1004、1005、1006和1007的值需要被知道，以为了向第一存储器装置1501输入数据/从第一存储器装置1501输出数据。

第二存储器装置1502可以包括多个第二块，为了便于说明，其中只有两个块即块BLOCK20和BLOCK21被示出。在这个示例中，多个第二块BLOCK20、BLOCK21可以包括多个第二页面，为了便于说明，其中只有8页面即页面P21、P22、P23、P24、P25、P26、P27和P28被示出。此外，多个物理地址PPN中只有8个被示出，即，物理地址PPN 10、11、12、13、14、15、16和17，其指示可以被预先地设置和固定的各自的第二页面P21、P22、P23、P24、P25、P26、P27和P28。指示多个第二页面P21、P22、P23、P24、P25、P26、P27和P28的物理地址PPN 10、11、12、13、14、15、16和17的值可能需要被知道，以为了向第二存储器装置1502输入数据/从第二存储器装置1502输出数据。

当第一和第二存储器装置1501和1502中的每个均使用物理地址PPN时，主机102可使用逻辑地址LPN。因此，可能需要将在主机102中使用的逻辑地址LPN映射至在第一和第二存储器装置1501和1502中使用的物理地址PPN的操作。当第一和第二存储器装置1501和1502是在页面基础上执行数据读取/写入操作以及在块基础上执行数据擦除操作的非易失性存储器装置而主机102在页面基础上执行数据读取/写入/擦除操作时，可能需要地址映射操作。

因此，在图13中所示的地址映射表被用于将从主机102输入的逻辑地址LPN改变为物理地址PPN之后，数据可以被输入至第一和第二存储器装置1501和1502和/或从第一和第二存储器装置1501和1502输出。

在这个示例中，地址映射表可以使用基于逻辑地址LPN分配物理地址PPN的方法。即，当在能够由主机102设置的全部逻辑地址LPN基于地址映射表被储存的状态下特定的逻辑地址LPN的值由主机102访问(写入或擦除)时，对应于特定逻辑地址LPN的物理地址PPN的值可以被更新。

例如，当为了让主机102读取储存在逻辑地址LPN中的数据，具有值22的逻辑地址被访问时(情况1)，数据处理系统100可以在地址映射表中搜索连接至具有值22的逻辑地址的具有值1004的物理地址PPN。然后，根据被搜索的具有值1004的物理地址PPN，数据处理系统100可以执行访问第一存储器装置1501的第一块BLOCK11的页面P15的读取操作以将储存在页面P15中的数据输出至主机102。

相似地，当为了将从主机102输入的数据写入至逻辑地址LPN，具有值102的逻辑地址LPN被访问时(情况2)，数据处理系统100可以在地址映射表中搜索连接至具有值102的逻辑地址LPN的具有值13的物理地址PPN。然后，根据被搜索的具有值13的物理地址PPN，数据处理系统100可以执行访问第二存储器装置1502的第零块BLOCK20的页面P24的写入操作以将从主机102输入的数据储存在页面P24中。作为参考，尽管操作的详细说明被省略，但将具有值102的逻辑地址LPN连接至具有值13的物理地址PPN的操作可以在写入操作之前被执行。此外，由具有值13的物理地址PPN指示的第二存储器装置1502的第零块BLOCK20的页面P24可以是其中未储存数据的自由页面。

因为主机102可访问的全部逻辑地址LPN的值和对应于逻辑地址LPN的全部物理地址PPN的值可以相互对应并被储存为表，所以地址映射表可以具有相当大的大小。因此，地址映射表的整个信息可以被储存在第一和第二存储器装置1501和1502中，且处理器134可以仅将地址映射表的一部分装载到存储器144中，并使用被装载的部分。

例如，假设分别包含在第一和第二存储器装置1501和1502中的的页面P11、P12、P13、P14、P15、P16、P17、P18和P21、P22、P23、P24、P25、P26、P27、P28中的每个可以具有4KB(2^15)的容量，且逻辑地址LPN和物理地址PPN中的每个可以具有32比特(2^5)的大小。在这种情况下，当第一和第二存储器装置1501和1502中的每个被设置以具有128GB(2^40)的容量使得总容量被设置为256GB(2^41)时，对应于第一和第二存储器装置1501和1502中的每个的地址映射表的大小可以被设置为128MB(2^30)。因此，地址映射表的总大小可以被设置为256MB(2^31)。由于地址映射表可以具有相当大的大小，所以地址映射表的整个信息可以被储存在第一和第二存储器装置1501和1502中，且处理器134可以仅将地址映射表的一部分装载至存储器144中并使用被装载的部分。

如参照图12所述，第一和第二存储器装置1501和1502共享处理器134和存储器144，且主机102可能没有区分第一和第二存储器装置1501和1502的方法。例如，尽管每个均具有128GB的容量的两个存储器装置1501和1502在存储器系统110内被清楚地彼此区分，但主机102只认为具有256GB容量的存储器系统110被联接到主机102。

因此，从主机102传输到存储器系统110的逻辑地址LPN的值可以在第一和第二存储器装置1501和1502之间不区分。然而，存储器系统110可以在第一和第二存储器装置1501和1502之间区分，并可将物理地址PPN的值映射至从主机102传输的逻辑地址LPN的值。

由于主机102不能区分包含在存储器装置110中的第一和第二存储器装置1501和1502，所以为了使地址映射操作顺利，地址映射表可能需要被复制并储存在第一和第二存储器装置1501和1502中。

例如，指示对应于第一存储器装置1501的物理地址PPN的逻辑地址LPN可以从主机102输入，然后指示对应于第二存储器装置1502的物理地址PPN的逻辑地址LPN可以被输入。在这个示例中，当被储存在第一存储器装置1501中的地址映射表只储存关于用于对应于第一存储器装置1501的物理地址PPN的逻辑地址LPN的信息时，指示对应于第二存储器装置1502的物理地址PPN的逻辑地址LPN不能在被储存在第一存储器装置1501中的地址映射表中被搜索到。然而，在这种情况下，处理器134不能确定是额外地装载储存在第一存储器装置1501中的地址映射表以搜索逻辑地址还是在储存在第二存储器装置1502中的地址映射表中搜索逻辑地址。为了这个原因，常规操作不能被执行。因此，用于储存关于用于对应于第一和第二存储器装置1501和1502两者的物理地址PPN的逻辑地址LPN的信息的地址映射表可能需要被复制并储存在第一和第二存储器装置1501和1502中。例如，当包括对应于第一存储器装置1501的物理地址PPN和用于物理地址PPN的逻辑地址LPN的地址映射表的大小被设置为128MB且包括对应于第二存储器装置1502的物理地址PPN和用于物理地址PPN的逻辑地址LPN的地址映射表的大小被设置为128MB时，包括对应于第一和第二存储器装置1501和1502两者的物理地址PPN及用于物理地址PPN的逻辑地址LPN的地址映射表的大小可以被设置为256MB。在这种情况下，具有256MB大小的地址映射表可能需要被储存在第一存储器装置1501中，且具有256MB大小的地址映射表可能也需要被储存在第二存储器装置1502中。

总之，在包含第一和第二存储器装置1501和1502的存储器系统110中，地址映射表可能需要被复制并储存在第一和第二存储器装置1501和1502的每个中。在上述实施例中，由于第一和第二存储器装置1501和1502被包含在存储器系统110中，地址映射表可以只被复制和储存在第一和第二存储器装置1501和1502中。然而，当存储器系统110包括8个存储器装置时，地址映射表可能需要被复制和储存在8个存储器装置中。例如，当对应于8个存储器装置的每一个的地址映射表的大小为128MB时，对应于全部8个存储器装置的地址映射表的大小可以被设置为1GB，以及具有1GB大小的地址映射表可以被复制并储存在8个存储器装置的每一个中。

图14是示出包含多个存储器装置的数据处理系统的另一个示例的简图。

参照图14，两个存储器系统1101和1102被包含而作为多个存储器系统，但这只是示例。更大数量的存储器系统可以被包含而作为多个存储器系统。例如，当一个存储器系统1101包含具有128GB容量的一个存储器装置时，为了包括八个存储器装置，八个存储器系统可以被设置为多个存储器系统。在这种情况下，数据处理系统100可以具有1TB的总容量。此外，图14示出包含在图1的控制器130中的ECC单元138和电源管理单元140并未被包含在包括在各自存储器系统1101和1102中的控制器1301和1302中。然而，省略ECC单元138和电源管理单元140的说明只是为了便于说明，并且ECC单元138和电源管理单元140可以被包含在控制器1301和1302中。

具体地，图14中所示的数据处理系统100可以包括主机102、第一存储器系统1101以及第二存储器系统1102。第一存储器系统1101可以包括第一控制器1301和作为第一非易失性存储器装置的第一存储器装置1501。第一控制器1301可以包括第一主机接口1321、第一存储器1441、第一处理器1341以及作为第一NAND闪速控制器(NFC1)的第一存储器接口1421。第二存储器系统1102可以包括第二控制器1302和作为第二非易失性存储器装置的第二存储器装置1502。第二控制器1302可以包括第二主机接口1322、第二存储器1442、第二处理器1342以及诸如第二NAND闪速控制器(NFC2)的第二存储器接口1422。

第一存储器装置1501可以通过第一存储器接口1421被联接至第一通道CHANNEL1。

第二存储器装置1502可以通过第二存储器接口1422被联接至第二通道CHANNEL2。

主机102可以通过第一主机接口1321被联接至第一通道CHANNEL1，且通过第二主机接口1322被联接至第二通道CHANNEL2。即，主机102可以同时被联接至第一通道CHANNEL1和第二通道CHANNEL2。

第一处理器1341和第一存储器1441可以被联接至第一通道CHANNEL1且被用于控制第一存储器装置1501。

包括在第二控制器1302中的第二处理器1342和第二存储器1442可以被联接至第二通道CHANNEL2且被用于控制第二存储器装置1502。

总之，图14中所示的数据处理系统100可以包括两个存储器系统1101和1102作为图1中所示的存储器系统110。在图14的实施例中，在这个例子中，第一和第二存储器系统1101和1102可以并行地被联接至主机102，以及并行地接收命令、地址和数据(未示出)。为了说明的简便，图14只示出两个存储器系统1101和1102，每个存储器系统分别包含有一个存储器装置1501和1502，使得只有两个存储器装置1501和1502被包含在数据处理系统100中。然而，应该注意的是，本发明不限于这种方式且许多其它组合可以被采用。例如，在实施例中，八个存储器系统可以被包含在数据处理系统100中，每个均包含有存储器装置以为了将八个存储器装置包括在数据处理系统100中。在本实施例中，两个存储器系统1101和1102被包括在数据处理系统100中的情况将被作为示例以用于进一步说明。

图15A至15E是示出在图14中所示的包含有多个存储器装置的数据处理系统的地址映射方法的简图。

图15A至图15E示出用于在如图14中所示的在分别包含具有第一存储器装置1501的第一存储器系统1101和具有第二存储器装置1502的第二存储器系统1102的数据处理系统100中将逻辑地址LPN映射至物理地址PPN的方法。

第一，第一存储器装置1501可以包括多个第一块，为了便利只示出其中的两个块，即块BLOCK10和BLOCK11。在这个示例中，第一块BLOCK10和BLOCK11可以包括多个第一页面，为了便利只示出其中的八个页面，即P11、P12、P13、P14、P15、P16、P17和P18。指示第一存储器装置1501的各自的第一页面P11、P12、P13、P14、P15、P16、P17和P18的物理地址PPN 1000、1001、1002、1003、1004、1005、1006和1007可以被预先设置和固定。即，指示多个第一页面P11、P12、P13、P14、P15、P16、P17和P18的物理地址PPN的值可能需要被知道，以为了向第一存储器装置1501输入数据和/或从第一存储器装置1501输出数据。

第二存储器装置1502可以包括多个第二块，为了便利只示出其中的两块，即块BLOCK20和BLOCK21。在这个示例中，第二块BLOCK20和BLOCK21可以包括多个第二页面，为了便利只示出其中的八个页面，即页面P21、P22、P23、P24、P25、P26、P27和P28。指示第二存储器装置1502的各自的第二页面P21、P22、P23、P24、P25、P26、P27和P28的物理地址PPN 10、11、12、13、14、15、16和17可以被预先设置和固定。即，指示多个第二页面P21、P22、P23、P24、P25、P26、P27和P28的物理地址PPN的值可能需要被知道，以为了向第二存储器装置1502输入数据和/或从第二存储器装置1502输出数据。

当第一和第二存储器装置1501和1502的每个使用物理地址PPN时，主机102可以使用逻辑地址LPN。因此，可能需要将在主机102中使用的逻辑地址LPN映射至在第一和第二存储器装置1501和1502中使用的物理地址PPN的操作。这样的地址映射操作可能被需要的原因是第一和第二存储器装置1501和1502为在页面基础上执行数据读取/写入操作而在块基础上执行数据擦除操作的非易失性存储器装置，而主机102在页面基础上执行数据读取/写入/擦除操作。

因此，如图15A至15E中所示，预设操作可以通过第一和第二处理器1341和1342执行，以及用于基于物理地址PPN更新逻辑地址LPN的值的地址映射表可以被使用以向第一和第二存储器装置1501和1502输入数据和/或从第一和第二存储器装置1501和1502输出数据。

具体地，第一存储器系统1101可以储存多个第一物理地址PPN1的值以作为第一表TB1，为了便利只示出其中八个，用于物理地指示包括在第一存储器装置1501中的各自的第一页面P11、P12、P13、P14、P15、P16、P17和P18。根据通过对主机102应用的逻辑地址LPN执行预设运算而产生的物理地址PPN的值是否在第一表TB1中存在，第一存储器系统1101可以确定是否执行对应于主机102应用的命令(未示出)的预设操作。

在这个示例中，第一存储器装置1501可以储存第一表TB1，以及第一处理器1341可以将第一表TB1的一部分装载到第一存储器1441中并使用被装载的部分。

第一控制器1301可以对主机102应用的逻辑地址LPN执行预设运算，并产生物理地址PPN。在这个示例中，第一控制器1301可以检查所产生的物理地址PPN是否存在于储存在第一存储器装置1501中的第一表TB1中。当检查到物理地址PPN存在时，第一控制器1301可以执行对应于主机102应用的命令(未示出)的预设操作。另一方面，当检查到物理地址PPN不存在时，第一控制器1301可以忽略主机102应用的命令并且不执行操作。

具体地，第二存储器系统1102可以储存用于物理地指示包括在第二存储器装置1502中的各自的第二页面P21、P22、P23、P24、P25、P26、P27、P28……的多个第二物理地址PPN1的值以作为第二表TB2。根据通过对主机102应用的逻辑地址执行预设运算而产生的物理地址PPN的值是否存在于第二表TB2中，第二存储器系统1102可以确定是否执行对应于主机102应用的命令(未示出)的预设操作。

在这个示例中，第二存储器装置1502可以储存第二表TB2，以及第二处理器1342可以将第二表TB2的一部分装载到第二存储器1442中并且使用被装载的部分。

第二控制器1302可以对主机102应用的逻辑地址LPN执行预设运算，并产生物理地址PPN。在这个示例中，第二控制器1302可以检查所产生的物理地址PPN是否存在于储存在第二存储器装置1502中的第二表TB2中。当检查到物理地址PPN存在时，第二控制器1302可以执行对应于主机102应用的命令(未示出)的预设操作。另一方面，当检查到物理地址PPN不存在时，第二控制器1302可以忽略主机102应用的命令，并且不执行操作。

如上所述，第一存储器系统1101可以对主机102应用的逻辑地址LPN执行预设运算，并产生物理地址PPN。相似地，第二存储器系统1102可以对主机102应用的逻辑地址LPN执行预设运算，并产生物理地址PPN。

在这个示例中，在第一存储器系统1101中被执行的对逻辑地址的预设运算与在第二存储器系统1102中对逻辑地址执行的预设运算相同。此外，在第一存储器系统1101中对逻辑地址执行预设运算的时间点与在第二存储器系统1102中对逻辑地址执行预设运算的时间点相等。这是因为第一和第二存储器系统1101和1102被并行地联接至主机102且同时地接收逻辑地址LPN，如图14中所示。

在实施例中，预设运算可以包括用于响应于主机102应用的各自的逻辑地址LPN在多个第一和第二物理地址PPN1和PPN2中选择任意一个物理地址PPN的散列操作。在这个示例中，主机102应用的逻辑地址LPN的数量可以对应于第一和第二物理地址PPN1和PPN2的数量之和。

在另一个实施例中，预设运算可以对应于用于响应于主机102应用的各自的逻辑地址LPN在多个第一和第二物理地址PPN1和PPN2中选择任意一个物理地址PPN的对分搜索操作。在这个示例中，主机102应用的逻辑地址LPN的数量可对应于第一和第二物理地址PPN1和PPN2的数量之和。

如上所述，预设运算可以响应于输入逻辑地址LPN通过数学运算计算和产生物理地址PPN。因此，只要运算可以响应于输入的逻辑地址LPN通过数学运算计算和产生物理地址PPN，则任何适合的操作可以被应用。作为参考，由于散列和对分搜索操作广为知晓，在此省略其详细的说明。

图15A和图15B示出第一和第二表TB1和TB2的第一实施例。参照图15A和图15B，第一表TB1可以储存指示包括在第一存储器装置1501中的多个各自的第一页面的多个第一物理地址PPN1，其中，为了便于说明只示出其中八个第一物理地址，且为了便于说明只示出其中八个第一页面，即页面P11、P12、P13、P14、P15、P16、P17和P18。在第一表TB1中，用于通过预设运算产生各自的第一物理地址PPN1的逻辑地址LPN可以在逻辑地址LPN可对应于各自的第一物理地址PPN1的状态下被储存。

相似地，第二表TB2可以储存指示包括在第二存储器装置1502中的多个各自的第二页面的多个第二物理地址PPN2，其中，为了便于说明只示出其中八个第二物理地址，且为了便于说明只示出其中八个第二页面，即页面P21、P22、P23、P24、P25、P26、P27和P28。在第二表TB2中，用于通过预设运算产生各自的第二物理地址PPN2的逻辑地址LPN可以在逻辑地址LPN可对应于各自的第二物理地址PPN2的状态下被储存。

参照图15A，对应于主机102应用的命令(未示出)的预设操作可以是读取操作。

当从主机102输入的具有值22的逻辑地址LPN可以并行地被应用至第一和第二存储器系统1101和1102(S110、S210)，第一和第二处理器1341和1342可以同时通过执行用于具有值22的逻辑地址LPN的预设运算产生具有值1004的物理地址PPN(S120、S220)。第一和第二处理器1341和1342可以分别在第一和第二表TB1和TB2中搜索具有值1004的物理地址PPN，以及检查与物理地址PPN相一致的值是否存在于第一和或第二表TB1和TB2中。

根据检查结果，值1004可存在于包含在第一表TB1中的多个第一物理地址PPN1中(S130)。因此，第一处理器1341可以复查在多个第一物理地址PPN1中对应于值1004的逻辑地址LPN是否可以具有与主机102应用的逻辑地址LPN相同的值(S140)。在这个示例中，由于值1004并不存在于包括在第二表TB2中的多个第二物理地址PPN2中，第二存储器系统1102可不执行任何操作(S230)。

根据复查结果，在多个第一物理地址PPN1中对应于值1004的逻辑地址LPN的值可以为22(S240)，其指示逻辑地址LPN可以具有与主机102应用的逻辑地址LPN相同的值。因此，根据具有值1004的第一物理地址PPN1，第一存储器系统1101可以执行访问第一存储器装置1501的第一块BLOCK11的页面P15的读取操作以将储存在页面P15中的数据输出至主机102。

虽然未示出，但多个第一物理地址PPN1中对应于值1004的逻辑地址LPN的值可能不是22，表明由于在预设运算中发生的错误导致读取操作不正常。因此，代替读取数据，读取错误可以被产生并传输至主机102。

图15A示出储存在第一表TB1中的第一物理地址PPN1中的一些物理地址PPN1即物理地址PPN1 1004、1005和1006可以对应于各自的逻辑地址LPN 22、21和20，而物理地址PPN1 1001、1002和1003可以不对应于任何逻辑地址LPN(空)。此外，图15A示出储存在第二表TB2中的第二物理地址PPN2中的一些物理地址PPN2即物理地址PPN2 12、13、14和15可以对应于逻辑地址LPN 103、102、101和100，而物理地址PPN2 10和11可以不对应于逻辑地址LPN(空)。

当逻辑地址LPN的值在第一和第二表TB1和TB2中为空时，其可以表明数据从未通过来自主机102的指示相应的物理地址PPN的逻辑地址LPN被写入。即，当逻辑地址LPN的值在第一和第二表TB1和TB2中为空时，通过相应的物理地址PPN1和PPN2指示的页面可以被视为自由区域。

例如，当没有数据被写入第一和第二存储器系统1101和1102中时，多个第一页面P11、P12、P13、P14、P15、P16、P17、P18……以及多个第二页面P21、P22、P23、P24、P25、P26、P27、P28……可以为自由区域。因此，在这种情况下，只有第一和第二物理地址PPN1和PPN2可以被储存在第一和第二表TB1和TB2中，以及没有逻辑地址LPN可以被储存在第一和第二表TB1和TB2中。

参照图15B，对应于主机102应用的命令(未示出)的预设操作可以是写入操作。特别地，当第一和第二表TB1和TB2如图15A中所示的配置时，写入操作可以被执行以改变第一和第二表TB1和TB2，例如，如图15B中所示。

例如，具有值200的逻辑地址LPN可以从主机102被接收，以及可以并行地被应用至第一和第二存储器系统1101和1102(S310、S410)。然后，第一和第二处理器1341和1342可以通过执行用于具有值200的逻辑地址LPN的预设运算同时地产生具有值10的物理地址PPN(S320、S420)。第一和第二处理器1341和1342可以在第一和第二表TB1和TB2中搜索具有值10的物理地址PPN，以及检查与物理地址PPN一致的值是否可能存在于第一和第二表TB1和TB2中。

根据图15B的实施例，搜索结果示出值10可存在于包括在第二表TB2中的多个第二物理地址PPN1中。因此，第二处理器1342可以接着检查多个第二物理地址PPN2中对应于值10的逻辑地址的值是否为空。在这个示例中，由于值10不存在于包含在第一表TB1中的多个第一物理地址PPN1中，所以第一存储器系统1101可不执行操作(S330)。

根据检查结果，在图15A的状态中，在多个第二物理地址PPN2中对应于值10的逻辑地址LPN的值为空。因此，如图15B所示，主机102应用的逻辑地址LPN的值200可以对应于多个第二物理地址PPN2中的值10并且然后被储存(S430)。然后，根据具有值10的第二物理地址PPN2，第二存储器系统1102可以执行访问第二存储器装置1502的第零块BLOCK20的页面P21的写入操作以用于将从主机102输入的数据储存在页面P21中(S440)。

另一方面，当多个第二物理地址PPN2中对应于值10的逻辑地址LPN的值不为空时，其可以表明特定的数据已经被储存在通过具有值10的第二物理地址PPN2指示的第二存储器装置1502的第零块BLOCK20的页面P21中以及数据的值可能需要被更新。因此，当多个第二物理地址PPN2中对应于值10的逻辑地址LPN的值不为空时，储存在通过具有值10的第二物理地址PPN2指示的第二存储器装置1502的第零块BLOCK20的页面P21中的数据可以被改变为无效状态。然后，信息可以被传输至主机102使得主机102应用的数据被储存在另一个物理区域中。

图15C至图15E示出第一和第二表TB1和TB2的第二实施例。

参照图15C至图15E，第一表TB1可以储存指示包含在第一存储器装置1501中的多个各自的第一页面P11、P12、P13、P14、P15、P16、P17、P18……的多个物理地址PPN1。此外，第一表TB1可以储存逻辑地址LPN的值以用于在逻辑地址LPN可以对应于各自的第一物理地址PPN1的状态下通过预设运算产生各自的第一物理地址PPN1。此外，第一表TB1可以在复制指示信息CHAIN的值可对应于各自的第一物理地址PPN1的状态下储存复制指示信息CHAIN的值，复制指示信息CHAIN指示被连接至各自的第一物理地址PPN1的逻辑地址LPN是否被复制。

相似地，第二表TB2可以储存指示包含在第二存储器装置1502中的各自的第二页面P21、P22、P23、P24、P25、P26、P27、P28……的多个第二物理地址PPN2。此外，第二表TB2可以储存逻辑地址LPN的值以用于在逻辑地址LPN可以对应于各自的第二物理地址PPN2的状态下通过预设运算产生各自的第二物理地址PPN2。此外，第二表TB2可以在复制指示信息CHAIN的值可对应于各自的第二物理地址PPN2的状态下储存复制指示信息CHAIN的值，复制指示信息CHAIN指示被连接至各自的第二物理地址PPN2的逻辑地址LPN是否被复制。

参照图15C，对应于主机102应用的命令(未示出)的预设操作可以是读取操作。

例如，具有值103的逻辑地址LPN可以从主机102被接收，以及可以并行地被应用至第一和第二存储器系统1101和1102(S510、S610)。然后，第一和第二处理器1341和1342可以同时通过执行用于具有值103的逻辑地址LPN的预设运算产生具有值15的物理地址PPN(S520、S620)。第一和第二处理器1341和1342可以在第一和第二表TB1和TB2中搜索具有值15的物理地址PPN，以及检查与物理地址PPN一致的值是否可能存在于第一和第二表TB1和TB2中。

根据检查结果，值15可存在于包含在第二表TB2中的多个第二物理地址PPN2中。因此，第二处理器1342可以检查在多个第二物理地址PPN2中对应于值15的复制指示信息CHAIN的值是否可能具有初始值-1(S630)。在这个示例中，由于值15不存在于包括在第一表TB1中的多个第一物理地址PPN1中，所以第一存储器系统1101可不执行操作(S530)。

根据检查结果，多个第二物理地址PPN2中对应于值15的复制指示信息CHAIN的值是12(S630)，其表明复制指示信息CHAIN的值不是初始值-1。因此，第二处理器1342可以在多个物理地址PPN2中选择具有值12的物理地址PPN(S640)，物理地址PPN具有与被连接至具有值15的第二物理地址PPN2的复制指示信息CHAIN相同的值，以及第二处理器1342可以复查被连接至具有值12的被选择的第二物理地址PPN2的复制指示信息CHAIN是否可能具有初始值-1(S650)。

根据复查结果，在多个第二物理地址PPN2中对应于值12的复制指示信息CHAIN的值为-1(S650)，其表明复制指示信息CHAIN可以具有初始值-1。因此，第二处理器1342可以复查在多个第二物理地址PPN2中对应于值12的逻辑地址LPN是否可能具有与主机102应用的逻辑地址LPN相同的值。

根据复查的结果，在多个第二物理地址PPN2中对应于值12的逻辑地址LPN的值可以是103，其表明逻辑地址可以具有与主机102应用的逻辑地址LPN相同的值。因此，根据具有值12的第二物理地址PPN2，第二存储器系统1102可以执行访问第二存储器装置1502的第零块BLOCK20的页面P23的读取操作以将储存在页面P23中的数据输出至主机102(S660)。

虽然未示出，但当即使在多个第二物理地址PPN2中对应于值15的复制指示信息CHAIN的值可能为-1但逻辑地址LPN的值可能不是103时，其可表明由于在预设运算中发生错误导致读取操作不正常。因此，代替读取数据，读取错误可以被产生并传输至主机102。

虽然未示出，但当在多个第二物理地址PPN2中对应于值12的复制指示信息CHAIN的值可能不是-1时，第二存储器系统1102可以重复在多个第二物理地址PPN2中选择具有与复制指示信息CHAIN相同的值的物理地址PPN以及检查被连接至被选择的第二物理地址PPN2的复制指示信息CHAIN的值的操作。操作可被重复直至被连接至被选择的第二物理地址PPN2的复制指示信息CHAIN可具有初始值-1且实际的读取操作被执行为止。

图15C示出储存在第一表TB1中的第一物理地址PPN1中的一些物理地址PPN11004、1005和1006可以分别地对应于逻辑地址LPN22、21和20以及复制指示信息-1、-1和-1，然而物理地址1001、1002和1003可能不对应于逻辑地址LPN和复制指示信息CHAIN(即，空)。图15C示出储存在第二表TB2中的第二物理地址PPN2中的一些物理地址PPN2 12、13、14和15可以分别对应于逻辑地址LPN103、102、101和100以及复制指示信息CHAIN-1、-1、-1和12，然而物理地址10和11可不对应于逻辑地址LPN和复制指示信息CHAIN(即，空)。

当逻辑地址LPN和复制指示信息CHAIN的值在第一和第二表TB1和TB2中为空时，其可表明数据从未通过指示来自主机102的对应的物理地址PPN的逻辑地址LPN被写入。即，当逻辑地址LPN和复制指示信息CHAIN的值在第一和第二表TB1和TB2中为空时，通过对应的物理地址PPN1和PPN2指示的页面可以被视为自由区域。

例如，当没有数据被写入第一和第二存储器系统1101和1102中时，多个第一页面P11、P12、P13、P14、P15、P16、P17、P18……和多个第二页面P21、P22、P23、P24、P25、P26、P27、P28……可以是自由区域。因此，只有第一和第二物理地址PPN1和PPN2可以被储存在第一和第二表TB1和TB2中，然而逻辑地址和复制指示信息CHAIN可不被储存在其中。

参照图15D和图15E，对应于主机102应用的命令(未示出)的预设操作可以是写入操作。特别地，当第一和第二表TB1和TB2如图15C中所示配置时，写入操作可以被执行以改变第一和第二表TB1和TB2，例如，如图15D或图15E中所示。

参照图15D，具有值66的逻辑地址LPN可以并行地被应用至第一和第二存储器系统1101和1102(S710、S810)，第一和第二处理器1341和1342随后可以同时通过执行用于具有值66的逻辑地址LPN的预设运算产生具有值1002的物理地址PPN(S720、S820)。第一和第二处理器1341和1342可以在第一和第二表TB1和TB2中搜索具有值1002的物理地址PPN，以及检查与物理地址PPN一致的值是否可能存在于第一和第二表TB1和TB2中。

根据搜索结果，值1002可以存在于包含在第一表TB1中的多个第一物理地址PPN1中，如图15D的实施例所示。因此，第一处理器1341可以随后检查在多个第一物理地址PPN1中对应于值1002的逻辑地址LPN的值是否可能为空(S730)。在这个示例中，由于值1002不存在于包含在第二表TB2中的多个第二物理地址PPN2中，所以第二存储器系统1102可不执行操作(S830)。

根据检查结果，在多个第一物理地址PPN1中对应于值1002的逻辑地址LPN的值可能如图15C中所示已经为空。因此，如图15D中所示，第一存储器系统1101可以在逻辑地址LPN和复制信息CHAIN对应于多个第一物理地址PPN1中的值1002的状态中储存主机102应用的具有值66的逻辑地址LPN及具有初始值-1的复制指示信息CHAIN。根据具有值1002的第一物理地址PPN1，第一存储器系统1101可以执行访问第一存储器装置1501的第零块BLOCK10的页面P13的写入操作以用于将从主机102输入的数据储存到页面P13中(S740)。

参照图15E，具有值42的逻辑地址LPN可以从主机102被输入且可并行地被应用至第一和第二存储器系统1101和1102(S910、S1010)。然后，第一和第二处理器1341和1342可以同时通过执行用于具有值42的逻辑地址LPN的预设运算产生具有值1005的物理地址PPN(S920、S1020)。第一和第二处理器1341和1342可以在第一和第二表TB1和TB2中搜索具有值1005的物理地址PPN，以及检查在第一和第二表TB1和TB2中是否可能存在与物理地址PPN一致的值。

根据搜索结果，值1005可存在于包含在第一表TB1中的多个第一物理地址PPN1中。因此，第一处理器1341可以检查在多个第一物理地址PPN1中对应于值1005的逻辑地址LPN的值是否为空(S930)。在这个示例中，由于值1005不存在于包含在第二表TB2中的多个第二物理地址PPN2中，所以第二存储器系统1102可不执行任何操作(S1030)。

检查结果可以表明在图15C的情况中在多个第一物理地址PPN1中对应于值1005的逻辑地址LPN的值为21(S930)。这可以表明特定的数据已经被储存在由第一物理地址PPN11005指示的第一存储器装置1501的第一块BLOCK11的页面P16中且其值可能需要被更新。因此，储存在由具有值1005的第一物理地址PPN1指示的第一存储器装置1501的第一块BLOCK11的页面P16中的数据可以被改变为无效数据。

之后，第一存储器系统1101可以在多个第一物理地址PPN1中选择没有逻辑地址LPN连接至其的任意一个第一物理地址PPN1。在这个示例中，由于具有值1001的第一物理地址PPN1可能没有逻辑地址LPN连接至其(空)，所以第一物理地址PPN1可以如图15E中所示被选择(S940)。被选择的第一物理地址PPN1的值1001可以被储存为具有值1005的第一物理地址PPN1的复制指示信息CHAIN，其被确定以用于储存无效数据。即，值1001可以被储存为具有值1005的第一物理地址PPN1的复制指示信息CHAIN的值。

此外，第一存储器系统1101可以在逻辑地址LPN和复制指示信息CHAIN可对应于具有值1001的第一物理地址PPN1的状态中储存主机102应用的具有值42的逻辑地址LPN以及具有初始值-1的复制指示信息CHAIN(S950)。

然后，根据具有值1001的第一物理地址PPN1，第一存储器系统1101可以执行访问第一存储器装置1501的第零块BLOCK10的页面P12的写入操作以用于将从主机102接收的数据储存在页面P12中(S960)。

在参照图14和图15A至图15E描述的包括第一和第二存储器装置1501和1502的数据处理系统100中，主机102可能也不能区分第一和第二存储器装置1501和1502。

然而，由于地址映射表不是基于从主机102接收的逻辑地址LPN配置的，而是地址映射表是基于物理地址PPN且主机102应用的逻辑地址LPN通过预设运算被转译成物理地址PPN，即使地址映射表未被复制和储存，顺利的地址映射操作可以被执行。

具体地，在本实施例中，第一存储器系统1101可以只包括基于指示包含在第一存储器装置1501中的多个第一页面P11、P12、P13、P14、P15、P16、P17、P18……的第一物理地址PPN1的第一表TB1，以及第二存储器系统1102可以只包括基于指示包含在第二存储器装置1502中的多个第一页面P11、P12、P13、P14、P15、P16、P17、P18……的第二物理地址PPN2的第二表TB2。

在这个状态下，从主机102输入的逻辑地址LPN可以通过预设运算被转译成物理地址PPN，以及物理地址PPN可以被直接地在第一和第二表TB1和TB2中同时地搜索。

在这个示例中，第一处理器1341和第一存储器1441可以独立地只控制第一存储器装置1501的操作，以及第二处理器1342和第二存储器1442可以独立地只控制第二存储器装置1502的操作。

因此，第一和第二处理器1341和1342中的每个可以对主机102应用的逻辑地址LPN执行预设运算，并并行地产生物理地址PPN。此外，通过预设运算产生的物理地址可以同时地在第一和第二表TB1和TB2中被搜索。这可以表明确定通过预设运算产生的物理地址PPN可以存在于第一和第二表TB1和TB2中的哪个表中作为搜索结果的操作能够被容易地执行。

因此，尽管第一存储器系统1101只包括第一表TB1以及第二存储器系统1102只包括第二表TB2，但是地址映射操作可以被顺利地执行。

例如，假设对应于具有128GB大小的第一存储器装置1501的第一表TB1的大小为128M，以及对应于具有128GB大小的第二存储器装置1502的第二表TB2的大小为128M。在这种情况下，尽管只有具有128M大小的第一表TB1被储存在第一存储器装置1501中以及只有具有128M大小的第二表TB2被储存在第二存储器装置1502中，但是地址映射操作可以被顺利地执行。

此外，甚至当数据处理系统100包含除第一和第二存储器装置1501和1502以外的更大数量的存储器装置时，例如，甚至当数据处理系统100包括八个存储器装置时，地址映射操作可以在八个存储器装置的每一个包含对应的地址映射表的情况下被顺利地执行。

根据本发明的实施例，包括在数据处理系统中的各自的存储器系统可以基于指示各自的存储器系统的物理地址设置地址表，以便地址映射表被分布和储存在各自的存储器系统中。此外，各自的存储器系统可以通过并行操作将主机应用的逻辑地址转译成物理地址，以及随后在被分布在各自的存储器系统中的地址表中搜索被转译的物理地址。

因此，被各自的存储器系统中的地址表所占用的区域可以被最小化。

尽管为了说明的目的已经描述了各种实施例，但对于本领域技术人员将显而易见的是，在不脱离如权利要求所限定的本发明的精神和范围的情况下可以做出各种改变和变换。

Claims (18)

1.一种数据处理系统，其包括：

至少两个存储器系统，其包括第一存储器系统和第二存储器系统，来自主机的逻辑地址和命令被并行地应用至所述第一存储器系统和所述第二存储器系统，

其中所述第一存储器系统储存用于物理地指示包括在第一非易失性存储器装置中的多个第一页面的多个第一物理地址和对应于所述多个第一物理地址的多个逻辑地址作为第一表，通过对被应用的逻辑地址执行预设运算来产生物理地址，以及根据所产生的物理地址是否包括在所述第一表的所述多个第一物理地址中，确定是否执行对应于所述被应用的命令的预设操作，以及

第二存储器系统储存用于物理地指示包含在第二非易失性存储器装置中的多个第二页面的多个第二物理地址和对应于所述多个第二物理地址的多个逻辑地址作为第二表，通过对被应用的逻辑地址执行所述预设运算来产生物理地址，以及根据所产生的物理地址是否包括在所述第二表的所述多个第二物理地址中，确定是否执行对应于所述被应用的命令的所述预设操作，

其中所述预设运算包括散列操作和对分搜索操作，

其中所述预设操作包括写入操作和读取操作。

2.根据权利要求1所述的数据处理系统，其中所述第一存储器系统包括：

所述第一非易失性存储器装置，其包括所述多个第一页面，且适用于储存所述第一表；以及

第一控制器，其适用于通过对所述被应用的逻辑地址执行所述预设运算而产生物理地址、检查所产生的物理地址是否存在于储存在所述第一非易失性存储器装置中的所述第一表中以及根据检查结果确定是否执行对应于所述命令的预设操作。

3.根据权利要求2所述的数据处理系统，其中所述第二存储器系统包括：

所述第二非易失性存储器装置，其包括所述多个第二页面，且适用于储存所述第二表；以及

第二控制器，其适用于通过对所述被应用的逻辑地址执行所述预设运算而产生物理地址、检查所产生的物理地址是否存在于储存在所述第二非易失性存储器装置中的所述第二表中以及根据检查结果确定是否执行对应于所述命令的预设操作。

4.根据权利要求1所述的数据处理系统，其中所述第一存储器系统和所述第二存储器系统中的每个同时通过对所述被应用的逻辑地址执行所述预设运算而产生所述物理地址。

5.根据权利要求1所述的数据处理系统，其中所述第一表在所述逻辑地址对应于各自的第一物理地址的状态下储存用于通过所述预设运算而产生所述多个第一物理地址的所述逻辑地址。

6.根据权利要求5所述的数据处理系统，其中当对应于所述被应用的命令的所述预设操作为所述写入操作时，所述第一存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第一物理地址，以及检查是否存在与所述物理地址一致的第一物理地址，

当与所述物理地址一致的所述第一物理地址可能存在时，所述第一存储器系统复查被连接至对应的第一物理地址的所述逻辑地址是否存在，

当被连接至所述对应的第一物理地址的所述逻辑地址不存在时，所述第一存储器系统在所述被应用的逻辑地址被连接至所述对应的第一物理地址的状态下将所述被应用的逻辑地址储存在所述第一表中，以及

当被连接至所述对应的第一物理地址的所述逻辑地址存在时，所述第一存储器系统改变所述多个第一页面中对应于所述对应第一物理地址的第一页面为无效状态，以及传输信息至所述主机。

7.根据权利要求6所述的数据处理系统，其中当对应于所述被应用的命令的预设操作为所述读取操作时，所述第一存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第一物理地址，以及检查是否存在与所述物理地址一致的第一物理地址，

当与所述物理地址一致的所述第一物理地址存在时，所述第一存储器系统复查被连接至所述对应的第一物理地址的所述逻辑地址是否与所述被应用的逻辑地址一致，以及

当所述逻辑地址与所述被应用的逻辑地址一致时，所述第一存储器系统使用所述对应的第一物理地址从所述第一非易失性存储器装置执行所述读取操作。

8.根据权利要求5所述的数据处理系统，其中在复制指示信息被连接至所述各自的第一物理地址的状态下，所述第一表储存所述复制指示信息，所述复制指示信息指示被连接至所述各自的第一物理地址的所述逻辑地址是否被复制。

9.根据权利要求8所述的数据处理系统，其中当对应于所述被应用的命令的所述预设操作为所述写入操作时，所述第一存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第一物理地址，以及检查是否存在与所述物理地址一致的第一物理地址，

当与所述物理地址一致的所述第一物理地址存在时，所述第一存储器系统复查被连接至所述对应的第一物理地址的所述逻辑地址是否存在，

当被连接至所述对应的第一物理地址的所述逻辑地址不存在时，所述第一存储器系统在所述被应用的逻辑地址的值和所述复制指示信息的初始值被连接至所述对应的第一物理地址的状态下将所述被应用的逻辑地址和所述复制指示信息储存在所述第一表中，以及

当被连接至所述对应的第一物理地址的所述逻辑地址存在时，所述第一存储器系统在所述多个第一物理地址中选择没有连接逻辑地址的任意一个第一物理地址、储存被选择的第一物理地址的值作为被连接至所述对应的第一物理地址的所述复制指示信息以及在所述被应用的逻辑地址的值和所述复制指示信息的初始值被连接至所述被选择的第一物理地址的状态下将所述被应用的逻辑地址和所述复制指示信息储存在所述第一表中。

10.根据权利要求9所述的数据处理系统，其中当对应于所述被应用的命令的所述预设操作为所述读取操作时，所述第一存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第一物理地址比较，以及检查是否存在与所述物理地址一致的第一物理地址，

当与所述物理地址一致的所述第一物理地址存在时，所述第一存储器系统复查被连接至所述对应的第一物理地址的所述复制指示信息是否具有所述初始值，

当所述复制指示信息具有所述初始值时，所述第一存储器系统复查被连接至所述对应的第一物理地址的所述逻辑地址是否与所述被应用的逻辑地址一致，以及只在所述逻辑地址与所述被应用的逻辑地址一致的情况下使用所述对应的第一物理地址从所述第一非易失性存储器装置执行所述读取操作，以及

当所述复制指示信息不具有所述初始值时，所述第一存储器系统在所述多个第一物理地址中选择具有与被连接至所述对应的第一物理地址的所述复制指示信息相同的值的物理地址、设置被选择的第一物理地址为所述对应的第一物理地址以及重复复查操作直至被连接至所述对应的第一物理地址的所述复制指示信息成为所述初始值为止。

11.根据权利要求5所述的数据处理系统，其中在所述逻辑地址对应于各自的第二物理地址的状态下，所述第二表储存用于通过所述预设运算而产生所述多个第二物理地址的所述逻辑地址。

12.根据权利要求11所述的数据处理系统，其中当对应于所述被应用的命令的所述预设操作为所述写入操作时，所述第二存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第二物理地址，以及检查是否存在与所述物理地址一致的第二物理地址，

当与所述物理地址一致的所述第二物理地址可能存在时，所述第二存储器系统复查被连接至所述对应的第二物理地址的所述逻辑地址是否存在，

当连接至所述对应的第二物理地址的所述逻辑地址不存在时，所述第二存储器系统在所述被应用的逻辑地址被连接至所述对应的第二物理地址的状态下将所述被应用的逻辑地址储存在所述第二表中，以及

当被连接至所述对应的第二物理地址的所述逻辑地址存在时，所述第二存储器系统改变在所述多个第二页面中对应于所述对应的第二物理地址的第二页面为无效状态，并传输信息至所述主机。

13.根据权利要求12所述的数据处理系统，其中当对应于所述被应用的命令的预设操作为所述读取操作时，所述第二存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第二物理地址，以及检查是否存在与所述物理地址一致的第二物理地址，

当与所述物理地址一致的所述第二物理地址存在时，所述第二存储器系统复查被连接至所述对应的第二物理地址的所述逻辑地址是否与所述被应用的逻辑地址一致，以及

当所述逻辑地址与所述被应用的逻辑地址一致时，所述第二存储器系统使用所述对应的第二物理地址从所述第二非易失性存储器装置执行所述读取操作。

14.根据权利要求11所述的数据处理系统，其中在复制指示信息被连接至所述多个第二物理地址的状态下，所述第二表储存所述复制指示信息，所述复制指示信息指示被连接至所述各自的第二物理地址的所述逻辑地址是否被复制。

15.根据权利要求14所述的数据处理系统，其中当对应于所述被应用的命令的所述预设操作为所述写入操作时，所述第二存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第二物理地址，以及检查是否存在与所述物理地址一致的第二物理地址，

当与所述物理地址一致的所述第二物理地址存在时，所述第二存储器系统复查被连接至所述对应的第二物理地址的所述逻辑地址是否存在，

当被连接至所述对应的第二物理地址的所述逻辑地址不存在时，所述第二存储器系统在所述逻辑地址的值和所述复制指示信息的初始值被连接至所述对应的第二物理地址的状态下将所述被应用的逻辑地址和所述复制指示信息储存在所述第二表中，以及

当被连接至所述对应的第二物理地址的所述逻辑地址存在时，所述第二存储器系统在所述多个第二物理地址中选择没有连接逻辑地址的任意一个第二物理地址、储存被选择的第二物理地址作为被连接至所述对应的第二物理地址的所述复制指示信息以及在所述被应用的逻辑地址的值和所述复制指示信息的初始值被连接至所述被选择的第二物理地址的状态下将所述被应用的逻辑地址和所述复制指示信息储存在所述第二表中。

16.根据权利要求15所述的数据处理系统，其中当对应于所述被应用的命令的所述预设操作为所述读取操作时，所述第二存储器系统比较通过对所述被应用的逻辑地址执行所述预设运算而产生的所述物理地址与所述多个第二物理地址，以及检查是否存在与所述物理地址一致的第二物理地址，

当与所述物理地址一致的所述第二物理地址存在时，所述第二存储器系统复查被连接至所述对应的第二物理地址的所述复制指示信息是否具有所述初始值，

当所述复制指示信息具有所述初始值时，所述第二存储器系统复查被连接至所述对应的第二物理地址的所述逻辑地址是否与所述被应用的逻辑地址一致，以及只在被连接至所述对应的第二物理地址的所述逻辑地址与所述被应用的逻辑地址一致的情况下使用所述对应的第二物理地址从所述第二非易失性存储器装置执行所述读取操作，以及

当所述复制指示信息不具有所述初始值时，所述第二存储器系统在所述多个第二物理地址中选择具有与被连接至所述对应的第二物理地址的所述复制信息相同的值的第二物理地址、设置被选择的第二物理地址为所述对应的第二物理地址以及重复复查操作直至被连接至所述对应的第二物理地址的所述复制指示信息成为所述初始值为止。

17.根据权利要求1所述的数据处理系统，其中所述散列操作用于响应于其数量对应于所述第一物理地址的数量和所述第二物理地址的数量之和的所述被应用的逻辑地址的值在所述多个第一物理地址和所述多个第二物理地址中选择和产生任意一个物理地址。

18.根据权利要求1所述的数据处理系统，其中所述对分搜索操作用于响应于其数量对应于所述第一物理地址的数量和所述第二物理地址的数量之和的所述被应用的逻辑地址的值在所述多个第一物理地址和所述多个第二物理地址中选择和产生任意一个物理地址。

Images