CN111435287B - 存储器控制方法、存储器存储装置及存储器控制电路单元 - Google Patents

存储器控制方法、存储器存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN111435287B
CN111435287B CN201910031284.3A CN201910031284A CN111435287B CN 111435287 B CN111435287 B CN 111435287B CN 201910031284 A CN201910031284 A CN 201910031284A CN 111435287 B CN111435287 B CN 111435287B
Authority
CN
China
Prior art keywords
memory
group
entity
table information
entities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910031284.3A
Other languages
English (en)
Other versions
CN111435287A (zh
Inventor
梁鸣仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN201910031284.3A priority Critical patent/CN111435287B/zh
Publication of CN111435287A publication Critical patent/CN111435287A/zh
Application granted granted Critical
Publication of CN111435287B publication Critical patent/CN111435287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明的范例实施例提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体群组。所述方法包括：在所述实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息；在所述实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息；以及响应于所述第一实体群组处于预设状态，指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息。

Description

存储器控制方法、存储器存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器控制技术，尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。
背景技术
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
越来越多的存储器存储装置可支持多通道的同步读取、同步程序化和/或同步抹除，以提高存取效率。此外，受限于成本和/或体积考量，某些类型的存储器存储装置的缓冲存储器的存储空间较小。在部分存储器存储装置运作时，可复写式非易失性存储器模块中的逻辑-实体映射表等管理表格可能会分批地被读取到缓冲存储器中。存储器控制器可根据缓冲存储器中的管理表格的信息下达指令以存取可复写式非易失性存储器模块。
然而，当需要读取某一管理表格时，若所有存储器存储装置的所有通道皆处于忙碌状态，则存储器控制器需要等待至少一个通道完成工作，才能通过此通道读取所需的管理表格。此状况也称为表格载入延迟(load table latency)。在某些情况下，表格载入延迟可导致不同指令间的处理时间差，进而降低存储器存储装置的操作稳定性。
发明内容
本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可提高存储器存储装置的操作稳定性。
本发明的范例实施例提供一种存储器控制方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体群组。所述存储器控制方法包括：在所述实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息；在所述实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息；以及响应于所述第一实体群组处于预设状态，指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息。
在本发明的一范例实施例中，所述的存储器控制方法还包括：将从所述第二实体群组中读取的所述第二表格信息存储于缓冲存储器；在所述第一实体群组不处于所述预设状态后，指示从所述第一实体群组中读取所述第一表格信息；以及在所述缓冲存储器中更新所述第一表格信息与所述第二表格信息，以使记载于所述第一表格信息与所述第二表格信息的所述管理信息一致。
在本发明的一范例实施例中，所述的存储器控制方法还包括：在所述缓冲存储器中保留表格空间，以存储所述第一表格信息与所述第二表格信息的至少其中之一；以及在更新所述第一表格信息与所述第二表格信息后，释放所述表格空间。
在本发明的一范例实施例中，所述的存储器控制方法还包括：响应于所述第二实体群组处于所述预设状态，指示从所述第一实体群组中读取所述第一表格信息以获得对应所述第一逻辑范围的所述管理信息。
在本发明的一范例实施例中，所述的存储器控制方法还包括：判断所述第一实体群组是否处于预设状态；以及响应于所述第一实体群组处于所述预设状态，对所述第二实体群组执行非进入所述预设状态的动作。
在本发明的一范例实施例中，所述的存储器控制方法还包括：调整指令执行序列，且经调整的所述指令执行序列是用以对所述第二实体群组执行所述非进入所述预设状态的动作。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体群组。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以在所述实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息。所述存储器控制电路单元还用以在所述实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息。所述存储器控制电路单元还用以响应于所述第一实体群组处于预设状态，指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息。
在本发明的一范例实施例中，所述存储器控制电路单元还用以将从所述第二实体群组中读取的所述第二表格信息存储于缓冲存储器。所述存储器控制电路单元还用以在所述第一实体群组不处于所述预设状态后，指示从所述第一实体群组中读取所述第一表格信息。所述存储器控制电路单元还用以在所述缓冲存储器中更新所述第一表格信息与所述第二表格信息，以使记载于所述第一表格信息与所述第二表格信息的所述管理信息一致。
在本发明的一范例实施例中，所述存储器控制电路单元还用以在所述缓冲存储器中保留表格空间，以存储所述第一表格信息与所述第二表格信息的至少其中之一。所述存储器控制电路单元还用以在更新所述第一表格信息与所述第二表格信息后，释放所述表格空间。
在本发明的一范例实施例中，所述存储器控制电路单元还用以响应于所述第二实体群组处于所述预设状态，指示从所述第一实体群组中读取所述第一表格信息以获得对应所述第一逻辑范围的所述管理信息。
在本发明的一范例实施例中，所述存储器控制电路单元还用以判断所述第一实体群组是否处于所述预设状态。所述存储器控制电路单元还用以响应于所述第一实体群组处于所述预设状态，对所述第二实体群组执行非进入所述预设状态的动作。
在本发明的一范例实施例中，所述存储器控制电路单元还用以调整指令执行序列，且经调整的所述指令执行序列是用以对所述第二实体群组执行所述非进入所述预设状态的动作。
本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体群组。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以在所述实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息。所述存储器管理电路还用以在所述实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息。所述存储器管理电路还用以响应于所述第一实体群组处于预设状态，指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息。
在本发明的一范例实施例中，所述的存储器控制电路单元还包括缓冲存储器，其连接至所述存储器管理电路。所述存储器管理电路还用以将从所述第二实体群组中读取的所述第二表格信息存储于所述缓冲存储器。所述存储器管理电路还用以在所述第一实体群组不处于所述预设状态后，指示从所述第一实体群组中读取所述第一表格信息。所述存储器管理电路还用以在所述缓冲存储器中更新所述第一表格信息与所述第二表格信息，以使记载于所述第一表格信息与所述第二表格信息的所述管理信息一致。
在本发明的一范例实施例中，所述存储器管理电路还用以在所述缓冲存储器中保留表格空间，以存储所述第一表格信息与所述第二表格信息的至少其中之一。所述存储器管理电路还用以在更新所述第一表格信息与所述第二表格信息后，释放所述表格空间。
在本发明的一范例实施例中，所述存储器管理电路还用以响应于所述第二实体群组处于所述预设状态，指示从所述第一实体群组中读取所述第一表格信息以获得对应所述第一逻辑范围的所述管理信息。
在本发明的一范例实施例中，所述第一实体群组处于所述预设状态包括对应于所述第一实体群组的程序化操作尚未完成与对应于所述第一实体群组的抹除操作尚未完成的至少其中之一。
在本发明的一范例实施例中，所述第一实体群组是经由第一通道存取，所述第二实体群组是经由第二通道存取，且所述第一通道与所述第二通道彼此独立。
在本发明的一范例实施例中，所述第一实体群组中的至少一实体单元与所述第二实体群组中的至少一实体单元可被同步读取。
在本发明的一范例实施例中，所述第一实体群组中的任一实体单元与所述第二实体群组中的任一实体单元不可被同步程序化或同步抹除。
在本发明的一范例实施例中，所述存储器管理电路还用以判断所述第一实体群组是否处于所述预设状态。所述存储器管理电路还用以响应于所述第一实体群组处于所述预设状态，对所述第二实体群组执行非进入所述预设状态的动作。
在本发明的一范例实施例中，所述存储器管理电路还用以调整指令执行序列，且经调整的所述指令执行序列是用以对所述第二实体群组执行所述非进入所述预设状态的动作。
基于上述，本发明的范例实施例提出将记载对应于第一逻辑范围的管理信息的至少两份表格信息分别存储于可复写式非易失性存储器模块中的第一实体群组与第二实体群组。尔后，响应于其中的某一实体群组(例如第一实体群组)处于预设状态，所述表格信息可从另一实体群组(例如第二实体群组)读取以获得所需的管理信息。藉此，可减少表格载入延迟的发生机率，进而提高存储器存储装置的操作稳定性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。
图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。
图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。
图7是根据本发明的一范例实施例所示出的多个通道与多个实体群组的示意图。
图8A至图8C是根据本发明的一范例实施例所示出的表格信息读取操作的示意图。
图9A至图9C是根据本发明的一范例实施例所示出的表格信息读取操作的示意图。
图10是根据本发明的一范例实施例所示出的存储器控制方法的流程图。
【符号说明】
10、30：存储器存储装置
11、31：主机系统
110：系统总线
111：处理器
112：随机存取存储器
113：只读存储器
114：数据传输接口
12：输入/输出(I/O)装置
20：主机板
201：随身盘
202：存储卡
203：固态硬盘
204：无线存储器存储装置
205：全球定位系统模块
206：网络接口卡
207：无线传输装置
208：键盘
209：屏幕
210：喇叭
32：SD卡
33：CF卡
34：嵌入式存储装置
341：嵌入式多媒体卡
342：嵌入式多芯片封装存储装置
402：连接接口单元
404：存储器控制电路单元
406：可复写式非易失性存储器模块
502：存储器管理电路
504：主机接口
506：存储器接口
508：错误检查与校正电路
510：缓冲存储器
512：电源管理电路
601：存储区
602：替换区
610(0)～610(B)：实体单元
612(0)～612(C)：逻辑单元
710(1)～710(N)、810(1)、810(2)、910(1)～910(4)：通道
720(1)～720(M)、820(1)、820(2)、920(1)、920(2)：实体群组
801、802、901～908：管理表格
930(1)～930(4)：系统区
S1001：步骤(在第一实体群组中存储第一表格信息)
S1002：步骤(在第二实体群组中存储第二表格信息)
S1003：步骤(第一实体群组是否处于预设状态)
S1004：步骤(从第二实体群组中读取第二表格信息以获得对应第一逻辑范围的管理信息)
S1005：步骤(从第一实体群组中读取第一表格信息以获得对应第一逻辑范围的管理信息)
具体实施方式
一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是随身盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通讯(Near FieldCommunication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数字相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的安全数字(SecureDigital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。
请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。
连接接口单元402用以将存储器存储装置10连接至主机系统11。存储器存储装置10可通过连接接口单元402与主机系统11通讯。在本范例实施例中，连接接口单元402是相容于串行高级附件(Serial Advanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并行高级附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、记忆棒(MemoryStick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑栅或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下也称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作也称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在本范例实施例中，可复写式非易失性存储器模块406的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效位(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。
请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504及存储器接口506。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在另一范例实施例中，存储器管理电路502的控制指令也可以程序码型式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在另一范例实施例中，存储器管理电路502的控制指令也可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块406的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可分别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。
主机接口504是连接至存储器管理电路502。存储器管理电路502可通过主机接口504与主机系统11通讯。主机接口504可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口504来传送至存储器管理电路502。此外，存储器管理电路502可通过主机接口504将数据传送至主机系统11。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
在一范例实施例中，存储器控制电路单元404还包括错误检查与校正电路508、缓冲存储器510与电源管理电路512。
错误检查与校正电路508是连接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路508会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
缓冲存储器510是连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是连接至存储器管理电路502并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块406也称为快闪(flash)存储器模块，存储器控制电路单元404也称为用于控制快闪存储器模块的快闪存储器控制器，和/或图5的存储器管理电路502也称为快闪存储器管理电路。
图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。
请参照图6，存储器管理电路502可将可复写式非易失性存储器模块406的实体单元610(0)～610(B)逻辑地分组至存储区601与替换区602。存储区601中的实体单元610(0)～610(A)是用以存储数据，而替换区602中的实体单元610(A+1)～610(B)则是用以替换存储区601中损坏的实体单元。例如，若从某一个实体单元中读取的数据所包含的错误过多而无法被更正时，此实体单元会被视为是损坏的实体单元。须注意的是，若替换区602中没有可用的实体抹除单元，则存储器管理电路502可能会将整个存储器存储装置10宣告为写入保护(write protect)状态，而无法再写入数据。
在本范例实施例中，每一个实体单元是指一个实体抹除单元。然而，在另一范例实施例中，一个实体单元也可以是指一个实体地址、一个实体程序化单元或由多个连续或不连续的实体地址组成。存储器管理电路502会配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在本范例实施例中，每一个逻辑单元是指一个逻辑地址。然而，在另一范例实施例中，一个逻辑单元也可以是指一个逻辑程序化单元、一个逻辑抹除单元或者由多个连续或不连续的逻辑地址组成。此外，逻辑单元612(0)～612(C)中的每一者可被映射至一或多个实体单元。
存储器管理电路502可将逻辑单元与实体单元之间的映射关系(也称为逻辑-实体映射关系)记录于至少一逻辑-实体映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路502可根据此逻辑-实体映射表来执行对于存储器存储装置10的数据存取操作。
存储器管理电路502可逻辑地将可复写式非易失性存储器模块406中的实体单元划分为多个群组(也称为实体群组)。一个实体群组可包括至少一个晶粒(die)、至少一个芯片致能(chip enable,CE)和/或至少一个平面(plane)中的至少一个实体单元。此外，一个实体群组可连接至一或多个通道(也称为存储器通道)。此些通道用以连接存储器管理电路502与可复写式非易失性存储器模块406。存储器管理电路502可经由此些通道的至少其中之一来存取特定的实体群组。
图7是根据本发明的一范例实施例所示出的多个通道与多个实体群组的示意图。
请参照图7，通道710(1)～710(N)用以连接存储器管理电路502与可复写式非易失性存储器模块406中的实体群组720(1)～720(M)。通道710(1)～710(N)彼此独立。在一范例实施例中，通道710(1)～710(N)彼此独立是指通道710(1)～710(N)中的任一通道皆可用来单独传输数据。存储器管理电路502可经由通道710(1)～710(N)与实体群组720(1)～720(M)通讯。例如，存储器管理电路502可经由通道710(1)存取实体群组720(1)中的一或多个实体单元。存储器管理电路502可经由通道710(N)存取实体群组720(M)中的一或多个实体单元。N与M皆可以是大于1的任意整数。N可以等于或不等于M。
在本范例实施例中，实体群组720(1)～720(M)(或实体群组720(1)～720(M)中的至少两者)可以同时被存储器管理电路502读取。但是，实体群组720(1)～720(M)不可以同时被程序化，且实体群组720(1)～720(M)也不可以同时被抹除。例如，在一范例实施例中，存储器管理电路502可发送至少一读取指令序列以指示同步从实体群组720(1)～720(M)中读取数据。或者，在一范例实施例中，存储器管理电路502可发送至少一写入指令序列(或至少一抹除指令序列)以指示程序化(或抹除)实体群组720(1)～720(M)中的至少一者。但是，在程序化(或抹除)实体群组720(1)～720(M)中的至少一者的期间，存储器管理电路502也保留实体群组720(1)～720(M)中的至少一者不被程序化(或抹除)。
在一范例实施例中，在某一时间点(或某一时间范围内)，存储器管理电路502只允许实体群组720(1)～720(M)中的一部分实体群组可处于一预设状态，而实体群组720(1)～720(M)中的其余实体群组须不处于此预设状态。例如，某一实体群组处于预设状态可以是指此实体群组中的一或多个实体单元正在被程序化或正在被抹除。某一实体群组不处于预设状态可以是指此实体群组中没有任一实体单元正在被程序化或正在被抹除。换言之，在一范例实施例中，若属于某一实体群组的某一实体单元在第一时间点正在被程序化或抹除，则存储器管理电路502可判定此实体群组在第一时间点是处于预设状态。或者，在一范例实施例中，若属于某一实体群组的某一实体单元在第一时间点非正在被程序化或抹除，则存储器管理电路502可判定此实体群组在第一时间点非处于预设状态。
在一范例实施例中，某一实体群组处于预设状态可不包括此实体群组中的一或多个实体单元正在被读取数据。例如，在另一范例实施例中，若属于某一实体群组的某一实体单元在第一时间点正在被读取数据，则存储器管理电路502可判定此实体群组在第一时间点非处于预设状态。
在一范例实施例中，存储器管理电路502可判断某一实体群组是否处于所述预设状态。若所述实体群组处于预设状态，存储器管理电路502可指示对另一实体群组执行非进入所述预设状态的动作。例如，非进入所述预设状态的动作可包括读取数据的操作和/或不包括程序化操作与抹除操作。假设在某一时间点存储器管理电路502判定实体群组720(1)处于预设状态(例如实体群组720(1)中的至少一实体单元正在被程序化或抹除)。响应于实体群组720(1)处于预设状态，存储器管理电路502可允许对实体群组720(M)执行非进入所述预设状态的动作(例如从实体群组720(M)中的至少一实体单元读取数据)。
在一范例实施例中，响应于实体群组720(1)处于预设状态，存储器管理电路502可不允许在实体群组720(1)处于预设状态的期间，对实体群组720(M)中的至少一实体单元执行程序化或抹除等会使得实体群组720(M)进入所述预设状态的动作。在实体群组720(1)离开预设状态后，存储器管理电路502可允许对实体群组720(M)中的至少一实体单元执行程序化与抹除等会使得实体群组720(M)进入所述预设状态的动作。
在一范例实施例中，存储器管理电路502可调整一指令执行序列。此指令执行序列可用以暂存指示存取可复写式非易失性存储器模块406的至少一指令序列。存储器管理电路502可通过调整此指令执行序列来阻止、暂停或延迟对某一实体群组执行所述进入预设状态的动作。例如，响应于实体群组720(1)处于预设状态，存储器管理电路502可降低指令执行序列中指示对实体群组720(M)中的至少一实体单元执行进入所述预设状态的动作的至少一指令序列的一优先权和/或提高指令执行序列中指示对实体群组720(M)中的至少一实体单元执行非进入所述预设状态的动作的至少一指令序列的一优先权。藉此，根据经调整的指令执行序列，在实体群组720(1)处于预设状态的期间，存储器管理电路502可优先对实体群组720(M)执行非进入所述预设状态的动作，和/或延后对实体群组720(M)执行进入所述预设状态的动作。
在一范例实施例中，存储器管理电路502可在实体群组720(1)～720(M)中的至少两个实体群组中分别存储至少一管理表格(也称为表格信息)。此些管理表格皆记载对应于某一逻辑范围(也称为第一逻辑范围)的管理信息。例如，此管理表格可包括逻辑-实体映射表，且记录于管理表格中的管理信息包括与第一逻辑范围内的至少一逻辑单元有关的逻辑-实体映射信息(即逻辑-实体映射关系)。以图6为例，一个逻辑-实体映射表中可记载逻辑单元612(0)与实体单元610(0)之间的逻辑-实体映射关系(也称为映射关系)。当接收到来自图1的主机系统11且指示读取属于逻辑单元612(0)的数据的读取指令时，存储器管理电路502可根据此映射关系而从实体单元610(0)读取所需的数据。逻辑单元612(0)属于此第一逻辑范围。
在一范例实施例中，上述记载于不同实体群组中的多个管理表格可互为备份。对互为备份的多个管理表格而言，即便在某一时间点存储在某一个实体群组的某一管理表格所记载的管理信息先被更新，在另一时间点存储在另一实体群组的管理表格所记载的管理信息也可被对应地更新，以使得存储在不同实体群组中的多个管理表格的记载内容维持一致。例如，在两个内容一致且互为备份的管理表格中，所记载的逻辑-实体映射信息可相同。须注意的是，在另一范例实施例中，上述互为备份的管理表格还可以包括坏块管理表或其他类型的管理表格，本发明不加以限制。
在一范例实施例中，在某一时间点，响应于实体群组720(1)～720(M)中的某一实体群组处于预设状态，存储器管理电路502可发送读取指令序列以指示从实体群组720(1)～720(M)中其余的实体群组读取至少一管理表格，以获得所需的管理信息。例如，存储器管理电路502可从实体群组720(1)～720(M)中非处于预设状态的一或多个实体群组中读取所述管理表格。藉此，可确保在任何时间点都有至少一个通道可以用来即时从某一实体群组中读取管理表格，以减少表格载入延迟的发生。
图8A至图8C是根据本发明的一范例实施例所示出的表格信息读取操作的示意图。
请参照图8A，在本范例实施例中，是假设可复写式非易失性存储器模块406中划分有实体群组820(1)与820(2)。实体群组820(1)与820(2)分别包含一或多个实体单元。存储器管理电路502可经由通道810(1)存取实体群组820(1)中的实体单元并经由通道810(2)存取实体群组820(2)中的实体单元。存储器管理电路502可将管理表格(即表格信息)801与802分别存储在实体群组820(1)与820(2)中。例如，管理表格801可存储于实体群组820(1)中的某一系统区块(或系统区)和/或管理表格802可存储于实体群组820(2)中的某一系统区块(或系统区)。此外，管理表格801与802可互为备份。例如，管理表格801与802可皆用以记载对应于同一个逻辑范围(例如第一逻辑范围)的管理信息(例如映射信息)。
须注意的是，在图8A至图8C的范例实施例中，存储器管理电路502可允许经由通道810(1)与810(2)同步(或平行)从实体群组820(1)与820(2)中的实体单元读取数据。例如，在某一时间点，实体群组820(1)与820(2)中的实体单元可经由通道810(1)与810(2)而被同步(或平行)读取。但是，存储器管理电路502不允许(或禁止)经由通道810(1)与810(2)同步程序化或抹除实体群组820(1)与820(2)中的实体单元。例如，在某一时间点，若实体群组820(1)中的实体单元经由通道810(1)而被程序化或抹除，则在此时间点，实体群组820(2)中的实体单元不能被程序化或抹除。或者，在某一时间点，若实体群组820(2)中的实体单元经由通道810(2)而被程序化或抹除，则在此时间点，实体群组820(1)中的实体单元不能被程序化或抹除。
请参照图8B，在某一时间点，假设实体群组820(1)处于预设状态(例如实体群组820(1)中的至少一实体单元经由通道810(1)而正在被程序化或被抹除)。在此时间点，响应于实体群组820(1)处于预设状态，存储器管理电路502可指示经由通道810(2)而从实体群组820(2)中读取管理表格802，以获得管理表格802所记载的管理信息。在图8B的一范例实施例中，若欲从处于预设状态的实体群组(例如实体群组820(1))中读取管理表格(例如管理表格801)，则存储器管理电路502需要等待执行中的程序化或抹除操作完成，从而可能造成表格载入延迟。然而，通过直接从经控制而非处于预设状态的实体群组(例如实体群组820(2))中读取管理表格(例如管理表格802)，则可快速获得所需的管理信息，避免发生表格载入延迟。
请参照图8C，在另一时间点，假设实体群组820(2)处于预设状态(例如实体群组820(2)中的至少一实体单元经由通道810(2)而正在被程序化或被抹除)。在此时间点，响应于实体群组820(2)处于预设状态，存储器管理电路502可指示经由通道810(1)而从实体群组820(1)中读取管理表格801，以获得管理表格801所记载的管理信息。藉此，同样可避免发生表格载入延迟。
图9A至图9C是根据本发明的一范例实施例所示出的表格信息读取操作的示意图。
请参照图9A，在本范例实施例中，是假设可复写式非易失性存储器模块406中划分有实体群组920(1)与920(2)。实体群组920(1)与920(2)分别包含一或多个实体单元。存储器管理电路502可经由通道910(1)与910(2)存取实体群组920(1)中的实体单元并经由通道910(3)与910(4)存取实体群组920(2)中的实体单元。
须注意的是，在本范例实施例中，实体群组920(1)包含属于系统区930(1)的至少一实体单元以及属于系统区930(2)的至少一实体单元。实体群组920(2)包含属于系统区930(3)的至少一实体单元以及属于系统区930(4)的至少一实体单元。存储器管理电路502可将管理表格(即表格信息)901与902存储在系统区930(1)中的至少一实体单元。存储器管理电路502可将管理表格903与904存储在系统区930(2)中的至少一实体单元。存储器管理电路502可将管理表格905与906存储在系统区930(3)中的至少一实体单元。此外，存储器管理电路502可将管理表格907与908存储在系统区930(4)中的至少一实体单元。
在本范例实施例中，管理表格901与905可互为备份，管理表格902与906可互为备份，管理表格903与907可互为备份，且管理表格904与908可互为备份。例如，管理表格901与905可皆用以记载对应于同一个逻辑范围(例如第一逻辑范围)的管理信息(例如映射信息)。管理表格902与906可皆用以记载对应于同一个逻辑范围(例如第二逻辑范围)的管理信息。管理表格903与907可皆用以记载对应于同一个逻辑范围(例如第三逻辑范围)的管理信息。管理表格904与908可皆用以记载对应于同一个逻辑范围(例如第四逻辑范围)的管理信息。第一逻辑范围、第二逻辑范围、第三逻辑范围及第四逻辑范围可各涵盖不同的逻辑范围。
须注意的是，在图9A至图9C的范例实施例中，存储器管理电路502可允许经由通道910(1)至910(4)中两个以上的通道同步(或平行)从实体群组920(1)与920(2)中的实体单元读取数据。但是，存储器管理电路502不允许(或禁止)经由通道910(1)至910(4)同步程序化或抹除实体群组920(1)与920(2)中的实体单元。例如，在某一时间点，若实体群组920(1)中的实体单元经由通道910(1)与910(2)而被同步程序化或抹除，则在此时间点，实体群组920(2)中的实体单元不能被程序化或抹除。或者，在某一时间点，若实体群组920(2)中的实体单元经由通道910(3)与910(4)而被同步程序化或抹除，则在此时间点，实体群组920(1)中的实体单元不能被程序化或抹除。
请参照图9B，在某一时间点，假设实体群组920(1)处于预设状态(例如实体群组920(1)中的至少一实体单元经由通道910(1)和/或910(2)而正在被程序化或被抹除)。在此时间点，响应于实体群组920(1)处于预设状态，存储器管理电路502可指示经由通道910(3)和/或910(4)而从实体群组920(2)中读取管理表格905～908的至少其中之一，以获得所需的管理信息。
请参照图9C，在另一时间点，假设实体群组920(2)处于预设状态(例如实体群组920(2)中的至少一实体单元经由通道910(3)和/或910(4)而正在被程序化或被抹除)。在此时间点，响应于实体群组920(2)处于预设状态，存储器管理电路502可指示经由通道910(1)和/或910(2)而从实体群组920(1)中读取管理表格901～904的至少其中之一，以获得所需的管理信息。
在一范例实施例中，在接收到来自图1的主机系统11且指示存取属于某一逻辑单元的数据的指令后，存储器管理电路502可判断存储有用于存取此逻辑单元的管理信息的多个实体群组中，某一个实体群组是否处于(或不处于)预设状态。根据判断结果，存储器管理电路502可从不处于预设状态的实体群组读取用于存取此逻辑单元的管理信息(例如映射信息)，从而避免发生表格载入延迟。在获得所需的管理信息后，存储器管理电路502可根据此管理信息从此逻辑单元所映射的实体单元读取数据并将此数据回传给主机系统11。
在一范例实施例中，假设某一个实体群组(也称为第一实体群组)存储有某一表格信息(也称为第一表格信息)，且另一个实体群组(也称为第二实体群组)存储有另一表格信息(也称为第二表格信息)。第一表格信息与第二表格信息互为备份。在从第二实体群组读取第二表格信息后，此第二表格信息可被存储至图5的缓冲存储器510。存储器管理电路502可在缓冲存储器510中查询此第二表格信息并据此执行相关的存取操作。相关操作细节皆已详述于上，在此便不赘述。
在一范例实施例中，存储器管理电路502可根据所执行的存取操作而在缓冲存储器510中更新此第二表格信息。例如，第二表格信息中与某一个逻辑单元有关的管理信息(例如映射信息)可被变更。在第一实体群组不处于预设状态(例如对于第一实体群组中的实体单元的程序化或抹除完成)后，存储器管理电路502可指示从第一实体群组中读取第一表格信息。接着，存储器管理电路502可根据第二表格信息的更新而在缓冲存储器510中同步更新此第一表格信息，以使记载于第一表格信息的管理信息与第二表格信息的管理信息一致。
在一范例实施例中，在将记载于第一表格信息的管理信息与第二表格信息的管理信息更新为一致之前，存储器管理电路502可在缓冲存储器510中保留一个空间(也称为表格空间)。此表格空间可用于存储第一表格信息和/或第二表格信息。换言之，保留此表格空间可避免在更新第一表格信息之前，缓冲存储器510的存储空间被用尽。
在一范例实施例中，存储器管理电路502可将尚未更新的第一表格信息与已更新的第二表格信息同时存储于此表格空间。接着，存储器管理电路502可根据已更新的第二表格信息来更新第一表格信息。或者，在一范例实施例中，存储器管理电路502可将第二表格信息的更新信息存储于缓冲存储器510。此更新信息反映第二表格信息的更新内容。在将第一表格信息载入至缓冲存储器510中的表格空间后，存储器管理电路502可根据此更新信息来更新第一表格信息。在将第一表格信息所记载的管理信息与第二表格信息所记载的管理信息更新为一致后，存储器管理电路502可释放此保留空间。此外，经更新的第一表格信息与经更新的第二表格信息可分别被回存至第一实体群组与第二实体群组。
须注意的是，虽然图8A至图8C的范例实施例以及图9A至图9C的范例实施例皆是以两个实体群组作为范例，但本发明并不限制可划分的实体群组的数目。在另一范例实施例中，存储有相互备份的管理表格的实体群组的数目也可以是三个、四个或更多，本发明不加以限制。此外，图8A至图8C的范例实施例以及图9A至图9C的范例实施例中的通道的数目、通道的连接关系、管理表格的数目和/或管理表格的存储位置皆为范例，而非用以限制本发明。
图10是根据本发明的一范例实施例所示出的存储器控制方法的流程图。
请参照图10，在步骤S1001中，在多个实体群组中的第一实体群组中存储第一表格信息。所述第一表格信息记载对应第一逻辑范围的管理信息。在步骤S1002中，在所述实体群组中的第二实体群组中存储第二表格信息。所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息。在步骤S1003中，判断第一实体群组是否处于预设状态。响应于所述第一实体群组处于预设状态，在步骤S1004中，从第二实体群组中读取第二表格信息以获得对应第一逻辑范围的管理信息。此外，响应于所述第一实体群组非处于预设状态，在步骤S1005中，可从第一实体群组中读取第一表格信息以获得对应第一逻辑范围的管理信息。
须注意的是，本发明并不限制步骤S1001与S1002的执行顺序。例如，在另一范例实施例中，也可以先执行步骤S1002再执行步骤S1001或者同步执行步骤S1001与S1002。此外，在另一范例实施例中，步骤S1005也可以调整为从第二实体群组中读取第二表格信息以获得对应第一逻辑范围的管理信息，本发明不加以限制。
然而，图10中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图10中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图10的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。在一范例实施例中，图5的存储器管理电路502(或图4的存储器控制电路单元404)可自动执行前述范例实施例所提及的各种操作，而可不需人为操作介入。
综上所述，本发明的范例实施例提出将记载对应于相同逻辑范围的管理信息的至少两份表格信息分别存储于可复写式非易失性存储器模块中的第一实体群组与第二实体群组。尔后，响应于其中的某一实体群组(例如第一实体群组)处于预设状态，所述表格信息可从另一实体群组(例如第二实体群组)读取以获得所需的管理信息。藉此，可减少表格载入延迟的发生机率，进而提高存储器存储装置的操作稳定性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利妖气所界定的为准。

Claims (24)

1.一种存储器控制方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体群组，且所述存储器控制方法包括：
在所述多个实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息；
在所述多个实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息；
判断所述第一实体群组是否处于预设状态；以及
响应于所述第一实体群组处于所述预设状态，对所述第二实体群组执行非进入所述预设状态的动作，包括指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息，
其中所述第一实体群组是经由第一通道存取，所述第二实体群组是经由第二通道存取，且所述第一通道与所述第二通道彼此独立。
2.根据权利要求1所述的存储器控制方法，还包括：
将从所述第二实体群组中读取的所述第二表格信息存储于缓冲存储器；
在所述第一实体群组不处于所述预设状态后，指示从所述第一实体群组中读取所述第一表格信息；以及
在所述缓冲存储器中更新所述第一表格信息与所述第二表格信息，以使记载于所述第一表格信息与所述第二表格信息的所述管理信息一致。
3.根据权利要求2所述的存储器控制方法，还包括：
在所述缓冲存储器中保留表格空间，以存储所述第一表格信息与所述第二表格信息的至少其中之一；以及
在更新所述第一表格信息与所述第二表格信息后，释放所述表格空间。
4.根据权利要求1所述的存储器控制方法，还包括：
响应于所述第二实体群组处于所述预设状态，指示从所述第一实体群组中读取所述第一表格信息以获得对应所述第一逻辑范围的所述管理信息。
5.根据权利要求1所述的存储器控制方法，其中所述第一实体群组处于所述预设状态包括对应于所述第一实体群组的程序化操作尚未完成与对应于所述第一实体群组的抹除操作尚未完成的至少其中之一。
6.根据权利要求1所述的存储器控制方法，其中所述第一实体群组中的至少一实体单元与所述第二实体群组中的至少一实体单元可被同步读取。
7.根据权利要求1所述的存储器控制方法，其中所述第一实体群组中的任一实体单元与所述第二实体群组中的任一实体单元不可被同步程序化或同步抹除。
8.根据权利要求1所述的存储器控制方法，还包括：
调整指令执行序列，且经调整的所述指令执行序列是用以对所述第二实体群组执行所述非进入所述预设状态的动作。
9.一种存储器存储装置，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体群组；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以在所述多个实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息，
所述存储器控制电路单元还用以在所述多个实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息，并且
所述存储器控制电路单元还用以判断所述第一实体群组是否处于预设状态，并且
所述存储器控制电路单元还用以响应于所述第一实体群组处于所述预设状态，对所述第二实体群组执行非进入所述预设状态的动作，包括指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息，
其中所述第一实体群组是经由第一通道存取，所述第二实体群组是经由第二通道存取，且所述第一通道与所述第二通道彼此独立。
10.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元还用以将从所述第二实体群组中读取的所述第二表格信息存储于缓冲存储器，
所述存储器控制电路单元还用以在所述第一实体群组不处于所述预设状态后，指示从所述第一实体群组中读取所述第一表格信息，并且
所述存储器控制电路单元还用以在所述缓冲存储器中更新所述第一表格信息与所述第二表格信息，以使记载于所述第一表格信息与所述第二表格信息的所述管理信息一致。
11.根据权利要求10所述的存储器存储装置，其中所述存储器控制电路单元还用以在所述缓冲存储器中保留表格空间，以存储所述第一表格信息与所述第二表格信息的至少其中之一，并且
所述存储器控制电路单元还用以在更新所述第一表格信息与所述第二表格信息后，释放所述表格空间。
12.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元还用以响应于所述第二实体群组处于所述预设状态，指示从所述第一实体群组中读取所述第一表格信息以获得对应所述第一逻辑范围的所述管理信息。
13.根据权利要求9所述的存储器存储装置，其中所述第一实体群组处于所述预设状态包括对应于所述第一实体群组的程序化操作尚未完成与对应于所述第一实体群组的抹除操作尚未完成的至少其中之一。
14.根据权利要求9所述的存储器存储装置，其中所述第一实体群组中的至少一实体单元与所述第二实体群组中的至少一实体单元可被同步读取。
15.根据权利要求9所述的存储器存储装置，其中所述第一实体群组中的任一实体单元与所述第二实体群组中的任一实体单元不可被同步程序化或同步抹除。
16.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元还用以调整指令执行序列，且经调整的所述指令执行序列是用以对所述第二实体群组执行所述非进入所述预设状态的动作。
17.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体群组，其中所述存储器控制电路单元包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至所述可复写式非易失性存储器模块；以及
存储器管理电路，连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以在所述多个实体群组中的第一实体群组中存储第一表格信息，其中所述第一表格信息记载对应第一逻辑范围的管理信息，
所述存储器管理电路还用以在所述多个实体群组中的第二实体群组中存储第二表格信息，其中所述第二表格信息也记载对应所述第一逻辑范围的所述管理信息，
所述存储器管理电路还用以判断所述第一实体群组是否处于预设状态，并且
所述存储器管理电路还用以响应于所述第一实体群组处于所述预设状态，对所述第二实体群组执行非进入所述预设状态的动作，包括指示从所述第二实体群组中读取所述第二表格信息以获得对应所述第一逻辑范围的所述管理信息，
其中所述第一实体群组是经由第一通道存取，所述第二实体群组是经由第二通道存取，且所述第一通道与所述第二通道彼此独立。
18.根据权利要求17所述的存储器控制电路单元，还包括缓冲存储器，其连接至所述存储器管理电路，
其中所述存储器管理电路还用以将从所述第二实体群组中读取的所述第二表格信息存储于所述缓冲存储器，
所述存储器管理电路还用以在所述第一实体群组不处于所述预设状态后，指示从所述第一实体群组中读取所述第一表格信息，并且
所述存储器管理电路还用以在所述缓冲存储器中更新所述第一表格信息与所述第二表格信息，以使记载于所述第一表格信息与所述第二表格信息的所述管理信息一致。
19.根据权利要求18所述的存储器控制电路单元，其中所述存储器管理电路还用以在所述缓冲存储器中保留表格空间，以存储所述第一表格信息与所述第二表格信息的至少其中之一，并且
所述存储器管理电路还用以在更新所述第一表格信息与所述第二表格信息后，释放所述表格空间。
20.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路还用以响应于所述第二实体群组处于所述预设状态，指示从所述第一实体群组中读取所述第一表格信息以获得对应所述第一逻辑范围的所述管理信息。
21.根据权利要求17所述的存储器控制电路单元，其中所述第一实体群组处于所述预设状态包括对应于所述第一实体群组的程序化操作尚未完成与对应于所述第一实体群组的抹除操作尚未完成的至少其中之一。
22.根据权利要求17所述的存储器控制电路单元，其中所述第一实体群组中的至少一实体单元与所述第二实体群组中的至少一实体单元可被同步读取。
23.根据权利要求17所述的存储器控制电路单元，其中所述第一实体群组中的任一实体单元与所述第二实体群组中的任一实体单元不可被同步程序化或同步抹除。
24.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路还用以调整指令执行序列，且经调整的所述指令执行序列是用以对所述第二实体群组执行所述非进入所述预设状态的动作。
CN201910031284.3A 2019-01-14 2019-01-14 存储器控制方法、存储器存储装置及存储器控制电路单元 Active CN111435287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910031284.3A CN111435287B (zh) 2019-01-14 2019-01-14 存储器控制方法、存储器存储装置及存储器控制电路单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910031284.3A CN111435287B (zh) 2019-01-14 2019-01-14 存储器控制方法、存储器存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
CN111435287A CN111435287A (zh) 2020-07-21
CN111435287B true CN111435287B (zh) 2023-06-27

Family

ID=71579867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910031284.3A Active CN111435287B (zh) 2019-01-14 2019-01-14 存储器控制方法、存储器存储装置及存储器控制电路单元

Country Status (1)

Country Link
CN (1) CN111435287B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104423A (en) * 2009-07-17 2011-02-01 Genesys Logic Inc Parallel processing architecture of flash memory and method thereof
TWI475385B (zh) * 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
CN106560781A (zh) * 2015-10-05 2017-04-12 爱思开海力士有限公司 数据处理系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8200887B2 (en) * 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
US9921756B2 (en) * 2015-12-29 2018-03-20 EMC IP Holding Company LLC Method and system for synchronizing an index of data blocks stored in a storage system using a shared storage module
JP6789788B2 (ja) * 2016-12-12 2020-11-25 株式会社メガチップス メモリ装置、コントローラ、ホスト装置、データ処理システム、制御プログラム、メモリ装置の動作方法及びホスト装置の動作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104423A (en) * 2009-07-17 2011-02-01 Genesys Logic Inc Parallel processing architecture of flash memory and method thereof
TWI475385B (zh) * 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
CN106560781A (zh) * 2015-10-05 2017-04-12 爱思开海力士有限公司 数据处理系统

Also Published As

Publication number Publication date
CN111435287A (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
CN111078149B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN110879793B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN107045890B (zh) 数据保护方法、存储器控制电路单元及存储器存储装置
CN110837339B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
US11573908B1 (en) Mapping table management method, memory control circuit unit and memory storage device
CN111767005A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11609822B2 (en) Data storing method, memory control circuit unit and memory storage device
CN112394883B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN112486417B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI720400B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US20220164133A1 (en) Memory control method, memory storage device and memory control circuit unit
CN111435287B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111610937A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN112347010B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US20240354024A1 (en) Memory management method, memory storage device and memory control circuit unit
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
US11954329B2 (en) Memory management method, memory storage device and memory control circuit unit
CN112053724B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111240602B (zh) 闪存的数据整理方法、控制电路单元与存储装置
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112181859B (zh) 有效数据合并方法、存储器控制电路单元与存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant