KR20170040466A - 데이터 처리 시스템 - Google Patents

데이터 처리 시스템 Download PDF

Info

Publication number
KR20170040466A
KR20170040466A KR1020150139452A KR20150139452A KR20170040466A KR 20170040466 A KR20170040466 A KR 20170040466A KR 1020150139452 A KR1020150139452 A KR 1020150139452A KR 20150139452 A KR20150139452 A KR 20150139452A KR 20170040466 A KR20170040466 A KR 20170040466A
Authority
KR
South Korea
Prior art keywords
value
physical address
physical
logical address
memory
Prior art date
Application number
KR1020150139452A
Other languages
English (en)
Inventor
정병수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150139452A priority Critical patent/KR20170040466A/ko
Priority to US15/050,135 priority patent/US9977625B2/en
Priority to TW105105974A priority patent/TWI716381B/zh
Priority to CN201610327735.4A priority patent/CN106560781B/zh
Publication of KR20170040466A publication Critical patent/KR20170040466A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 다수의 메모리 시스템을 포함하는 데이터 처리 시스템에 관한 것으로서, 호스트로부터 논리주소 및 커맨드를 병렬로 인가받는 제1 및 제2 메모리 시스템을 포함하는 데이터 처리 시스템에 있어서, 제1 메모리 시스템은, 내부의 제1 비휘발성 메모리 장치에 포함된 다수의 제1 페이지를 물리적으로 가리키기 위한 다수의 제1 물리주소 값을 제1 테이블로서 저장하고 있으며, 인가된 논리주소에 대해 설정된 연산을 수행하여 생성된 물리주소 값이 제1 테이블에 존재하는지에 따라 인가된 커맨드에 대응하는 설정된 동작의 수행여부가 결정되고, 제2 메모리 시스템은, 내부의 제2 비휘발성 메모리 장치에 포함된 다수의 제2 페이지를 물리적으로 가리키기 위한 다수의 제2 물리주소 값을 제2 테이블로서 저장하고 있으며, 인가된 논리주소에 대해 설정된 연산을 수행하여 생성된 물리주소 값이 제2 테이블에 존재하는지에 따라 인가된 커맨드에 대응하는 설정된 동작의 수행여부가 결정되는 것을 특징으로 한다.

Description

데이터 처리 시스템{DATA PROCESSING SYSTEM}
발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 다수의 메모리 시스템을 포함하는 데이터 처리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 병렬로 동작하는 다수의 메모리 시스템을 포함한 상태에서도 호스트로부터 인가되는 논리주소에 대응하는 물리주소를 쉽게 검색할 수 있는 데이터 처리 시스템을 제공한다.
본 발명의 실시예에 따른 데이터 처리 시스템은, 호스트로부터 논리주소 및 커맨드를 병렬로 인가받는 제1 및 제2 메모리 시스템을 포함하는 데이터 처리 시스템에 있어서, 상기 제1 메모리 시스템은, 내부의 제1 비휘발성 메모리 장치에 포함된 다수의 제1 페이지를 물리적으로 가리키기 위한 다수의 제1 물리주소 값을 제1 테이블로서 저장하고 있으며, 인가된 상기 논리주소에 대해 설정된 연산을 수행하여 생성된 물리주소 값이 상기 제1 테이블에 존재하는지에 따라 인가된 상기 커맨드에 대응하는 설정된 동작의 수행여부가 결정되고, 상기 제2 메모리 시스템은, 내부의 제2 비휘발성 메모리 장치에 포함된 다수의 제2 페이지를 물리적으로 가리키기 위한 다수의 제2 물리주소 값을 제2 테이블로서 저장하고 있으며, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값이 상기 제2 테이블에 존재하는지에 따라 인가된 상기 커맨드에 대응하는 설정된 동작의 수행여부가 결정되는 것을 특징으로 할 수 있다.
또한, 상기 제1 메모리 시스템은, 상기 다수의 제1 페이지를 포함하며, 상기 제1 테이블을 저장하는 상기 제1 비휘발성 메모리 장치; 및 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 물리주소를 생성하고, 생성된 물리주소 값이 상기 제1 비휘발성 메모리 장치에 저장된 상기 제1 테이블에 존재하는지 여부를 확인하며, 확인결과에 따라 상기 커맨드에 대응하는 설정된 동작의 수행여부를 선택하는 제1 컨트롤러를 포함할 수 있다..
또한, 상기 제2 메모리 시스템은, 상기 다수의 제2 페이지를 포함하며, 상기 제2 테이블을 저장하는 상기 제2 비휘발성 메모리 장치; 및 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 물리주소를 생성하고, 생성된 물리주소 값이 상기 제2 비휘발성 메모리 장치에 저장된 상기 제2 테이블에 존재하는지 여부를 확인하며, 확인결과에 따라 상기 커맨드에 대응하는 설정된 동작의 수행여부를 선택하는 제2 컨트롤러를 포함할 수 있다..
또한, 상기 제1 메모리 시스템 및 상기 제2 메모리 시스템은, 인가된 상기 논리주소에 대해 동일한 시점에서 병렬로 각각 상기 설정된 연산을 수행하여 각각 물리주소를 생성하는 것을 특징으로 할 수 있다.
또한, 상기 제1 테이블에는, 상기 설정된 연산을 통해 상기 다수의 제1 물리주소 각각의 값을 생성할 수 있는 상기 논리주소 값이 상기 다수의 제1 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우, 상기 제1 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며, 다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값을 상기 해당 제1 물리주소에 연결하여 상기 제1 테이블에 저장하고, 다시 확인결과 존재할 때 상기 다수의 제1 페이지 중 상기 해당 제1 물리주소에 대응하는 제1 페이지를 무효 상태로 전환한 뒤, 그 정보를 상기 호스트로 전송하는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우, 상기 제1 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 다시 확인하여 그 결과가 일치할 때에만 상기 해당 제1 물리주소를 사용하여 상기 제1 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하는 것을 특징으로 할 수 있다.
또한, 상기 제1 테이블에는, 상기 다수의 제1 물리주소 각각에 연결된 상기 논리주소가 중복되는지 여부를 나타내기 위한 중복정보 값이 상기 다수의 제1 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우, 상기 제1 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며, 다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 해당 제1 물리주소에 연결하여 상기 제1 테이블에 저장하고, 다시 확인결과 존재할 때 상기 다수의 제1 물리주소 중 연결된 상기 논리주소가 존재하지 않는 어느 하나의 제1 물리주소를 선택하여 선택된 제1 물리주소 값을 상기 해당 제1 물리주소에 연결된 상기 중복정보로서 저장하고, 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 선택된 제1 물리주소에 연결하여 상기 제1 테이블에 저장하는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우, 상기 제1 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 중복정보 값이 초기 값인지 여부를 다시 확인하며, 다시 확인결과 초기 값을 가질 때 해당 제1 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 또 다시 확인하여 그 결과가 일치할 때에만 상기 해당 제1 물리주소를 사용하여 상기 제1 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하고, 다시 확인결과 초기 값을 갖지 않을 때 상기 해당 제1 물리주소에 연결된 상기 중복정보 값과 동일한 물리주소 값을 상기 다수의 제1 물리주소 중에서 선택하고, 선택된 제1 물리주소를 상기 해당 제1 물리주소로 설정하여 그에 연결된 상기 중복정보 값이 초기 값이 될 때까지 다시 확인하는 동작을 반복하는 것을 특징으로 할 수 있다.
또한, 상기 제2 테이블에는, 상기 설정된 연산을 통해 상기 다수의 제2 물리주소 각각의 값을 생성할 수 있는 상기 논리주소 값이 상기 제2 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 하는 데이터 처리 시스템. 인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우, 상기 제2 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며, 다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값을 상기 해당 제2 물리주소에 연결하여 상기 제2 테이블에 저장하고, 다시 확인결과 존재할 때 상기 다수의 제2 페이지 중 상기 해당 제2 물리주소에 대응하는 제2 페이지를 무효 상태로 전환한 뒤, 그 정보를 상기 호스트로 전송하는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우, 상기 제2 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 다시 확인하여 그 결과가 일치할 때만 상기 해당 제2 물리주소를 사용하여 상기 제2 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하는 것을 특징으로 할 수 있다.
또한, 상기 제2 테이블에는, 상기 다수의 제2 물리주소 각각에 연결된 상기 논리주소가 중복되는지 여부를 나타내기 위한 중복정보 값이 상기 다수의 제2 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우, 상기 제2 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며, 다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 해당 제2 물리주소에 연결하여 상기 제2 테이블에 저장하고, 다시 확인결과 존재할 때 상기 다수의 제2 물리주소 중 연결된 상기 논리주소가 존재하지 않는 어느 하나의 제2 물리주소를 선택하여 선택된 제2 물리주소 값을 상기 해당 제2 물리주소에 연결된 상기 중복정보로서 저장하고, 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 선택된 제2 물리주소에 연결하여 상기 제2 테이블에 저장하는 것을 특징으로 할 수 있다.
또한, 인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우, 상기 제2 메모리 시스템은, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 중복정보 값이 초기 값인지 여부를 다시 확인하며, 다시 확인결과 초기 값을 가질 때 해당 제2 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 또 다시 확인하여 그 결과가 일치할 때에만 상기 해당 제2 물리주소를 사용하여 상기 제2 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하고, 다시 확인결과 초기 값을 갖지 않을 때 상기 해당 제2 물리주소에 연결된 상기 중복정보 값과 동일한 물리주소 값을 상기 다수의 제2 물리주소 중에서 선택하고, 선택된 제2 물리주소를 상기 해당 제2 물리주소로 설정하여 그에 연결된 상기 중복정보 값이 초기 값이 될 때까지 다시 확인하는 동작을 반복하는 것을 특징으로 할 수 있다.
또한, 상기 설정된 연산은, 상기 다수의 제1 물리주소의 개수와 상기 다수의 제2 물리주소의 개수를 합한 개수만큼의 인가된 상기 논리주소 값 각각에 응답하여 상기 다수의 제1 물리주소 값과 상기 다수의 제2 물리주소 값 중 어느 하나의 물리주소 값을 선택하여 생성할 수 있는 해시(hash) 연산인 것을 특징으로 할 수 있다.
또한, 상기 설정된 연산은, 상기 다수의 제1 물리주소의 개수와 상기 다수의 제2 물리주소의 개수를 합한 개수만큼의 인가된 상기 논리주소 값 각각에 응답하여 상기 다수의 제1 물리주소 값과 상기 다수의 제2 물리주소 값 중 어느 하나의 물리주소 값을 선택하여 생성할 수 있는 바이너리 검색(binary search) 연산인 것을 특징으로 할 수 있다.
본 기술은 병렬로 동작하는 다수의 메모리 시스템을 포함하는 데이터 처리 시스템에 있어서, 다수의 메모리 시스템 각각은 스스로를 가리키기 위한 물리주소를 기준으로 하는 어드레스 테이블이 다수의 메모리 시스템 각각에 분산되어 저장되도록 설정하고, 호스트로부터 인가되는 논리 어드레스가 다수의 메모리 시스템 각각에서 병렬의 설정된 연산을 통해 물리 어드레스로 전환된 후, 전환된 물리 어드레스를 다수의 메모리 시스템 각각에 분산된 어드레스 테이블에서 각각 검색하는 방법을 사용한다.
이로 인해, 다수의 메모리 시스템 각각에서 어드레스 테이블이 차지하는 공간을 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면.
도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면.
도 12는 도 1에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템을 참고하여 다수의 메모리 장치가 포함된 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면.
도 13은 도 12에 도시된 다수의 메모리 장치를 포함하는 데이터 처리 시스템의 어드레스 매핑 방식을 설명하기 위해 도시한 도면.
도 14는 도 1에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템을 참고하여 다수의 메모리 장치가 포함된 데이터 처리 시스템의 다른 예를 개략적으로 도시한 도면.
도 15a 내지 도 15e는 도 14에 도시된 다수의 메모리 장치를 포함하는 데이터 처리 시스템의 어드레스 매핑 방식을 설명하기 위해 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3D 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 11을 참조하여 보다 구체적으로 설명할 예정임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(134)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)이 플래시 메모리, 특히 일 예로 메모리 장치(150)이 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼, 리드 버퍼, 맵(map) 버퍼 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고, 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)이 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가 3D 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4 내지 도 11은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230), 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화 할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저정할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트 장치로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)로 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는, 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
그리고, 메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다. 그러면 여기서, 도 4 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 4를 참조하면, 메모리 장치(150)는, 전술한 바와 같이, 복수의 메모리 블록들(BLK 1 to BLKh)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함할 수 있다.
각 메모리 블록(BLK)은 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다. 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 각 낸드 스트링(NS)은 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있다. 즉, 각 메모리 블록은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있다.
그리고, 도 5 및 도 6을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 임의의 메모리 블록(BLKi)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 5는, 본 발명의 실시 예에 따른 메모리 장치가 제1구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제1구조로 구현된 임의의 메모리 블록(BLKi)을 도시한 사시도이고, 도 6은, 도 5의 메모리 블록(BLKi)을 임의의 제1선(I-I')에 따른 단면도이다.
우선, 기판(5111)이 제공될 수 있다. 예컨대, 기판(5111)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(5111)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(5111)은 p-타입 실리콘인 것으로 가정하지만, 기판(5111)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(5111) 상에, 제1방향을 따라 신장된 복수의 도핑 영역들(5311,5312,5313,5314)이 제공될 수 있다. 예를 들면, 복수의 도핑 영역들((5311,5312,5313,5314)은 기판(1111)과 상이한 제2타입을 가질 수 있다. 예를 들면, 복수의 도핑 영역들(5311,5312,5313,5314)은 n-타입을 가질 수 있다. 이하에서는 설명의 편의를 위해, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은, n-타입인 것으로 가정하지만, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 n-타입인 것으로 한정되지 않는다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 신장되는 복수의 절연 물질들(5112)이 제2방향을 따라 순차적으로 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112) 및 기판(5111)은 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예를 들면, 복수의 절연 물질들(5112)은 각각 제2방향을 따라 미리 설정된 거리만큼 이격되어 제공될 수 있다. 예컨대, 절연 물질들(5112)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이에 대응하는 기판(5111) 상의 영역에서, 제1방향을 따라 순차적으로 배치되며 제2방향을 따라 절연 물질들(5112)을 관통하는 복수의 필라들(5113)이 제공될 수 있다. 예컨대, 복수의 필라들(5113) 각각은 절연 물질들(5112)을 관통하여 기판(5111)과 연결될 수 있다. 예컨대, 각 필라(5113)는 복수의 물질들로 구성될 수 있다. 예를 들면, 각 필라(1113)의 표면층(1114)은 제1타입으로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 각 필라(5113)의 표면층(5114)은 기판(5111)과 동일한 타입으로 도핑된 실리콘 물질을 포함할 수 있다. 이하에서는 설명의 편의를 위해, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 가정하지만, 각 필라(5113)의 표면층(5114)은 p-타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(5113)의 내부층(5115)은 절연 물질로 구성될 수 있다. 예를 들면, 각 필라(5113)의 내부층(5115)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 충진될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연 물질들(5112), 필라들(5113), 그리고 기판(5111)의 노출된 표면을 따라 절연막(5116)이 제공될 수 있다. 예컨대, 절연막(5116)의 두께는 절연 물질들(5112) 사이의 거리의 1/2 보다 작을 수 있다. 즉, 절연 물질들(5112) 중 제1절연 물질의 하부 면에 제공된 절연막(5116), 그리고, 제1절연 물질 하부의 제2절연 물질의 상부 면에 제공된 절연막(5116) 사이에, 절연 물질들(5112) 및 절연막(5116) 이외의 물질이 배치될 수 있는 영역이 제공될 수 있다.
제1도핑 영역 및 제2도핑 영역들(5311,5312) 사이의 영역에서, 절연막(5116)의 노출된 표면 상에 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)이 제공될 수 있다. 예를 들면, 기판(5111)에 인접한 절연 물질(5112) 및 기판(5111) 사이에 제1방향을 따라 신장되는 도전 물질(5211)이 제공될 수 있다. 특히, 기판(5111)에 인접한 절연 물질(5112)의 하부 면의 절연막(5116) 및 기판(5111) 사이에, 제1방향으로 신장되는 도전 물질(5211)이 제공될 수 있다.
절연 물질들(5112) 중 특정 절연 물질 상부 면의 절연막(5116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부 면의 절연막(5116) 사이에, 제1방향을 따라 신장되는 도전 물질이 제공될 수 있다. 예컨대, 절연 물질들(5112) 사이에, 제1방향으로 신장되는 복수의 도전 물질들(5221,5231,5241,5251,5261,5271,5281)이 제공될 수 있다. 또한, 절연 물질들(5112) 상의 영역에 제1방향을 따라 신장되는 도전 물질(5291)이 제공될 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 금속 물질일 수 있다. 예컨대, 제1방향으로 신장된 도전 물질들(5211,5221,5231,5241,5251,5261,5271,5281,5291)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제2도핑 영역 및 제3도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고, 제1방향을 따라 신장되는 복수의 도전 물질들(5212,5222,5232,5242,5252,5262,5272,5282,5292)이 제공될 수 있다.
제3도핑 영역 및 제4도핑 영역들(5313,5314) 사이의 영역에서, 제1도핑 영역 및 제2도핑 영역들(5311,5312) 상의 구조물과 동일한 구조물이 제공될 수 있다. 예컨대, 제3도핑 영역 및 제4도핑 영역들(5312,5313) 사이의 영역에서, 제1방향으로 신장되는 복수의 절연 물질들(5112), 제1방향을 따라 순차적으로 배치되며 제3방향을 따라 복수의 절연 물질들(5112)을 관통하는 복수의 필라들(5113), 복수의 절연 물질들(5112) 및 복수의 필라들(5113)의 노출된 표면에 제공되는 절연막(5116), 그리고 제1방향을 따라 신장되는 복수의 도전 물질들(5213,5223,5243,5253,5263,5273,5283,5293)이 제공될 수 있다.
복수의 필라들(5113) 상에 드레인들(5320)이 각각 제공될 수 있다. 예컨대, 드레인들(5320)은 제2타입으로 도핑된 실리콘 물질들일 수 있다. 예를 들면, 드레인들(5320)은 n-타입으로 도핑된 실리콘 물질들일 수 있다. 이하에서는 설명의 편의를 위해, 드레인들(5320)는 n-타입 실리콘을 포함하는 것으로 가정하지만, 드레인들(5320)은 n-타입 실리콘을 포함하는 것으로 한정되지 않는다. 예컨대, 각 드레인(5320)의 폭은 대응하는 필라(5113)의 폭 보다 클 수 있다. 예를 들면, 각 드레인(5320)은 대응하는 필라(5113)의 상부면에 패드 형태로 제공될 수 있다.
드레인들(5320) 상에, 제3방향으로 신장된 도전 물질들(5331,5332,5333)이 제공될 수 있다. 도전 물질들(5331,5332,5333)은 제1방향을 따라 순차적으로 배치될 수 있다. 도전 물질들(5331,5332,5333) 각각은 대응하는 영역의 드레인들(5320)과 연결될 수 있다. 예컨대, 드레인들(5320) 및 제3방향으로 신장된 도전 물질(5333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 금속 물질일 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,53333)은 폴리 실리콘 등과 같은 도전 물질일 수 있다.
도 5 및 도 6에서, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 스트링을 형성할 수 있다. 예를 들면, 각 필라(5113)는 절연막(5116)의 인접한 영역 및 제1방향을 따라 신장되는 복수의 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293) 중 인접한 영역과 함께 낸드 스트링(NS)을 형성할 수 있다. 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
그리고, 도 7을 참조하면, 도 6에 도시한 트랜지스터 구조(TS)에서의 절연막(5116)은, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)을 포함할 수 있다. 여기서, 도 7은, 도 6의 트랜지스터 구조(TS)를 보여주는 단면도이다.
필라(5113)의 p-타입 실리콘(5114)은 바디(body)로 동작할 수 있다. 필라(5113)에 인접한 제1서브 절연막(5117)은 터널링 절연막으로 동작할 수 있으며, 열산화막을 포함할 수 있다.
제2서브 절연막(5118)은 전하 저장막으로 동작할 수 있다. 예를 들면, 제2서브 절연막(5118)은 전하 포획층으로 동작할 수 있으며, 질화막 또는 금속 산화막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)을 포함할 수 있다.
도전 물질(5233)에 인접한 제3 서브 절연막(5119)은 블로킹 절연막으로 동작할 수 있다. 예를 들면, 제1방향으로 신장된 도전 물질(5233)과 인접한 제3서브 절연막(5119)은 단일층 또는 다층으로 형성될 수 있다. 제3서브 절연막(5119)은 제1서브 절연막 및 제2서브 절연막들(5117,5118)보다 높은 유전상수를 갖는 고유전막(예컨대, 알루미늄 산화막, 하프늄 산화막 등)일 수 있다.
도전 물질(5233)은 게이트(또는 제어 게이트)로 동작할 수 있다. 즉, 게이트(또는 제어 게이트(5233)), 블로킹 절연막(5119), 전하 저장막(5118), 터널링 절연막(5117), 및 바디(5114)는, 트랜지스터(또는 메모리 셀 트랜지스터 구조)를 형성할 수 있다. 예컨대, 제1서브 절연막 내지 제3서브 절연막들(5117,5118,5119)은 ONO(oxide-nitride-oxide)를 구성할 수 있다. 이하에서는 설명의 편의를 위해, 필라(5113)의 p-타입 실리콘(5114)을 제2방향의 바디라 칭하기로 한다.
메모리 블록(BLKi)은 복수의 필라들(5113)을 포함할 수 있다. 즉, 메모리 블록(BLKi)은 복수의 낸드 스트링들(NS)을 포함할 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 제2방향(또는 기판과 수직한 방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있다.
각 낸드 스트링(NS)은 제2방향을 따라 배치되는 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 스트링 선택 트랜지스터(SST)로 동작할 수 있다. 각 낸드 스트링(NS)의 복수의 트랜지스터 구조들(TS) 중 적어도 하나는 접지 선택 트랜지스터(GST)로 동작할 수 있다.
게이트들(또는 제어 게이트들)은 제1방향으로 신장된 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)에 대응할 수 있다. 즉, 게이트들(또는 제어 게이트들)은 제1방향으로 신장되어 워드라인들, 그리고 적어도 두 개의 선택라인들(예를 들면, 적어도 하나의 스트링 선택라인(SSL) 및 적어도 하나의 접지 선택라인(GSL))을 형성할 수 있다.
제3방향으로 신장된 도전 물질들(5331,5332,5333)은 낸드 스트링들(NS)의 일단에 연결될 수 있다. 예컨대, 제3방향으로 신장된 도전 물질들(5331,5332,5333)은 비트라인들(BL)로 동작할 수 있다. 즉, 하나의 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결될 수 있다.
제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)이 낸드 스트링들(NS)의 타단에 제공될 수 있다. 제1방향으로 신장된 제2타입 도핑 영역들(5311,5312,5313,5314)은 공통 소스라인들(CSL)로 동작할 수 있다.
즉, 메모리 블록(BLKi)은 기판(5111)에 수직한 방향(제2방향)으로 신장된 복수의 낸드 스트링들(NS)을 포함하며, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되는 낸드 플래시 메모리 블록(예를 들면, 전하 포획형)으로 동작할 수 있다.
도 5 내지 도 7에서는, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 설명하였지만, 제1방향으로 신장되는 도체라인들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 9개의 층에 제공되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장되는 도체라인들은 8개의 층, 16개의 층, 또는 복수의 층에 제공될 수 있다. 즉, 하나의 낸드 스트링(NS)에서, 트랜지스터는 8개, 16개, 또는 복수 개일 수 있다.
전술한 도 5 내지 도 7에서는, 하나의 비트라인(BL)에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 하나의 비트라인(BL)에 3개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예컨대, 메모리 블록(BLKi)에서, 하나의 비트라인(BL)에 m 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 하나의 비트라인(BL)에 연결되는 낸드 스트링들(NS)의 수만큼, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)의 수 및 공통 소스라인들(5311,5312,5313,5314)의 수 또한 조절될 수 있다.
또한, 도 5 내지 도 7에서는, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 설명하였으나, 제1방향으로 신장된 하나의 도전 물질에 3 개의 낸드 스트링들(NS)이 연결되는 것으로 한정되지 않는다. 예를 들면, 제1방향으로 신장된 하나의 도전 물질에, n 개의 낸드 스트링들(NS)이 연결될 수 있다. 이때, 제1방향으로 신장된 하나의 도전 물질에 연결되는 낸드 스트링들(NS)의 수만큼, 비트라인들(5331,5332,5333)의 수 또한 조절될 수 있다.
도 8을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제1구조로 구현된 임의의 블록(BLKi)에는, 제1비트라인(BL1) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS11 to NS31)이 제공될 수 있다. 여기서, 도 8은, 도 5 내지 도 7에서 설명한 제1구조로 구현된 메모리 블록(BLKi)의 등가 회로를 도시한 회로도이다. 그리고, 제1비트라인(BL1)은 제3방향으로 신장된 도전 물질(5331)에 대응할 수 있다. 제2비트라인(BL2) 및 공통 소스라인(CSL) 사이에 낸드 스트링들(NS12, NS22, NS32)이 제공될 수 있다. 제2비트라인(BL2)은 제3방향으로 신장된 도전 물질(5332)에 대응할 수 있다. 제3비트라인(BL3) 및 공통 소스라인(CSL) 사이에, 낸드 스트링들(NS13, NS23, NS33)이 제공될 수 있다. 제3비트라인(BL3)은 제3방향으로 신장된 도전 물질(5333)에 대응할 수 있다.
각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는 대응하는 비트라인(BL)과 연결될 수 있다. 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는 공통 소스라인(CSL)과 연결될 수 있다. 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공될 수 있다.
이하에서는 설명의 편의를 위해, 행(row) 및 열(column)) 단위로 낸드 스트링들(NS)을 정의할 수 있으며, 하나의 비트라인에 공통으로 연결된 낸드 스트링들(NS)은 하나의 열을 형성할 수 있음을, 일 예로 하여 설명하기로 한다. 예를 들면, 제1비트라인(BL1)에 연결된 낸드 스트링들(NS11 내지 NS31)은 제1열에 대응할 수 있고, 제2비트라인(BL2)에 연결된 낸드 스트링들(NS12 내지 NS32)은 제2열에 대응할 수 있으며, 제3비트라인(BL3)에 연결된 낸드 스트링들(NS13 내지 NS33)은 제3열에 대응할 수 있다. 하나의 스트링 선택라인(SSL)에 연결되는 낸드 스트링들(NS)은 하나의 행을 형성할 수 있다. 예를 들면, 제1스트링 선택라인(SSL1)에 연결된 낸드 스트링들(NS11 내지 NS13)은 제1행을 형성할 수 있고, 제2스트링 선택라인(SSL2)에 연결된 낸드 스트링들(NS21 내지 NS23)은 제2행을 형성할 수 있으며, 제3스트링 선택라인(SSL3)에 연결된 낸드 스트링들(NS31 내지 NS33)은 제3행을 형성할 수 있다.
또한, 각 낸드 스트링(NS)에서, 높이가 정의될 수 있다. 예컨대, 각 낸드 스트링(NS)에서, 접지 선택 트랜지스터(GST)에 인접한 메모리 셀(MC1)의 높이는 1이다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접할수록 메모리 셀의 높이는 증가할 수 있다. 각 낸드 스트링(NS)에서, 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀(MC7)의 높이는 7이다.
그리고, 동일한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 스트링 선택라인(SSL)을 공유할 수 있다. 상이한 행의 낸드 스트링들(NS)의 스트링 선택 트랜지스터들(SST)은 상이한 스트링 선택라인들(SSL1, SSL2, SSL3)에 각각 연결될 수 있다.
아울러, 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 메모리 셀들은 워드라인(WL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 메모리 셀들(MC)에 연결된 워드라인들(WL)은 공통으로 연결될 수 있다. 동일한 행의 낸드 스트링들(NS)의 동일한 높이의 더미 메모리 셀들(DMC)은 더미 워드라인(DWL)을 공유할 수 있다. 즉, 동일한 높이에서, 상이한 행의 낸드 스트링들(NS)의 더미 메모리 셀들(DMC)에 연결된 더미 워드라인들(DWL)은 공통으로 연결될 수 있다.
예컨대, 워드라인들(WL) 또는 더미 워드라인들(DWL)은 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 제공되는 층에서 공통으로 연결될 수 있다. 예컨대, 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)은 콘택을 통해 상부 층에 연결될 수 있다. 상부 층에서 제1방향으로 신장되는 도전 물질들(5211 내지 5291, 5212 내지 5292, 및 5213 내지 5293)이 공통으로 연결될 수 있다. 즉, 동일한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 그리고, 상이한 행의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(GST)은 접지 선택라인(GSL)을 공유할 수 있다. 다시 말해, 낸드 스트링들(NS11 내지 NS13, NS21 내지 NS23, 및 NS31 내지 NS33)은 접지 선택라인(GSL)에 공통으로 연결될 수 있다.
공통 소스라인(CSL)은 낸드 스트링들(NS)에 공통으로 연결될 수 있다. 예를 들면, 기판(5111) 상의 활성 영역에서, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 연결될 수 있다. 예를 들면, 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)은 콘택을 통해 상부 층에 연결될 수 있고, 또한 상부 층에서 제1도핑 영역 내지 제4도핑 영역들(5311,5312,5313,5314)이 공통으로 연결될 수 있다.
즉, 도 8에 도시된 바와 같이, 동일 깊이의 워드라인들(WL)은 공통으로 연결될 수 있다. 따라서, 특정 워드라인(WL)이 선택될 때, 특정 워드라인(WL)에 연결된 모든 낸드 스트링들(NS)이 선택될 수 있다. 상이한 행의 낸드 스트링들(NS)은 상이한 스트링 선택라인(SSL)에 연결될 수 있다. 따라서, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 동일 워드라인(WL)에 연결된 낸드 스트링들(NS) 중 비선택 행의 낸드 스트링들(NS)이 비트라인들(BL1 내지 BL3)로부터 분리될 수 있다. 즉, 스트링 선택라인들(SSL1 내지 SSL3)을 선택함으로써, 낸드 스트링들(NS)의 행이 선택될 수 있다. 그리고, 비트라인들(BL1 내지 BL3)을 선택함으로써, 선택 행의 낸드 스트링들(NS)이 열 단위로 선택될 수 있다.
각 낸드 스트링(NS)에서, 더미 메모리 셀(DMC)이 제공될 수 있다. 더미 메모리 셀(DMC) 및 접지 선택라인(GST) 사이에 제1메모리 셀 내지 제3메모리 셀들(MC1 내지 MC3)이 제공될 수 있다.
더미 메모리 셀(DMC) 및 스트링 선택라인(SST) 사이에 제4메모리 셀 내지 제6메모리 셀들(MC4 내지 MC6)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)의 메모리 셀들(MC)은, 더미 메모리 셀(DMC)에 의해 메모리 셀 그룹들로 분할될 수 있으며, 분할된 메모리 셀 그룹들 중 접지 선택 트랜지스터(GST)에 인접한 메모리 셀들(예를 들면, MC1 to MC3)을 하부 메모리 셀 그룹이라 할 수 있고, 분할된 메모리 셀 그룹들 중 스트링 선택 트랜지스터(SST)에 인접한 메모리 셀들(예를 들면, MC4 내지 MC6)을 상부 메모리 셀 그룹이라 할 수 있다. 그러면 이하에서는, 도 9 내지 도 11을 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치가 제1구조와 다른 구조의 3차원 비휘발성 메모리 장치로 구현될 경우에 대해 보다 구체적으로 설명하기로 한다.
도 9 및 도 10을 참조하면, 메모리 장치(150)의 복수의 메모리 블록들에서 제2구조로 구현된 임의의 메모리 블록(BLKj)은, 제1방향 내지 제3방향들을 따라 신장된 구조물들을 포함할 수 있다. 여기서, 도 9는, 본 발명의 실시 예에 따른 메모리 장치가 앞선 도 5 내지 도 8에서 설명한 제1구조와 다른 제2구조의 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이며, 도 4의 복수의 메모리 블록에서 제2구조로 구현된 임의의 메모리 블록(BLKj)을 도시한 사시도이고, 도 10은, 도 9의 메모리 블록(BLKj)을 임의의 제2선(Ⅶ-Ⅶ')에 따른 단면도이다.
우선, 기판(6311)이 제공될 수 있다. 예컨대, 기판(6311)은 제1타입 불순물로 도핑된 실리콘 물질을 포함할 수 있다. 예를 들면, 기판(6311)은 p-타입 불순물로 도핑된 실리콘 물질을 포함하거나, p-타입 웰(예를 들면, 포켓 p-웰)일 수 있고, p-타입 웰을 둘러싸는 n-타입 웰을 더 포함할 수 있다. 이하에서는 설명의 편의를 위해, 기판(6311)은 p-타입 실리콘인 것으로 가정하지만, 기판(6311)은 p-타입 실리콘으로 한정되지 않는다.
그리고, 기판(6311) 상에, x-축 방향 및 y-축 방향으로 신장되는 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)이 제공된다. 여기서, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다.
또한, 기판(6311) 상에 x-축 방향 및 y-축으로 신장되는 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)이 제공된다. 여기서, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 z-축 방향을 따라 특정 거리만큼 이격되어 제공된다. 그리고, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 y-축 방향을 따라 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)과 이격되어 제공된다.
아울러, 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)을 관통하는 복수의 하부 필라들이 제공된다. 각 하부 필라(DP)는 z-축 방향을 따라 신장된다. 또한, 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)을 관통하는 복수의 상부 필라들이 제공된다. 각 상부 필라(UP)는 z-축 방향을 따라 신장된다.
하부 필라(DP) 및 상부 필라(UP) 각각은 내부 물질(6361), 중간층(6362) 및 표면층(6363)을 포함한다. 여기서, 도 5 및 도 6에서 설명한 바와 같이, 중간층(6362)은 셀 트랜지스터의 채널로서 동작할 것이다. 표면층(6363)은 블로킹 절연막, 전하 저장막 및 터널링 절연막을 포함할 것이다.
하부 필라(DP) 및 상부 필라(UP)는 파이프 게이트(PG)를 통해 연결된다. 파이프 게이트(PG)는 기판(6311) 내에 배치될 수 있으며, 일 예로, 파이프 게이트(PG)는 하부 필라(DP) 및 상부 필라(UP)와 동일한 물질들을 포함할 수 있다.
하부 필라(DP)의 상부에, x-축 방향 및 y-축 방향으로 신장되는 제 2 타입의 도핑 물질(6312)이 제공된다. 예컨대, 제2타입의 도핑 물질(6312)은 n-타입의 실리콘 물질을 포함할 수 있다. 제2타입의 도핑 물질(6312)은 공통 소스라인(CSL)으로서 동작한다.
상부 필라(UP)의 상부에 드레인(6340)이 제공된다. 예컨대, 드레인(6340)은 n-타입의 실리콘 물질을 포함할 수 있다. 그리고, 드레인들의 상부에 y-축 방향으로 신장되는 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)이 제공된다.
제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 x-축 방향을 따라 이격되어 제공된다. 예컨대, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 금속으로서 형성될 수 있으며, 일 예로, 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)과 드레인들은 콘택 플러그들을 통해 연결될 수 있다. 제1상부 도전 물질 및 제2상부 도전 물질들(6351,6352)은 각각 제1비트라인 및 제2비트라인들(BL1, BL2)로 동작한다.
제1도전 물질(6321)은 소스 선택라인(SSL)으로 동작하고, 제2도전 물질(6322)은 제1더미 워드라인(DWL1)으로 동작하며, 제3도전 물질 및 제4도전 물질들(6323,6324)은 각각 제1메인 워드라인 및 제2메인 워드라인들(MWL1, MWL2)로 동작한다. 그리고, 제5도전 물질 및 제6도전 물질들(6325,6326)은 각각 제3메인 워드라인 및 제4메인 워드라인들(MWL3, MWL4)로 동작하고, 제7도전 물질(6327)은 제2더미 워드라인(DWL2)으로 동작하며, 제8도전 물질(6328)은 드레인 선택라인(DSL)로서 동작한다.
하부 필라(DP), 그리고 하부 필라(DP)에 인접한 제1도전 물질 내지 제4도전 물질들(6321,6322,6323,6324)은 하부 스트링을 구성한다. 상부 필라(UP), 그리고 상부 필라(UP)에 인접한 제5도전 물질 내지 제8도전 물질들(6325,6326,6327,6328)은 상부 스트링을 구성한다. 하부 스트링 및 상부 스트링은 파이프 게이트(PG)를 통해 연결된다. 하부 스트링의 일단은 공통 소스라인(CSL)으로 동작하는 제2타입의 도핑 물질(6312)에 연결된다. 상부 스트링의 일단은 드레인(6320)을 통해 해당 비트라인에 연결된다. 하나의 하부 스트링 및 하나의 상부 스트링은 제2타입의 도핑 물질(6312)과 해당 비트라인 사이에 연결된 하나의 셀 스트링을 구성할 것이다.
즉, 하부 스트링은 소스 선택 트랜지스터(SST), 제1더미 메모리 셀(DMC1), 그리고 제1메인 메모리 셀 및 제2메인 메모리 셀들(MMC1, MMC2)을 포함할 것이다. 그리고, 상부 스트링은 제3메인 메모리 셀 및 제4메인 메모리 셀들(MMC3, MMC4), 제2더미 메모리 셀(DMC2), 그리고 드레인 선택 트랜지스터(DST)를 포함할 것이다.
한편, 도 9 및 도 10에서 상부 스트림 및 하부 스트링은, 낸드 스트링(NS)을 형성할 수 있으며, 낸드 스트링(NS)은 복수의 트랜지스터 구조들(TS)을 포함할 수 있다. 여기서, 도 9 및 도 10에서의 낸드 스트림에 포함된 트랜지스터 구조는, 앞서 도 7에서 구체적으로 설명하였으므로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 도 11을 참조하면, 메모리 장치(150)의 복수의 블록들에서 제2구조로 구현된 임의의 블록(BLKj)에는, 도 9 및 도 10에서 설명한 바와 같이, 하나의 상부 스트링과 하나의 하부 스트링이 파이프 게이트(PG)를 통해 연결되어 구현된 하나의 셀 스트링들이 각각 복수의 쌍들을 이루어 제공될 수 있다. 여기서, 도 11은, 도 9 및 도 10에서 설명한 제2구조로 구현된 메모리 블록(BLKj)의 등가 회로를 도시한 회로도이며, 설명의 편의를 위해 제2구조로 구현된 임의의 블록(BLKj)에서 한 쌍을 구성하는 제1스트링과 제2스트링만을 도시하였다.
즉, 제2구조로 구현된 임의의 블록(BLKj)에서, 제1채널(CH1)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는, 제1스트링(ST1)을 구현하고, 제2채널(CH2)을 따라 적층된 메모리 셀들, 예컨대 적어도 하나의 소스 선택 게이트 및 적어도 하나의 드레인 선택 게이트는 제2스트링(ST2)을 구현한다.
또한, 제1스트링(ST1)과 제2스트링(ST2)은, 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되며, 또한 제1스트링(ST1)은, 제1비트라인(BL1)에 연결되고, 제2스트링(ST2)은 제2비트라인(BL2)에 연결된다.
여기서, 설명의 편의를 위해, 도 11에서는, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 소스 선택라인(SSL)에 연결되는 경우를 일 예로 설명하였으나, 제1스트링(ST1)과 제2스트링(ST2)이 동일한 소스 선택라인(SSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1드레인 선택라인(DSL1)에 연결되고 제2스트링(ST2)이 제2드레인 선택라인(DSL2)에 연결되거나, 또는 제1스트링(ST1)과 제2스트링(ST2)이 동일한 드레인 선택라인(DSL) 및 동일한 비트라인(BL)에 연결되어, 제1스트링(ST1)이 제1소스 선택라인(SSL1)에 연결되고 제2스트링(ST2)은 제2소스 선택라인(SDSL2)에 연결될 수도 있다.
도 12는 도 1에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템을 참고하여 다수의 메모리 장치가 포함된 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 12를 참조하면, 도 1에 도시된 데이터 처리 시스템(100)의 구성을 참조하여 다수의 메모리 장치(1501, 1502)가 포함된 데이터 처리 시스템(100)의 구성이 도시된 것을 알 수 있다. 참고로, 도면에서는 다수의 메모리 장치(1501, 1502)로서 두 개의 비휘발성 메모리 장치가 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 비휘발성 메모리 장치가 다수의 메모리 장치(1501, 1502)로서 포함될 수 있다. 예컨대, 128GB의 용량을 갖는 비휘발성 메모리 장치 8개가 다수의 메모리 장치로서 포함될 수 있으며, 이와 같은 경우, 데이터 처리 시스템(100)은 총 1TB의 용량을 갖는 상태가 될 것 이다. 또한, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, ECC 유닛(138)과, 파워 관리 유닛(140)이 도 12에는 컨트롤러(130)에 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 컨트롤러(130)에 포함되어 있을 것이다.
구체적으로 도 12에 도시된 데이터 처리 시스템(100)은, 호스트(102)와 메모리 시스템(110)을 포함한다. 또한, 메모리 시스템(110)은, 컨트롤러(130)와 다수의 메모리 장치(1501, 1502)를 포함한다. 또한, 컨트롤러(130)는, 호스트 인터페이스(132)와, 메모리(144)와, 프로세서(134)와, 제1 및 제2 메모리 인터페이스(1421, 1422)를 포함한다.
제1 메모리 장치(1501)는, 제1 메모리 인터페이스(1421)를 통해 제1 채널(CHANNEL1)에 연결된다.
제2 메모리 장치(1502)는, 제2 메모리 인터페이스(1422)를 통해 제2 채널(CHANNEL2)에 연결된다.
호스트(102)는 호스트 인터페이스(132)을 통해 제1 채널(CHANNEL1) 및 제2 채널(CHANNEL2)에 동시에 연결된다.
컨트롤러(130) 내부에서 프로세서(134)와 메모리(144)는 제1 채널(CHANNEL1) 및 제2 채널(CHANNEL2)에 동시에 연결된다. 따라서, 다수의 메모리 장치(1501, 1502)는 하나의 프로세서(134) 및 메모리(144)를 공유하는 형태로 동작하게 된다.
정리하면, 도 12에 도시된 데이터 처리 시스템(100)은, 도 1에 도시된 데이터 처리 시스템(100)에 비해 채널의 개수를 하나 더 늘리고, 그에 대응하는 메모리 장치(150)를 하나 더 늘린 구성인 것을 알 수 있다. 참고로, 도 12에서는 다수의 메모리 장치가 2개의 메모리 장치(1501, 1502)를 포함하는 구성으로 도시되었기 때문에 2개의 채널(CHANNEL1, CHANNEL2)만 포함되는 형태로 도시되었다. 하지만, 이는 어디까지나 설명의 편의를 위해 간략화한 것일 뿐이며, 실제로는 8개의 메모리 장치가 포함되는 구성일 경우 8개의 채널이 포함되는 형태가 될 것이다. 물론, 하기에 개시되는 본 발명의 실시예에서는 설명의 편의를 위해 2개의 메모리 장치(1501, 1502)가 데이터 처리 시스템(100)에 포함되는 것을 예시하여 설명하도록 하겠다.
도 13은 도 12에 도시된 다수의 메모리 장치를 포함하는 데이터 처리 시스템의 어드레스 매핑 방식을 설명하기 위해 도시한 도면이다.
도 13을 참조하면, 도 12에 도시된 제1 메모리 장치(1501) 및 제2 메모리 장치(1502)를 포함하는 데이터 처리 시스템(100)에서 논리주소(LPN)와 물리주소(PPN)를 서로 매핑하는 방식이 개시되어 있는 것을 알 수 있다.
먼저, 제1 메모리 장치(1501)는, 내부에 다수의 제1 블록(BLOCK10, BLOCK11, ...)이 포함된다. 이때, 다수의 제1 블록(BLOCK10, BLOCK11, ...)에는 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)가 포함된다. 또한, 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...) 각각을 가리키기 위한 물리주소(PPN)의 값(1000, 1001, 1002, 1003, 1004, 1005, 1006, 1007, ...)은 미리 결정되어 고정된 값이다. 즉, 제1 메모리 장치(1501)와의 사이에서 실제로 데이터를 입/출력하기 위해서는 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)를 가리키기 위한 물리주소(PPN) 값을 알고 있어야 한다.
또한, 제2 메모리 장치(1502)는, 내부에 다수의 제2 블록(BLOCK20, BLOCK21, ...)이 포함된다. 이때, 다수의 제2 블록(BLOCK20, BLOCK21, ...)에는 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)가 포함된다. 또한, 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...) 각각을 가리키기 위한 물리주소(PPN)의 값(10, 11, 12, 13, 14, 15, 16, 17, ...)은 미리 결정되어 고정된 값이다. 즉, 제2 메모리 장치(1502)와의 사이에서 실제로 데이터를 입/출력하기 위해서는 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)를 가리키기 위한 물리주소(PPN) 값을 알고 있어야 한다.
그리고, 제1 메모리 장치(1501) 및 제2 메모리 장치(1502) 각각에서 물리주소(PPN)를 사용하는 것과는 별개로 호스트(102)에서는 논리주소(LPN)를 사용한다. 따라서, 호스트(102)에서 사용하는 논리주소(LPN)와 제1 및 제2 메모리 장치(1501, 1502) 각각에서 사용하는 물리주소(PPN)를 매핑(mapping)해주는 동작이 필요하다. 이와 같은 주소 매핑 동작은, 제1 및 제2 메모리 장치(1501, 1502)가 데이터 리드/라이트 동작은 페이지 단위로 수행되지만 데이터의 소거 동작은 블록 단위로 수행되는 비휘발성 메모리 장치인 반면, 호스트(102)에서는 데이터에 대한 리드/라이트/소거 동작을 모두 페이지 단위로 수행하기 때문에 필요하다.
때문에, 도 13에 도시된 것과 같은 어드레스 매핑 테이블을 사용하여 호스트(102)에서 입력되는 논리주소(LPN)를 물리주소(PPN)로 변경한 후, 제1 및 제2 메모리 장치(1501, 1502)로부터 데이터를 입/출력하는 동작이 수행될 수 있다.
이때, 어드레스 매핑 테이블은, 논리주소(LPN) 값을 기준으로 물리주소(PPN) 값을 할당하는 방식이 사용되었다. 즉, 호스트(102)에서 설정할 수 있는 모든 논리주소(LPN) 값이 어드레스 매핑 테이블의 기준으로 저장된 상태에서 호스트(102)로부터 특정 논리주소(LPN) 값에 접근(라이트, 소거)할 때, 특정 논리주소(LPN) 값에 대응하는 물리주소(PPN) 값이 업데이트되는 방식으로 사용되었다.
예컨대, 도면에서와 같이 호스트(102)에서 '22'이라는 값을 갖는 논리주소(LPN)에 저장된 데이터를 리드하기 위해 접근하게 되면, 어드레스 매핑 테이블에서'22'이라는 값을 갖는 논리주소(LPN)에 연결된 '1004'라는 값을 갖는 물리주소(PPN)를 검색할 수 있다. 이렇게 검색된 '1004'라는 값을 갖는 물리주소(PPN)에 따라 제1 메모리 장치(1501)의 제1 블록(BLOCK11)의 'P15'페이지로 접근하여 내부에 저장된 데이터를 호스트(102)로 출력하는 리드 동작을 수행하게 된다.
마찬가지로, 도면에서와 같이 호스트(102)에서 '102'이라는 값을 갖는 논리주소(LPN)에 호스트(102)로부터 입력되는 데이터를 라이트하기 위해 접근하게 되면, 어드레스 매핑 테이블에서 '102'이라는 값을 갖는 논리주소(LPN)에 연결된 '13'이라는 값을 갖는 물리주소(PPN)를 검색할 수 있다. 이렇게 검색된 '13'이라는 값을 갖는 물리주소(PPN)에 따라 제2 메모리 장치(1502)의 제0 블록(BLOCK20)의 'P24'페이지로 접근하여 호스트(102)로부터 입력되는 데이터를 내부에 저장하는 라이트 동작을 수행하게 된다. 참고로, 세부적인 동작이 생략되었지만 라이트 동작을 수행하기 전에 '102'이라는 값을 갖는 논리주소(LPN) '13'이라는 값을 갖는 물리주소(PPN)를 연결하는 동작이 먼저 수행된다. 또한, '13'이라는 값을 갖는 물리주소(PPN)가 가리키는 제2 메모리 장치(1502)의 제0 블록(BLOCK20)의 'P24'페이지는 프리 페이지로서 아무런 데이터가 저장되어 있지 않은 상태일 것이다.
한편, 어드레스 매핑 테이블은 호스트(102)에서 접근 가능한 모든 논리주소(LPN) 값 및 그에 대응하는 모든 물리주소(PPN)에 대한 정보를 서로 연결하여 테이블로 저장하기 때문에 그 사이즈가 매우 크다. 따라서, 일반적으로 어드레스 매핑 테이블의 전체 정보는 제1 및 제2 메모리 장치(1501, 1502) 내부에 저장되어 있고, 실제 사용되는 부분만 일부 메모리(144)로 로드하여 사용한다.
예컨대, 제1 및 제2 메모리 장치(1501, 1502)에 포함된 모든 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ... / P21, P22, P23, P24, P25, P26, P27, P28, ...) 각각이 4KB(2^15)의 용량을 가지고 있고, 논리주소(LPN) 및 물리주소(PPN)가 32bit(2^5)의 크기를 갖는다고 가정하며, 제1 및 제2 메모리 장치(1501, 1502) 각각이 128GB(2^40)의 용량으로 설정되어 총 256GB(2^41)의 용량을 갖는 경우일 때, 제1 및 제2 메모리 장치(1501, 1502) 각각에 대응하는 어드레스 매핑 테이블의 크기가 128MB(2^30)가 되므로 어드레스 매핑 테이블의 크기는 총 256MB(2^31)가 된다. 이렇게, 어드레스 매핑 테이블의 크기가 매우 크기 때문에 어드레스 매핑 테이블 모든 정보는 제1 및 제2 메모리 장치(1501, 1502) 내부에 저장되어 있고, 프로세서(134)는 어드레스 매핑 테이블의 일부만을 메모리(144)로 로드하여 사용한다.
한편, 도 12에서 설명한 바와 같이 제1 및 제2 메모리 장치(1502)는 하나의 프로세서(134) 및 메모리(144)를 공유하여 사용하는 형태이고, 호스트(102) 입장에서는 제1 및 제2 메모리 장치(1501, 1502)를 구분할 수 있는 방법이 없다. 예컨대, 메모리 시스템(110) 내부에서는 128GB의 용량을 갖는 2개의 메모리 장치(1501, 1502)가 명확하게 구분되지만, 호스트(102) 입장에서는 256GB의 용량을 갖는 메모리 시스템(110)이 연결되어 있는 것으로 보일 뿐이다.
따라서, 호스트(102)에서 메모리 시스템(110)으로 전달되는 논리주소(LPN) 값은 제1 및 제2 메모리 장치(1501, 1502)를 구분하지 않는다. 반면, 메모리 시스템(110) 내부에서는 제1 및 제2 메모리 장치(1501, 1502)를 구분하여 물리주소(PPN)값을 호스트(102)에서 전달되는 논리주소(LPN) 값에 매핑시키게 된다.
이렇게, 호스트(102)에서는 메모리 시스템(110) 내부에 포함된 제1 및 제2 메모리 장치(1501, 1502)를 구분할 수 없으므로, 원활한 어드레스 매핑 동작을 위해서는 어드레스 매핑 테이블이 제1 메모리 장치(1501)와 제2 메모리 장치(1502)에 중복으로 저장되어 있어야 한다.
예컨대, 호스트(102)에서 제1 메모리 장치(1501)에 대응하는 물리주소(PPN)를 가리키는 논리주소(LPN)가 입력되는 것에 이어서 제2 메모리 장치(1502)에 대응하는 물리주소(PPN)를 가리키는 논리주소(LPN)가 입력될 수 있다. 이때, 제1 메모리 장치(1501) 내부에 저장된 어드레스 매핑 테이블이 제1 메모리 장치(1501)에 대응하는 물리주소(PPN)에 대한 논리주소(LPN) 정보만 저장하고 있는 상태이면, 제2 메모리 장치(1502)에 대응하는 물리주소(PPN)를 가리키는 논리주소(LPN)는 제1 메모리 장치(1501)에 저장된 어드레스 매핑 테이블에서 검색될 수 없지만, 검색되지 못하는 이유가 제1 메모리 장치(1501)에 저장된 어드레스 매핑 테이블을 추가로 더 로드해서 검색해야 하는 것인지 아니면 제2 메모리 장치(1502)에 저장된 어드레스 매핑 테이블에서 검색하도록 해야 하는지를 판단할 수 없다. 그로 인해 정상적인 동작이 수행될 수 없다. 따라서, 제1 및 제2 메모리 장치(1501, 1502) 모두에 대응하는 물리주소(PPN)에 대한 논리주소(LPN) 정보를 저장하는 어드레스 매핑 테이블이 제1 및 제2 메모리 장치(1501, 1502)에 중복으로 저장되어 있어야 한다. 예컨대, 제1 메모리 장치(1501)에 대응하는 물리주소(PPN) 및 그에 대한 논리주소(LPN)를 포함하는 어드레스 매핑 테이블의 크기가 128MB 및 제2 메모리 장치(1502)에 대응하는 물리주소(PPN) 및 그에 대한 논리주소(LPN)를 포함하는 어드레스 매핑 테이블의 크기가 128MB가 되어, 제1 및 제2 메모리 장치(1501, 1502) 모두에 대응하는 물리주소(PPN) 및 그에 대한 논리주소(LPN)를 포함하는 어드레스 매핑 테이블의 크기가 256MB일 때, 제1 메모리 장치(1501)에도 256MB의 어드레스 매핑 테이블이 저장되어야 하고, 제2 메모리 장치(1502)에도 256MB의 어드레스 매핑 테이블이 저장되어야 한다.
정리하면, 제1 및 제2 메모리 장치(1501, 1502)가 포함하는 메모리 시스템(110)에서는, 제1 및 제2 메모리 장치(1501, 1502) 각각에 어드레스 매핑 테이블이 중복으로 저장되어야 한다. 또한, 전술한 실시예에서는 메모리 시스템(110)에 제1 및 제2 메모리 장치(1501, 1502)가 포함되는 형태이기 때문에 어드레스 매핑 테이블이 제1 및 제2 메모리 장치(1501, 1502)에만 중복으로 저장되었다. 하지만, 메모리 시스템(110)에 8개의 메모리 장치가 포함되는 경우라면, 어드레스 매핑 테이블이 8개의 메모리 장치에 중복으로 저장되어야 한다. 예컨대, 8개의 메모리 장치 각각에 대응하는 어드레스 매핑 테이블의 크기가 128MB이면, 8개의 메모리 장치 모두에 대응하는 어드레스 매핑 테이블의 크기는 1GB이고, 8개의 메모리 장치 각각에는 1GB의 어드레스 매핑 테이블이 중복으로 저장되는 형태가 될 것이다.
도 14는 도 1에 도시된 본 발명의 실시예에 따른 데이터 처리 시스템을 참고하여 다수의 메모리 장치가 포함된 데이터 처리 시스템의 다른 예를 개략적으로 도시한 도면이다.
도 14를 참조하면, 도 1에 도시된 데이터 처리 시스템(100)의 구성을 참조하여 다수의 메모리 시스템이 포함된 데이터 처리 시스템(100)의 구성이 도시된 것을 알 수 있다. 참고로, 도면에서는 다수의 메모리 시스템으로서 두 개의 메모리 시스템(1101, 1102)이 포함되는 구성을 개시하였는데, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 더 많은 개수의 메모리 시스템이 다수의 메모리 시스템로서 포함될 수 있다. 예컨대, 한 개의 메모리 시스템(110) 내부에 128GB의 용량을 갖는 메모리 장치가 한 개 포함되는 형태에서 8개의 메모리 장치가 포함되기 위해 8개의 메모리 시스템이 다수의 메모리 시스템으로서 설정될 수 있으며, 이와 같은 경우, 데이터 처리 시스템(100)은 총 1TB의 용량을 갖는 상태가 될 것 이다. 또한, 다수의 메모리 시스템(1101, 1102) 각각에 포함된 컨트롤러(1301, 1302)에는, 도 1에서는 컨트롤러(130)에 포함된 것으로 도시되었던, ECC 유닛(138)과, 파워 관리 유닛(140)이 포함되지 않은 것으로 도시되어 있는데, 이는, 어디까지나 설명의 편의를 위해 도면에서 생략된 것일 뿐, 실제로는 각각의 컨트롤러(1301, 1302)에 포함되어 있을 것이다.
구체적으로 도 14에 도시된 데이터 처리 시스템(100)은, 호스트(102)와 제1 메모리 시스템(1101) 및 제2 메모리 시스템(1102)을 포함한다. 또한, 제1 메모리 시스템(1101)은, 제1 컨트롤러(1301)와 제1 메모리 장치(1501)를 포함한다. 또한, 제1 컨트롤러(1301)는, 제1 호스트 인터페이스(1321)와, 제1 메모리(1441)와, 제1 프로세서(1341)와, 제1 메모리 인터페이스(1421)를 포함한다. 또한, 제2 컨트롤러(1302)는, 제2 호스트 인터페이스(1322)와, 제2 메모리(1442)와, 제2 프로세서(1342)와, 제2 메모리 인터페이스(1422)를 포함한다.
제1 메모리 장치(1501)는, 제1 메모리 인터페이스(1421)을 통해 제1 채널(CHANNEL1)에 연결된다.
제2 메모리 장치(1502)는, 제2 메모리 인터페이스(1422)를 통해 제2 채널(CHANNEL2)에 연결된다.
호스트(102)는, 제1 호스트 인터페이스(1321)를 통해 제1 채널(CHANNEL1)에 연결되고, 제2 호스트 인터페이스(1322)를 통해 제2 채널(CHANNEL2)에 연결된다. 즉, 호스트(102)는, 제1 채널(CHANNEL1) 및 제2 채널(CHANNEL2)에 동시에 연결된다.
제1 프로세서(1341) 및 제1 메모리(1441)는 제1 채널(CHANNEL1)에 연결되어 제1 메모리 장치(1501)의 동작을 제어하는데 사용된다.
제2 컨트롤러(130)에 포함된 제2 프로세서(1342) 및 제2 메모리(1442)는 제2 채널(CHANNEL2)에 연결되어 제2 메모리 장치(1502)의 동작을 제어하는데 사용된다.
정리하면, 도 14에 도시된 데이터 처리 시스템(100)은, 도 1에 도시된 메모리 시스템(110)이 두 개 포함되는 구성인 것을 알 수 있다. 이때, 제1 메모리 시스템(1101) 및 제2 메모리 시스템(1102)은 호스트(102)에 병렬로 연결되어 커맨드(미도시)와 어드레스(미도시) 및 데이터(미도시)를 병렬로 입력받는다. 참고로, 도 14에서는 데이터 처리 시스템(100)에 두 개의 메모리 장치(1501, 1502)를 포함시키기 위해 두 개의 메모리 시스템(1101, 1102)이 포함되는 구성이다. 하지만, 이는 어디까지나 설명의 편의를 위해 간략화한 것일 뿐이며, 실제로는 8개의 메모리 장치를 포함시키기 위해 8개의 메모리 시스템이 데이터 처리 시스템(100)에 포함되는 구성도 얼마든지 가능하다. 물론, 하기에 개시되는 본 발명의 실시예에서는 설명의 편의를 위해 두 개의 메모리 시스템(1101, 1102)이 데이터 처리 시스템(100)에 포함되는 것을 예시하여 설명하도록 하겠다.
도 15a 내지 도 15e는 도 14에 도시된 다수의 메모리 장치를 포함하는 데이터 처리 시스템의 어드레스 매핑 방식을 설명하기 위해 도시한 도면이다.
도 15a 내지 도 15e를 참조하면, 도 14에 도시된 제1 메모리 장치(1501)가 포함된 제1 메모리 시스템(1101) 및 제2 메모리 장치(1502)가 포함된 제2 메모리 시스템(1102)을 포함하는 데이터 처리 시스템(100)에서 논리주소(LPN)와 물리주소(PPN)를 서로 매핑하는 방식이 개시되어 있는 것을 알 수 있다.
먼저, 제1 메모리 장치(1501)는, 내부에 다수의 제1 블록(BLOCK10, BLOCK11, ...)이 포함된다. 이때, 다수의 제1 블록(BLOCK10, BLOCK11, ...)에는 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)가 포함된다. 또한, 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...) 각각을 가리키기 위한 물리주소(PPN)의 값(1000, 1001, 1002, 1003, 1004, 1005, 1006, 1007, ...)은 미리 결정되어 고정된 값이다. 즉, 제1 메모리 장치(1501)와의 사이에서 실제로 데이터를 입/출력하기 위해서는 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)를 가리키기 위한 물리주소(PPN) 값을 알고 있어야 한다.
또한, 제2 메모리 장치(1502)는, 내부에 다수의 제2 블록(BLOCK20, BLOCK21, ...)이 포함된다. 이때, 다수의 제2 블록(BLOCK20, BLOCK21, ...)에는 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)가 포함된다. 또한, 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...) 각각을 가리키기 위한 물리주소(PPN)의 값(10, 11, 12, 13, 14, 15, 16, 17, ...)은 미리 결정되어 고정된 값이다. 즉, 제2 메모리 장치(1502)와의 사이에서 실제로 데이터를 입/출력하기 위해서는 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)를 가리키기 위한 물리주소(PPN) 값을 알고 있어야 한다.
그리고, 제1 메모리 장치(1501) 및 제2 메모리 장치(1502) 각각에서 물리주소(PPN)를 사용하는 것과는 별개로 호스트(102)에서는 논리주소(LPN)를 사용한다. 따라서, 호스트(102)에서 사용하는 논리주소(LPN)와 제1 및 제2 메모리 장치(1501, 1502) 각각에서 사용하는 물리주소(PPN)를 매핑해주는 동작이 필요하다. 이와 같은 주소 매핑 동작은, 제1 및 제2 메모리 장치(1501, 1502)가 데이터의 리드/라이트 동작은 페이지 단위로 수행되지만 데이터의 소거 동작은 블록 단위로 수행되는 비휘발성 메모리 장치인 반면, 호스트(102)에서는 데이터에 대한 리드/라이트/소거 동작을 모두 페이지 단위로 수행하기 때문에 필요하다.
때문에, 도 15a 내지 도 15e에 도시된 것과 같이 제1 및 제2 프로세서(1341, 1342)를 통한 설정된 연산의 수행과, 물리주소(PPN)를 기준으로 논리주소(LPN)의 값을 업데이트하는 어드레스 매핑 테이블을 사용하여 제1 및 제2 메모리 장치(1501, 1502)로부터 데이터를 입/출력하는 동작이 수행될 수 있다.
구체적으로, 제1 메모리 시스템(1101)은, 제1 메모리 장치(1501)에 포함된 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)를 물리적으로 가리키기 위한 다수의 제1 물리주소(PPN1) 값을 제1 테이블(TB1)로서 저장하고 있으며, 호스트(102)로부터 인가되는 논리주소(LPN)에 대해 설정된 연산을 수행하여 생성된 물리주소(PPN) 값이 제1 테이블(TB1)에 존재하는지에 따라 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작의 수행여부가 결정된다.
이때, 제1 메모리 장치(1501)는, 제1 테이블(TB1)을 저장하며, 제1 프로세서(1341)는 제1 테이블(TB1) 중 일부를 제1 메모리(1441)로 로드하여 사용한다.
그리고, 제1 컨트롤러(1301)는, 호스트(102)로부터 인가된 논리주소(LPN)에 대해 설정된 연산을 수행하여 물리주소(PPN)를 생성한다. 이때, 생성된 물리주소(PPN) 값이 제1 메모리 장치(1501)에 저장된 제1 테이블(TB1)에 존재하는지 여부를 확인하고, 확인결과 존재할 경우 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작을 수행한다. 확인결과 존재하지 않을 경우 호스트(102)로부터 인가된 커맨드(미도시)를 무시하고 아무런 동작도 수행하지 않는다.
구체적으로, 제2 메모리 시스템(1102)은, 제2 메모리 장치(1502)에 포함된 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)를 물리적으로 가리키기 위한 다수의 제2 물리주소(PPN2) 값을 제2 테이블(TB2)로서 저장하고 있으며, 호스트(102)로부터 인가되는 논리주소(LPN)에 대해 설정된 연산을 수행하여 생성된 물리주소(PPN) 값이 제2 테이블(TB2)에 존재하는지에 따라 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작의 수행여부가 결정된다.
이때, 제2 메모리 장치(1502)는, 제2 테이블(TB2)을 저장하며, 제2 프로세서(1342)는 제2 테이블(TB2) 중 일부를 제2 메모리(1442)로 로드하여 사용한다.
그리고, 제2 컨트롤러(1302)는, 호스트(102)로부터 인가된 논리주소(LPN)에 대해 설정된 연산을 수행하여 물리주소(PPN)를 생성한다. 이때, 생성된 물리주소(PPN) 값이 제2 메모리 장치(1502)에 저장된 제2 테이블(TB2)에 존재하는지 여부를 확인하고, 확인결과 존재할 경우 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작을 수행한다. 확인결과 존재하지 않을 경우 호스트(102)로부터 인가된 커맨드(미도시)를 무시하고 아무런 동작도 수행하지 않는다.
전술한 바와 같이 제1 메모리 시스템(1101)은, 호스트(102)로부터 인가되는 논리주소(LPN)에 대해 '설정된 연산'을 수행하여 물리주소(PPN) 값을 생성한다. 마찬가지로, 제2 메모리 시스템(1102)은, 호스트(102)로부터 인가되는 논리주소(LPN)에 대해 '설정된 연산'을 수행하여 물리주소(PPN) 값을 생성한다.
이때, 제1 메모리 시스템(1101)에서 수행되는 '설정된 연산'과 제2 메모리 시스템(1102)에서 수행되는 '설정된 연산'은, 서로 동일한 연산이다. 또한, 제1 메모리 시스템(1101)에서 '설정된 연산'이 수행되는 시점과 제2 메모리 시스템(1102)에서 '설정된 연산'이 수행되는 시점은 서로 동일하다. 이는, 도 14에 도시된 것과 같이 제1 메모리 시스템(1101)과 제2 메모리 시스템(1102)이 호스트(102)에 병렬로 연결되어 동시에 논리주소(LPN)를 입력받기 때문이다.
여기서, '설정된 연산'은, 호스트(102)로부터 인가되는 논리주소(LPN) 값 각각에 응답하여 다수의 제1 물리주소(PPN1)와 다수의 제2 물리주소(PPN2) 중 어느 하나의 물리주소(PPN) 값을 선택하여 생성할 수 있는 해시(hash) 연산이 될 수 있다. 이때, 호스트(102)부터 인가되는 논리주소(LPN) 값의 개수는 다수의 제1 물리주소(PPN1)의 개수와 다수의 제2 물리주소(PPN2)의 개수를 합한 개수만큼이 될 것이다.
그리고, '설정된 연산'은, 호스트(102)로부터 인가되는 논리주소(LPN) 값 각각에 응답하여 다수의 제1 물리주소(PPN1)와 다수의 제2 물리주소(PPN2) 중 어느 하나의 물리주소(PPN) 값을 선택하여 생성할 수 있는 바이너리 검색(binary search) 연산이 될 수 있다. 이때, 호스트(102)부터 인가되는 논리주소(LPN) 값의 개수는 다수의 제1 물리주소(PPN1)의 개수와 다수의 제2 물리주소(PPN2)의 개수를 합한 개수만큼이 될 것이다.
전술한 것처럼 '설정된 연산'은, 입력되는 논리주소(LPN)에 대응하여 '수학적인 연산'을 통해 물리주소(PPN)를 계산하여 생성하는 방식이다. 따라서, 입력되는 논리주소(LPN)에 대응하여 '수학적인 연산'을 통해 물리주소(PPN)를 계산하여 생성하는 방식이라면, 그 종류에 상관없이 얼마든지 적용가능하다. 참고로, 해시(hash) 연산 및 바이너리 검색(binary search) 연산은 그 동작방법이 이미 널리 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
한편, 도 15a 및 도 15b를 참조하면, 제1 테이블(TB1) 및 제2 테이블(TB2) 구성의 제1 실시예를 알 수 있다.
먼저, 제1 테이블(TB1)에는, 제1 메모리 장치(1501)에 포함된 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...) 각각을 가리키기 위한 다수의 제1 물리주소(PPN1)가 저장된다. 또한, 제1 테이블(TB1)에는, 설정된 연산을 통해 다수의 제1 물리주소(PPN1) 각각의 값을 생성할 수 있는 논리주소(LPN) 값이 다수의 제1 물리주소(PPN1) 각각에 연결되어 함께 저장된다.
마찬가지로, 제2 테이블(TB2)에는, 제2 메모리 장치(1502)에 포함된 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...) 각각을 가리키기 위한 다수의 제2 물리주소(PPN2)가 저장된다. 또한, 제2 테이블(TB2)에는, 설정된 연산을 통해 다수의 제2 물리주소(PPN2) 각각의 값을 생성할 수 있는 논리주소(LPN) 값이 다수의 제2 물리주소(PPN2) 각각에 연결되어 함께 저장된다.
도 15a를 참조하면, 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작이 리드 동작일 수 있다.
호스트(102)로부터 입력되는 '22'라는 값을 갖는 논리주소(LPN)가 제1 및 제2 메모리 시스템(1101, 1102)에 병렬로 인가되면, 제1 프로세서(1341)와 제2 프로세서(1342)는 동시에 설정된 연산을 수행하여 '1004'라는 값을 갖는 물리주소(PPN)를 생성한다. 이렇게 생성된 '1004'라는 값을 갖는 물리주소(PPN)를 제1 테이블(TB1) 및 제2 테이블(TB2)에서 각각 검색하여 일치하는 값이 존재하는지를 확인한다.
확인결과, 제1 테이블(TB1)에 포함된 다수의 제1 물리주소(PPN1)에는 '1004'라는 값이 존재하기 때문에, 다수의 제1 물리주소(PPN1) 중 '1004'라는 값에 연결된 논리주소(LPN) 값이 호스트(102)로부터 인가되었던 논리주소(LPN)와 동일한 값을 갖는지 여부를 다시 확인한다. 이때, 제2 테이블(TB2)에 포함된 다수의 제2 물리주소(PPN2)에는 '1004'라는 값이 존재하지 않기 때문에, 제2 메모리 시스템(1102)은 더 이상 아무런 동작도 수행하지 않는다.
확인결과, 다수의 제1 물리주소(PPN1) 중 '1004'라는 값에 연결된 논리주소(LPN) 값이 '22'이기 때문에 호스트(102)로부터 인가되었던 논리주소(LPN) 값과 동일한 상태라는 것을 알 수 있다. 따라서, '1004'라는 값을 갖는 제1 물리주소(PPN1)에 따라 제1 메모리 장치(1501)의 제1 블록(BLOCK11)의 'P15'페이지로 접근하여 내부에 저장된 데이터를 호스트(102)로 출력하는 리드 동작을 수행하게 된다.
도면에 도시되지 않았지만 확인결과, 다수의 제1 물리주소(PPN1) 중 '1004'라는 값에 연결된 논리주소(LPN) 값이 '22'가 아닌 경우는, 설정된 연산에 오류가 발생하는 등의 이유로 정상적인 리드 동작이 아니라고 볼 수 있으므로, 데이터를 리드 하는 대신 리드 에러를 발생시켜 호스트(102)로 전송한다.
한편, 도 15a에서는 제1 테이블(TB1)에 저장된 제1 물리주소(PPN1) 중 일부(1004, 1005, 1006)는 논리주소(LPN) 값(22, 21, 20)이 연결되어 있고, 나머지(1001, 1002, 1003)는 논리주소(LPN) 값이 연결되어 있지 않은 것(EMPTY)을 알 수 있다. 또한, 도 15a에서는 제2 테이블(TB2)에 저장된 제2 물리주소(PPN2) 중 일부(12, 13, 14, 15)는 논리주소(LPN) 값(103, 102, 101, 100)이 연결되어 있고, 나머지(10, 11)는 논리주소(LPN) 값이 연결되어 있지 않은 것(EMPTY)을 알 수 있다.
이렇게, 제1 테이블(TB1) 및 제2 테이블(TB2) 각각에서 논리주소(LPN) 값이 비어있는(EMPTY) 경우는, 호스트(102)로부터 해당 물리주소(PPN)를 가리키기 위한 논리주소(LPN)를 사용하여 데이터를 라이트한 적이 없음을 의미한다. 즉, 제1 테이블(TB1) 및 제2 테이블(TB2) 각각에서 논리주소(LPN) 값이 비어있는(EMPTY) 경우에 대응하는 물리주소(PPN1, PPN2)가 가리키는 페이지는 프리 영역이라고 볼 수 있다.
예컨대, 제1 메모리 시스템(1101) 및 제2 메모리 시스템(1102)에 아무런 데이터도 라이트되지 않은 상태에서는, 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...) 및 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)가 모두 프리 영역이므로, 제1 테이블(TB1) 및 제2 테이블(TB2)에 제1 물리주소(PPN1) 및 제2 물리주소(PPN2)만 저장되어 있고, 논리주소(LPN)는 저장되어 있지 않을 것이다.
도 15b를 참조하면, 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작이 라이트 동작일 수 있다. 특히, 도 15a와 같은 형태로 제1 테이블(TB1) 및 제2 테이블(TB2)이 구성되어 있을 때, 라이트 동작이 발생하여 도 15b와 같은 형태로 변경될 수 있다.
호스트(102)로부터 입력되는 '200'라는 값을 갖는 논리주소(LPN)가 제1 및 제2 메모리 시스템(1101, 1102)에 병렬로 인가되면, 제1 프로세서(1341)와 제2 프로세서(1342)는 동시에 설정된 연산을 수행하여 '10'라는 값을 갖는 물리주소(PPN)를 생성한다. 이렇게 생성된 '10'라는 값을 갖는 물리주소(PPN)를 제1 테이블(TB1) 및 제2 테이블(TB2)에서 각각 검색하여 일치하는 값이 존재하는지를 확인한다.
검색결과, 제2 테이블(TB2)에 포함된 다수의 제2 물리주소(PPN2)에는 '10'라는 값이 존재하기 때문에, 다수의 제2 물리주소(PPN2) 중 '10'이라는 값에 연결된 논리주소(LPN) 값이 비어있는지(EMPTY)를 확인한다. 이때, 제1 테이블(TB1)에 포함된 다수의 제1 물리주소(PPN1)에는 '10'라는 값이 존재하지 않기 때문에, 제1 메모리 시스템(1101)은 더 이상 아무런 동작도 수행하지 않는다.
확인결과, 도 15a의 상태에서는 다수의 제2 물리주소(PPN2) 중 '10'이라는 값에 연결된 논리주소(LPN) 값이 비어있었으므로(EMPTY) 도 15b와 같이 호스트(102)로부터 인가된 '200'이라는 논리주소(LPN) 값을 다수의 제2 물리주소(PPN2) 중 '10'이라는 값에 연결하여 저장한다. 이어서, '10'이라는 값을 갖는 제2 물리주소(PPN2)에 따라 제2 메모리 장치(1502)의 제0 블록(BLOCK20)의 'P21'페이지로 접근하여 호스트(102)로부터 인가된 데이터를 저장하는 라이트 동작을 수행하게 된다.
도면과는 다르지만 확인결과, 다수의 제2 물리주소(PPN2) 중 '10'이라는 값에 연결된 논리주소(LPN) 값이 비어있지 않다면, '10'이라는 값을 갖는 제2 물리주소(PPN2)가 가리키는 제2 메모리 장치(1502)의 제0 블록(BLOCK20)의 'P21'페이지에 이미 특정 데이터가 저장되어 있는 상태라는 것을 알 수 있으며, 그 값이 갱신되어야 하는 것을 알 수 있다. 따라서, 다수의 제2 물리주소(PPN2) 중 '10'이라는 값에 연결된 논리주소(LPN) 값이 비어있지 않다면, '10'이라는 값을 갖는 제2 물리주소(PPN2)가 가리키는 제2 메모리 장치(1502)의 제0 블록(BLOCK20)의 'P21'페이지에 저장된 데이터를 무효 상태로 전환한 후, 그 정보를 호스트(102)로 전송하여 호스트(102)로부터 인가되었던 데이터가 다른 물리영역에 다시 저장될 수 있도록 한다.
그리고, 도 15c 내지 도 15e를 참조하면, 제1 테이블(TB1) 및 제2 테이블(TB2) 구성의 제2 실시예를 알 수 있다.
먼저, 제1 테이블(TB1)에는, 제1 메모리 장치(1501)에 포함된 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...) 각각을 가리키기 위한 다수의 제1 물리주소(PPN1)가 저장된다. 또한, 제1 테이블(TB1)에는, 설정된 연산을 통해 다수의 제1 물리주소(PPN1) 각각의 값을 생성할 수 있는 논리주소(LPN) 값이 다수의 제1 물리주소(PPN1) 각각에 연결되어 함께 저장된다. 또한, 제1 테이블(TB1)에는, 다수의 제1 물리주소(PPN1) 각각에 연결된 논리주소(LPN)가 중복되는지 여부를 나타내기 위한 중복정보(CHAIN) 값이 다수의 제1 물리주소(PPN1)에 각각 연결되어 함께 저장된다.
마찬가지로, 제2 테이블(TB2)에는, 제2 메모리 장치(1502)에 포함된 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...) 각각을 가리키기 위한 다수의 제2 물리주소(PPN2)가 저장된다. 또한, 제2 테이블(TB2)에는, 설정된 연산을 통해 다수의 제2 물리주소(PPN2) 각각의 값을 생성할 수 있는 논리주소(LPN) 값이 다수의 제2 물리주소(PPN2) 각각에 연결되어 함께 저장된다. 또한, 제2 테이블(TB2)에는, 다수의 제2 물리주소(PPN2) 각각에 연결된 논리주소(LPN)가 중복되는지 여부를 나타내기 위한 중복정보(CHAIN) 값이 다수의 제2 물리주소(PPN2)에 각각 연결되어 함께 저장된다.
도 15c를 참조하면, 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작이 리드 동작일 수 있다.
호스트(102)로부터 입력되는 '103'라는 값을 갖는 논리주소(LPN)가 제1 및 제2 메모리 시스템(1101, 1102)에 병렬로 인가되면, 제1 프로세서(1341)와 제2 프로세서(1342)는 동시에 설정된 연산을 수행하여 '15'라는 값을 갖는 물리주소(PPN)를 생성한다. 이렇게 생성된 '15'라는 값을 갖는 물리주소(PPN)를 제1 테이블(TB1) 및 제2 테이블(TB2)에서 각각 검색하여 일치하는 값이 존재하는지를 확인한다.
확인결과, 제2 테이블(TB2)에 포함된 다수의 제2 물리주소(PPN2)에는 '15'라는 값이 존재하기 때문에, 다수의 제2 물리주소(PPN2) 중 '15'라는 값에 연결된 중복정보(CHAIN) 값이 초기 값인 '-1'을 갖는지 여부를 다시 확인한다. 이때, 제1 테이블(TB1)에 포함된 다수의 제1 물리주소(PPN1)에는 '15'라는 값이 존재하지 않기 때문에, 제1 메모리 시스템(1101)은 더 이상 아무런 동작도 수행하지 않는다.
확인결과, 다수의 제2 물리주소(PPN2) 중 '15'라는 값에 연결된 중복정보(CHAIN) 값이 '12'이기 때문에 초기 값인 '-1'이 아닌 것을 알 수 있다. 따라서, '15'라는 값을 갖는 제2 물리주소(PPN2)에 연결된 중복정보(CHAIN) 값과 동일한 물리주소(PPN) 값, 즉, '12'라는 값을 갖는 물리주소(PPN) 값을 다수의 제2 물리주소(PPN2) 중에서 선택하고, 선택된 '12'라는 값을 갖는 제2 물리주소(PPN2) 값에 연결된 중복정보(CHAIN) 값이 초기 값인 '-1'을 갖는지 여부를 다시 확인한다.
다시 확인결과, 다수의 제2 물리주소(PPN2) 중 '12'라는 값에 연결된 중복정보(CHAIN) 값이 '-1'이기 때문에 초기 값인 '-1'인 것을 알 수 있다. 따라서, 다수의 제2 물리주소(PPN2) 중 '12'라는 값에 연결된 논리주소(LPN) 값이 호스트(102)로부터 인가되었던 논리주소(LPN)와 동일한 값을 갖는지 여부를 또 다시 확인한다.
또 다시 확인결과, 다수의 제2 물리주소(PPN2) 중 '12'라는 값에 연결된 논리주소(LPN) 값이 '103'이기 때문에 호스트(102)로부터 인가되었던 논리주소(LPN) 값과 동일한 상태라는 것을 알 수 있다. 따라서, '12'라는 값을 갖는 제2 물리주소(PPN2)에 따라 제2 메모리 장치(1502)의 제0 블록(BLOCK20)의 'P23'페이지로 접근하여 내부에 저장된 데이터를 호스트(102)로 출력하는 리드 동작을 수행하게 된다.
도면에 도시되지 않았지만 또 다시 확인결과, 다수의 제2 물리주소(PPN2) 중 '15'라는 값에 연결된 중복정보(CHAIN) 값은 초기 값인 '-1'인데도 불구하고 논리주소(LPN) 값이 '103'이 아닌 경우는, 설정된 연산에 오류가 발생하는 등의 이유로 정상적인 리드 동작이 아니라고 볼 수 있으므로, 데이터를 리드 하는 대신 리드 에러를 발생시켜 호스트(102)로 전송한다.
도면에 도시되지 않았지만 다시 확인결과, 다수의 제2 물리주소(PPN2) 중 '12'라는 값에 연결된 중복정보(CHAIN) 값이 계속 '-1'이 아닌 경우라면, 다시 중복정보(CHAIN) 값과 동일한 물리주소(PPN) 값을 다수의 제2 물리주소(PPN2)에서 선택하고, 선택된 제2 물리주소(PPN2)에 연결된 중복정보(CHAIN) 값을 확인하는 동작을 반복한다. 이와 같은 반복동작은, 선택된 제2 물리주소(PPN2)에 연결된 중복정보(CHAIN) 값이 초기 값인 '-1'을 가지게 되어 실제 리드 동작으로 연결될 때까지 반복된다.
한편, 도 15c에서는 제1 테이블(TB1)에 저장된 제1 물리주소(PPN1) 중 일부(1004, 1005, 1006)는 논리주소(LPN) 값(22, 21, 20) 및 중복정보(CHAIN) 값(-1, -1, -1)이 연결되어 있고, 나머지(1001, 1002, 1003)는 논리주소(LPN) 값 및 중복정보(CHAIN) 값이 연결되어 있지 않은 것(EMPTY)을 알 수 있다. 또한, 도 15c에서는 제2 테이블(TB2)에 저장된 제2 물리주소(PPN2) 중 일부(12, 13, 14, 15)는 논리주소(LPN) 값(103, 102, 101, 100) 및 중복정보(CHAIN) 값(12, -1, -1, -1)이 연결되어 있고, 나머지(10, 11)는 논리주소(LPN) 값 및 중복정보(CHAIN) 값이 연결되어 있지 않은 것(EMPTY)을 알 수 있다.
이렇게, 제1 테이블(TB1) 및 제2 테이블(TB2) 각각에서 논리주소(LPN) 값 및 중복정보(CHAIN) 값이이 비어있는(EMPTY) 경우는, 호스트(102)로부터 해당 물리주소(PPN)를 가리키기 위한 논리주소(LPN)를 사용하여 데이터를 라이트한 적이 없음을 의미한다. 즉, 제1 테이블(TB1) 및 제2 테이블(TB2) 각각에서 논리주소(LPN) 값 및 중복정보(CHAIN) 값이 비어있는(EMPTY) 경우에 대응하는 물리주소(PPN1, PPN2)가 가리키는 페이지는 프리 영역이라고 볼 수 있다.
예컨대, 제1 메모리 시스템(1101) 및 제2 메모리 시스템(1102)에 아무런 데이터도 라이트되지 않은 상태에서는, 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...) 및 다수의 제2 페이지(P21, P22, P23, P24, P25, P26, P27, P28, ...)가 모두 프리 영역이므로, 제1 테이블(TB1) 및 제2 테이블(TB2)에 제1 물리주소(PPN1) 및 제2 물리주소(PPN2)만 저장되어 있고, 논리주소(LPN) 및 중복정보(CHAIN)는 저장되어 있지 않을 것이다.
도 15d 및 도 15e를 참조하면, 호스트(102)로부터 인가된 커맨드(미도시)에 대응하는 설정된 동작이 라이트 동작일 수 있다. 특히, 도 15c와 같은 형태로 제1 테이블(TB1) 및 제2 테이블(TB2)이 구성되어 있을 때, 라이트 동작이 발생하여 도 15d 또는 도 15e와 같은 형태로 변경될 수 있다.
먼저, 도 15d를 참조하면, 호스트(102)로부터 입력되는 '66'라는 값을 갖는 논리주소(LPN)가 제1 및 제2 메모리 시스템(1101, 1102)에 병렬로 인가되면, 제1 프로세서(1341)와 제2 프로세서(1342)는 동시에 설정된 연산을 수행하여 '1002'라는 값을 갖는 물리주소(PPN)를 생성한다. 이렇게 생성된 '1002'라는 값을 갖는 물리주소(PPN)를 제1 테이블(TB1) 및 제2 테이블(TB2)에서 각각 검색하여 일치하는 값이 존재하는지를 확인한다.
검색결과, 제1 테이블(TB1)에 포함된 다수의 제1 물리주소(PPN1)에는 '1002'라는 값이 존재하기 때문에, 다수의 제1 물리주소(PPN1) 중 '1002'이라는 값에 연결된 논리주소(LPN) 값이 비어있는지(EMPTY)를 확인한다. 이때, 제2 테이블(TB2)에 포함된 다수의 제2 물리주소(PPN2)에는 '1002'라는 값이 존재하지 않기 때문에, 제2 메모리 시스템(1102)은 더 이상 아무런 동작도 수행하지 않는다.
확인결과, 도 15c의 상태에서는 다수의 제1 물리주소(PPN1) 중 '1002'이라는 값에 연결된 논리주소(LPN) 값이 비어있었으므로(EMPTY) 도 15d와 같이 호스트(102)로부터 인가된 '66'이라는 논리주소(LPN) 값 및 중복정보(CHAIN)의 초기 값인 '-1'을 다수의 제2 물리주소(PPN2) 중 '1002'이라는 값에 연결하여 저장한다. 이어서, '1002'이라는 값을 갖는 제1 물리주소(PPN1)에 따라 제1 메모리 장치(1501)의 제0 블록(BLOCK10)의 'P13'페이지로 접근하여 호스트(102)로부터 인가된 데이터를 저장하는 라이트 동작을 수행하게 된다.
그리고, 도 15e를 참조하면, 호스트(102)로부터 입력되는 '42'라는 값을 갖는 논리주소(LPN)가 제1 및 제2 메모리 시스템(1101, 1102)에 병렬로 인가되면, 제1 프로세서(1341)와 제2 프로세서(1342)는 동시에 설정된 연산을 수행하여 '1005'라는 값을 갖는 물리주소(PPN)를 생성한다. 이렇게 생성된 '1005'라는 값을 갖는 물리주소(PPN)를 제1 테이블(TB1) 및 제2 테이블(TB2)에서 각각 검색하여 일치하는 값이 존재하는지를 확인한다.
검색결과, 제1 테이블(TB1)에 포함된 다수의 제1 물리주소(PPN1)에는 '1005'라는 값이 존재하기 때문에, 다수의 제1 물리주소(PPN1) 중 '1005'이라는 값에 연결된 논리주소(LPN) 값이 비어있는지(EMPTY)를 확인한다. 이때, 제2 테이블(TB2)에 포함된 다수의 제2 물리주소(PPN2)에는 '1005'라는 값이 존재하지 않기 때문에, 제2 메모리 시스템(1102)은 더 이상 아무런 동작도 수행하지 않는다.
확인결과, 도 15c의 상태에서는 다수의 제1 물리주소(PPN1) 중 '1005'라는 값에 연결된 논리주소(LPN)에 '21'이라는 값이 존재하는 것을 알 수 있다. 이는, '1005'이라는 값을 갖는 제1 물리주소(PPN1)가 가리키는 제1 메모리 장치(1501)의 제1 블록(BLOCK11)의 'P16'페이지에 이미 특정 데이터가 저장되어 있는 상태라는 것을 알 수 있으며, 그 값이 갱신되어야 하는 것을 알 수 있다. 따라서, '1005'이라는 값을 갖는 제1 물리주소(PPN1)가 가리키는 제1 메모리 장치(1501)의 제1 블록(BLOCK11)의 'P16'페이지에 저장된 데이터를 무효한 데이터로 전환한다.
이어서, 다수의 제1 물리주소(PPN1) 중 연결된 논리주소(LPN)가 존재하지 않는 어느 하나의 제1 물리주소(PPN1)를 선택한다. 이때, '1001'이라는 값을 갖는 제1 물리주소(PPN1)의 경우 연결된 논리주소(LPN)가 존재하지 않으므로(EMPTY) 도 15e에서와 같이 선택될 수 있다. 이렇게 선택된 제1 물리주소(PPN1) 값인 '1001'을 무효한 데이터가 저장되는 것으로 확인된 '1005'값을 갖는 제1 물리주소(PPN1)의 중복정보(CHAIN) 값으로 저장한다. 즉, '1005'값을 갖는 제1 물리주소(PPN1)의 중복정보(CHAIN) 값에는 '1001'이라는 값이 저장된다.
그리고, 호스트(102)에서 인가된 '42'라는 논리주소(LPN) 값 및 중복정보(CHAIN)의 초기 값인 '-1'을'1001'이라는 값을 갖는 선택된 제1 물리주소(PPN1)에 연결하여 저장한다.
이어서, '1001'이라는 값을 갖는 제1 물리주소(PPN1)에 따라 제1 메모리 장치(1501)의 제0 블록(BLOCK10)의 'P12'페이지로 접근하여 호스트(102)로부터 인가된 데이터를 저장하는 라이트 동작을 수행하게 된다.
전술한 도 14 및 도 15a 내지 도 15e에서 설명한 것과 같은 제1 및 제2 메모리 장치(1501, 1502)가 포함된 데이터 처리 시스템(100)에서도, 호스트(102)는 제1 메모리 장치(1501)와 제2 메모리 장치(1502)를 구분할 수 없다.
그럼에도 불구하고 호스트(102)에서 입력되는 논리주소(LPN)를 기준으로 어드레스 매핑 테이블을 구성하는 것이 아니라 물리주소(PPN)를 기준으로 하는 어드레스 매핑 테이블을 구성한 뒤, '설정된 연산'을 통해 호스트(102)에서 인가된 논리주소(LPN)를 물리주소(PPN)로 전환하여 사용하기 때문에 어드레스 매핑 테이블이 중복으로 저장되지 않아도 충분히 원활한 어드레스 매핑 동작을 수행하는 것이 가능하다.
구체적으로, 본 발명의 실시예에서는 제1 메모리 시스템(1101)에는 제1 메모리 장치(1501)에 포함된 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)를 가키기기 위한 제1 물리주소(PPN1)를 기준으로 하는 제1 테이블(TB1)만 존재하고, 제2 메모리 시스템(1102)에는 제2 메모리 장치(1502)에 포함된 다수의 제1 페이지(P11, P12, P13, P14, P15, P16, P17, P18, ...)를 가리키기 위한 제2 물리주소(PPN2)를 기준으로 하는 제2 테이블(TB2)만 존재한다.
이 상태에서, 호스트(102)에서 입력되는 논리주소(LPN) 값에 대해 '설정된 연산'을 수행하여 물리주소(PPN) 값으로 전환한 후, 전환된 물리주소(PPN) 값을 제1 테이블(TB1) 및 제2 테이블(TB2)에서 동시에 직접적으로 검색하는 방법을 사용한다.
이때, 제1 프로세서(1341)와 제1 메모리(1441)는 제1 메모리 장치(1501)의 동작만을 독립적으로 제어하고, 제2 프로세서(1342)와 제2 메모리(1442)는, 제2 메모리 장치(1502)의 동작만을 독립적으로 제어한다.
때문에 호스트(102)에서 인가된 논리주소(LPN)에 대해 제1 프로세서(1341) 및 제2 프로세서(1342)에서 각각 설정된 연산을 수행하여 병렬로 물리주소(PPN)를 생성할 수 있다. 또한, 설정된 연산을 통해 생성된 물리주소(PPN)는 제1 및 제2 테이블(TB1, TB2)에서 동시에 검색될 수 있다. 이는, 검색결과로서 설정된 연산을 통해 생성된 물리주소(PPN)가 제1 테이블(TB1)과 제2 테이블(TB2) 중 어떤 테이블에 존재하는지 여부를 판단하는 것이 매우 쉽게 이뤄질 수 있다는 것을 의미한다.
따라서, 제1 메모리 시스템(1101)에는 제1 테이블(TB1)만 포함되고, 제2 메모리 시스템(1102)에는 제2 테이블(TB2)만 포함되어도 원활하게 어드레스 매핑 동작이 이뤄질 수 있다.
예컨대, 128GB의 크기를 갖는 제1 메모리 장치(1501)에 대응하는 제1 테이블(TB1)의 크기가 128MB이고, 128GB의 크기를 갖는 제2 메모리 장치(1502)에 대응하는 제2 테이블(TB2)의 크기가 128MB이라고 가정하면, 제1 메모리 장치(1501)에 128MB의 크기를 갖는 제1 테이블(TB1)만 저장되고, 제2 메모리 장치(1502)에는 128MB의 크기를 갖는 제2 테이블(TB2)만 저장되어도 원활하게 어드레스 매핑 동작이 이뤄질 수 있다.
또한, 전술한 실시예에서와 같이 데이터 처리 시스템(100)에 제1 및 제2 메모리 장치(1501, 1502)만 포함되는 형태에서 뿐만 아니라 더 많은 메모리 장치가 포함되는 경우, 예컨대 8개의 메모리 장치가 데이터 처리 시스템(100)에 포함되는 경우에서도 8개의 메모리 장치 각각이 스스로에 대응하는 어드레스 매핑 테이블만 포함하면 원활하게 어드레스 매핑 동작이 이뤄질 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
100 : 데이터 처리 시스템 102 : 호스트
110 : 메모리 시스템 130 : 컨트롤러
1501 : 제1 메모리 장치 1502 : 제2 메모리 장치
1101 : 제1 메모리 시스템 1102 : 제2 메모리 시스템
1301 : 제1 컨트롤러 1302 : 제2 컨트롤러
134 : 프로세서 144 : 메모리
1341 : 제1 프로세서 1342 : 제2 프로세서
1441 : 제1 메모리 1442 : 제2 메모리

Claims (18)

  1. 호스트로부터 논리주소 및 커맨드를 병렬로 인가받는 제1 및 제2 메모리 시스템을 포함하는 데이터 처리 시스템에 있어서,
    상기 제1 메모리 시스템은, 내부의 제1 비휘발성 메모리 장치에 포함된 다수의 제1 페이지를 물리적으로 가리키기 위한 다수의 제1 물리주소 값을 제1 테이블로서 저장하고 있으며, 인가된 상기 논리주소에 대해 설정된 연산을 수행하여 생성된 물리주소 값이 상기 제1 테이블에 존재하는지에 따라 인가된 상기 커맨드에 대응하는 설정된 동작의 수행여부가 결정되고,
    상기 제2 메모리 시스템은, 내부의 제2 비휘발성 메모리 장치에 포함된 다수의 제2 페이지를 물리적으로 가리키기 위한 다수의 제2 물리주소 값을 제2 테이블로서 저장하고 있으며, 인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값이 상기 제2 테이블에 존재하는지에 따라 인가된 상기 커맨드에 대응하는 설정된 동작의 수행여부가 결정되는 것을 특징으로 하는 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 제1 메모리 시스템은,
    상기 다수의 제1 페이지를 포함하며, 상기 제1 테이블을 저장하는 상기 제1 비휘발성 메모리 장치; 및
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 물리주소를 생성하고, 생성된 물리주소 값이 상기 제1 비휘발성 메모리 장치에 저장된 상기 제1 테이블에 존재하는지 여부를 확인하며, 확인결과에 따라 상기 커맨드에 대응하는 설정된 동작의 수행여부를 선택하는 제1 컨트롤러를 포함하는 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 제2 메모리 시스템은,
    상기 다수의 제2 페이지를 포함하며, 상기 제2 테이블을 저장하는 상기 제2 비휘발성 메모리 장치; 및
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 물리주소를 생성하고, 생성된 물리주소 값이 상기 제2 비휘발성 메모리 장치에 저장된 상기 제2 테이블에 존재하는지 여부를 확인하며, 확인결과에 따라 상기 커맨드에 대응하는 설정된 동작의 수행여부를 선택하는 제2 컨트롤러를 포함하는 데이터 처리 시스템.
  4. 제1항에 있어서,
    상기 제1 메모리 시스템 및 상기 제2 메모리 시스템은,
    인가된 상기 논리주소에 대해 동일한 시점에서 병렬로 각각 상기 설정된 연산을 수행하여 각각 물리주소를 생성하는 것을 특징으로 하는 데이터 처리 시스템.
  5. 제1항에 있어서,
    상기 제1 테이블에는,
    상기 설정된 연산을 통해 상기 다수의 제1 물리주소 각각의 값을 생성할 수 있는 상기 논리주소 값이 상기 다수의 제1 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 하는 데이터 처리 시스템.
  6. 제5항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우,
    상기 제1 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며,
    다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값을 상기 해당 제1 물리주소에 연결하여 상기 제1 테이블에 저장하고,
    다시 확인결과 존재할 때 상기 다수의 제1 페이지 중 상기 해당 제1 물리주소에 대응하는 제1 페이지를 무효 상태로 전환한 뒤, 그 정보를 상기 호스트로 전송하는 것을 특징으로 하는 메모리 시스템.
  7. 제6항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우,
    상기 제1 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 다시 확인하여 그 결과가 일치할 때에만 상기 해당 제1 물리주소를 사용하여 상기 제1 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하는 것을 특징으로 하는 데이터 처리 시스템.
  8. 제5항에 있어서,
    상기 제1 테이블에는,
    상기 다수의 제1 물리주소 각각에 연결된 상기 논리주소가 중복되는지 여부를 나타내기 위한 중복정보 값이 상기 다수의 제1 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 하는 데이터 처리 시스템.
  9. 제8항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우,
    상기 제1 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며,
    다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 해당 제1 물리주소에 연결하여 상기 제1 테이블에 저장하고,
    다시 확인결과 존재할 때 상기 다수의 제1 물리주소 중 연결된 상기 논리주소가 존재하지 않는 어느 하나의 제1 물리주소를 선택하여 선택된 제1 물리주소 값을 상기 해당 제1 물리주소에 연결된 상기 중복정보로서 저장하고, 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 선택된 제1 물리주소에 연결하여 상기 제1 테이블에 저장하는 것을 특징으로 하는 데이터 처리 시스템.
  10. 제9항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우,
    상기 제1 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제1 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제1 물리주소에 연결된 상기 중복정보 값이 초기 값인지 여부를 다시 확인하며,
    다시 확인결과 초기 값을 가질 때 해당 제1 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 또 다시 확인하여 그 결과가 일치할 때에만 상기 해당 제1 물리주소를 사용하여 상기 제1 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하고,
    다시 확인결과 초기 값을 갖지 않을 때 상기 해당 제1 물리주소에 연결된 상기 중복정보 값과 동일한 물리주소 값을 상기 다수의 제1 물리주소 중에서 선택하고, 선택된 제1 물리주소를 상기 해당 제1 물리주소로 설정하여 그에 연결된 상기 중복정보 값이 초기 값이 될 때까지 다시 확인하는 동작을 반복하는 것을 특징으로 하는 데이터 처리 시스템.
  11. 제5항에 있어서,
    상기 제2 테이블에는,
    상기 설정된 연산을 통해 상기 다수의 제2 물리주소 각각의 값을 생성할 수 있는 상기 논리주소 값이 상기 제2 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 하는 데이터 처리 시스템.
  12. 제11항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우,
    상기 제2 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며,
    다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값을 상기 해당 제2 물리주소에 연결하여 상기 제2 테이블에 저장하고,
    다시 확인결과 존재할 때 상기 다수의 제2 페이지 중 상기 해당 제2 물리주소에 대응하는 제2 페이지를 무효 상태로 전환한 뒤, 그 정보를 상기 호스트로 전송하는 것을 특징으로 하는 메모리 시스템.
  13. 제12항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우,
    상기 제2 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 다시 확인하여 그 결과가 일치할 때만 상기 해당 제2 물리주소를 사용하여 상기 제2 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하는 것을 특징으로 하는 데이터 처리 시스템.
  14. 제11항에 있어서,
    상기 제2 테이블에는,
    상기 다수의 제2 물리주소 각각에 연결된 상기 논리주소가 중복되는지 여부를 나타내기 위한 중복정보 값이 상기 다수의 제2 물리주소에 각각 연결되어 함께 저장되는 것을 특징으로 하는 데이터 처리 시스템.
  15. 제14항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 라이트 동작인 경우,
    상기 제2 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 논리주소 값이 존재하는지 여부를 다시 확인하며,
    다시 확인결과 존재하지 않을 때 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 해당 제2 물리주소에 연결하여 상기 제2 테이블에 저장하고,
    다시 확인결과 존재할 때 상기 다수의 제2 물리주소 중 연결된 상기 논리주소가 존재하지 않는 어느 하나의 제2 물리주소를 선택하여 선택된 제2 물리주소 값을 상기 해당 제2 물리주소에 연결된 상기 중복정보로서 저장하고, 인가된 상기 논리주소 값 및 상기 중복정보의 초기 값을 상기 선택된 제2 물리주소에 연결하여 상기 제2 테이블에 저장하는 것을 특징으로 하는 데이터 처리 시스템.
  16. 제15항에 있어서,
    인가된 상기 커맨드에 대응하는 설정된 동작이 리드 동작인 경우,
    상기 제2 메모리 시스템은,
    인가된 상기 논리주소에 대해 상기 설정된 연산을 수행하여 생성된 물리주소 값을 상기 다수의 제2 물리주소 각각의 값과 비교하여 일치 여부를 확인하고, 확인결과 일치할 때 해당 제2 물리주소에 연결된 상기 중복정보 값이 초기 값인지 여부를 다시 확인하며,
    다시 확인결과 초기 값을 가질 때 해당 제2 물리주소에 연결된 상기 논리주소 값과 인가된 상기 논리주소 값이 서로 일치하는지 또 다시 확인하여 그 결과가 일치할 때에만 상기 해당 제2 물리주소를 사용하여 상기 제2 비휘발성 메모리 장치로부터 상기 리드 동작을 수행하고,
    다시 확인결과 초기 값을 갖지 않을 때 상기 해당 제2 물리주소에 연결된 상기 중복정보 값과 동일한 물리주소 값을 상기 다수의 제2 물리주소 중에서 선택하고, 선택된 제2 물리주소를 상기 해당 제2 물리주소로 설정하여 그에 연결된 상기 중복정보 값이 초기 값이 될 때까지 다시 확인하는 동작을 반복하는 것을 특징으로 하는 데이터 처리 시스템.
  17. 제1항에 있어서,
    상기 설정된 연산은,
    상기 다수의 제1 물리주소의 개수와 상기 다수의 제2 물리주소의 개수를 합한 개수만큼의 인가된 상기 논리주소 값 각각에 응답하여 상기 다수의 제1 물리주소 값과 상기 다수의 제2 물리주소 값 중 어느 하나의 물리주소 값을 선택하여 생성할 수 있는 해시(hash) 연산인 것을 특징으로 하는 데이터 처리 시스템.
  18. 제1항에 있어서,
    상기 설정된 연산은,
    상기 다수의 제1 물리주소의 개수와 상기 다수의 제2 물리주소의 개수를 합한 개수만큼의 인가된 상기 논리주소 값 각각에 응답하여 상기 다수의 제1 물리주소 값과 상기 다수의 제2 물리주소 값 중 어느 하나의 물리주소 값을 선택하여 생성할 수 있는 바이너리 검색(binary search) 연산인 것을 특징으로 하는 데이터 처리 시스템.
KR1020150139452A 2015-10-05 2015-10-05 데이터 처리 시스템 KR20170040466A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150139452A KR20170040466A (ko) 2015-10-05 2015-10-05 데이터 처리 시스템
US15/050,135 US9977625B2 (en) 2015-10-05 2016-02-22 Data processing system
TW105105974A TWI716381B (zh) 2015-10-05 2016-02-26 資料處理系統
CN201610327735.4A CN106560781B (zh) 2015-10-05 2016-05-17 数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150139452A KR20170040466A (ko) 2015-10-05 2015-10-05 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20170040466A true KR20170040466A (ko) 2017-04-13

Family

ID=58446752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150139452A KR20170040466A (ko) 2015-10-05 2015-10-05 데이터 처리 시스템

Country Status (4)

Country Link
US (1) US9977625B2 (ko)
KR (1) KR20170040466A (ko)
CN (1) CN106560781B (ko)
TW (1) TWI716381B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780804A (zh) * 2018-07-27 2020-02-11 爱思开海力士有限公司 存储器模块和数据处理系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639918B (zh) * 2017-05-11 2018-11-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
EP3445017B1 (en) * 2017-08-16 2019-10-09 Veoneer Sweden AB A method relating to a motor vehicle driver assistance system
KR102642430B1 (ko) * 2018-05-04 2024-03-04 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그 구동방법
CN111435287B (zh) * 2019-01-14 2023-06-27 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610438B2 (en) 2000-01-06 2009-10-27 Super Talent Electronics, Inc. Flash-memory card for caching a hard disk drive with data-area toggling of pointers stored in a RAM lookup table
US6934796B1 (en) * 2002-02-01 2005-08-23 Netlogic Microsystems, Inc. Content addressable memory with hashing function
TWI499907B (zh) * 2009-07-17 2015-09-11 Genesys Logic Inc 快閃記憶體之平行處理架構及其方法
US9798470B2 (en) * 2015-01-23 2017-10-24 Toshiba Memory Corporation Memory system for storing and processing translation information
KR102398611B1 (ko) * 2015-05-07 2022-05-17 에스케이하이닉스 주식회사 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780804A (zh) * 2018-07-27 2020-02-11 爱思开海力士有限公司 存储器模块和数据处理系统

Also Published As

Publication number Publication date
CN106560781A (zh) 2017-04-12
TWI716381B (zh) 2021-01-21
US9977625B2 (en) 2018-05-22
US20170097794A1 (en) 2017-04-06
CN106560781B (zh) 2020-06-05
TW201714093A (zh) 2017-04-16

Similar Documents

Publication Publication Date Title
KR102517129B1 (ko) 메모리 시스템 및 그의 동작방법
KR102309471B1 (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160112135A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160073873A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102441284B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170056767A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160058458A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170050953A (ko) 메모리 시스템 및 그의 동작방법
KR20160148952A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160143259A (ko) 메모리 시스템 및 그의 동작방법
KR20160132204A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170057902A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170111193A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170060206A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170061218A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170044781A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160075165A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170074264A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170044782A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170078307A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170078310A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170078315A (ko) 메모리 시스템 및 메모리 시스템의 동작방법