CN106558497A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN106558497A CN106558497A CN201510634784.8A CN201510634784A CN106558497A CN 106558497 A CN106558497 A CN 106558497A CN 201510634784 A CN201510634784 A CN 201510634784A CN 106558497 A CN106558497 A CN 106558497A
- Authority
- CN
- China
- Prior art keywords
- graph
- substrate
- figures
- etching
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 2
- 230000005012 migration Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 7
- 230000012010 growth Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 description 21
- 238000000151 deposition Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- -1 SiGe Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910005898 GeSn Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910020211 SiOxHy Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
一种半导体器件制造方法，包括：在衬底上形成多个第一图形；在每个第一图形的侧面形成第二图形的侧墙；在衬底上形成第三图形，覆盖第一和第二图形；平坦化第三图形直至暴露第二图形；去除第二图形，在第一图形和第三图形之间留下多个凹槽；任选地在每个凹槽中外延生长形成高迁移率材料的鳍片。依照本发明的半导体器件制造方法，控制沉积介质图形的厚度而调节多个介质图形的间距从而得到外延生长高迁移率材料用的深槽，降低工艺难度并提高制程的均匀性。
Description
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种中高迁移率沟道用的高深宽比凹槽的制造方法。
背景技术
为了继续推动摩尔定律前行，器件的驱动电流需要得到更大的提高且需要控制短沟道效应。体硅鳍片场效应晶体管(finfet)器件被认为最有潜力推动摩尔定律的发展的器件。
为了进一步的提高器件的驱动电流，源漏应力技术被广发采用。源漏应力技术通常为在源漏区外延一层与沟道材料具有不同晶格常数的材料，从而向沟道提供应力。该方法产生的应力会随着沟道长度的减小而变大。
现有的一种工艺为深宽比陷落(aspect--ratio trapping，ART)方法。其先通过刻蚀Si衬底形成Si材质的鳍片(fin)后进行浅沟槽隔离(STI)氧化物填充，填充覆盖整个晶片完毕后进行CMP，在露出硅fin时进行干法或者湿法刻蚀，去掉合适高度的fin(例如停止于半高度，下方留有一半的Si鳍片)从而形成较窄且深宽比较大(通常大于等于5、乃至大于等于10)的凹槽(剩余Si鳍片上方的空腔)。随后，在凹槽中外延生长Ge、GeSn、SiGe、SiC等不同于衬底晶格常数的材料形成高迁移率鳍片，通过晶格失配向沟道区施加应力，从而有效提高沟道区的载流子迁移率。
但是这种方法面临一些问题：该方法需要刻蚀形成较高且较深的fin，这种工艺难度较高，例如常规的工艺在进行去除硅fin形成深宽比较大的凹槽时通常比较难以控制刻蚀的深度，因为硅fin与衬底材料同为硅，没有刻蚀停止层，仅能通过控制工艺参数来调节，而这对于不同批次的产品必然存在一定的误差。而且常规的通过侧墙转移进行fin刻蚀的方法刻蚀出来的fin的高度会有一定的工艺偏差(variation)。此外，由于图形的loading effect，在不同图形密度的区域刻蚀形成的fin的高度以及宽度会有较大的差异。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种能够降低工艺难度、提高器件均匀性的FinFET制造方法。
为此，本发明提供了一种半导体器件制造方法，包括：在衬底上形成多个第一图形；在每个第一图形的侧面形成第二图形的侧墙；在衬底上形成第三图形，覆盖第一和第二图形；平坦化第三图形直至暴露第二图形；去除第二图形，在第一图形和第三图形之间留下多个凹槽。
其中，在每个凹槽中外延生长形成高迁移率材料的鳍片。
其中，在形成多个第一图形之前进一步包括，在衬底上形成垫层。
其中，湿法或干法刻蚀各向同性地刻蚀去除第二图形。其中，第二图形的材料不同于第一图形和/或第三图形。
其中，第一图形和/或第三图形的材料选自氧化硅或氮化硅基材质、低k材料、热膨胀介质材料的任一种及其组合。
其中，第二图形材料为四族元素与本族元素或者其它族元素组成的单质或化合物，优选为具有张应力且含氢量较高的氮化硅。
其中，形成第一和/或第三图形之后进一步包括，执行退火以提高薄膜质量。
其中，凹槽的深宽比大于等于1并优选地大于等于5。
依照本发明的半导体器件制造方法，控制沉积介质图形的厚度而调节多个介质图形的间距从而得到外延生长高迁移率材料用的深槽，降低工艺难度并提高制程的均匀性。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图5为依照本发明的FinFET制造方法各步骤的剖视图；以及
图6为依照本发明的FinFET器件制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了降低工艺难度并提高制程的均匀性的FinFET制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
如图6以及图1、2所示，在衬底上形成第一图形。
提供衬底1，其材质可以为单晶硅、SOI、单晶锗、GeOI、应变硅(Strained Si)、锗硅(SiGe)，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。在本发明一个优选实施例中，衬底1为单晶硅，以便于与CMOS工艺兼容并且降低制造成本。
如图1所示，在衬底1上形成第一绝缘层2。形成绝缘层2的工艺包括LPCVD、PECVD、HDPCVD、MOCVD、热氧化、热分解。在本发明一个优选实施例中，绝缘层2的材料为氧化硅或氮化硅基材质，例如SiOx、SiNx、SiOxNy、SiOxCy、SiOxFy、SiOxHy、SiNxCy、SiNxFy(各个xy不必为整数)的任一种及其组合，用于FinFET器件的最终浅沟槽隔离材料。在本发明另一个优选实施例中，绝缘层2的材料为低k材料以降低器件的寄生电容，形成工艺为旋涂、喷涂、丝网印刷，其中低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。在本发明又一优选实施例中，绝缘层2的材料还包括负热膨胀介质材料或正热膨胀介质材料(优选地，在100K的温度下线性体积膨胀系数的绝对值大于10-4/K)的子层，以进一步增强沟道区应力，负热膨胀介质材料为包括Bi0.95La0.05NiO3、BiNiO3、ZrW2O8的钙钛矿型氧化物，正热膨胀介质材料为包括Ag3[Co(CN)6]的框架材料。
任选地或优选地，在形成第一绝缘层2之前，在衬底1上采用类似工艺沉积不同材质(与层2均可选自上述绝缘材料，但是彼此相互不同)的垫层(未示出)以用作后续刻蚀的刻蚀停止层从而保护衬底1以减小表面缺陷密度。
进一步任选地或优选地，形成第一绝缘层2之后，可以执行退火以增大绝缘层2致密度、减少表面悬挂键数量以提高后续生长其他材料的薄膜质量，并且当绝缘层2包括热膨胀介质的子层时也增强内应力。退火温度例如550～1050℃、优选650～900℃、最佳700～800℃，退火时间1s～10min、10s～5min、1～3min。
如图2所示，刻蚀第一绝缘层2形成第一图形。在绝缘层2上涂覆光刻胶并曝光显影形成光刻胶图形(未示出)，以光刻胶图形为掩模各向异性刻蚀第一绝缘层2形成第一图形。刻蚀工艺优选采用碳氟基刻蚀气体(CxHyFz，配比满足饱和或不饱和氟代烃)的等离子体干法刻蚀或反应离子刻蚀(RIE)。刻蚀形成的第一图形线宽W1，间距S1，高度H1，其中高度H1决定了FinFET器件的最终鳍片高度，而线宽W1和间距S1则与FinFET器件最终鳍片之间间距相关联。为了获得大AR的鳍片，H1优选地大于或等于W1和S1之中最大值的1并、优选大于等于5倍、例如大于或等于10倍。
如图6和图3所示，在第一图形2两侧形成多个第二图形3构成的侧墙。采用PECVD、HDPCVD、MBE、ALD等共形程度高、台阶覆盖率高的沉积工艺，在整个衬底1上形成第二绝缘层3并刻蚀去除水平部分仅保留在第一图形2两侧作为侧墙的第二图形3。形成的氮化硅图形3可以优选地具有约600MPa～2GPa的张应力，不仅能够防止后续材料沉积造成侧向扩散和第二图形3的扭曲(也即避免了最终刻蚀去除图形3过程中留下孔洞或残余)，还有效提高了与下方Si衬底1以及侧面相邻的绝缘层2之间的刻蚀选择比(不同应力条件下刻蚀速度不一致)。第二图形3材料为四族元素(例如Si或C)与本族元素或者其它族元素组成的单质或化合物，优选为具有张应力且含氢量较高的氮化硅。在本发明一个优选实施例中，绝缘层3的材料例如为氮化硅，并且优选地具有高H掺杂，例如采用硅烷和氮气作为原料气并优选N2:SiH4为100～500、最佳300以对沉积速度与H含量做权衡。在本发明其他实施例中，绝缘层3的材料为硅基材料，例如SiON、SiNC、SiOC、SiOF、SiNF等。在本发明另一个优选实施例中，第二绝缘层3为类金刚石无定形碳(DLC)或四面体非晶碳等C基材料。如图3所示，第二图形3的宽度为W2，其最终决定了鳍片的宽度，也即与第一图形2的高度H1一起决定了高宽比AR＝H1:W2。在本发明一个实施例中，W2小于等于H1的100％、优选小于等于20％、优选小于等于10％、例如5％，例如仅为1～10nm、例如3～6nm、例如5nm。
虽然图3所示第二图形3与第一图形2顶部齐平，但是在实际沉积、刻蚀过程中，第二图形3的顶部可能并非为平坦、而是可以为具有弧度的弧形并且弧形最底部低于第一图形2的顶部。因此，优选地，刻蚀形成侧墙3之后，进一步采用CMP平坦化处理第一图形2和第二图形3以使得两者顶部齐平(通过控制CMP时间和速度，换算CMP去除厚度)，如此确保后续沉积的薄膜不会与第二图形3顶部层叠从而造成刻蚀不均匀。
如图6和图4所示，在衬底1上形成第三绝缘层4，覆盖第一图形2、第二图形3、衬底1，并CMP平坦化直至暴露第二图形3。第三绝缘层4的材料同样可以选自以上任何所述的绝缘介质材料，但是必须使得第三绝缘层4材料与衬底1不同、并且与第二图形3不同，也即第三绝缘层4材料可以与第一图形2材料相同。任选地，沉积第三绝缘层4之后执行与第一图形2类似的退火工艺。随后，CMP平坦化直至暴露第二图形3，从而在衬底1上剩余部分形成第三图形4，完全填充了第一图形2/第二图形3之间的间隙。优选地，图4所示的CMP工艺可以与如上所述图3所示任选的CMP工艺合并执行，也即图3形成具有顶部弧度的侧墙3之后不立即CMP，而是形成第三图形4之后再CMP，同样地通过控制CMP时间和速度、换算CMP去除厚度。
如图6和图5所示，去除第二图形3，在第一图形2和第三图形4之间留下多个凹槽T，暴露衬底1。刻蚀工艺优选为各向同性的工艺以完全去除第二图形3，使得凹槽T侧壁基本或完全不存在绝缘介质的材料。当第二图形3为氮化硅材料时，可以选用热磷酸湿法腐蚀，当第二图形3为非晶碳时可以选用氧等离子体干法刻蚀(将C基材质气化抽出)，当第二图形3为氧化硅时选用HF湿法腐蚀。如前所述，凹槽T的AR比＝H1:W2，其大于等于1、优选大于等于5、优选等于等于10、例如为20。
此后，在凹槽T中通过MOCVD、MBE、ALD等工艺外延生长SiGe、SiC、SiGeC、Ge、GeSn、GaN、GaP、GaAs、InN、InP、InAs、InSb的高迁移率材料或它们的组分配比材料，如SiGeSn，InGaAs，形成异质(相对于衬底Si)的鳍片以用作FinFET的源漏区，沉积横跨鳍片的高k材料-金属栅堆叠结构，涂覆低k材料的层间介质层并刻蚀形成源漏接触孔，填充金属材料形成接触塞完成器件制造。
依照本发明的半导体器件制造方法，控制沉积介质图形的厚度而调节多个介质图形的间距从而得到外延生长高迁移率材料用的深槽，降低工艺难度并提高制程的均匀性。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (9)
1.一种半导体器件制造方法，包括：
在衬底上形成多个第一图形；
在每个第一图形的侧面形成第二图形的侧墙；
在衬底上形成第三图形，覆盖第一和第二图形；
平坦化第三图形直至暴露第二图形；
去除第二图形，在第一图形和第三图形之间留下多个凹槽。
2.如权利要求1的方法，其中，在每个凹槽中外延生长形成高迁移率材料的鳍片。
3.如权利要求1的方法，其中，在形成多个第一图形之前进一步包括，在衬底上形成垫层。
4.如权利要求1的方法，其中，采用干法刻蚀或湿法刻蚀各向同性地刻蚀去除第二图形。
5.如权利要求1的方法，其中，第二图形的材料不同于第一图形和/或第三图形。
6.如权利要求5的方法，其中，第一图形和/或第三图形的材料选自氧化硅或氮化硅基材质、低k材料、热膨胀介质材料的任一种及其组合。
7.如权利要求5的方法，其中，第二图形材料为四族元素与本族元素或者其它族元素组成的单质或化合物，优选为具有张应力且含氢量较高的氮化硅。
8.如权利要求1的方法，其中，形成第一和/或第三图形之后进一步包括，执行退火以提高薄膜质量。
9.如权利要求1的方法，其中，凹槽的深宽比大于等于1并优选地大于等于5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510634784.8A CN106558497A (zh) | 2015-09-29 | 2015-09-29 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510634784.8A CN106558497A (zh) | 2015-09-29 | 2015-09-29 | 半导体器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106558497A true CN106558497A (zh) | 2017-04-05 |
Family
ID=58414931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510634784.8A Pending CN106558497A (zh) | 2015-09-29 | 2015-09-29 | 半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106558497A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782428A (zh) * | 2020-06-09 | 2021-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171714A (en) * | 1991-04-15 | 1992-12-15 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device having interconnetion patterns |
| CN103928312A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 图案的形成方法 |
| CN104037085A (zh) * | 2013-03-07 | 2014-09-10 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104124166A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
-
2015
- 2015-09-29 CN CN201510634784.8A patent/CN106558497A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171714A (en) * | 1991-04-15 | 1992-12-15 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device having interconnetion patterns |
| CN103928312A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 图案的形成方法 |
| CN104037085A (zh) * | 2013-03-07 | 2014-09-10 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104124166A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782428A (zh) * | 2020-06-09 | 2021-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113782428B (zh) * | 2020-06-09 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI595600B (zh) | 用於塊材鰭式場效電晶體結構之無植入物擊穿摻雜層形成及其製造方法 | |
| US9343551B2 (en) | Methods for manufacturing a fin structure of semiconductor device | |
| US9117877B2 (en) | Methods of forming a dielectric cap layer on a metal gate structure | |
| US8703565B2 (en) | Bottom-notched SiGe FinFET formation using condensation | |
| US10546957B2 (en) | Nanosheet FET including all-around source/drain contact | |
| CN108231888A (zh) | 半导体器件及其制造方法 | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| US10249536B2 (en) | Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same | |
| CN104051526B (zh) | 紧邻半导体鳍的沟渠及其形成方法 | |
| CN106486374B (zh) | 半导体结构的形成方法 | |
| CN108735604A (zh) | 晶体管的形成方法 | |
| CN107481933A (zh) | 半导体结构及其制造方法 | |
| US20090212330A1 (en) | Method of fabricating a buried-gate semiconductor device and corresponding integrated circuit | |
| CN107492521A (zh) | 半导体结构及形成方法 | |
| CN106571339A (zh) | 鳍式场效应管的形成方法 | |
| US20130302954A1 (en) | Methods of forming fins for a finfet device without performing a cmp process | |
| US20220344199A1 (en) | Integrated circuit isolation feature and method of forming the same | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN106571298A (zh) | 半导体结构的形成方法 | |
| CN106558497A (zh) | 半导体器件制造方法 | |
| CN106952819A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| US20200381540A1 (en) | Semiconductor device, manufacturing method thereof, and electronic device including the device | |
| US11264499B2 (en) | Transistor devices with source/drain regions comprising an interface layer that comprises a non-semiconductor material | |
| CN103681342A (zh) | 一种导电沟道制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170405 |