CN106534724B

CN106534724B - 成像装置和成像系统

Info

Publication number: CN106534724B
Application number: CN201610806636.4A
Authority: CN
Inventors: 户塚洋史; 吉田大介
Original assignee: Kato Corp
Current assignee: Kato Corp
Priority date: 2015-09-10
Filing date: 2016-09-06
Publication date: 2019-10-25
Anticipated expiration: 2036-09-06
Also published as: JP2017055382A; CN106534724A; JP6666043B2

Abstract

本发明涉及成像装置和成像系统。提供对一个像素信号执行包括第一AD转换和第二AD转换的多次AD转换的成像装置。第一存储器具有N+1位的位宽(N是自然数)，并且保持通过第一AD转换获得的数字值的最低有效位到第N+1位，第二存储器具有大于N+1位的M位的位宽(M是自然数)，并且保持通过第二AD转换获得的数字值的最低有效位到第M位。

Description

成像装置和成像系统

技术领域

本发明涉及成像装置和成像系统。

背景技术

互补金属氧化物半导体(CMOS)图像传感器的电路配置的一种类型具有对应地提供给多个像素的列的模拟-数字(AD)转换电路。关于这种CMOS图像传感器，日本专利申请公开No.2010-103913公开了可以通过对来自像素的信号多次执行或应用AD转换并将通过AD转换获得的数字值相加来减少由成像装置的操作引起的热噪声。

进一步地，日本专利申请公开No.2013-93837公开了其中计数器经由缓冲器向每列上的储存器输出计数值的成像装置。这个在成像装置的每列上的储存器在像素信号的电位与斜坡信号的电位之间的大小关系反转的定时保持计数值。

但是，在日本专利申请公开No.2013-93837的配置中，对输入的像素信号的多次AD转换需要另外的储存器来保持各次的AD转换结果，这可能造成元件数量的增加。

发明内容

鉴于上述的目的，做出了本发明，本发明意在减少在多个像素的各个列上具有AD转换电路并且对输入的像素信号执行多次AD转换的成像装置中的元件的数量。

根据本发明的一个方面的成像装置包括：被布置为形成多个列的多个像素，每个像素被配置成输出通过光电转换得到的根据入射光的像素信号；被对应地提供给多个列并且每个被配置成对像素信号执行AD转换的AD转换电路；以及被对应地提供给多个列的第一存储器和每个被对应地提供给多个列的第二存储器。AD转换电路中的每个AD转换电路对像素信号中的单个的相同的像素信号执行或应用包括第一AD转换和第二AD转换的多次AD转换。第一存储器中的每个具有N+1位的位宽(N是自然数)，并且保持通过第一AD转换获得的第一数字值的最低有效位(LSB)到第N+1位。第二存储器中的每个具有比N+1位大的M位的位宽(M是自然数)，并且保持通过第二AD转换获得的第二数字值的最低有效位到第M位。

根据本发明的另一方面的成像系统包括成像装置，该成像装置包括被布置为形成多个列的多个像素，每个像素被配置成输出通过光电转换获得的根据入射光的像素信号；被对应地提供给多个列并且每个被配置成对像素信号执行AD转换的AD转换电路；以及被对应地提供给多个列的第一存储器和被对应地提供给多个列的第二存储器。AD转换电路中的每个AD转换电路对像素信号中的单个的相同的像素信号执行包括第一AD转换和第二AD转换的多次AD转换。第一存储器中的每个具有N+1位的位宽(N是自然数)，并且保持通过第一AD转换获得的第一数字值的最低有效位到第N+1位。第二存储器中的每个具有比N+1位大的M位的位宽(M是自然数)，并且保持通过第二AD转换获得的第二数字值的最低有效位到第M位。成像系统进一步包括被配置成处理从成像装置输出的信号的信号处理单元。

根据本发明的另一方面的成像装置包括：被布置为形成多个列的多个像素，每个像素被配置成输出通过光电转换得到的按照入射光的像素信号；比较器，被对应地提供给多个列，每个比较器被配置成通过比较来确定像素信号与随时间改变的参考信号之间的大小关系并且响应于大小关系的反转而输出控制信号；被配置成输出指示参考信号开始改变之后的经过时间的计数值的计数器；以及被对应地提供给多个列并且每个被配置成在输出控制信号的时间点保持计数值的第一存储器，以及被对应地提供给多个列并且每个被配置成在输出控制信号的时间点保持计数值的第二存储器。比较器中的每个对像素信号中的单个的相同的像素信号执行包括第一比较和第二比较的多次比较。第一存储器中的每个具有N+1位的位宽(N是自然数)，并且保持通过第一比较获得的第一计数值的最低有效位到第N+1位。第二存储器中的每个具有比N+1位大的M位的位宽(M是自然数)，并且保持通过第二比较获得的第二计数值的最低有效位到第M位。

根据本发明的另一方面的成像系统包括成像装置，该成像装置包括被布置为形成多个列的多个像素，每个像素被配置成输出通过光电转换得到的按照入射光的像素信号；比较器，被对应地提供给多个列，每个比较器被配置成通过比较来确定像素信号与随时间改变的参考信号之间的大小关系并且响应于大小关系的反转而输出控制信号；被配置成输出指示参考信号开始改变之后的经过时间的计数值的计数器；以及被对应地提供给多个列并且每个被配置成在输出控制信号的时间点保持计数值的第一存储器，以及被对应地提供给多个列并且每个被配置成在输出控制信号的时间点保持计数值的第二存储器。比较器中的每个比较器对像素信号中的单个的相同的像素信号执行包括第一比较和第二比较的多次比较。第一存储器中的每个具有N+1位的位宽(N是自然数)，并且保持通过第一比较获得的第一计数值的最低有效位到第N+1位。第二存储器中的每个具有比N+1位大的M位的位宽(M是自然数)，并且保持通过第二比较获得的第二计数值的最低有效位到第M位。成像系统进一步包括被配置成处理从成像装置输出的信号的信号处理单元。

根据以下参照附图对示例性实施例的描述，本发明的进一步特征将变得清晰。

附图说明

图1A是示出根据第一实施例的成像装置的配置的框图。

图1B是示出像素的配置的电路图。

图2A是更详细地示出根据第一实施例的第一存储器组和第二存储器组的配置的框图。

图2B是更详细地示出存储器的配置的框图。

图3A是示出根据第一实施例的成像装置的操作的时序图。

图3B是示出计数信号的时序图。

图3C是示出计数信号的修改例的时序图。

图4是示出根据第一实施例的数字值的处理方法的图。

图5是更详细地示出根据第二实施例的第一存储器组和第二存储器组的配置的框图。

图6A是示出根据第二实施例的整个成像装置的操作的时序图。

图6B是示出时段N1和N2期间的计数信号的时序图。

图6C是示出时段S1和S2期间的计数信号的时序图。

图7是示出根据第三实施例的成像装置的配置的框图。

图8是更详细地示出根据第三实施例的第一存储器组和第二存储器组的配置的框图。

图9是示出根据第三实施例的成像装置的操作的时序图。

图10A是示出根据第四实施例的成像装置的操作的时序图。

图10B是示出计数信号的时序图。

图11是示出第六实施例的成像系统的配置的框图。

图12A是示出根据第五实施例的成像装置的配置的框图。

图12B是示出像素的配置的电路图。

图13是示出根据第五实施例的电压产生电路的配置的电路图。

图14是更详细地示出根据第五实施例的第一存储器组和第二存储器组的配置的框图。

具体实施方式

现在将根据附图详细地描述本发明的优选实施例。

第一实施例

图1A和图1B示出第一实施例的成像装置。图1A是示出成像装置的配置的框图，图1B是示出像素的配置的电路图。

成像装置包括像素阵列101、垂直扫描电路102、参考信号产生电路103、多个比较器104、计数器105、多个第一存储器组107、多个第二存储器组108、水平扫描电路109和多个选择电路110。像素阵列101包括被按照包括多个行和多个列的矩阵形式布置的多个像素100。对应于像素阵列101的列，提供比较器104、第一存储器组107、第二存储器组108和选择电路110。

像素100具有光电转换单元PD、复位晶体管M1、传送晶体管M2、放大晶体管M3和选择晶体管M4。光电转换单元PD通过光电转换根据入射光产生电荷。例如，光电转换单元PD由光电二极管形成。分别通过从垂直扫描电路102供应的控制信号φR、φT和φSEL控制复位晶体管M1、传送晶体管M2和选择晶体管M4。光电转换单元PD与传送晶体管M2的源极连接，传送晶体管M2的漏极与作为放大晶体管M3的栅极节点的浮置扩散FD连接。传送晶体管M2的导通使得由光电转换单元PD产生的电荷被传送到浮置扩散FD。

复位晶体管M1的源极连接到浮置扩散FD，复位晶体管M1的漏极连接到具有供电电压的供电线。复位晶体管M1的导通使得浮置扩散FD的电压被复位。这样的配置允许像素100输出对应于已复位浮置扩散FD的电压的状态的复位电平信号、以及对应于在复位之后电荷已被传送到浮置扩散FD的状态的光学信号。

放大晶体管M3的漏极连接到供电线，放大晶体管M3的源极连接到选择晶体管M4的漏极。选择晶体管M4的源极连接到像素100的输出线。当选择晶体管M4导通时，通过连接到电流负载(未示出)，放大晶体管M3可以作为源极跟随器操作。在这时，放大晶体管M3向像素100的输出线输出根据传送到浮置扩散FD的电荷的像素信号VPIX。该输出线被共用地提供在像素阵列101的每列上并且连接到比较器104。

垂直扫描电路102向在像素阵列101的每行上的像素100输出上述的控制信号φR、φT和φSEL，并且控制像素阵列101的预定行的选择和读出操作。将从像素100读出的像素信号VPIX和由参考信号产生电路103产生的参考信号VRMP输入比较器104，比较这些信号的大小来确定其大小关系。比较器104向选择电路110输出代表比较结果的控制信号VCOMP。响应于像素信号VPIX与参考信号VRMP之间的大小关系的反转，控制信号VCOMP的极性在同一定时被反转。参考信号VRMP是其电压根据时间改变的信号。虽然在本实施例中，参考信号VRMP是其电压相对于时间线性地改变的斜坡信号，但参考信号VRMP不限于此。例如，参考信号VRMP可以是其电压相对于时间阶梯式地改变的信号。选择电路110选择第一存储器组107或者第二存储器组108中的任一组作为控制信号VCOMP所输出到的存储器组。

计数器105经由多个信号线输出包括例如11位格雷码信号的计数信号组106。计数信号组106从计数器105所输出到的多个信号线中的一个被共用地连接到对应列上的第一存储器组107和第二存储器组108。由计数信号组106指示的值(计数值)对应于参考信号VRMP开始改变之后的经过时间。当控制信号VCOMP的极性被反转时，第一存储器组107和第二存储器组108将计数值作为AD转换结果的数字值保持。在从水平扫描电路109输入用于扫描的控制信号的定时，将第一存储器组107和第二存储器组108中保持的数字值经由输出线114依次输出到成像装置的后级电路。在本实施例中，将两个存储器组，即第一存储器组107和第二存储器组108，提供给成像装置作为用于保持AD转换结果的存储器组。所以，成像装置可以执行两次AD转换并且保持两次AD转换的结果。虽然具体的处理将在稍后进行描述，但本实施例可以将两次AD转换的这些结果相加来减少在输出信号中的噪声。

图2A和图2B是示出对应于像素阵列101的一个列的列电路的配置以更详细地示出第一实施例的第一存储器组107和第二存储器组108的配置的图。图2A是更详细地示出根据第一实施例的第一存储器组和第二存储器组的配置的框图，图2B是更详细地示出第一存储器组和第二存储器组中包括的存储器的配置的框图。

计数器105经由12条信号线输出包含12个计数信号的计数信号组106。把在各信号线上传输的各计数信号表示为106-0～106-10和106-3M。计数信号106-0～106-10形成其中计数信号106-0代表最低有效位、计数信号106-10是最高有效位的11位格雷码信号。此外，计数信号106-0、106-1、106-2和106-3M形成其中计数信号106-0代表最低有效位、计数信号106-3M代表最高有效位的4位格雷码信号。

第一存储器组107包括用于4个位的存储器107-0～107-3。计数信号106-0、106-1、106-2和106-3分别输入到存储器107-0～107-3。第二存储器组108包括用于11个位的存储器108-0～108-10。计数信号106-0～106-10分别输入到存储器108-0～108-10。

图2B示出存储器107-0～107-3以及108-0～108-10的示例配置。虽然作为这些存储器的代表将仅描述存储器108-0的配置，但是其它存储器可以具有相同的配置。本实施例的存储器108-0被配置成能够保持两个数据以在成像装置内部提供的或在成像装置的后级中提供的图像信号处理单元中执行数字相关双采样(CDS)处理。存储器108-0具有保持复位电平信号的AD转换结果的N锁存器200-N和保持光学信号的AD转换结果的S锁存器200-S。这里，在第一存储器组107中包括的存储器的数量，即，第一存储器组107的位宽，被定义为大于在对像素信号中的单个的相同信号执行多次AD转换时一次AD转换结果和另一次的差值的最大值的值。注意，该差值主要是由于叠加在像素信号VPIX和参考信号VRMP上的随机噪声成分和由比较器104产生的随机噪声成分导致的。由此，可以保持可能在两次AD转换的结果之间变化的多个位值。

例如，当第一AD转换和第二AD转换的结果之间的差值的绝对值小于或者等于2^N-1[LSB]时，第一存储器组107需要的位宽是N+1位。在本实施例中假定N＝3，即，差值的绝对值小于或者等于7[LSB]，导致第一存储器组107的位宽被设置成4位。这是因为，由于更高的7个位(＝11位-4位)在第一AD转换和第二AD转换中是对于所有的AD转换的结果的相同的值，所以第一存储器组107的位宽将至少是4位。

接下来，将通过使用图3A、图3B和图3C的时序图来描述本实施例的成像装置的操作。图3A是示出根据第一实施例的整个成像装置的操作的时序图。图3B是示出计数信号的时序图。图3C是示出计数信号的修改例的时序图。

首先，在从时间T0到时间T1的时段期间，控制信号φR成为高电平，并且复位晶体管M1导通。这使得浮置扩散FD的电压被复位成预定的电压电平。然后，在从时间T2到时间T3的时段N1和从时间T4到时间T5的时段N2期间，对处于复位电平的像素信号VPIX执行两次AD转换。

首先，将描述在时段N1期间的第一AD转换。在时段N1期间，选择电路110选择第一存储器组107作为把控制信号VCOMP输出到的存储器组。在时间T2，从参考信号产生电路103输出的参考信号VRMP的电压开始下降。同时，从计数器105输出的计数信号组106指示的计数值开始随着时间增大。同时，由于参考信号VRMP的电压大于处于复位电平的像素信号VPIX的电压，因此，作为比较器104的输出的控制信号VCOMP处于高电平。

然后，在参考信号VRMP的电压变成小于处于复位电平的像素信号VPIX的电压的时间T2A，参考信号VRMP的电压和处于复位电平的像素信号VPIX的电压之间的大小关系被反转，控制信号VCOMP变成低电平。第一存储器组107保持在时间点T2A由计数信号组106指示的计数值作为经受AD转换后的处于复位电平的数字值。第一存储器组107包括四个存储器107-0～107-3。换句话说，由于第一存储器组107具有四位的位宽，因此在时段N1期间保持在第一存储器组107中的数字值仅包括由计数信号组106指示的计数值的从最低有效位到第四位的较低四位。

然后执行在时段N2期间的第二AD转换。在时段N2期间，选择电路110选择第二存储器组108作为控制信号VCOMP输出到的存储器组。执行与以上描述的那样的相同的AD转换，在时间T4A，第二存储器组108保持在时间点T4A由计数信号组106指示的计数值作为经过AD转换后的处于复位电平的数字值。第二存储器组108包括11个存储器108-0～108-10。换句话说，由于第二存储器组108具有11位的位宽，因此，在时段N2期间保持在第二存储器组108中的数字值包括由计数信号组106指示的计数值的最低有效位到第11位。注意，在时段N1和时段N2期间由AD转换获得的数字值被保持在每个存储器中的N锁存器200-N中。此外，假定用于在时段N2期间的第二AD转换的参考信号VRMP的波形与用于在时段N1期间的第一AD转换的参考信号VRMP的波形相同。

然后控制信号在从时间T6到时间T7的时段期间变成高电平，并且传送晶体管M2导通。由此，由入射光在光电转换单元PD产生的电荷被传送到浮置扩散FD。像素信号VPIX的电压随着该电荷传送而降低。在时间T7，通过电荷传送，像素信号VPIX的电压变成根据光学信号的值。然后，在从时间T8到时间T9的时段S1以及从时间T10到时间T11的时段S2期间，对光学信号电平的像素信号VPIX执行两次AD转换。

将省略在时段S1和S2期间的AD转换操作的描述，因为它们与时段N1和N2期间的AD转换操作相同，除了将数字值保持在每个存储器的S锁存器200-S中之外。

接下来，将参照图3B描述计数信号组106的操作时序。图3B示出了对于时段S1和时段S2，计数信号组106的较低六位计数信号106-0～106-5和计数信号106-3M的波形。

在作为时段S1的开始时间的时间T8，计数信号106-0到106-2以及106-3M共同代表格雷码值中的“0000”(十进制中的“0”)。在时间T8之后，该值随着时间过去而递增，并且响应于达到格雷码值中的“1000”(十进制中的“15”)，返回到“0000”。此外，计数信号106-3到106-10总是处于低电平(0)。以这样的方式，在时段S1期间，由计数信号106-0～106-2以及106-3M形成的四位格雷码信号重复从0到15的计数。所以，在控制信号VCOMP的电平被反转的时间T8A，从0到15的计数值中的任何一个以格雷码保持在第一存储器组107的S锁存器200-S中。

在作为时段S2的开始时间的时间T10，计数信号106-0～106-10共同代表格雷码值中的“0...0000”(十进制中的“0”)。在时间T10之后，由计数信号106-0～106-10指示的值随着时间过去递增。以这样的方式，在时段S2期间，用由计数信号106-0～106-10形成的11位格雷码执行计数。所以，在控制信号VCOMP的电平被反转的时间T10A，计数值以11位格雷码保持在第二存储器组108的S锁存器200-S中。

如以上讨论的那样，在两个时段，即，在本实施例中的时段S1和时段S2期间，执行两次AD转换。在时段S2期间保持的计数值是11位的，即，计数信号组106的所有位，在时段S1期间保持的计数值是计数信号组106的较低4位。以此方式，可以通过使用在时段S1和S2期间获得的数字值对两次AD转换的结果进行相加或平均来减少AD转换结果中可能包括的噪声。

注意，在图3B的计数信号中，在时段S1期间输出的计数信号与在时段S2期间输出的计数信号不同。具体地，在时段S1期间，总是把没有在任何AD转换操作中涉及的计数信号106-3到106-10设为低电平。相比于在时段S1期间也改变计数信号106-3到106-10的电平的情况，这允许减少的功耗。但是，如在图3C示出的计数信号的修改例所见，在时段S1和S2期间的计数信号可以按照相同的定时操作。即，在第一AD转换由计数器105输出的计数值可以与在第二AD转换由计数器105输出的计数值相同。在这种情况下，可以简化计数器105的操作。

接下来，将参照图4描述使用在第一存储器组107和第二存储器组108中保持的数字值而获得对应于两次AD转换结果的相加的信号的处理方法。如上所述，保持在各存储器组中的数字值是在时段S1期间保持的较低4位的数字值和在时段S2期间保持的所有的11位的数字值。所以，由于这些值只相加不提供期望的值，将需要以下描述的计算处理。注意，在从格雷码向二进制码的转换之后执行对这些数字值的计算处理。

现在，把在时段S1期间保持的较低四位表示为S1(Lo)。此外，把在时段S2期间保持的所有位表示为S2(ALL)，把在时段S2期间的较低四位表示为S2(Lo)，把在时段S2期间保持的较高七位表示为S2(Hi)。而且，虽然在本实施例中在时段S1期间保持的数字值中没有保持较高七位，但假定所有的11位存在于该数字值中，把所有的11位表示为S1(ALL)并且把较高七位表示为S1(Hi)。但是，由于如上所述假定在已经执行多次AD转换之后的数字值的较高位是相同值，则以下的式子成立。

S1(Hi)＝S2(Hi)

该处理意在使用在第一存储器组107和第二存储器组108中保持的数字值来计算两次AD转换的结果的和S1(ALL)+S2(ALL)。此外，在各存储器组中保持的已知值是S1(Lo)和S2(ALL)。在这方面，可以如下修改S1(ALL)+S2(ALL)的式子。

S1(ALL)+S2(ALL)

＝S1(Hi)+S1(Lo)+S2(Hi)+S2(Lo)

＝2×S2(Hi)+S2(Lo)+S1(Lo)

＝2×{S2(Hi)+S2(Lo)}+S1(Lo)–S2(Lo)

＝2×S2(ALL)+diff,其中diff＝S1(Lo)–S2(Lo)。

即，可以通过将两倍的S2(ALL)与差值diff(四位值)相加来计算出与作为两次AD转换结果的和的S1(ALL)+S2(ALL)相同的值，其中S2(ALL)是第二存储器组108中保持的值。

注意，由于S1(Lo)和S2(Lo)的可能值是0到15，因此仅应用以上式子中的差值diff可能会由于从低位向高位进位或者借位而引起错误。所以，在S1(Lo)和S2(Lo)的某种组合中，差值diff可能需要进位或者借位的数值运算(digit operation)。如下，将取决于S1(Lo)-S2(Lo)值，确定数值运算的细节。

情况1：如果-8<S1(Lo)-S2(Lo)<8，则不应用数值运算(可以定义diff为diff＝S1(Lo)–S2(Lo))。

情况2：如果S1(Lo)-S2(Lo)≤-8，则应用数值运算(可以定义diff为diff＝S1(Lo)–S2(Lo)+2⁴)。

情况3：如果8≤S1(Lo)-S2(Lo)，则应用数值运算(可以定义diff为diff＝S1(Lo)–S2(Lo)–2⁴)。

参照图4，以下将使用特定的示例描述数值运算的细节。

情况1：-8<S1(Lo)-S2(Lo)<8的情况

Bin[0]～Bin[3]指示在已经将S1(Lo)或S2(Lo)转换为二进制值之后各个位的波形的较低四位。S2(ALL)的行代表Bin[0]～Bin[3]的可能值的一个示例。

在下面，在这个情况下，将描述S2(ALL)是“55”(二进制值“110111”)的情况。S2(Lo)的行代表当S2(ALL)是“55”时较低四位的值“7”(二进制值“0111”)。当S2(ALL)是“55”时，S1(ALL)的可能范围是“55”±7[LSB]。S1(Lo)的行代表对应于S1(ALL)的较低四位的"0"到"14"(二进制值"0000"到"1110")。

S1(Lo)-S2(Lo)的行代表从S1(Lo)中减去S2(Lo)的值，diff的行代表在数值运算之后的结果。注意，由于在本情况下不发生数值运算，因此diff的行具有与S1(Lo)-S2(Lo)的行相同的值。

S1+S2(Expectation)的行代表S1(ALL)+S2(ALL)的和的期望值，其是当S2(ALL)是“55”时在S1(ALL)的可能范围(“55”±7[LSB])中的AD转换结果。

S1+S2(Simple)的行代表如下式子，其是如果不应用上述的数值运算所获得的计算值。

2×S2(ALL)+S1(Lo)-S2(Lo)

S1+S2的行代表如下式子，其是在数值运算之后的计算值。

2×S2(ALL)+diff

需要执行数值运算以使该值等于S1+S2(Expectation)。在本情况下，因为-8<S1(Lo)-S2(Lo)<8，在描述的S1的可能范围内，S1+S2(Simple)和S1+S2(Expectation)之间没有出现差别。因此，在本情况下不需要数值运算。

情况2：S1(Lo)-S2(Lo)≤-8的情况

这个情况示例了S2(ALL)是“63”(二进制值“111111”)、S2(Lo)是“15”(二进制值“1111”)的情况。

例如，现在考虑S1(ALL)是比S2(ALL)大“1”的“64”(二进制值“1000000”)的情况。在该情况下，实际保持在第一存储器组107中的值S1(Lo)是“0”(二进制值“0000”)，并且在没有执行数值运算时由以下式子定义。

S1(Lo)-S2(Lo)＝0-15＝-15

因此，当没有执行数值运算时与两次AD转换的结果的和对应的S1+S2(Simple)的行的值由以下式子表示。

2×S2(ALL)+S1(Lo)-S2(Lo)＝63×2-15＝111

这个结果与作为S1+S2(Expectation)的“127”不同。其原因如下。取值“63”的S2(ALL)的较低四位S2(Lo)是“15”(二进制值“1111”)。这里，比S2(ALL)的“63”大“1”的S1(ALL)的最低有效位的值S1(Lo)不是与“15”接着的“16”，而是“0”。这是因为最低有效位的位宽只有四位。所以，没有经过数值运算的S1+S2(Simple)从S1+S2(Expectation)偏移了“16”。

因此，需要通过如下式子作为修正这个“16”的值偏移的数值进位运算来定义diff。

diff＝S1(Lo)-S2(Lo)+2⁴

当使用该diff来计算S1(ALL)+S2(ALL)时，通过以下式子表达在已执行进位运算之后的S1(ALL)+S2(ALL)的值。

2×S2(ALL)+diff＝2×63-15+16＝127

这提供了等于S1+S2(Expectation)的结果。虽然上述的示例针对的是S1(Lo)为“0”的情况，但是，对于S1(Lo)是“1”到“6”的情况，将需要类似的运算。此外，对于S1(Lo)是“8”到“15”的情况，不执行上述的数值运算。

情况3：8≤S1(Lo)-S2(Lo)的情况

这个情况示出了S2(ALL)是“64”(二进制值“1000000”)、S2(Lo)是“0”(二进制值“0000”)的情况。

例如，现在考虑S1(ALL)是比S2(ALL)小“1”的“63”(二进制值“111111”)的情况。在该情况下，实际保持在第一存储器组107中的值S1(Lo)是“15”(二进制值“1111”)，并且在没有应用数值运算时获得以下式子。

S1(Lo)-S2(Lo)＝15-0＝15

所以，当没有应用数值运算时与两次AD转换的结果的和对应的S1+S2(Simple)的行的值通过以下式子表示。

2×S2(ALL)+S1(Lo)-S2(Lo)＝2×64+15＝143

这个结果与作为S1+S2(Expectation)的“127”不同。在这个情况下，与情况2相反，需要通过如下式子作为数值借位运算来定义diff。

diff＝S1(Lo)-S2(Lo)–2⁴

当使用这个diff来计算S1(ALL)+S2(ALL)时，通过以下式子表达在已执行借位运算之后的S1(ALL)+S2(ALL)的值。

2×S2(ALL)+diff＝2×64+15-16＝127

这提供了等于S1+S2(Expectation)的结果。虽然上述的示例针对的是S1(Lo)为“15”的情况，但是，对于S1(Lo)是“9”到“14”的情况，将需要类似的运算。此外，对于S1(Lo)是“0”到“7”的情况，不执行上述的数值运算。

虽然，数值运算的以上描述是针对光学信号的AD转换结果的，但是可以对像素复位电平的AD转换结果应用类似的运算。在数值运算结束之后，可以通过执行数字CDS处理来获得其中消除了复位电平中包括的噪声的图像数据。注意，上述的数值运算方法可以在成像装置的内部执行，只要在每个存储器组的后级中执行即可，或者可以在成像装置的后级中的图像信号处理单元等中执行。

如上所述，根据本实施例，可以通过对从相同像素输出的像素信号执行或者应用多次AD转换并且将获得的AD转换结果相加来减少噪声。在该相加中，取决于预期的噪声，第一存储器组107的位宽被设置小于信号的所有位的数量。这与把第一存储器组107内的存储器的数量设置成与信号的所有位的数量相同的数量的情况相比，允许第一存储器组107内的存储器的数量减少。例如，在上述示例中，将11个存储器减少到4个存储器。所以，可以减少成像装置中的元件的数量。

注意，虽然在以上的描述中从计数器105输出的计数信号是按照格雷码的形式，但它可以按照格雷码以外的其它形式。例如，可以使用利用典型的二进制数值的二进制码。但是，由于格雷码在计数值递增时只有一个位被反转并且这可以减少在计数值的递增和比较器输出的改变之间的定时差异的影响，更优选对计数信号应用格雷码。

注意，虽然在以上描述中第一存储器组107的位宽是四位，第二存储器组108的位宽是11位，由计数信号组106代表的计数值也是11位，但实施例不限于此。即，在不偏离本发明的精神的情况下，这些位的数量可以是任何值。更详细地，以下的概括是可能的。假定当第一AD转换和第二AD转换的结果之间的差值的绝对值小于或者等于2^N-1[LSB](N是自然数)时，第一存储器组107的位宽是N+1位。然后假定第二存储器组108的位宽以及由计数信号组106代表的计数值的位数是大于N+1位的M位(M是自然数)。在这个情况下，第一存储器组107保持计数信号组106的最低有效位到第N+1位，并且第二存储器组108保持计数信号组106的最低有效位到第M位。

在这个情况下，上述的数值运算可以通过如下使用N进行概括。

情况1:如果-(2^N-1)≤S1(Lo)-S2(Lo)≤(2^N-1),则不应用数值运算。

情况2:如果S1(Lo)-S2(Lo)<-(2^N-1),则应用数值运算(将diff定义为diff＝S1(Lo)-S2(Lo)+2^N+1)。

情况3:如果(2^N-1)<S1(Lo)-S2(Lo),则应用数值运算(将diff定义为diff＝S1(Lo)-S2(Lo)-2^N+1)。

虽然在以上的描述中将成像装置配置成执行两次AD转换并且将AD转换结果保持在两个存储器组中，但AD转换的次数和存储器组的数量均不限于2。例如，可以将它配置成执行三次或者更多次AD转换并且将AD转换结果保持在三个或者更多个存储器组中。

虽然在以上的描述中仅将通过多次AD转换获得的数字值相加，但这个相加可以不是只相加。例如，上述的相加运算可以用相加后的信号数量除相加后的值的平均运算来替换。

第二实施例

图5是示出第二实施例的第一存储器组107和第二存储器组118的配置的示图。注意，在本实施例中，由于成像装置的配置与在图1A和图1B中示出的第一实施例中的相同，将省略其描述。

第一存储器组107的配置与在第一实施例中的相同。第二存储器组118的配置与第一实施例的第二存储器组108的不同在于：存储器108-4～108-10被具有7位宽的纹波计数器(ripple counter)118-4替换。即，第二存储器组118包括用于较低四位的存储器118-0～118-3、以及纹波计数器118-4。将与输入到第一存储器组107的计数信号106-0、106-1、106-2和106-3M相同的计数信号106-0、106-1、106-2和106-3M从计数器105输入到存储器118-0～118-3。此外，将计数信号106-3M经由存储器118-3输入到纹波计数器118-4。纹波计数器118-4对计数信号106-3M的下降沿计数。即，在计数信号106-3M从高电平转变为低电平时，保持在纹波计数器118-4中的值增大或者减小。这里，第一存储器组107的位宽的设置机制与第一实施例中描述的相同，将省略其描述。

接下来，将使用图6A、图6B和图6C的时序图描述本实施例的成像装置的操作。图6A是示出根据第二实施例的整个成像装置的操作的时序图。图6B是示出在时段N1和N2期间的计数信号的时序图。图6C是示出在时段S1和S2期间计数信号的时序图。在图6A中示出的控制信号φR和φT、参考信号VRMP、像素信号VPIX和控制信号VCOMP的操作时序与在第一实施例中的相同，并且在时段N1、N2、S1和S2期间执行AD转换的特性也与在第一实施例中的相同。因此，将省略其详细描述。

将在以下描述使本实施例与第一实施例不同的在时段N2和S2期间的纹波计数器118-4的操作。如图6B所示，在时段N2期间，响应于计数信号106-3M的下降沿，纹波计数器118-4向下计数。换句话说，当较低位的计数值从15返回到0时，使保持在纹波计数器118-4中的计数值递减1。然后，在时间T4A，控制信号VCOMP的极性被反转。在这时，将在这个点处的计数信号106-0～106-2以及106-3M的值保持在第二存储器组118的存储器118-0～118-3内的各个N锁存器200-N中。此外，供应给纹波计数器118-4的计数信号106-3M的改变在这时被控制以停止，纹波计数器118-4也在时段S2期间的AD转换开始之前保持在时间点T4A的计数值N(Hi)。

如图6C所示，在以上操作后续的时段S2期间，响应于计数信号106-3M的下降沿，纹波计数器118-4向上计数。在这个操作中，纹波计数器118-4的计数值的初始值是在时间点T4A的计数值N(Hi)。然后，在时间T10A，控制信号VCOMP的极性被反转。在这时，将在这个点的计数信号106-0～106-2以及106-3M的值分别保持在第二存储器组118的存储器118-0～118-3内的S锁存器200-S中。此外，供应给纹波计数器118-4的计数信号106-3M的改变在这时被控制以停止。

这里，由于在时段S2期间的计数是通过在时间点T4A的计数值N(Hi)的初始值执行的，所以保持在纹波计数器118-4中的较高位值是在经受数字CDS处理之后的值。换句话说，在CDS处理之后的对应于(S2(Hi)-N2(Hi))的较高位值被保持在纹波计数器118-4中。

接下来，将描述保持在每个存储器组中的数字值的处理方法。如上所述，已获得经受了数字CDS处理的较高位。因此，需要仅针对较低位的处理。把通过对复位电平执行两次AD转换获得的较低位值之间的差值表示为diff_N，把通过对光学信号执行两次AD转换获得的较低位值之间的差值表示为diff_S。对差值diff_N和diff_S应用在第一实施例中所描述的数值运算来获得各自的经过了数值运算的差值。通过使用获得的差值和纹波计数器中保持的值来计算如下值，可以获得在数字CDS之后的信号。

2×(S2(Hi)-N2(Hi))+(diff_S)-(diff_N)

在本实施例中也可以获得与第一实施例中的优点相同的优点。

注意，在以上描述中，第一存储器组107的位宽是四位，对应于第二存储器组118中的存储器118-0～118-3的位宽也是四位。此外，纹波计数器118-4的位宽是7位。但是，与第一实施例类似，本实施例不限于这些位的数量。即，在不偏离本发明的精神的情况下，这些位的数量可以是任何值。更详细地，以下的概括是可能的。假定当第一AD转换和第二AD转换的结果之间的差值的绝对值小于或者等于2^N-1[LSB](N是自然数)时，第一存储器组107的位宽是N+1位。然后假定第二存储器组118内的多个存储器的位宽也是N+1位。进一步假定第二存储器组118内的纹波计数器118-4的位宽是M-(N+1)位(M是自然数)。在这个情况下，第一存储器组107和第二存储器组118内的多个存储器保持计数信号组106的最低有效位到第N+1位。第二存储器组108保持计数信号组106的第N+2位到第M位。

第三实施例

图7是示出根据第三实施例的成像装置的配置的示图。与在图1A和图1B中示出的第一实施例的成像装置不同，本实施例的成像装置具有第一比较器111和第二比较器112，而不是比较器104。此外，本实施例的成像装置在第一比较器111和第二比较器112的前级中具有选择电路113，而不是选择电路110。将参考信号VRMP经由选择电路113输入到第一比较器111和第二比较器112。把作为比较结果从每个第一比较器111输出的每个控制信号VCOMP1输入到对应的第一存储器组107。把作为比较结果从每个第二比较器112输出的每个控制信号VCOMP2输入到对应的第二存储器组108。

图8是更详细地示出根据第三实施例的第一存储器组107和第二存储器组108的配置的框图。把从第一比较器111输出的控制信号VCOMP1输入到第一存储器组107内的存储器107-0～107-3中的每一个。把从第二比较器112输出的控制信号VCOMP2与第二存储器组108内的存储器108-0～108-10中的每个连接。由于其它配置与第一实施例中的相同，所以将省略其描述。

接下来，将参照图9的时序图，尤其是对于不同于第一实施例的特征，描述本实施例的操作。注意，由于计数信号组106的操作与图3B和图3C的相同，将省略其描绘和描述。

在时段N1和时段S1期间，选择电路113在AD转换时使得参考信号VRMP被输入到第一比较器111。由此，在第一比较器111中执行AD转换，并且将数字值保持在第一存储器组107中。此外，在时段N2和时段S2期间，选择电路113在AD转换时使得参考信号VRMP被输入到第二比较器112。由此，在第二比较器112中执行AD转换，并且将数字值保持在第二存储器组108中。由于其它处理与在第一实施例中的相同，因此将省略其描述。

本实施例也允许与第一实施例中的优点相同的优点。

注意，虽然在本实施例中提供了对应于像素100的列的两个比较器和两个存储器组，但可以改变这些元件的数量为任何数量，只要该数量是多个即可，例如，该数量可以是三或者更多。

第四实施例

接下来，将描述第四实施例。图10A是示出根据第四实施例的成像装置的操作的时序图。图10B是示出计数信号的时序图。本实施例的成像装置的配置与在图7和图8中示出的相同。本实施例与第三实施例的不同在于：可以通过向第二比较器112的输入端子添加预定的输入偏置电压Voff来执行AD转换使时段N1的AD转换时段与时段N2的AD转换时段重叠。此外，按照类似的方式，时段S1的AD转换时段与时段S2的AD转换时段也可以重叠。作为示例，可以通过改变将输入到第二比较器112的参考信号VRMP的电压来实现这个输入偏置电压Voff的添加。在图10A中，虚线代表通过把输入偏置电压Voff添加到将输入到第二比较器112的参考信号VRMP而形成的波形。

由于在时间T2之前的时段期间的操作与图9的相同，将省略其描述。在从时间T2到T3的时段N1期间，执行在第一比较器111中的复位电平的AD转换。在从时间T2到T4的时段N2期间，执行在第二比较器112中的复位电平的AD转换。由于把输入偏置电压添加到将输入到第二比较器112的参考信号VRMP上，因此，时段N2将比时段N1长，以使时段N1的AD转换范围与时段N2的AD转换范围匹配。

在从时间T6到时间T7的时段期间，控制信号φT变成高电平，传送晶体管M2导通。由此，由入射光在光电转换单元PD产生的电荷被传送到浮置扩散FD。

在从时间T8到时间T9的时段S1期间，执行在第一比较器111中的光学信号的AD转换。在从时间T8到T10的时段S2期间，执行在第二比较器112中的光学信号的AD转换。按照与时段N1和时段N2之间的关系类似的方式，时段S2将比时段S1长。

将参照在图10B中示出的在时段S1和S2期间计数信号组106的时序图描述AD转换操作的示例。如图10B中所示，在时段S1和S2期间，计数信号106-0～106-10以及106-3M中的每个改变它们的被用于在AD转换时计数的值。

在像素信号VPIX与参考信号VRMP(实线)的大小关系反转的定时T8A，从第一比较器111输出的控制信号VCOMP1的极性被反转。由此，由计数信号106-0到106-2以及106-3M形成的具有四位宽的数字值被保持在第一存储器组107的S锁存器200-S中。按照类似的方式，在像素信号VPIX与参考信号VRMP(虚线)的大小关系反转的定时T8B，从第二比较器112输出的控制信号VCOMP2的极性被反转。由计数信号106-0～106-10形成的具有11位宽的数字值被保持在第二存储器组108的S锁存器200-S中。

由于后续的对获得的数字值的处理除了需要从在时段S2期间保持的转换结果中减去对应于预定的输入偏置电压Voff的值以外，都与上述的处理相同，所以将省略后续处理的描述。

在第一实施例中，在时段N2期间的第二AD转换中使用的参考信号VRMP的波形与在时段N1期间的第一AD转换中使用的参考信号VRMP的波形是一样的，并且时段N1和时段N2是互不相同的时段。相比之下，在本实施例中，成像装置具有针对每个列的多个比较器，并且将预定的输入偏置电压Voff添加到第二比较器112的输入端子以执行AD转换。所以，根据本实施例，可能不仅获得第一实施例的优点，而且可以使时段N1与时段N2的至少一部分重叠，还可以使时段S1与时段S2的至少一部分重叠。

注意，虽然已经在本实施例中描述了将对应于输入偏置电压Voff的电压添加到参考信号VRMP，但可以将输入偏置电压Voff添加到像素信号VPIX。

作为上述的第三或者第四实施例的修改例，参考信号产生电路103可以被配置成能够输出两个参考信号VRMP并且分别将两个参考信号VRMP输入到第一比较器111和第二比较器112，而不使它们经过选择电路113。在这个情况下，在每次AD转换时，参考信号产生电路103可以分开地控制两个参考信号VRMP的波形。因此可以使时段N1的AD转换时段与时段N2的AD转换时段重叠并且也可以使时段S1的AD转换时段与时段S2的AD转换时段重叠。此外，第三或者第四实施例的每个存储器组的配置可以是与图5中示出的第二实施例中的配置相同的配置，并且与第二实施例中的操作相同的操作也是可以的。

第五实施例

接下来，将描述第五实施例。图12A是示出根据第五实施例的成像装置的配置的框图，图12B是示出像素100的配置的电路图。与在图1A、图1B以及图7中示出的成像装置不同，在图12A中示出的本实施例的成像装置在列的基础上包括逐次逼近型AD转换电路210、第一存储器组207、第二存储器组208，并且逐次逼近型AD转换电路210中的每个包括比较器104、控制电路201以及电压产生电路202。此外，对本实施例的成像装置既不提供参考信号产生电路103，也不提供计数器105。由于在图12B中示出的像素100的配置与在图1B中的相同，因此将省略其描述。

将从像素100输出的像素信号VPIX输入到比较器104的一个输入端子。电压产生电路202基于从控制电路201输出的控制信号VCTRL将用于逐次逼近操作的电压信号VDAC输出到比较器104的其它输入端子以逐次执行二分查找(binary search)。此外，将参考电压VREF从电压源(未示出)输入到电压产生电路202。比较器104逐次比较像素信号VPIX和电压信号VDAC以把指示逼近结果的信号输出到控制电路201。响应于从比较器104接收信号，控制电路201将控制信号VCTRL输出到电压产生电路202。此外，控制电路201将通过逐次逼近获得的逼近结果输出到选择电路110。选择电路110选择第一存储器组207或者第二存储器组208作为逼近结果的数字值所输出到的存储器组。

图13是示出电压产生电路202的配置的电路图。电压产生电路202包括多个具有二进制权重(binary weight)电容量的电容器cp0～cp12以及多个分别串联连接到多个电容器cp1～cp12的开关sw1～sw12。二进制权重是形成以2为公比(common ratio)的等比级数(geometric progression)的一组权重(电容量)。在图13的示例中，电容器cp0～cp12按照这个顺序具有电容1C、1C、2C、4C、...、2048C。

电压产生电路202是这样的电路：其响应于多个开关sw1～sw12中的一个或者多个基于控制信号VCTRL进行切换而将输入的参考电压VREF分割开并且将分割的电压作为电压信号VDAC输出。将电容器cp0～cp12的一个端子连接到电压产生电路202的输出端子。将电容器cp0的另一个端子连接到地电位GND。将多个电容器cp1～cp12的另一个端子分别连接到多个开关sw1～sw12的对应的一个端子。多个开关sw1～sw12的另一个端子中的每一个是可切换的端子，以便基于控制信号VCTRL连接到参考电压VREF或地电位GND。即，多个开关sw1～sw12形成选择电容器cp1～cp12的一个或多个或者否则不选择电容器cp1～cp12的任何一个的切换电路。

参考电压VREF是从逐次逼近型AD转换电路210的外部供应的恒定电压并且具有比地电位GND高的电压。响应于多个开关sw1～sw12的连接状态的切换，对多个电容器cp1～cp12的每个供应参考电压VREF或者地电位GND。这引起参考电压VREF所输入到的端子和输出电压信号VDAC的端子之间连接的合成电容量的改变，使得电压信号VDAC的电压改变。换句话说，电压产生电路202是引起电压信号VDAC的电压基于控制开关sw1～sw12的控制信号VCTRL而改变的数字-模拟转换电路。由于图13的配置具有12个开关sw1～sw12，因此可以实现12位的逐次逼近操作。

图14是示出第五实施例的包括第一存储器组207和第二存储器组208并且对应于像素阵列101的一个列的列电路的配置的示图。第一存储器组207包括保持自最低有效位起的四位的逼近结果的多个存储器207-0～207-3，第二存储器组208包括保持自最低有效位到最高有效位的12位的逼近结果的多个存储器208-0到208-11。每个存储器被配置成能够按照与图2B的存储器类似的方式保持两个数据。按照与上述的第一实施例等类似的方式，将第一存储器组207的位宽定义为大于在对像素信号中的单个的相同信号执行多次AD转换时多次AD转换结果的差值的最大值的值。本实施例中的差值主要是由于叠加在像素信号VPIX和作为电压产生电路202的输出的电压信号VDAC上的随机噪声成分、以及由比较器104产生的随机噪声成分导致的。这个配置允许保持可能在两次AD转换的结果之间变化的多个位值。

接下来，将描述AD转换的操作。在本实施例中，按照与之前描述的其它实施例类似的方式，也对像素的复位电平执行两次AD转换并且对光学信号电平执行两次AD转换。通过逐次逼近型AD转换电路210使用逐次逼近操作实现每个AD转换操作。在对复位电平以及光学信号电平的第一AD转换结果中，将从最低有效位到第四位的四个位分别保持在第一存储器组207中。在第二AD转换结果中，将从最低有效位到最高有效位的所有的12个位分别保持在第二存储器组208中。

然后，当保持的AD转换结果还不是二进制码的形式时将保持的AD转换结果转换为二进制码之后，或者当保持的AD转换结果已经是二进制码的形式时不经过这样的转换的情况下，执行用于获得对应于两次AD转换结果的相加的信号的处理。由于在该处理中执行的具体操作与在第一实施例中描述的转换为二进制码之后执行的那些具体操作相同，因此将省略其详细描述。

如上所述，本实施例通过对从同一像素输出的像素信号执行多次AD转换并且将获得的AD转换结果相加，在包括逐次逼近型AD转换电路的成像装置中也允许噪声减少。

根据第一到第五实施例，可以减少在多个像素的每列上包括AD转换电路并且对于输入的像素信号执行多次AD转换的成像装置中的元件的数量。

第六实施例

图11是示出根据第六实施例的成像系统800的配置的框图。成像系统800可以包括，例如，数字静态照相机、数字摄像录像机、监视照相机等。成像系统800包括光学单元810、成像装置10、图像信号处理单元830、储存和通信单元840、定时控制单元850、系统控制单元860、以及再现和显示单元870。上述的第一到第五实施例中的任何一个的成像装置可以被用于成像装置10。

光学单元810(其是诸如透镜的光学系统)使得来自对象的光在成像装置10的像素阵列101上被捕获，并且形成对象的图像，像素阵列101中的多个像素100被布置成矩阵形式。成像装置10在基于来自定时控制单元850的信号的定时，输出根据在像素阵列101上捕获的光的信号。将从成像装置10输出的信号输入到图像信号处理单元830，并且图像信号处理单元830根据由程序等定义的方法执行信号处理。注意，由图像信号处理单元830执行的信号处理可以包括在第一实施例等中描述的数字CDS、数值运算等。将通过在图像信号处理单元830的处理获得的信号作为图像数据传输到储存和通信单元840。储存和通信单元840将用于形成图像的信号传输到再现和显示单元870以使得再现和显示单元870再现和显示运动图像或者静止图像。作为替代方案，可以直接将来自图像信号处理单元830的输出信号传输到再现和显示单元870来再现和显示运动图像或静止图像。此外，响应于来自图像信号处理单元830的信号，储存和通信单元840与系统控制单元860通信，并且还操作以储存用于形成图像的信号在储存介质(未示出)中。

系统控制单元860用于一般地控制成像系统的操作以控制光学单元810、定时控制单元850、储存和通信单元840、以及再现和显示单元870的驱动。此外，系统控制单元860具有例如是储存介质的储存装置(未示出)。将用于控制成像系统的操作所需的程序等储存在这个储存装置中。此外，系统控制单元860向成像系统的内部供应例如用于响应于用户操作而切换驱动模式的信号。其具体的示例可以是将被读出的行的改变、将被复位的行的改变、电子变焦涉及的视角的改变、电子振动隔离涉及的视角的偏移等。定时控制单元850基于系统控制单元860的控制，控制成像装置10和图像信号处理单元830的驱动定时。

如上所述，本实施例的成像系统800能够通过使用上述的第一到第五实施例中的任何一个的成像装置10来执行捕获操作。

可以应用本发明的实施例不限于以上描述的实施例。例如，应当理解，可应用本发明的实施例可以通过将一个实施例的配置的一部分添加到另一个实施例或用另一个实施例的配置的一部分替换一个实施例的配置的一部分来配置。

此外，在第六实施例中描述的成像系统仅是可以应用本发明的成像装置的成像系统的示例，可以应用本发明的成像装置的成像系统不限于在图11中示出的配置。

其它实施例

本发明的实施例也可以通过读取并执行记录在储存介质(也可更全地称为“非暂态计算机可读储存介质”)上的计算机可执行指令(例如，一个或者多个程序)以执行一个或者多个上述实施例的功能的和/或包括用于执行一个或者多个上述实施例的功能的一个或者多个电路(例如，专用集成电路(ASIC))的系统或装置的计算机，以及由系统或装置的计算机通过例如从储存介质读取并执行计算机可执行指令来执行一个或多个上述实施例的功能和/或控制一个或者多个电路来执行一个或多个上述实施例的功能执行的方法来实现。计算机可以包括一个或多个处理器(例如，中央处理单元(CPU)、微处理单元(MPU))，并且可以包括单独的计算机或单独的处理器的网络以读取和执行计算机可执行指令。计算机可执行指令可以例如从网络或储存介质被提供给计算机。储存介质可以包括，例如，硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的储存器、光盘(诸如高密度盘(CD)、数字通用盘(DVD)、或蓝光盘(BD)^TM)、闪存器件、以及存储卡等中的一个或多个。

本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给系统或装置，该系统或装置的计算机或是中央处理单元(CPU)、微处理单元(MPU)读出并执行程序的方法。

虽然已经参照示例性实施例描述了本发明，但是应该理解本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包括所有这样的变更方式和等同的结构及功能。

Claims

1.一种成像装置，其特征在于，包括：

多个像素，被布置为形成多个列，并且每个像素被配置成输出通过光电转换获得的根据入射光的像素信号；

被对应地提供给所述多个列的模拟-数字转换电路，即AD转换电路，每个AD转换电路被配置成对像素信号执行模拟-数字转换，即AD转换；以及

被对应地提供给所述多个列的第一存储器和被对应地提供给所述多个列的第二存储器，

其中，所述AD转换电路中的每个对于像素信号中的单个像素信号执行包括第一AD转换和第二AD转换的多次AD转换，

其中，第一存储器中的每个具有N+I位的位宽，其中N是自然数，并且保持通过第一AD转换获得的第一数字值的最低有效位到第N+1位，以及

其中，第二存储器中的每个具有M位的位宽，其中M是比N+1大的自然数，并且保持通过第二AD转换获得的第二数字值的最低有效位到第M位。

2.根据权利要求1所述的成像装置，其中，所述AD转换电路中的每个包括逐次逼近型AD转换电路，所述逐次逼近型AD转换电路通过比较所述像素信号与用于逐次逼近操作的电压信号来逐次地执行二分查找，执行第一AD转换和第二AD转换。

3.根据权利要求1所述的成像装置，其中，所述成像装置对于所述多个列中的每个列，

获得通过从第一存储器中的对应的一个第一存储器中保持的第一数字值，减去第二存储器中的对应的一个第二存储器中保持的第二数字值的从最低有效位到第N+1位的值而产生的差值，以及

输出通过将第二存储器中的对应的一个第二存储器中保持的第二数字值的两倍值与所述差值相加而获得的值。

4.根据权利要求1所述的成像装置，其中，所述成像装置对于所述多个列中的每个列，

获得通过从第一存储器中的对应的一个第一存储器中保持的第一数字值，减去第二存储器中的对应的一个第二存储器中保持的第二数字值的从最低有效位到第N+1位的值而产生的差值，

当所述差值大于或者等于-(2^N-1)[LSB]并且小于或者等于2^N-1[LSB]时，输出通过将第二存储器中的对应的一个第二存储器中保持的第二数字值的两倍值与所述差值相加而获得的值，

当所述差值大于2^N-1[LSB]时，输出通过将第二存储器中的对应的一个第二存储器中保持的第二数字值的两倍值与所述差值相加并且从相加的结果中减去2^N+1而获得的值，以及

当所述差值小于-(2^N-1)[LSB]时，输出通过将第二存储器中的对应的一个第二存储器中保持的第二数字值的两倍值与所述差值相加并且向相加的结果中加上2^N+1而获得的值。

5.一种成像系统，包括：

根据权利要求1～4中的任何一项所述的成像装置；以及

被配置成处理从所述成像装置输出的信号的信号处理单元。

6.一种成像装置，其特征在于，包括：

被对应地提供给所述多个列的比较器，每个比较器被配置成通过比较在所述像素信号与随时间改变的参考信号之间确定大小关系并且响应于所述大小关系的反转而输出控制信号；

计数器，被配置成输出指示在所述参考信号开始改变之后的经过时间的计数值；以及

被对应地提供给所述多个列的第一存储器，每个第一存储器被配置成在所述控制信号输出的时间点处保持计数值，以及被对应地提供给所述多个列的第二存储器，每个第二存储器被配置成在所述控制信号输出的时间点处保持计数值，

其中，被提供给所述多个列中的每个列的比较器对于所述像素信号中的单个像素信号执行包括第一比较和第二比较的多次比较，

其中，第一存储器中的每个具有N+I位的位宽，其中N是自然数，并且保持通过第一比较获得的第一计数值的最低有效位到第N+1位，以及

其中，第二存储器中的每个具有M位的位宽，其中M是大于N+1的自然数，并且保持通过第二比较获得的第二计数值的最低有效位到第M位。

7.根据权利要求6所述的成像装置，其中所述计数值是包括多个位的格雷码。

8.根据权利要求6所述的成像装置，其中所述计数器输出对所有比较器共用的所述计数值。

9.根据权利要求6所述的成像装置，其中将所述比较器按照一一对应的方式提供给所述多个列。

10.根据权利要求6所述的成像装置，其中将至少两个比较器提供给所述多个列中的每个列。

11.根据权利要求10所述的成像装置，其中对应于所述多个列中的同一列的所述至少两个比较器具有相互不同的输入偏置电压。

12.根据权利要求6所述的成像装置，

其中，在第一比较中由计数器输出的计数值是具有N+1个位的格雷码，以及

其中，在第二比较中由计数器输出的计数值是具有M个位的格雷码。

13.根据权利要求6所述的成像装置，其中在第一比较中由计数器输出的计数值与在第二比较中由计数器输出的计数值相同。

14.根据权利要求6所述的成像装置，其中，第二存储器中的每个包括：

存储器，具有N+1位的位宽，并且保持通过第二比较获得的计数值的最低有效位到第N+1位，以及

纹波计数器，具有M-(N+1)位的位宽，并且保持与通过第二比较获得的计数值与通过第一比较获得的计数值之间的差异对应的计数值的第N+2位到第M位。

15.根据权利要求6所述的成像装置，其中被提供给所述多个列中的每个列的比较器在第一比较和第二比较中使用相同的参考信号，并且第一比较和第二比较在相互不同的时段期间执行。

16.根据权利要求6所述的成像装置，其中被提供给所述多个列中的每个列的比较器：

在第一比较中，通过比较来确定像素信号与第一参考信号之间的大小关系，以及

在第二比较中，通过比较来确定像素信号与不同于第一参考信号的第二参考信号之间的大小关系。

17.根据权利要求6所述的成像装置，其中所述成像装置对于所述多个列中的每个列，

获得通过从第一存储器中的对应的一个第一存储器中保持的第一计数值，减去第二存储器中的对应的一个第二存储器中保持的第二计数值的从最低有效位到第N+1位的值而产生的差值，以及

输出通过将第二存储器中的对应的一个第二存储器中保持的第二计数值的两倍值与所述差值相加而获得的值。

18.根据权利要求6所述的成像装置，其中所述成像装置对于所述多个列中的每个列，

获得通过从第一存储器中的对应的一个第一存储器中保持的第一计数值，减去第二存储器中的对应的一个第二存储器中保持的第二计数值的从最低有效位到第N+1位的值而产生的差值，

当所述差值大于或者等于-(2^N-1)[LSB]并且小于或者等于2^N-1[LSB]时，输出通过将第二存储器中的对应的一个第二存储器中保持的第二计数值的两倍值与所述差值相加而获得的值，

当所述差值大于2^N-1[LSB]时，输出通过将第二存储器中的对应的一个第二存储器中保持的第二计数值的两倍值与所述差值相加并且从相加的结果中减去2^N+1而获得的值，以及

当所述差值小于-(2^N-1)[LSB]时，输出通过将第二存储器中的对应的一个第二存储器中保持的第二计数值的两倍值与所述差值相加并且向相加的结果中加上2^N+1而获得的值。

19.一种成像系统，包括：

根据权利要求6～18中的任何一项所述的成像装置，以及

被配置成处理从所述成像装置输出的信号的信号处理单元。