CN106505047B - 芯片封装结构及其制作方法、静电粉末喷涂装置 - Google Patents

芯片封装结构及其制作方法、静电粉末喷涂装置 Download PDF

Info

Publication number
CN106505047B
CN106505047B CN201510567125.7A CN201510567125A CN106505047B CN 106505047 B CN106505047 B CN 106505047B CN 201510567125 A CN201510567125 A CN 201510567125A CN 106505047 B CN106505047 B CN 106505047B
Authority
CN
China
Prior art keywords
chip
material layer
line
powder
sticky material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510567125.7A
Other languages
English (en)
Other versions
CN106505047A (zh
Inventor
牛刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510567125.7A priority Critical patent/CN106505047B/zh
Publication of CN106505047A publication Critical patent/CN106505047A/zh
Application granted granted Critical
Publication of CN106505047B publication Critical patent/CN106505047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明提供了一种芯片封装结构及其制作方法、静电粉末喷涂装置,所述芯片封装结构包括电路基板、设置于电路基板上的粘接胶层以及设置于粘接胶层上的芯片,其中,所述芯片的侧壁上设置有不沾材料层。所述芯片封装结构的制作方法包括:提供用于封装的芯片;在芯片的侧壁上设置不沾材料层;提供用于承载芯片的电路基板;在电路基板上设置粘接胶层;将芯片放置于粘接胶层上,并使粘接胶层完全覆盖芯片的底部;加热粘接胶层,以使粘接胶层固化。本发明通过在芯片的侧壁上设置不沾材料层,使得溢出的粘接胶层不会进一步粘附于芯片的上表面上,避免了芯片功能失效问题,确保了芯片的可靠性,提升了芯片封装结构的质量。

Description

芯片封装结构及其制作方法、静电粉末喷涂装置
技术领域
本发明涉及半导体芯片封装技术,特别涉及一种芯片封装结构及其制作方法、静电粉末喷涂装置。
背景技术
在半导体技术中,衬底的制作一般采用硅、石英、铌酸锂、钽酸锂等材料,在经过清洗、镀膜、光刻等工序后,衬底被制成包含多个具有完整电性能芯片的基片,然后再经过封装工艺实现产品成型。封装工艺直接决定产品的可靠性,其通常包括贴蓝膜、基片切割和分片、芯片粘结等步骤。
现有的芯片封装工艺如图1~9所示,包括:
步骤S1:贴蓝膜11于晶圆框架12的背面上,以保护晶圆13,如图2所示;
步骤S2:利用刀片14切割晶圆13,以获取单个芯片15,如图3和图4所示;
步骤S3:利用点胶头16将银胶17点入于电路基板18上,以作为固定芯片15的粘接胶,如图5所示;
步骤S4:利用真空吸嘴19将芯片15吸起并放置于银胶17上,并通过真空吸嘴19按压芯片15直至银胶17于芯片15的侧壁有溢出要求时,所述真空吸嘴19解除真空并离开,如图6所示;
步骤S5:对粘附有芯片15的电路基板18进行银胶加热固化,如图6中示出的多个箭头示意对银胶17进行加热固化,随之即可完成芯片粘接,以便于进行后续工序。
其中,在现有的芯片粘接工序中,为了获取足够大的粘接力,确保芯片粘接的可靠性,必须要求点入的银胶17完全覆盖芯片15的底部并溢出至芯片15的侧壁为止,具体如图7和图8所示。但是,发明人发现,这样的芯片粘接方法存在一定的问题,具体地说,所述点入的银胶17会溢出至芯片15的侧壁并进一步覆盖了芯片15的部分上表面,如图9所示,这种情况下,所述芯片15的功能将发生失效,进而使得芯片的可靠性受到了挑战。
发明内容
本发明的目的在于提供一种芯片封装结构及其制作方法、静电粉末喷涂装置,以解决现有的芯片粘接工序中因银胶溢出并覆盖芯片的上表面而导致的芯片功能失效问题。
为解决上述技术问题,本发明提供了一种芯片封装结构,包括电路基板、设置于所述电路基板上的粘接胶层以及设置于所述粘接胶层上的芯片,所述芯片的侧壁上设置有不沾材料层。
可选的,在所述的芯片封装结构中,所述不沾材料层为聚四氟乙烯。
可选的,在所述的芯片封装结构中,所述粘接胶层为导电银胶。
此外,本发明还提供了一种上述任意一项所述的芯片封装结构的制作方法,包括:
提供用于封装的芯片;
在所述芯片的侧壁上设置不沾材料层;
提供用于承载芯片的电路基板;
在所述电路基板上设置粘接胶层;
将所述芯片放置于所述粘接胶层上,并使所述粘接胶层完全覆盖所述芯片的底部;
加热所述粘接胶层,以使所述粘接胶层固化。
可选的,在所述的芯片封装结构的制作方法中,在所述芯片的侧壁上设置不沾材料层的步骤包括:
在所述芯片的侧壁上喷涂不沾材料层;
烘烤所述不沾材料层,以使所述不沾材料层完全粘附于所述芯片的侧壁上;
将所述不沾材料层冷却至室温,以使所述不沾材料层固化。
可选的,在所述的芯片封装结构的制作方法中,所述不沾材料层的烘烤温度为40~60℃,所述不沾材料层的烘烤时间为20~40秒。
可选的,在所述的芯片封装结构的制作方法中,通过一真空吸嘴将所述芯片放置于所述粘接胶层上,并按压所述芯片直至所述粘接胶层溢出至所述芯片的侧壁。
另外,本发明又提供了一种静电粉末喷涂装置,用于芯片封装过程中在芯片的侧壁上喷涂静电粉末从而形成不沾材料层,所述静电粉末喷涂装置包括供粉单元以及与所述供粉单元连接的喷射单元,所述供粉单元用于提供粉末,所述喷射单元用于喷射所述粉末并使所述粉末雾化从而静电吸附在所述芯片的侧壁上。
可选的,在所述的静电粉末喷涂装置中,所述供粉单元包括捕集器以及与所述捕集器连接的空气压缩器,所述粉末设置于所述捕集器中,并通过所述空气压缩器的压缩空气作用吹入至所述喷射单元中。
可选的,在所述的静电粉末喷涂装置中,所述喷射单元包括喷枪以及电连接所述喷枪的静电发生器,所述喷枪用于喷射所述粉末并使所述粉末雾化,所述静电发生器用于使从所述喷枪喷出的雾化粉末电离,并用于在喷枪的枪口和所述芯片之间形成静电场。
可选的,在所述的静电粉末喷涂装置中,所述静电发生器设置于所述喷枪外。
可选的,在所述的静电粉末喷涂装置中,所述静电粉末喷涂装置还包括治具和用于承载所述治具的旋转工作台;静电喷涂时,所述治具放置于所述旋转工作台上,所述芯片放置于所述治具中并接地。
综上所述,本发明利用不沾材料与粘接胶的不溶特性,在芯片封装过程中,通过在芯片的侧壁上设置不沾材料层,从而使得粘接胶层完全覆盖芯片的底部时,溢出的粘接胶层不会进一步粘附于芯片的上表面上,由此避免了因溢出的粘接胶层粘附于芯片的上表面而造成的芯片功能失效问题,确保了芯片的可靠性,提升了芯片封装结构的质量;进一步的,本发明不沾材料层采用聚四氟乙烯,聚四氟乙烯不仅不粘附性、耐热性、热稳定性能较佳,而且耐磨损性、耐腐蚀性也非常好,使得在芯片粘接工序后的其他工序中不易被腐蚀和磨损,进而确保了不沾材料层不会脱落而污染机台,因此,不会影响后续的制程,可靠性高,易于实施。
附图说明
图1为现有的芯片封装工艺的流程示意图;
图2为现有的芯片封装工艺中贴蓝膜的示意图;
图3为现有的芯片封装工艺中切割晶圆的示意图;
图4为图3所示的切割晶圆的侧视示意图;
图5为现有的芯片粘接工序中点银胶的示意图;
图6为现有的芯片粘接工序中将芯片放置于银胶上以及按压芯片的示意图;
图7为现有的芯片粘接工序中点入的银胶溢出至芯片的侧壁的示意图;
图8为图7所示的点入的银胶溢出至芯片的侧壁的俯视示意图;
图9为现有的芯片粘接工序中溢出的银胶覆盖芯片的侧壁和上表面的剖视示意图;
图10为本发明实施例一的芯片封装结构的结构示意图;
图11为图10所示的芯片封装结构的剖视示意图;
图12为本发明实施例一的芯片封装结构的制作方法的流程示意图;
图13为本发明实施例一的芯片封装结构的制作方法中的步骤S20的流程示意图;
图14为本发明实施例二的静电粉末喷涂装置的架构示意图;
图15为本发明实施例二的静电粉末喷涂装置的立体结构示意图。
具体实施方式
本发明提供的芯片封装结构及其制作方法、静电粉末喷涂装置中,所述芯片封装结构包括电路基板、设置于所述电路基板上的粘接胶层以及设置于所述粘接胶层上的芯片,且所述芯片的侧壁上设置有不沾材料层。本发明利用不沾材料与粘接胶的不溶特性,在芯片封装过程中,通过在芯片的侧壁上设置不沾材料层,使得粘接胶层完全覆盖芯片的底部时,溢出的粘接胶层不会进一步粘附于芯片的上表面上,由此避免了因溢出的粘接胶层粘附于芯片的上表面而造成的芯片功能失效问题,确保了芯片的可靠性,提升了芯片封装结构的质量。
为使本发明的目的、优点和特征更加清楚,以下结合附图10至15对本发明提出的芯片封装结构及其制作方法、静电粉末喷涂装置作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
参阅图10和图11,本实施例的芯片封装结构包括电路基板21、设置于电路基板上21的粘接胶层22以及设置于粘接胶层22上的芯片23,其中,所述芯片23的侧壁上设置有不沾材料层24。
所述粘接胶层22为导电胶层,例如导电银胶。所述导电银胶的成份包括环氧树脂、酸酐类固化剂和改性咪唑类化合物促进剂。
所述不沾材料层24优选为聚四氟乙烯(PTFE)材料。当然,本发明包括但不局限于聚四氟乙烯材料,只要具有类似于聚四氟乙烯材料特性的其他不沾材料也可使用。
采用聚四氟乙烯材料,一方面其具有优良的耐热特性,可在短时间内耐高温到300℃,另一方面其在240℃~260℃之间可连续使用,具有显著的热稳定性,故而,本发明优选采用聚四氟乙烯材料作为不沾材料层。此外,在芯片封装工艺中,由于芯片封装的整体温度不会高于300℃,因此,芯片封装的温度不会对聚四氟乙烯材料的性能造成影响,可以确保不沾材料层使用时的可靠性。
本实施例的芯片封装结构可适用于QFN封装结构或Side braze封装结构,但是,不应过分限制所述芯片的封装结构形式。
接着参阅图12,并结合参阅图10和图11,所述芯片封装结构的制作方法包括以下步骤:
步骤S10:提供用于封装的芯片23;
步骤S20:在所述芯片23的侧壁上设置不沾材料层24;
步骤S30:提供用于承载芯片的电路基板21;
步骤S40:在所述电路基板21上设置粘接胶层22;
步骤S50:将所述芯片23放置于所述粘接胶层22上,并使所述粘接胶层22完全覆盖所述芯片23的底部;
步骤S60:加热所述粘接胶层22,以使所述粘接胶层22固化。
接着参阅图13,采用所述芯片23的侧壁上设置不沾材料层24的步骤S20进一步包括以下步骤:
步骤S21:在所述芯片23的侧壁上喷涂不沾材料层24;
步骤S22:烘烤所述不沾材料层24,以使所述不沾材料层24完全粘附于所述芯片23的侧壁上;
步骤S23:将所述不沾材料层24冷却至室温,以使所述不沾材料层24固化。
上述步骤S20中,所述不沾材料层24可以覆盖芯片23的所有侧壁,或者所述不沾材料层24也可以只覆盖芯片23的部分侧壁,具体的,可以根据实际粘接胶层22的溢出情况来确定所述不沾材料层24需要覆盖所述芯片23的侧壁的范围。
继续参阅图11,为了易于生产管控,选择将不沾材料层24设置于距离芯片23的底部三分之二以上高度区域,图中H为不沾材料层24的最下端距离芯片23的底部的高度,也就是不沾材料层24的最下端距离芯片23的底部的高度大于等于所述芯片23侧壁高度的三分之二。
但是,本发明并不限定不沾材料层24在芯片23的侧壁上的具体高度、覆盖面等,一方面只要能够确保芯片23的底部完全覆盖有粘接胶层22,保证芯片23的粘接强度,另一方面只要能够防止溢出的粘接胶层22影响芯片23的功能即可,不应过分限制不沾材料层24的设置高度、覆盖面等。此外,所述不沾材料层24的厚度只要能够确保不影响后续制程便可。较优的,所述不沾材料层24的厚度的数量级为微米级。
较佳的,所述不沾材料层24的烘烤温度为40~60℃,避免影响芯片的功能。所述不沾材料层24的烘烤时间优选为20~40秒。此处,需要说明的是,本发明包括但不局限于所述优选烘烤温度和烘烤时间,在应用过程中,可以根据实际情况作一定的调整。
本实施例中,所述不沾材料层24可通过风冷方式冷却至室温,例如人工冷却或自然冷却。而为了提高冷却效率,推荐使用人工冷却,冷却速度快,且冷却温度易于控制。
进一步的,上述步骤S50中,可通过一真空吸嘴(未图示)将芯片23放置于粘接胶层22上,并按压所述芯片23直至粘接胶层22溢出至芯片23的侧壁,从而所述芯片23通过粘接胶层22与电路基板21固定在一起。
【实施例二】
本实施例提供了一种静电粉末喷涂装置,用于芯片封装过程中在芯片的侧壁上喷涂静电粉末从而形成不沾材料层。采用静电喷涂不但可以节省涂料,提高芯片封装效率,而且还节省人力成本。
如图14所示,本实施例的静电粉末喷涂装置包括供粉单元30和与供粉单元30连接的喷射单元40,其中,所述供粉单元30用于提供粉末31,所述喷射单元40用于喷射粉末31并使粉末31雾化或者雾化更均匀,进而静电吸附在待喷涂的芯片51的侧壁上。此处,所述雾化也就是粉末中的粒子含同种电荷,使得传输路径上,这些粉末相互排斥,从而形成了均匀一致的云状喷雾,喷涂效果好。此外,静电喷涂时,所述待喷涂的芯片51接地,以形成零电位,并使接地待喷涂的芯片51的表面呈静电特性,从而吸引与待喷涂的芯片51的表面呈不同电性的粉末31。
如图15所示,所述供粉单元30包括捕集器32和与捕集器32连接的空气压缩器33,静电喷涂前,可将配比好的粉末31放置于捕集器32中,进而在空气压缩器33的压缩空气压力推动下吹入至喷射单元40中。
所述捕集器32的数量可选为两个,所述两个捕集器32均与喷射单元40连通,其中一个捕集器32可用于放置粘接助剂粉,另一个捕集器32用于放置不沾材料粉末例如聚四氟乙烯,每个捕集器32均在空气压缩器33的压缩空气压力推动下吹入至喷射单元40中。所述捕集器32可选为中空的圆柱体结构。其他实施例中,所述捕集器的形状也可以为中空的长方体、立方体等,不应过分限制所述捕集器的形状。
继续参阅图14和图15,所述喷射单元40包括喷枪41以及电连接喷枪41的静电发生器42,所述喷枪41用于喷射粉末31并使粉末31雾化或者雾化更均匀,所述静电发生器42用于使从喷枪41喷出的雾化的粉末31进一步电离,并同时用于在喷枪41的枪口和待喷涂的芯片51之间形成静电场。
为使粉末雾化,所述喷枪41中可设置一段带静电的区域,以对进入喷枪41的粉末31进行充电,使得粉末带上同种电荷。
本实施例中,所述静电发生器42可通过设置于喷枪41的枪口处的电极针(未图示)向待喷涂的芯片51方向的空间释放高压静电(例如负极),所述高压静电使得从喷枪41的枪口喷出的雾化粉末、压缩空气和所述电极针周围的空气电离(例如带负电荷),如此,所述喷枪41和待喷涂的芯片51之间形成了一个静电场,使得电离的雾化粉末31在电场力和压缩空气压力的双重推动下到达待喷涂的芯片51的侧壁,进而静电吸附在待喷涂的芯片51的侧壁上形成一层均匀的涂层。
较佳的,所述静电发生器42设置于喷枪41的外部,便于安放更大结构尺寸的静电发生器,以通过提高静电发生器的功率,提高电场力。所述静电发生器42可进一步包括高压电源42a和与高压电源42a的输出端连接的高压电缆42b。所述高压电源42a可为所述电极针提供放电的高压电流。
较佳的,所述静电粉末喷涂装置还包括治具52和用于承载治具52的旋转工作台53。静电喷涂时,所述治具52放置于旋转工作台53上,而所述待喷涂的芯片51放置于治具52中并接地。所述旋转工作台53可在电机的驱动下转动从而确保粉末31全面覆盖待喷涂的芯片51的所有侧壁。较佳方案中,所述治具52可以一次性放置多个待喷涂的芯片51,以提高喷涂效率。
此外,为了避免静电喷涂时非喷涂区域附着有粉末31,影响待喷涂的芯片51的功能,所述治具52可选为密封的腔体,并在所述治具51的侧壁上设置有喷涂口54,使得粉末31通过喷涂口54静电吸附于待喷涂的芯片51的侧壁上。
本实施例中,所述喷枪41还包括设置于喷枪41中的喷管43,所述粉末31通过喷管43从喷枪41的枪口喷出并静电吸附于待喷涂的芯片51的侧壁上。
进一步的,所述静电粉末喷涂装置还包括用于烘烤粉末31的加热器(未图示),如图14中箭头方向所示对粉末31进行烘烤加热。本实施例的加热器设置于治具52外并邻近待喷涂的芯片51的侧壁处。
此外,实际使用过程中,所述不沾材料层24的使用有效地避免了溢出的粘接胶层22进一步附着于芯片23的侧壁上,从而良好地确保了芯片23的使用功能。
综上所述,本发明利用不沾材料与粘接胶的不溶特性,在芯片封装过程中,通过在芯片的侧壁上设置不沾材料层,使得粘接胶层完全覆盖芯片的底部时,溢出的粘接胶层不会进一步粘附于芯片的侧壁上,由此避免了因溢出的粘接胶层粘附于芯片的上表面而造成的芯片功能失效问题,确保了芯片的可靠性,提升了芯片封装结构的质量。
此外,本发明不沾材料层采用聚四氟乙烯,聚四氟乙烯不仅不粘附性、耐热性、热稳定性能较佳,而且耐磨损性、耐腐蚀性也非常好,使得在芯片粘接工序后的其他工序中不易被腐蚀和磨损,进而确保了不沾材料层不会脱落而污染机台,因此不会影响后续的制程,可靠性高,易于实施。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (12)

1.一种芯片封装结构,包括电路基板、设置于所述电路基板上的粘接胶层以及设置于所述粘接胶层上的芯片,其特征在于,所述芯片的侧壁上设置有相对于所述粘接胶层具有不粘特性的不沾材料层,且所述不粘材料层设置于距离所述芯片的底部预定高度以上区域,而所述粘接胶层覆盖于所述芯片的底部以及芯片侧壁上距离底部预定高度以下区域。
2.如权利要求1所述的芯片封装结构,其特征在于,所述不沾材料层为聚四氟乙烯。
3.如权利要求1所述的芯片封装结构,其特征在于,所述粘接胶层为导电银胶。
4.如权利要求1至3中任意一项所述的芯片封装结构的制作方法,其特征在于,包括:
提供用于封装的芯片;
在所述芯片的侧壁上距离芯片的底部预定高度以上区域设置不沾材料层;
提供用于承载芯片的电路基板;
在所述电路基板上设置粘接胶层;
将所述芯片放置于所述粘接胶层上,并使所述粘接胶层完全覆盖所述芯片的底部以及所述芯片的侧壁上距离底部预定高度以下区域;
加热所述粘接胶层,以使所述粘接胶层固化。
5.如权利要求4所述的芯片封装结构的制作方法,其特征在于,在所述芯片的侧壁上距离芯片的底部预定高度以上区域设置不沾材料层的步骤包括:
在所述芯片的侧壁上距离芯片的底部预定高度以上区域静电粉末喷涂不沾材料层;
烘烤所述不沾材料层,以使所述不沾材料层完全粘附于所述芯片的侧壁上;
将所述不沾材料层冷却至室温,以使所述不沾材料层固化。
6.如权利要求5所述的芯片封装结构的制作方法,其特征在于,所述不沾材料层的烘烤温度为40~60℃,所述不沾材料层的烘烤时间为20~40秒。
7.如权利要求4所述的芯片封装结构的制作方法,其特征在于,通过一真空吸嘴将所述芯片放置于所述粘接胶层上,并按压所述芯片直至所述粘接胶层溢出至所述芯片的侧壁。
8.一种静电粉末喷涂装置,其特征在于,包括供粉单元以及与所述供粉单元连接的喷射单元,所述供粉单元用于提供粉末,所述喷射单元用于喷射所述粉末并使所述粉末雾化从而静电吸附在用于封装的芯片的侧壁上,并形成不粘材料层,所述不粘材料层相对于一粘接胶层具有不粘特性,且所述不粘材料层设置于距离所述芯片的底部预定高度以上区域。
9.如权利要求8所述的静电粉末喷涂装置,其特征在于,所述供粉单元包括捕集器以及与所述捕集器连接的空气压缩器,所述粉末设置于所述捕集器中,并通过所述空气压缩器的压缩空气作用吹入至所述喷射单元中。
10.如权利要求8所述的静电粉末喷涂装置,其特征在于,所述喷射单元包括喷枪以及电连接所述喷枪的静电发生器,所述喷枪用于喷射所述粉末并使所述粉末雾化,所述静电发生器用于使从所述喷枪喷出的雾化粉末电离,并用于在喷枪的枪口和所述芯片之间形成静电场。
11.如权利要求10所述的静电粉末喷涂装置,其特征在于,所述静电发生器设置于所述喷枪外。
12.如权利要求8至11中任意一项所述的静电粉末喷涂装置,其特征在于,所述静电粉末喷涂装置还包括治具和用于承载所述治具的旋转工作台;静电喷涂时,所述治具放置于所述旋转工作台上,所述芯片放置于所述治具中并接地。
CN201510567125.7A 2015-09-07 2015-09-07 芯片封装结构及其制作方法、静电粉末喷涂装置 Active CN106505047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510567125.7A CN106505047B (zh) 2015-09-07 2015-09-07 芯片封装结构及其制作方法、静电粉末喷涂装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510567125.7A CN106505047B (zh) 2015-09-07 2015-09-07 芯片封装结构及其制作方法、静电粉末喷涂装置

Publications (2)

Publication Number Publication Date
CN106505047A CN106505047A (zh) 2017-03-15
CN106505047B true CN106505047B (zh) 2019-02-22

Family

ID=58287087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510567125.7A Active CN106505047B (zh) 2015-09-07 2015-09-07 芯片封装结构及其制作方法、静电粉末喷涂装置

Country Status (1)

Country Link
CN (1) CN106505047B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183167A (zh) * 2018-01-03 2018-06-19 电子科技大学 一种基于静电吸附喷涂的有机太阳能电池制备方法
CN109941958B (zh) * 2018-12-30 2023-02-17 深圳博华仕科技有限公司 一种微流道芯片的填充装置
CN110078015A (zh) * 2019-04-29 2019-08-02 深迪半导体(上海)有限公司 一种芯片封装结构及方法
CN113257684A (zh) * 2021-04-25 2021-08-13 深圳市时代速信科技有限公司 一种芯片的封装方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103096639A (zh) * 2011-11-02 2013-05-08 恩斯迈电子(深圳)有限公司 印刷模板及其制造方法及印刷锡膏的方法
CN103247736A (zh) * 2013-04-26 2013-08-14 东莞市福地电子材料有限公司 倒装led芯片焊接保护结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919356B2 (en) * 2007-07-31 2011-04-05 International Business Machines Corporation Method and structure to reduce cracking in flip chip underfill
US8637392B2 (en) * 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103096639A (zh) * 2011-11-02 2013-05-08 恩斯迈电子(深圳)有限公司 印刷模板及其制造方法及印刷锡膏的方法
CN103247736A (zh) * 2013-04-26 2013-08-14 东莞市福地电子材料有限公司 倒装led芯片焊接保护结构

Also Published As

Publication number Publication date
CN106505047A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN106505047B (zh) 芯片封装结构及其制作方法、静电粉末喷涂装置
CN105895785B (zh) 倒装led芯片集成封装的光源组件结构及其制作方法
JP3807354B2 (ja) 半導体装置
TWI243457B (en) Warp-suppressed semiconductor device
US6437412B1 (en) Surface acoustic wave device having a package including a conductive cap that is coated with sealing material
US20120187598A1 (en) Method and apparatus of compression molding to reduce voids in molding compounds of semiconductor packages
CN107367713A (zh) K2波段接收机前端模块的制作加工方法
CN103311204A (zh) 倒装芯片封装技术和配置
CN103180079B (zh) 焊料转印基材的制造方法、焊料预涂方法、及焊料转印基材
CN110142475A (zh) 一种用于大功率igbt模块的无工装固定焊接方法
CN106340581A (zh) 一种csp灯珠封装的方法
CN105764266A (zh) 宽带收发系统接收前端的制作方法
TWI478257B (zh) 封裝結構及封裝製程
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
CN108336053A (zh) 封装器件和封装器件的制造方法
JP3611463B2 (ja) 電子部品の製造方法
CN204145887U (zh) 一种pbga封装器件与ltcc基板的装配结构
CN109346416A (zh) 一种芯片封装方法
US20150371930A1 (en) Integrated Circuit Packaging Method Using Pre-Applied Attachment Medium
JP2000174066A (ja) 半導体装置の実装方法
US9576870B2 (en) Module package and production method
JP2004039886A (ja) 半導体装置及びその製造方法
US7701067B2 (en) Method for manufacturing semiconductor package capable of potting thermosetting resin while being heated
CN105097715A (zh) 一种绝缘管封装芯片的方法及结构
TW502344B (en) Chip scale package structure and its manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant