CN106498343B - 掩膜板和掩膜板的组装方法 - Google Patents

掩膜板和掩膜板的组装方法 Download PDF

Info

Publication number
CN106498343B
CN106498343B CN201710015371.0A CN201710015371A CN106498343B CN 106498343 B CN106498343 B CN 106498343B CN 201710015371 A CN201710015371 A CN 201710015371A CN 106498343 B CN106498343 B CN 106498343B
Authority
CN
China
Prior art keywords
weld part
exposure mask
support bar
ppa
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710015371.0A
Other languages
English (en)
Other versions
CN106498343A (zh
Inventor
林治明
王震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710015371.0A priority Critical patent/CN106498343B/zh
Publication of CN106498343A publication Critical patent/CN106498343A/zh
Priority to US15/685,881 priority patent/US20180198066A1/en
Application granted granted Critical
Publication of CN106498343B publication Critical patent/CN106498343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Respiratory Apparatuses And Protective Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明实施例公开了一种掩膜板和一种掩膜板的组装方法。所述掩膜板包括：框架；支撑条，位于所述框架上；至少一个掩膜片，被固定到所述框架上并由所述支撑条支撑；其中，所述至少一个掩膜片经由至少一个焊接部被固定到所述支撑条上。

Description

掩膜板和掩膜板的组装方法
技术领域
本发明的实施例涉及一种掩膜板和掩膜板的组装方法。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器是一种自发光的显示装置。在OLED显示器的制造过程中，将掩膜片(例如，包括精细金属掩膜片(Fine MetalMask Sheet，FMM Sheet))作为蒸镀掩膜，在基板上形成蒸镀图案。
然而，在传统的制造工艺中，基板上各个位置处的像素位置精度(Pixel PositionAccuracy，PPA)不可校正。
发明内容
本发明的至少一个实施例提供了一种掩膜板和一种掩膜板的组装方法，以校正基板上相应位置处的像素位置精度。
根据本发明的一个方面，提出了一种掩膜板，包括：
框架；
支撑条，位于所述框架上；
至少一个掩膜片，被固定到所述框架上并由所述支撑条支撑；
其中，所述至少一个掩膜片经由至少一个焊接部被固定到所述支撑条上。
例如，所述至少一个焊接部包括多个焊接部，沿着支撑条的延伸方向，在掩膜片的相对两侧具有相同数目的焊接部。
例如，沿着支撑条的延伸方向，所述至少一个焊接部位于掩膜片的同一侧。
例如，所述至少一个焊接部包括多个焊接部，沿着支撑条的延伸方向，在掩膜片的相对两侧具有不同数目的焊接部。
例如，所述掩膜片具有通过蚀刻形成的凹陷区，所述凹陷区与焊接部的位置相对应。
根据本发明实施例的另一方面，提供了一种掩膜板的组装方法，所述掩膜板包括：框架、支撑条和至少一个掩膜片，所述组装方法包括：
将支撑条的两端固定在框架上；
将掩膜片固定在框架上；以及
经由至少一个焊接部将至少一个掩膜片固定到支撑条上。
例如，所述组装方法还包括：通过蚀刻在所述掩膜片上形成至少一个用于焊接的凹陷区。
例如，所述组装方法还包括：
测量多个预定点的相应像素位置精度PPA；以及
根据相应PPA来确定焊接部的数目、焊接部的位置和相应焊接部的焊接能量中的至少一个。
根据本发明实施例，经由至少一个焊接部将至少一个掩膜片固定到支撑条上。通过设置焊接部的数目、焊接部的位置和相应的焊接能量中的至少一个，能够根据实际需要对各种变化趋势的PPA进行校正，从而提高掩膜板的良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，图中：
图1示出了一种掩膜板的平面示意图；
图2A～2C分别示出了PPA的三种变化趋势的示例示意图；
图3示出了根据本发明实施例的一种掩膜板的平面示意图；
图4示出了根据本发明实施例的第一示例焊接部排列的平面示意图；
图5示出了根据本发明实施例的第二示例焊接部排列的平面示意图；
图6示出了根据本发明实施例的第三示例焊接部排列的平面示意图；
图7示出了根据本发明实施例的待检测像素点的平面示意图；
图8示出了根据本发明实施例的图4所示的焊接部排列方式下的PPA比较示意图；
图9A和9B分别示出了根据本发明实施例的图5所示的焊接部排列方式下的PPA比较示意图；
图10A和10B示出了根据本发明实施例的图4所示的焊接部排列方式下的PPA比较示意图；
图11A～11C示出了根据本发明实施例的焊接部位置的平面示意图；
图12示出了根据本发明实施例的凹陷区位置的平面示意图；以及
图13示出了根据本发明实施例的掩膜板组装方法的示意流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本发明保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本发明有任何限制，而只是本发明实施例的示例。在可能导致对本发明的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本发明实施例的内容。
除非另外定义，本发明实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本发明实施例的附图中，只涉及到与本发明实施例涉及的结构，其他结构可参考通常设计。此外，可以理解，当下文中诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“之上”或“之下”，也可以存在中间元件。此外，“上”或“下”仅仅表示相对位置关系，当翻转元件或整个设备时，其“上”或“下”关系也将相应改变。
如图1所示，掩膜板100可以包括框架101、位于框架101上的支撑条(HowlingSheet)103和位于框架101上的至少一个掩膜片105。掩膜片105可以包括多个掩膜单元1051，掩膜单元1051是具有沉积或蒸镀图案的部分。对于基板上的像素阵列中的多个像素点，需要对像素位置精度PPA进行校正，使得各个像素点的PPA偏移量尽可能小。在实际应用中，PPA存在一定的变化趋势。图2A～2C分别示出了PPA的三种示例变化趋势的示意图。在图2A～2C中，圆形黑点表示像素阵列中要检测的多个像素点，每一条虚线表示每行像素的PPA变化趋势曲线。例如，可以通过以下方式来得到相应的PPA变化趋势曲线：对于每一行像素，计算每个像素点的PPA，以相应像素点的水平方向位置作为横坐标以及将相应PPA作为纵坐标得到各个偏移点的坐标，将所有偏移点相连以得到相应的PPA变化趋势曲线。在实际的掩膜板制造工艺中，由于各种原因会得到各种PPA变化趋势曲线，图2A示出了一种示例单弧状变化趋势，图2B示出了一种示例“N”形变化趋势，图2C示出了一种示例多弧状变化趋势，例如“W”形或者“M”形。在传统的掩膜板制造中，没有有效的方法针对各种PPA变化趋势进行PPA校正。
本发明实施例提供了一种掩膜板和一种掩膜板的组装方法，下面结合附图进行详细描述。
图3示出了根据本发明实施例的一种掩膜板的平面示意图。如图3所示，掩膜板300可以包括：框架301；支撑条303，位于框架301上；至少一个掩膜片305，被固定到所述框架301上并由所述支撑条303支撑；其中，所述至少一个掩膜片305经由至少一个焊接部304被固定到所述支撑条303上。掩膜片305可以包括多个掩膜单元3051。
本申请的发明人发现，在OLED显示器的制造过程中，当利用蒸镀掩膜在基板上形成蒸镀图案时，掩膜片会出现微小变形，这是导致针对每个像素的PPA发生变化的原因之一。在如图1所示的传统掩膜板结构中，在框架101上放置支撑条103，将支撑条103和掩膜片105通过焊接分别固定在框架103上，而支撑条103和掩膜片105之间并无焊接部。如图3所示，本发明实施例通过将至少一个掩膜片305经由至少一个焊接部304固定到支撑条303上，可以校正不期望的PPA。
在图3的示例中，对于每一个掩膜片305，设置多个焊接部304，沿着支撑条303的延伸方向，在掩膜片305的相对两侧具有相同数目的焊接部304。本领域技术人员可以理解，这仅是一种示例实现方式，本发明实施例并不局限于此。此外，图3的示例中针对多个掩膜片305，焊接部304的排列方式彼此相同。本领域技术人员可以理解，这仅是一种示例实现方式，针对多个掩膜片305，焊接部304的排列方式也可以不同。
图4示出了根据本发明另一实施例的掩膜板400，其中仅示出了一个示例掩膜片405和相应支撑条403，其中沿着支撑条403的延伸方向，至少一个焊接部404位于掩膜片405的同一侧。
图5示出了根据本发明另一实施例的掩膜板500，其中仅示出了一个示例掩膜片505和相应支撑条503，其中沿着支撑条503的延伸方向，多个焊接部504位于掩膜片505的不同侧，且在掩膜片505的相对两侧具有不同数目的焊接部。
图6示出了根据本发明另一实施例的掩膜板600，其中仅示出了一个示例掩膜片605和相应支撑条603，其中沿着支撑条603的延伸方向，多个焊接部604位于掩膜片605的不同侧，且在掩膜片605的相对两侧具有不同数目的焊接部604。与图5中的掩膜板500相比较，图6中掩膜片605的下侧增加了一个焊接部604(如虚线框所示)。
根据本发明实施例，通过掩膜片和支撑条之间的焊接，利用焊接过程的凝固收缩趋势来校正相应像素位置处的PPA。接下来将详细描述不同的焊接部排列方式与PPA校正结果的关系。应注意，在以下说明书的描述中，“上”、“下”、“左”、“右”仅表示对应结构在附图中的相对位置关系以便于描述，而不表示实际工艺流程中的位置关系。
图7示出了根据本发明实施例的待检测像素点的示意图。如图7所示，示例掩膜片705包括多个掩膜单元7051，703表示支撑条。图7中的黑色圆点701～715表示15个待检测像素点在掩膜片705上的对应位置，这些对应位置处于掩膜片705的上侧。黑色圆点701’～715’表示另外15个待检测像素点在掩膜片705上的对应位置，这些对应位置处于掩膜片705的下侧。根据本发明实施例，针对图4～图6所示的各个示例的焊接部的排列方式，分别检测这30个像素点的PPA变化情况并以曲线形式来表示PPA的变化趋势。
以图4所示的焊接部排列方式为例，其中四个焊接部404位于掩膜片405的同一侧。图8示出了根据本发明实施例的图4所示的焊接部排列方式下的PPA比较示意图。在图8中，横轴表示按照从左到右的顺序依次编号的15个像素点，N＝1，…，15，纵轴表示在如图4所示排列焊接部的情况下针对每个像素点检测得到的PPA与没有焊接部的情况下针对对应像素点检测得到的PPA之间的差值，单位是微米(μm)，其中，实心圆形表示针对图7中掩膜片705上侧的15个像素点701～715得到的差值点，由虚线将这些差值点依次连接，并表示为Diff-U；实心方形表示针对图7中掩膜片705下侧的15个像素点701’～715’得到的差值点，由实线将这些差值点依次连接，并表示为Diff-D。如图8所示，即使在掩膜片705的下侧没有设置焊接部的情况下，仅在掩膜片705的上侧设置焊接部，也会对下侧的像素点的PPA造成影响。
以图5所示的焊接部排列方式为例，其中四个焊接部504位于掩膜片505的一侧，掩膜片505的另一侧具有一个焊接部。图9A和9B示出了根据本发明实施例的图5所示的焊接部排列方式下的PPA比较示意图。与图8相似，在图9A和9B中，横轴表示按照从左到右的顺序依次编号的15个像素点，N＝1，…，15，其中，实心圆形表示针对图7中掩膜片705上侧的15个像素点701～715得到的差值点，由虚线将这些差值点依次连接，并表示为Diff-U；实心方形表示针对图7中掩膜片705下侧的15个像素点701’～715’得到的差值点，由实线将这些差值点依次连接，并表示为Diff-D。
图9A中，纵轴表示在如图5所示排列焊接部的情况下针对每个像素点检测得到的PPA与没有焊接部的情况下针对对应像素点检测得到的PPA之间的差值，单位是微米(μm)。如图9A所示，与图8所示的曲线相比较，对于下侧像素点701’～705’，即，图中Diff-D曲线的N＝1，…，5这几个点处，PPA的变化趋势变缓，这是由于与图4所示的焊接部排列方式相比较，图5中在掩膜片505的左下侧添加了一个焊接部。图9B中，纵轴表示在如图5所示设置焊接部的情况下针对每个像素点检测得到的PPA与如图4所示设置焊接部的情况下针对对应像素点检测得到的PPA之间的差值，单位是微米(μm)。图9B更为直观地示出了如图5所示的焊接部排列方式与图4所示的焊接部排列方式对于PPA的不同影响。
以图6的焊接部排列方式为例，其中四个焊接部604位于掩膜片605的一侧，掩膜片605的另一侧具有两个焊接部。图10A和10B示出了根据本发明实施例的图6所示的焊接部排列方式下的PPA比较示意图。与图8以及图9A和9B相似，在图10A和10B中，横轴表示按照从左到右的顺序依次编号的15个像素点，N＝1，…，15，其中，实心圆形表示针对图7中掩膜片705上侧的15个像素点701～715得到的差值点，由虚线将这些差值点依次连接，并表示为Diff-U；实心方形表示针对图7中掩膜片705下侧的15个像素点701’～715’得到的差值点，由实线将这些差值点依次连接，并表示为Diff-D。
图10A中，纵轴表示在如图6所示设置焊接部的情况下针对每个像素点检测得到的PPA与没有焊接部的情况下针对对应像素点检测得到的PPA之间的差值，单位是微米(μm)。如图10A所示，与图8所示的曲线相比较，对于下侧像素点701’～709’，即，图中Diff-D曲线的N＝1，…，9这几个点处，PPA的变化趋势变缓，这是由于与图4所示的焊接部排列方式相比较，图6中在掩膜片605的偏左下侧添加了两个焊接部。图10B中，纵轴表示在如图6所示设置焊接部的情况下针对每个像素点检测得到的PPA与如图5所示设置焊接部的情况下针对对应像素点检测得到的PPA之间的差值，单位是微米(μm)。图10B更为直观地示出了如图6所示的焊接部排列方式与图5所示的焊接部排列方式对于PPA的不同影响。
本领域技术人员可以理解，以上示例中以掩膜片的单侧最多4个焊接部为例来设置焊接部，当然可以根据实际需求设置更多或更少的焊接部；此外，以上示例中在每个掩膜片的单侧相对于每个支撑条设置了一个焊接部，当然可以实际需求设置更多的焊接部，只要能够实现所需的PPA偏移量即可。
根据本发明实施例，还可以根据焊接部的位置和相应焊接部的焊接能量的组合来实现希望的PPA校正。图11A～11C示出了根据本发明实施例的焊接部位置的示意图。如图11A所示，1107表示掩膜片1105和支撑条1103之间的边界。图11A中的焊接部1104的中心点距离边界1107的距离较远，例如500μm，在这种情况下焊接部1104对于PPA的影响相对较小，即，能够实现的PPA偏移量较小。如图11B所示，1107表示掩膜片1105和支撑条1103之间的边界。与图11A中的情况相比较，图11B中焊接部1104’的中心点距离边界1107的距离更近，例如200μm，在这种情况下焊接部1104’对于PPA的影响与图11A的情况下相比较更大，即，能够实现的PPA偏移量更大。如图11C所示，1107表示掩膜片1105和支撑条1103之间的边界。与图11B中的情况相比较，图11C中焊接部1104”的中心点距离边界1107的距离更近，例如-150μm，在这种情况下焊接部1104”对于PPA的影响与图11B的情况下相比较更大，即，能够实现的PPA偏移量更大。这里应注意，图11C中焊接部1104”的中心点距离边界1107的距离可以为负值，表示焊接部1104”的中心点处于掩膜片1105的外侧。
此外，根据本发明实施例，焊接部的焊接能量，例如焊接功率越大则能够实现的PPA偏移量更大，焊接功率越小则能够实现的PPA偏移量也越小。本领域技术人员可以根据实际需求，设置焊接部的数目、焊接部的焊接位置和相应焊接能量中的至少一个(即，焊接部的数目、焊接部的焊接位置与焊接能量的不同组合)来实现期望的PPA偏移量。
根据本发明实施例，当在掩膜片和支撑条之间设置焊接部时，可能会由于焊接部的高度影响掩膜板的组装。可以通过蚀刻在掩膜片上的对应位置处形成至少一个用于焊接的凹陷区，即半蚀刻区。图12示出了根据本发明实施例的凹陷区位置的示意图。应注意，图12的示例对应于图3所示的掩膜板的焊接部排列方式，每一个掩膜片1205对应于多个焊接部，沿着支撑条的延伸方向，在掩膜片1205的相对两侧具有相同数目的焊接部。如图12所示，其中示出了一个掩膜片1205作为示例。掩膜片1205包括多个掩膜单元12051和与图3中的每一个焊接部对应的凹陷区12052。本领域技术人员可以理解，可以与每个焊接部一一对应地设置凹陷区。当然，也可以统一设置凹陷区，而根据实际需要，在需要的凹陷区位置进行焊接，而非全部凹陷区。
根据本发明实施例，还提出了一种根据本发明实施例的掩膜板的组装方法。图13示出了根据本发明实施例的组装方法的流程图。应注意，以下方法中各个步骤的序号仅作为该步骤的表示以便描述，而不应被看作表示该各个步骤的执行顺序。除非明确指出，否则该方法不需要完全按照所示顺序来执行。如上文所述，根据本发明实施例的掩膜板可以包括：框架；支撑条；至少一个掩膜片。如图13所示，根据本发明实施例的组装方法130可以包括以下步骤。
在步骤S1301，将支撑条的两端固定在框架上。
在步骤S1303，将掩膜片固定在框架上。
在步骤S1305，经由至少一个焊接部将至少一个掩膜片固定到支撑条上。
根据本发明实施例的组装方法还可以包括：通过蚀刻在所述掩膜片上形成至少一个用于焊接的凹陷区。
根据本发明实施例的组装方法还可以包括：测量多个预定点的相应像素位置精度PPA；以及根据相应PPA来确定焊接部(凹陷区)的位置。类似地，可以根据相应PPA来确定焊接部的数目。此外，还可以根据相应PPA来确定焊接部的数目、焊接部的位置和相应焊接部的焊接能量中的至少一个。
根据本发明实施例，经由至少一个焊接部将至少一个掩膜片固定到支撑条上。通过设置焊接部的数目、焊接部的位置和相应的焊接能量中的至少一个，能够根据实际需要各种变化趋势的PPA进行校正，从而提高掩膜板的良品率。
尽管已经参考本发明的典型实施例，具体示出和描述了本发明，但本领域普通技术人员应当理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以对这些实施例进行形式和细节上的多种改变。

Claims (7)

1.一种掩膜板，包括：
框架；
支撑条，位于所述框架上；
至少一个掩膜片，被固定到所述框架上并由所述支撑条支撑；
其中，所述至少一个掩膜片经由至少一个焊接部被固定到所述支撑条上，
其中，所述至少一个焊接部设置在使多个预定像素点中每个像素点的像素位置精度PPA的偏移量较小的位置处；
其中，沿着所述支撑条的延伸方向，所述至少一个焊接部位于掩膜片的同一侧。
2.根据权利要求1所述的掩膜板，其中，所述至少一个焊接部包括多个焊接部，沿着所述支撑条的延伸方向，在掩膜片的相对两侧具有相同数目的焊接部。
3.根据权利要求1所述的掩膜板，其中，所述至少一个焊接部包括多个焊接部，沿着所述支撑条的延伸方向，在掩膜片的相对两侧具有不同数目的焊接部。
4.根据权利要求1～3之一所述的掩膜板，其中，所述掩膜片具有通过蚀刻形成的凹陷区，所述凹陷区与焊接部的位置相对应。
5.一种掩膜板的组装方法，所述掩膜板包括：框架、支撑条和至少一个掩膜片，所述组装方法包括：
将支撑条的两端固定在框架上；
将掩膜片固定在框架上；以及
经由至少一个焊接部将至少一个掩膜片固定到支撑条上，
其中，所述至少一个焊接部的数目、位置和/或焊接能量是根据多个预定像素点中每个像素点的经过测量的像素位置精度PPA确定的，所述至少一个焊接部设置在使多个预定像素点中每个像素点的像素位置精度PPA的偏移量较小的位置处；
其中，沿着所述支撑条的延伸方向，所述至少一个焊接部位于掩膜片的同一侧。
6.根据权利要求5所述的组装方法，还包括：通过蚀刻在所述掩膜片上形成至少一个用于焊接的凹陷区。
7.根据权利要求5或6所述的组装方法，还包括：
测量多个预定像素点的相应PPA。
CN201710015371.0A 2017-01-09 2017-01-09 掩膜板和掩膜板的组装方法 Active CN106498343B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710015371.0A CN106498343B (zh) 2017-01-09 2017-01-09 掩膜板和掩膜板的组装方法
US15/685,881 US20180198066A1 (en) 2017-01-09 2017-08-24 Mask plates and methods for assembling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710015371.0A CN106498343B (zh) 2017-01-09 2017-01-09 掩膜板和掩膜板的组装方法

Publications (2)

Publication Number Publication Date
CN106498343A CN106498343A (zh) 2017-03-15
CN106498343B true CN106498343B (zh) 2019-12-03

Family

ID=58345188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710015371.0A Active CN106498343B (zh) 2017-01-09 2017-01-09 掩膜板和掩膜板的组装方法

Country Status (2)

Country Link
US (1) US20180198066A1 (zh)
CN (1) CN106498343B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106480404B (zh) * 2016-12-28 2019-05-03 京东方科技集团股份有限公司 一种掩膜集成框架及蒸镀装置
CN111778480A (zh) * 2020-07-15 2020-10-16 京东方科技集团股份有限公司 掩膜集成框架及其组装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019988A1 (fr) * 2001-08-24 2003-03-06 Dai Nippon Printing Co., Ltd. Dispositif de masque de formation a plusieurs faces pour depot sous vide
KR101117645B1 (ko) * 2009-02-05 2012-03-05 삼성모바일디스플레이주식회사 마스크 조립체 및 이를 이용한 평판표시장치용 증착 장치
KR101820020B1 (ko) * 2011-04-25 2018-01-19 삼성디스플레이 주식회사 박막 증착용 마스크 프레임 어셈블리
KR101837624B1 (ko) * 2011-05-06 2018-03-13 삼성디스플레이 주식회사 박막 증착용 마스크 프레임 조립체 및 그 제조방법
KR101969955B1 (ko) * 2012-10-25 2019-04-18 삼성디스플레이 주식회사 평판표시장치용 증착 마스크 조립체 제조장치
CN103911584B (zh) * 2012-12-31 2017-07-04 上海天马微电子有限公司 一种掩膜板
CN105839052A (zh) * 2016-06-17 2016-08-10 京东方科技集团股份有限公司 掩膜板以及掩膜板的组装方法
CN106191769B (zh) * 2016-07-22 2018-08-03 京东方科技集团股份有限公司 一种掩膜版、基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20180198066A1 (en) 2018-07-12
CN106498343A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
US10934613B2 (en) Mask plate, mask plate assembly including mask plate and method for manufacturing same
US9348240B2 (en) Mask pattern alignment method and system
CN100460946C (zh) 液晶显示装置的制造方法
US8823936B2 (en) Structure for critical dimension and overlay measurement
US10827137B2 (en) Alignment method and system for manufacturing mask integration framework
CN107994136B (zh) 掩膜板及其制作方法
US20190235288A1 (en) Alignment detection method and display device
US9946109B2 (en) Color filter and method for preparing the same, method for preparing alignment mark for spacer, and method for detecting position accuracy
CN112996944B (zh) 掩模板及其制作方法、显示基板的制作方法
CN106498343B (zh) 掩膜板和掩膜板的组装方法
CN112313801B (zh) 阵列基板及其制作方法、显示装置
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
CN109072402B (zh) 蒸镀装置、蒸镀方法及有机el显示装置的制造方法
US10422030B2 (en) Apparatus and method for planarizing multiple shadow masks on a common carrier frame
CN106086786A (zh) 偏移校准方法及系统
CN104465619B (zh) 一种套刻精度测量的图像结构及其套刻精度测量方法
US10323316B2 (en) Multi-mask alignment system and method
CN106154741A (zh) 掩模板、散焦量的测试方法及其测试系统
US11205752B2 (en) Mask frame and method for manufacturing the same, mask assembly for evaporation and evaporation apparatus
CN113403576B (zh) 掩模板结构及掩模板结构的制备方法
TWI512868B (zh) Image Key Dimension Measurement Calibration Method and System
US10745796B2 (en) Multi-mask alignment system and method
US8564143B2 (en) Overlay mark for multiple pre-layers and currently layer
CN109425301A (zh) 一种膜层厚度的测量装置及方法
CN118451559A (zh) 多坐标系标定与设备对位方法、巨量转移设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant