CN106487507A - 一种数据加密的微盘控制系统 - Google Patents

Abstract

本发明公开了一种数据加密的微盘控制系统，包括FPGA模块、加解密模块、非对称算法模块、DMA控制器和主控模块，加解密模块、非对称算法模块和主控模块分别与FPGA模块连接；FPGA模块包括PCI协议单元、第一存储模块、第二存储模块和接口控制与转换单元，PCI协议单元通过第一存储模块将数据传输至接口控制与转换单元，接口控制与转换单元通过第二存储模块将数据传输至PCI协议单元；加解密模块包括第三存储模块、第四存储模块和命令与状态寄存器，第四存储模块与第二存储模块连接；DMA控制器通过与PCI协议单元与FPGA模块连接。本发明设置加解密模块，实现SM2的高速加解密，在输入数据的同时可以将前面分组的运算结果输出，进而支持流水线操作，加快了数据吞吐速度。

Description

一种数据加密的微盘控制系统

技术领域

本发明涉及一种微盘系统，具体涉及一种数据加密的微盘控制系统。

背景技术

随着国家对信息安全的重视，当前国内很多部门和企业要求使用国产密码算法对其信息进行保护，相关法律明确禁止使用明文方式或使用国外的密码算法，因此加大了对国产密码算法的需求，同时也对国产密码算法提出了更高的要求。为了满足服务器、网关等设备对密码算法速度与安全性的需求，很多厂商研制了一些密码卡，这些密码卡在一定程度上满足了上述需求。但是，随着4G网络的大力推广，用户规模大幅增长且每个用户对速度的需求也越来越高，导致很多用户无法正常使用，最终发现是密码卡的瓶颈导致网关吞吐量无法提升，为了解决上述问题，迫切需要开发PCI密码卡，在保证安全性的同时，还要对小数据包的SM1加解密进行优化，满足网关等设备对小包数据快速加解密的需求。

发明内容

本发明所要解决的技术问题是网关中对小包数据加解密的速度慢的问题，目的在于提供一种数据加密的微盘控制系统，使PCI加密卡在一定时期内能够满足对小包数据运算速度的要求，提高网关吞吐量。

本发明通过下述技术方案实现：

一种数据加密的微盘控制系统，包括FPGA模块、加解密模块、非对称算法模块、DMA控制器和主控模块，所述加解密模块、非对称算法模块和主控模块分别与FPGA模块连接；所述FPGA模块包括PCI协议单元、第一存储模块、第二存储模块和接口控制与转换单元，所述PCI协议单元通过第一存储模块将数据传输至接口控制与转换单元，所述接口控制与转换单元通过第二存储模块将数据传输至PCI协议单元；所述加解密模块包括第三存储模块、第四存储模块和命令与状态寄存器，所述第三存储模块与第一存储模块连接，所述第四存储模块与第二存储模块连接，所述命令与状态寄存器、主控模块和非对称算法模块分别与接口控制与转换单元连接；所述DMA控制器通过与PCI协议单元与FPGA模块连接。接口控制与转换单元负责FPGA模块、加解密模块、非对称算法模块和主控模块之间的通信控制与信号转换。

进一步地，一种数据加密的微盘控制系统，还包括数据临时存储模块和IC读卡器，所述数据临时存储模块和IC读卡器分别与主控模块连接。IC读卡器用于读取外部的系统IC卡和用户IC卡。

进一步地，非对称算法模块采用SSX0804为非对称算法芯片。SSX0804非对称算法芯片，是一款高效通用的公钥密码芯片，它从硬件上实现SM2国家标准算法，还支持RSA-1024、RSA-2048等算法。

本发明与现有技术相比，具有如下的优点和有益效果：设置加解密模块，用来实现SM2的高速加解密，在输入数据的同时可以将前面分组的运算结果输出，进而支持流水线操作，大大加快了数据吞吐速度；设置数据临时存储模块，提高数据提取速度。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例

如图1所示，一种数据加密的微盘控制系统，包括FPGA模块、加解密模块、非对称算法模块和主控模块，所述加解密模块、非对称算法模块和主控模块分别与FPGA模块连接；本实施例中，FPGA模块采用Altera公司的芯片，利用硬件描述语言对其进行编程，实现的功能有PCI通信协议，实现与主机的PCI通信；信息转换与控制，按照每个芯片的时序要求实现与该芯片的通信。所述FPGA模块包括PCI协议单元、第一存储模块、第二存储模块和接口控制与转换单元，所述PCI协议单元通过第一存储模块将数据传输至接口控制与转换单元，所述接口控制与转换单元通过第二存储模块将数据传输至PCI协议单元；PCI协议单元用来实现PCI协议与外界主机进行通信，PCI协议单元连接DMA控制器，当外界主机需要发送数据到PCI密码卡时，外界主机驱动程序通过操作PCI协议单元中的命令寄存器设置DMA控制器传输需要的起始地址、传输长度、传输方向，然后启动与PCI协议单元中连接的DMA控制器，主机向PCI密码卡发送的数据被PCI协议单元存放在第一存储模块中。该DMA控制器传输完指定长度的数据后通过中断方式通知主体本次传输完毕，同时也是通过中断方式通知主控模块有一个完整数据到达第一存储模块中。当主控模块处理完主机发送的数据后，会将处理结果存放在第二存储模块中，然后命令PCI协议单元向主机发起中断，告知主机驱动程序可以从PCI密码卡获取结果数据，然后驱动程序设置PCI协议单元中的DMA寄存器，启动传输，DMA将第二存储模块中的数据传送到主机内存中，传输完毕后，协议单元通过中断通知主机数据读取完毕。

所述加解密模块包括第三存储模块、第四存储模块和命令与状态寄存器，加解密模块使用SSX30-D，支持ECB、CBC、OFB等运算模式，主要用来实现SM1的高速加解密，最高运算速度1.4Gbps。SSX30-D支持双总线操作，在输入数据的同时可以将前面分组的运算结果输出，进而支持流水线操作，大大加快了数据吞吐速度。SSX30-D有两个4K的存储模块，即第三存储模块和第四存储模块，用于输入和输出数据的缓存，存储模块的数据宽度均为32位，对每个存储模块而言，存储模块的外部和内部的访问是异步的且各自独立。SSX30-D内嵌锁相环PLL，将片外低速时钟转换为片内高速时钟，当外部时钟是20MHz时，内部时钟可达100MHz。第三存储模块与第一存储模块连接，所述第四存储模块与第二存储模块连接，所述命令与状态寄存器与接口控制与转换单元连接。第一存储模块和第二存储模块为两个先入先出缓冲区，第一存储模块只接收主机发送来的数据，第一存储模块中的数据可以被主控模块读取，也可以在主控模块的控制下将其发送到加解密模块的第三存储模块；第二存储模块暂存向主机发送的数据，主控模块可以直接将数据写入到第二存储模块中，在进行SM1运算时，在主控模块的控制下，可以将加解密模块的第四存储模块的数据直接存放到第二存储模块中。加解密模块本身支持双总线，进而支持流水线操作，因此在实现时第一存储模块向第三存储模块、第四存储模块向第二存储模块的数据传输可以同时进行。

其中，主控模块和非对称算法模块分别与接口控制与转换单元连接。接口控制与转换单元负责FPGA模块、加解密模块、非对称算法模块和主控模块之间的通信控制与信号转换。主控模块使用上海爱信诺航芯电子科技有限公司研制的SSX45芯片，该芯片具有一整套安全措施，保证了芯片自身的安全性，也保护了存储在芯片中的数据安全性，芯片具有512KB片内FLASH、32KB片内RAM，很多关键数据存储在芯片内部，保证了PCI密码卡的安全性。非对称算法模块使用SSX0804，支持SM2、RSA-1024、RSA-2048等算法。该芯片与FPGA芯片连接，该芯片的运算受SSX45芯片的控制。

一种数据加密的微盘控制系统，还包括数据临时存储模块和IC读卡器，所述数据临时存储模块和IC读卡器分别与主控模块连接。IC读卡器用于读取外部的系统IC卡和用户IC卡。数据临时存储模块用于临时存放较大的数据信息，SSX45芯片通过外围总线直接访问该芯片。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种数据加密的微盘控制系统，其特征在于，包括FPGA模块、加解密模块、非对称算法模块、DMA控制器和主控模块，所述加解密模块、非对称算法模块和主控模块分别与FPGA模块连接；所述FPGA模块包括PCI协议单元、第一存储模块、第二存储模块和接口控制与转换单元，所述PCI协议单元通过第一存储模块将数据传输至接口控制与转换单元，所述接口控制与转换单元通过第二存储模块将数据传输至PCI协议单元；所述加解密模块包括第三存储模块、第四存储模块和命令与状态寄存器，所述第三存储模块与第一存储模块连接，所述第四存储模块与第二存储模块连接，所述命令与状态寄存器、主控模块和非对称算法模块分别与接口控制与转换单元连接；所述DMA控制器通过与PCI协议单元与FPGA模块连接。

2.根据权利要求1所述的一种数据加密的微盘控制系统，其特征在于，还包括数据临时存储模块和IC读卡器，所述数据临时存储模块和IC读卡器分别与主控模块连接。

3.根据权利要求1所述的一种数据加密的微盘控制系统，其特征在于，所述非对称算法模块采用SSX0804为非对称算法芯片。