CN107196754A - 一种基于soc的密码设备 - Google Patents

一种基于soc的密码设备 Download PDF

Info

Publication number
CN107196754A
CN107196754A CN201710209708.1A CN201710209708A CN107196754A CN 107196754 A CN107196754 A CN 107196754A CN 201710209708 A CN201710209708 A CN 201710209708A CN 107196754 A CN107196754 A CN 107196754A
Authority
CN
China
Prior art keywords
soc
module
encryption device
usb
device based
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710209708.1A
Other languages
English (en)
Inventor
朱书杉
秦刚
曹刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Chaoyue Numerical Control Electronics Co Ltd
Original Assignee
Shandong Chaoyue Numerical Control Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Chaoyue Numerical Control Electronics Co Ltd filed Critical Shandong Chaoyue Numerical Control Electronics Co Ltd
Priority to CN201710209708.1A priority Critical patent/CN107196754A/zh
Publication of CN107196754A publication Critical patent/CN107196754A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds

Abstract

本发明涉及一种基于SOC的密码设备，其特征在于，包括SOC芯片、PHY芯片、USB芯片，SOC芯片包括系统管理模块、以太网控制模块、USB控制模块，所述系统管理模块连接有密码算法模块和策略匹配模块；SOC芯片上还设有以太网接口和USB接口，以太网控制模块通过以太网接口连接PHY芯片，USB控制模块通过USB接口连接USB芯片；该密码设备还包括噪声源，所述噪声源与密码算法模块连接；通过SOC芯片带有的CPU硬核来提供密码管理及上层软件功能，通过SOC芯片的FPGA部分实现USB接口、以太网接口以及密码算法，密码算法模块是采用硬件实现多种密码算法，可以根据不同环境和协议的需求更改算法。

Description

一种基于SOC的密码设备
技术领域
本发明属于信息安全技术领域，具体涉及一种基于SOC的密码设备。
背景技术
随着社会的发展，信息技术成为人类生存与发展的一个基本条件和重要手段，随着人们的需求越来越个性化，信息技术走向了个性化和集成化的发展方向，信息技术正向低能耗、高速度的方向发展，成本的降低和性能的提高为人们带来更多的实惠。
集成了CPU和FPGA的SOC芯片是如今嵌入式系统中炙手可热的实现方式，此种实现方式可有效降低硬件成本提高通信速率，而且采用硬件实现密码算法又可以提高整个系统的通信速度，因此在如今网络安全日益严重的今天，一种基于SOC的便携式密码设备拥有广泛的市场空间。
发明内容
本发明的目的在于，针对上述现有技术中提到的网络安全的问题，提供设计一种基于SOC的密码设备。
本发明的技术方案是：
一种基于SOC的密码设备，其特征在于，包括SOC芯片、PHY芯片、USB芯片，SOC芯片包括系统管理模块、以太网控制模块、USB控制模块，所述系统管理模块连接有密码算法模块和策略匹配模块;
SOC芯片上还设有以太网接口和USB接口，以太网控制模块通过以太网接口连接PHY芯片，USB控制模块通过USB接口连接USB芯片；
该密码设备还包括噪声源，所述噪声源与密码算法模块连接。
系统管理模块的核心为CPU，系统管理模块的功能包括密码算法的选择，运行策略下载、web页面实现、实现密码算法及密钥注入。
SOC芯片是集成了CPU和FPGA的芯片，FPGA部分用于实现密码算法模块密码算法以及策略匹配模块策略的查找和协议的封装解封装，FPGA将策略存储在内部的RAM。
策略匹配模块功能包括通过系统管理模块下发策略，根据策略匹配的结果选择数据包是哪种算法的加解密或者明通或者丢弃；并根据策略对算法初始化完成的数据进行匹配，根据匹配到的模式选择数据的最终去向，或通过USB加解密或通过以太网加解密。
所述噪声源为物理噪声源，主要是半导体热噪声经施密特触发器反馈，最后输出随机序列，用于密码算法过程产生密钥以及其他运算业务；噪声源可以是多个，一个噪声源出现故障后，还能输出熵足够大的随机数。
SOC芯片还设有FPGA的MAC模块，MAC模块对接收到的数据进行地址解析与校验。
以太网接口功能包括数据发送、数据接收、FPGA配置。
优选地，CPU与密码算法模块通过AXI总线协议连接；CPU与策略匹配模块通过AXI总线协议连接。
USB控制模块实现对USB芯片的控制进行数据的高速传输；以太网控制模块进行以太网数据解析及校验并控制PHY芯片实现网口的自适应功能。
本发明的有益效果在于，本发明技术方案中通过SOC芯片带有的CPU硬核来提供密码管理及上层软件功能，通过SOC芯片的FPGA部分实现USB接口、以太网接口以及密码算法，密码算法模块是采用硬件实现多种密码算法，可以根据不同环境和协议的需求更改算法，该设备便于携带，能通过以太网接口和USB接口实现内外网数据的加解密功能，由于所传输数据具有较为固定的格式且传输速率很高，不再进行TCP/IP协议解析，直接通过以太网链路层与设备通信，降低FPGA端协议解析复杂度，减少拆包时间与时延。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
图1为本发明提供的一种基于SOC的密码设备的框架图。
其中，1-SOC，2-系统管理模块，3-密码算法模块，4-策略匹配模块，5-以太网控制模块，6-USB控制模块，7-噪声源，8-USB芯片，9-PHY芯片。
具体实施方式
下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。
如图1所示，本实施例提供的一种基于SOC的密码设备，包括SOC芯片1、PHY芯片9、USB芯片8，SOC芯片1包括系统管理模块2、以太网控制模块5、USB控制模块6，所述系统管理模块2连接有密码算法模块3和策略匹配模块4；
SOC芯片1上还设有以太网接口和USB接口，以太网控制模块5通过以太网接口连接PHY芯片9， USB控制模块6通过USB接口连接USB芯片8；
该密码设备还包括噪声源7，所述噪声源7与密码算法模块3连接。
系统管理模块2的核心为CPU，CPU用来实现系统的管理功能，系统的管理功能包括运行策略下载、web页面实现、密码管理功能。
SOC芯片1是集成了CPU和FPGA的芯片，FPGA部分用于实现密码算法模块3密码算法以及策略匹配模块策略的查找和协议的封装解封装，FPGA将策略存储在内部的RAM。
策略匹配模块4功能包括通过系统管理模块2下发策略，根据策略匹配的结果选择数据包是哪种算法的加解密或者明通或者丢弃；并根据策略对算法初始化完成的数据进行匹配，根据匹配到的模式选择数据的最终去向，或通过USB加解密或通过以太网加解密。
噪声源7用于产生随机数，所述随机数用于密码算法过程产生密钥以及其他运算业务。
SOC芯片1还设有FPGA的MAC模块，MAC模块对接收到的数据进行地址解析与校验。
以太网接口功能包括数据发送、数据接收、FPGA配置。
优选地，CPU与密码算法模块通过AXI总线协议连接；CPU与策略匹配模块通过AXI总线协议连接。
密码机上电后，首先在SOC的CPU端进行用户登录，并开始注钥，同时启动FPGA 端，FPGA端开始算法初始化，同时和CPU端配合进行算法验证，算法验证通过后给FPGA端发送算法初始化完成的信号，此时CPU端向FPGA下载策略，FPGA将策略存在内部RAM中。
实施例1，根据匹配到的模式选择数据通过USB加解密，USB接口接收数据，并根据策略进行加解密转发，将加解密后的数据发送到目的主机中完成USB数据加解密。
实施例2，根据匹配到的模式选择数据通过以太网加解密，接收完成的数据被送至FPGA的MAC模块，MAC模块进行地址解析与校验，只有当解析与校验结果正确且FIFO不满时，数据才能被写入FIFO，等待读取，数据从以太网接口到达高速串行收发器PHY芯片，将加解密后的数据发送到目的主机中完成以太网数据加解密。
在主机端，由于所传输数据具有较为固定的格式且传输速率很高，不再进行TCP/IP协议解析，直接通过以太网链路层与设备通信，降低FPGA端协议解析复杂度，减少拆包时间与时延。
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。

Claims (9)

1.一种基于SOC的密码设备，其特征在于，包括SOC芯片、PHY芯片、USB芯片；
SOC芯片包括系统管理模块、以太网控制模块、USB控制模块，所述系统管理模块连接有密码算法模块和策略匹配模块；
SOC芯片上还设有以太网接口和USB接口，以太网控制模块通过以太网接口连接PHY芯片，USB控制模块通过USB接口连接USB芯片；
该密码设备还包括噪声源，所述噪声源与密码算法模块连接。
2.根据权利要求1所述的一种基于SOC的密码设备，其特征在于，系统管理模块的核心为CPU。
3.根据权利要求1或2所述的一种基于SOC的密码设备，其特征在于，FPGA部分用于实现密码算法模块密码算法以及策略匹配模块策略的查找和协议的封装解封装。
4.根据权利要求3所述的一种基于SOC的密码设备，其特征在于， 噪声源用于产生随机数，所述随机数用于密码算法过程产生密钥以及其他运算业务。
5.根据权利要求4所述的一种基于SOC的密码设备，其特征在于，FPGA将策略存储在内部的RAM。
6.根据权利要求5所述的一种基于SOC的密码设备，其特征在于，SOC芯片还设有FPGA的MAC模块，MAC模块对接收到的数据进行地址解析与校验。
7.根据权利要求1所述的一种基于SOC的密码设备，其特征在于，以太网接口功能包括数据发送、数据接收、FPGA配置。
8.根据权利要求1所述的一种基于SOC的密码设备，其特征在于，CPU与密码算法模块通过AXI总线协议连接。
9.根据权利要求1所述的一种基于SOC的密码设备，其特征在于，CPU与策略匹配模块通过AXI总线协议连接。
CN201710209708.1A 2017-03-31 2017-03-31 一种基于soc的密码设备 Pending CN107196754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710209708.1A CN107196754A (zh) 2017-03-31 2017-03-31 一种基于soc的密码设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710209708.1A CN107196754A (zh) 2017-03-31 2017-03-31 一种基于soc的密码设备

Publications (1)

Publication Number Publication Date
CN107196754A true CN107196754A (zh) 2017-09-22

Family

ID=59871676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710209708.1A Pending CN107196754A (zh) 2017-03-31 2017-03-31 一种基于soc的密码设备

Country Status (1)

Country Link
CN (1) CN107196754A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110602107A (zh) * 2019-09-18 2019-12-20 山东浪潮人工智能研究院有限公司 基于Zynq的网络密码机及网络数据加解密方法
CN111177764A (zh) * 2020-01-02 2020-05-19 上海航天测控通信研究所 一种宇航1553b总线在轨注钥装置及在轨注钥方法
CN112231729A (zh) * 2020-10-23 2021-01-15 山东超越数控电子股份有限公司 一种基于SoC芯片的SD安全模块和传输方法
CN113254243A (zh) * 2021-07-06 2021-08-13 浙江九州量子信息技术股份有限公司 基于以太网接口的多usb密码模块并发访问系统与方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287024A (ja) * 2004-03-23 2005-10-13 Harris Corp マルチモード無線ｌａｎ動作機能を備えるモジュール型暗号機器及び関連する方法
CN102882856A (zh) * 2012-09-10 2013-01-16 广东电网公司电力科学研究院 一种基于SoC的终端密码装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287024A (ja) * 2004-03-23 2005-10-13 Harris Corp マルチモード無線ｌａｎ動作機能を備えるモジュール型暗号機器及び関連する方法
CN102882856A (zh) * 2012-09-10 2013-01-16 广东电网公司电力科学研究院 一种基于SoC的终端密码装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
庄德坤: "基于可重构的密码算法的设计与实现", 《CNKI优秀硕士学位论文全文库》 *
王文杰: "《USB2.0加密接口芯片的设计及其FPGA验证》", 《CNKI优秀硕士学位论文全文库》 *
郭航: "以太网MAC控制器的FPGA实现", 《信息通信》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110602107A (zh) * 2019-09-18 2019-12-20 山东浪潮人工智能研究院有限公司 基于Zynq的网络密码机及网络数据加解密方法
CN110602107B (zh) * 2019-09-18 2021-12-28 山东浪潮科学研究院有限公司 基于Zynq的网络密码机及网络数据加解密方法
CN111177764A (zh) * 2020-01-02 2020-05-19 上海航天测控通信研究所 一种宇航1553b总线在轨注钥装置及在轨注钥方法
CN111177764B (zh) * 2020-01-02 2023-03-31 上海航天测控通信研究所 一种宇航1553b总线在轨注钥装置及在轨注钥方法
CN112231729A (zh) * 2020-10-23 2021-01-15 山东超越数控电子股份有限公司 一种基于SoC芯片的SD安全模块和传输方法
CN113254243A (zh) * 2021-07-06 2021-08-13 浙江九州量子信息技术股份有限公司 基于以太网接口的多usb密码模块并发访问系统与方法

Similar Documents

Publication Publication Date Title
CN107196754A (zh) 一种基于soc的密码设备
US7587587B2 (en) Data path security processing
CN107103472B (zh) 一种用于区块链的算法处理模块
US7676814B2 (en) Four layer architecture for network device drivers
EP1570361B1 (en) Method and apparatus for performing network processing functions
EP1435717B1 (en) Encapsulation mechanism for packet processing
CN105357218B (zh) 一种具备硬件加解密功能的路由器及其加解密方法
CN105099711B (zh) 一种基于zynq的小型密码机及数据加密方法
CN109274647B (zh) 分布式可信内存交换方法及系统
CN101834840A (zh) 具有业务可视性的用于端到端网络安全性的高效密钥推导
CN109286492A (zh) 基于fpga和dsp的国密加密安全视频数据交换卡及交换方法
CN113194097A (zh) 一种安全网关的数据处理方法、装置及安全网关
US7580519B1 (en) Triple DES gigabit/s performance using single DES engine
CN105721161B (zh) 一种基于总线的h2-mac消息认证ip核硬件装置
CN106203188B (zh) 一种基于双cpu加mac的单向数据传输系统及其方法
US7545928B1 (en) Triple DES critical timing path improvement
CN106571903A (zh) 一种芯片间的通信方法及系统
CN210274109U (zh) 一种支持加密功能的以太网卡装置
CN108257275A (zh) 一种智能储物锁
CN203251310U (zh) 量子密钥发送接收一体控制器
CN109726569A (zh) 一种加/脱密数据独立二通道判决系统及其应用
CN216490525U (zh) 一种网络数据加密中继器
CN218772114U (zh) 一种物联网适用的密码模块
Hessel et al. Architectural analysis of a smart DMA controller for protocol stack acceleration in LTE terminals
US20230388791A1 (en) Power saving method for lower power devices, electronic device and computer readable storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922

RJ01 Rejection of invention patent application after publication