CN106487377A - 一种可控二极管自举绝热电路及四级反相器/缓冲器 - Google Patents

一种可控二极管自举绝热电路及四级反相器/缓冲器 Download PDF

Info

Publication number
CN106487377A
CN106487377A CN201610836642.4A CN201610836642A CN106487377A CN 106487377 A CN106487377 A CN 106487377A CN 201610836642 A CN201610836642 A CN 201610836642A CN 106487377 A CN106487377 A CN 106487377A
Authority
CN
China
Prior art keywords
nmos tube
adiabatic circuits
controllable diode
pmos
bootstrapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610836642.4A
Other languages
English (en)
Other versions
CN106487377B (zh
Inventor
胡建平
余峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201610836642.4A priority Critical patent/CN106487377B/zh
Publication of CN106487377A publication Critical patent/CN106487377A/zh
Application granted granted Critical
Publication of CN106487377B publication Critical patent/CN106487377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种可控二极管自举绝热电路及四级反相器/缓冲器，可控二极管自举绝热电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；四级反相器/缓冲器包括四个可控二极管自举绝热电路；优点是采用较少数量的MOS管，电路结构简单，延时和功耗得到降低，第五NMOS管和第六NMOS管构成可控二极管自举绝热电路的输出端和时钟端之间的可控二极管反馈通路，使得能量得到充分回收，在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。

Description

一种可控二极管自举绝热电路及四级反相器/缓冲器
技术领域
本发明涉及一种绝热电路，尤其是涉及一种可控二极管自举绝热电路及四级反相器/缓冲器。
背景技术
绝热电路是一种双轨输入，双轨输出结构电路，其打破传统的能量传输方式，由原来的电源-输出节点-地转化为从电源-输出节点-电源。绝热电路采用交变电源驱动电路，由交变电源对输出节点充电完成赋值，并通过回收节点电荷至电源，实现了能量恢复。现有的绝热ECRL结构绝热电路的电路图如图1(a)所示，其符号图如图1(b)所示，采用该绝热ECRL结构绝热电路设计的四级反相器/缓冲器的结构图如图2所示，该四相功率时钟图的波形图如图3所示。该绝热ECRL结构绝热电路中，MOS管由于阈值电压的存在，使得能量在预充阶段和能量恢复阶段不能都得以全部释放或回收，另外，由于其输出端悬空，造成电路的额外的功耗，增多了电路的不稳定性。并且对于ECRL结构绝热电路而言，负载越大，造成的非绝热功耗愈大，延时也相对比较大。
发明内容
本发明所要解决的技术问题之一是提供一种在不影响电路性能的基础上，延时、功耗和功耗延时积均较小的可控二极管自举绝热电路。
本发明解决上述技术问题之一所采用的技术方案为：一种可控二极管自举绝热电路，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的可控二极管自举绝热电路的时钟端；所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四NMOS管的源极、所述的第二NMOS管的漏极和所述的第六NMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第五NMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极和所述的第二PMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的反相输出端；所述的第一NMOS管的栅极为所述的可控二极管自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的可控二极管自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第三NMOS管的栅极和所述的第五NMOS管的源极连接，所述的第四NMOS管的栅极和所述的第六NMOS管的源极连接。
所述的第一PMOS管和所述的第二PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比为该电路中，第三NMOS管和第四NMOS管的宽长比为可以进一步提高第三NMOS管的栅极和第五NMOS管的源极的连接点或第四NMOS管的栅极和第六NMOS管的源极的连接点的电压，使得能量在回收阶段能够进一步充分回收，进一步降低功耗；第一PMOS管和第二PMOS管的宽长比均为第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管的宽长比为可以保证电路的性能和最佳噪声容限。
与现有技术相比，本发明的可控二极管自举绝热电路的优点在于通过第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管组成可控二极管自举绝热电路，第一PMOS管的源极、第二PMOS管的源极、第三NMOS管的漏极、第四NMOS管的漏极、第五NMOS管的漏极和第六NMOS管的漏极连接且其连接端为可控二极管自举绝热电路的时钟端；第一PMOS管的栅极、第二PMOS管的漏极、第四NMOS管的源极、第二NMOS管的漏极和第六NMOS管的栅极连接且其连接端为可控二极管自举绝热电路的输出端，第一PMOS管的漏极、第五NMOS管的栅极、第一NMOS管的漏极、第三NMOS管的源极和第二PMOS管的栅极连接且其连接端为可控二极管自举绝热电路的反相输出端；第一NMOS管的栅极为可控二极管自举绝热电路的输入端，第二NMOS管的栅极为可控二极管自举绝热电路的反相输入端，第一NMOS管的源极和第二NMOS管的源极均接地，第三NMOS管的栅极和第五NMOS管的源极连接，第四NMOS管的栅极和第六NMOS管的源极连接，采用较少数量的MOS管，电路结构简单，延时和功耗得到降低，同时，第五NMOS管和第六NMOS管构成输出端和时钟端之间的可控二极管反馈通路，第三NMOS管的栅极和第五NMOS管的源极的连接点为自举节点A，第四NMOS管的栅极和第六NMOS管的源极的连接点为自举节点B，在预充求值期，第五NMOS管或者第六NMOS管导通，相当于一个二极管导通，时钟端接入的时钟信号对自举节点A或B充电，在能量回收期，第五NMOS管或第六NMOS管截止，相当于一个二极管截止，A节点或B节点的电压保持，即第五NMOS管或第六NMOS管可以看成是一个可控二极管，自举节点A或B由于耦合电容的作用自举，使得能量得到充分回收，由此本发明的可控二极管自举绝热电路在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。
本发明所要解决的技术问题之二是提供一种在不影响电路性能的基础上，延时、功耗和功耗延时积均较小的四级反相器/缓冲器。
本发明解决上述技术问题之二所采用的技术方案为：一种四级反相器/缓冲器，包括四个可控二极管自举绝热电路，所述的可控二极管自举绝热电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的可控二极管自举绝热电路的时钟端；所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四NMOS管的源极、所述的第二NMOS管的漏极和所述的第六NMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第五NMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极和所述的第二PMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的反相输出端；所述的第一NMOS管的栅极为所述的可控二极管自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的可控二极管自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第三NMOS管的栅极和所述的第五NMOS管的源极连接，所述的第四NMOS管的栅极和所述的第六NMOS管的源极连接；第一个所述的可控二极管自举绝热电路的输入端为所述的四级反相器/缓冲器的输入端，第一个所述的可控二极管自举绝热电路的反相输入端为所述的四级反相器/缓冲器的反相输入端，第一个所述的可控二极管自举绝热电路的输出端和第二个所述的可控二极管自举绝热电路的输入端连接，第一个所述的可控二极管自举绝热电路的反相输出端和第二个所述的可控二极管自举绝热电路的反相输入端连接，第二个所述的可控二极管自举绝热电路的输出端和第三个所述的可控二极管自举绝热电路的输入端连接，第二个所述的可控二极管自举绝热电路的反相输出端和第三个所述的可控二极管自举绝热电路的反相输入端连接，第三个所述的可控二极管自举绝热电路的输出端和第四个所述的可控二极管自举绝热电路的输入端连接，第三个所述的可控二极管自举绝热电路的反相输出端和第四个所述的可控二极管自举绝热电路的反相输入端连接，第四个所述的可控二极管自举绝热电路的输出端为所述的四级反相器/缓冲器的输出端，第四个所述的可控二极管自举绝热电路的反相输出端为所述的四级反相器/缓冲器的反相输出端，第四个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第一时钟端，第一个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第二时钟端，第二个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第三时钟端，第三个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第四时钟端，所述的四级反相器/缓冲器的第一时钟端接入第一时钟信号，所述的四级反相器/缓冲器的第二时钟端接入第二时钟信号，所述的四级反相器/缓冲器的第三时钟端接入第三时钟信号，所述的四级反相器/缓冲器的第四时钟端接入第四时钟信号，所述的第一时钟信号、所述的第二时钟信号、所述的第三时钟信号和所述的第四时钟信号的幅值相同，所述的第一时钟信号和所述的第二时钟信号的相位相差90度，所述的第一时钟信号和所述的第三时钟信号的相位相差180度，所述的第一时钟信号和所述的第四时钟信号的相位相差270度。
所述的第一PMOS管和所述的第二PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比为该电路中，第三NMOS管和第四NMOS管的宽长比为可以进一步提高第三NMOS管的栅极和第五NMOS管的源极的连接点或第四NMOS管的栅极和第六NMOS管的源极的连接点的电压，使得能量在回收阶段能够进一步充分回收，进一步降低功耗；第一PMOS管和第二PMOS管的宽长比均为第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管的宽长比为可以保证电路的性能和最佳噪声容限。
与现有技术相比，本发明的四级反相器/缓冲器的优点在于通过四个可控二极管自举绝热电路构成四级反相器/缓冲器，可控二极管自举绝热电路的优点在于通过第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管组成可控二极管自举绝热电路，第一PMOS管的源极、第二PMOS管的源极、第三NMOS管的漏极、第四NMOS管的漏极、第五NMOS管的漏极和第六NMOS管的漏极连接且其连接端为可控二极管自举绝热电路的时钟端；第一PMOS管的栅极、第二PMOS管的漏极、第四NMOS管的源极、第二NMOS管的漏极和第六NMOS管的栅极连接且其连接端为可控二极管自举绝热电路的输出端，第一PMOS管的漏极、第五NMOS管的栅极、第一NMOS管的漏极、第三NMOS管的源极和第二PMOS管的栅极连接且其连接端为可控二极管自举绝热电路的反相输出端；第一NMOS管的栅极为可控二极管自举绝热电路的输入端，第二NMOS管的栅极为可控二极管自举绝热电路的反相输入端，第一NMOS管的源极和第二NMOS管的源极均接地，第三NMOS管的栅极和第五NMOS管的源极连接，第四NMOS管的栅极和第六NMOS管的源极连接，采用较少数量的MOS管，电路结构简单，延时和功耗得到降低，同时，第五NMOS管和第六NMOS管构成输出端和时钟端之间的可控二极管反馈通路，第三NMOS管的栅极和第五NMOS管的源极的连接点为自举节点A，第四NMOS管的栅极和第六NMOS管的源极的连接点为自举节点B，在预充求值期，第五NMOS管或者第六NMOS管导通，相当于一个二极管导通，时钟端接入的时钟信号对自举节点A或B充电，在能量回收期，第五NMOS管或第六NMOS管截止，相当于一个二极管截止，A节点或B节点的电压保持，即第五NMOS管或第六NMOS管可以看成是一个可控二极管，自举节点A或B由于耦合电容的作用自举，使得能量得到充分回收，由此本发明的四级反相器/缓冲器在不影响电路性能的基础上，延时、功耗和功耗延时积均较小。
附图说明
图1(a)为现有的绝热ECRL结构绝热电路的电路图；
图1(b)为现有的绝热ECRL结构绝热电路的符号图；
图2为现有的基于ECRL结构绝热电路的四级反相器/缓冲器的结构图；
图3为现有的基于ECRL结构绝热电路的四级反相器/缓冲器接入的四相功率时钟图的波形图；
图4(a)为本发明的可控二极管自举绝热电路的电路图；
图4(b)为本发明的可控二极管自举绝热电路的符号图；
图5为本发明的四级反相器/缓冲器的结构图；
图6为本发明的四级反相器/缓冲器的接入的四相功率时钟图的波形图；
图7为标准电压(1v)下，现有的绝热ECRL结构绝热电路在PTM32nm标准工艺下的仿真波形图
图8为标准电压(1v)下，本发明的可控二极管自举绝热电路在PTM32nm标准工艺下的仿真波形图。
具体实施方式
本发明公开了一种可控二极管自举绝热电路，以下结合附图实施例对本发明的可控二极管自举绝热电路作进一步详细描述。
实施例一：如图4(a)和图4(b)所示，一种可控二极管自举绝热电路，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的漏极和第六NMOS管N6的漏极连接且其连接端为可控二极管自举绝热电路的时钟端；第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四NMOS管N4的源极、第二NMOS管N2的漏极和第六NMOS管N6的栅极连接且其连接端为可控二极管自举绝热电路的输出端，第一PMOS管P1的漏极、第五NMOS管N5的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极和第二PMOS管P2的栅极连接且其连接端为可控二极管自举绝热电路的反相输出端；第一NMOS管N1的栅极为可控二极管自举绝热电路的输入端，第二NMOS管N2的栅极为可控二极管自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地，第三NMOS管N3的栅极和第五NMOS管N5的源极连接，第四NMOS管N4的栅极和第六NMOS管N6的源极连接。
实施例二：如图4(a)和图4(b)所示，一种可控二极管自举绝热电路，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的漏极和第六NMOS管N6的漏极连接且其连接端为可控二极管自举绝热电路的时钟端；第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四NMOS管N4的源极、第二NMOS管N2的漏极和第六NMOS管N6的栅极连接且其连接端为可控二极管自举绝热电路的输出端，第一PMOS管P1的漏极、第五NMOS管N5的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极和第二PMOS管P2的栅极连接且其连接端为可控二极管自举绝热电路的反相输出端；第一NMOS管N1的栅极为可控二极管自举绝热电路的输入端，第二NMOS管N2的栅极为可控二极管自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地，第三NMOS管N3的栅极和第五NMOS管N5的源极连接，第四NMOS管N4的栅极和第六NMOS管N6的源极连接。
本实施例中，第一PMOS管P1和第二PMOS管P2的宽长比均为第三NMOS管N3和第四NMOS管N4的宽长比为第一NMOS管N1、第二NMOS管N2、第五NMOS管N5和第六NMOS管N6的宽长比为
将本发明的可控二极管自举绝热电路在PTM32nm和现有的绝热ECRL结构绝热电路，在PTM32nm标准工艺下分别进行仿真。标准电压(1v)下，现有的绝热ECRL结构绝热电路在PTM32nm标准工艺下的仿真波形图如图7所示；标准电压(1v)下，本发明的可控二极管自举绝热电路在PTM32nm标准工艺下的仿真波形图如图8所示。分析图7和图8可知，本发明的可控二极管自举绝热电路具有正确的逻辑和明显的低功耗特性。
本发明还公开了采用上述可控二极管自举绝热电路的四级反相器/缓冲器，以下结合附图实施例对本发明的四级反相器/缓冲器作进一步详细描述。
实施例一：如图4(a)、图4(b)、图5和图6所示，一种四级反相器/缓冲器，包括四个可控二极管自举绝热电路，可控二极管自举绝热电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的漏极和第六NMOS管N6的漏极连接且其连接端为可控二极管自举绝热电路的时钟端；第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四NMOS管N4的源极、第二NMOS管N2的漏极和第六NMOS管N6的栅极连接且其连接端为可控二极管自举绝热电路的输出端，第一PMOS管P1的漏极、第五NMOS管N5的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极和第二PMOS管P2的栅极连接且其连接端为可控二极管自举绝热电路的反相输出端；第一NMOS管N1的栅极为可控二极管自举绝热电路的输入端，第二NMOS管N2的栅极为可控二极管自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地，第三NMOS管N3的栅极和第五NMOS管N5的源极连接，第四NMOS管N4的栅极和第六NMOS管N6的源极连接；第一个可控二极管自举绝热电路的输入端为四级反相器/缓冲器的输入端，第一个可控二极管自举绝热电路的反相输入端为四级反相器/缓冲器的反相输入端，第一个可控二极管自举绝热电路的输出端和第二个可控二极管自举绝热电路的输入端连接，第一个可控二极管自举绝热电路的反相输出端和第二个可控二极管自举绝热电路的反相输入端连接，第二个可控二极管自举绝热电路的输出端和第三个可控二极管自举绝热电路的输入端连接，第二个可控二极管自举绝热电路的反相输出端和第三个可控二极管自举绝热电路的反相输入端连接，第三个可控二极管自举绝热电路的输出端和第四个可控二极管自举绝热电路的输入端连接，第三个可控二极管自举绝热电路的反相输出端和第四个可控二极管自举绝热电路的反相输入端连接，第四个可控二极管自举绝热电路的输出端为四级反相器/缓冲器的输出端，第四个可控二极管自举绝热电路的反相输出端为四级反相器/缓冲器的反相输出端，第四个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第一时钟端，第一个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第二时钟端，第二个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第三时钟端，第三个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第四时钟端，四级反相器/缓冲器的第一时钟端接入第一时钟信号CLK1，四级反相器/缓冲器的第二时钟端接入第二时钟信号CLK2，四级反相器/缓冲器的第三时钟端接入第三时钟信号CLK3，四级反相器/缓冲器的第四时钟端接入第四时钟信号CLK4，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4的幅值相同，第一时钟信号CLK1和第二时钟信号CLK2的相位相差90度，第一时钟信号CLK1和第三时钟信号CLK3的相位相差180度，第一时钟信号CLK1和第四时钟信号CLK4的相位相差270度。
实施例二：如图4(a)、图4(b)、图5和图6所示，一种四级反相器/缓冲器，包括四个可控二极管自举绝热电路，可控二极管自举绝热电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源极、第二PMOS管P2的源极、第三NMOS管N3的漏极、第四NMOS管N4的漏极、第五NMOS管N5的漏极和第六NMOS管N6的漏极连接且其连接端为可控二极管自举绝热电路的时钟端；第一PMOS管P1的栅极、第二PMOS管P2的漏极、第四NMOS管N4的源极、第二NMOS管N2的漏极和第六NMOS管N6的栅极连接且其连接端为可控二极管自举绝热电路的输出端，第一PMOS管P1的漏极、第五NMOS管N5的栅极、第一NMOS管N1的漏极、第三NMOS管N3的源极和第二PMOS管P2的栅极连接且其连接端为可控二极管自举绝热电路的反相输出端；第一NMOS管N1的栅极为可控二极管自举绝热电路的输入端，第二NMOS管N2的栅极为可控二极管自举绝热电路的反相输入端，第一NMOS管N1的源极和第二NMOS管N2的源极均接地，第三NMOS管N3的栅极和第五NMOS管N5的源极连接，第四NMOS管N4的栅极和第六NMOS管N6的源极连接；第一个可控二极管自举绝热电路的输入端为四级反相器/缓冲器的输入端，第一个可控二极管自举绝热电路的反相输入端为四级反相器/缓冲器的反相输入端，第一个可控二极管自举绝热电路的输出端和第二个可控二极管自举绝热电路的输入端连接，第一个可控二极管自举绝热电路的反相输出端和第二个可控二极管自举绝热电路的反相输入端连接，第二个可控二极管自举绝热电路的输出端和第三个可控二极管自举绝热电路的输入端连接，第二个可控二极管自举绝热电路的反相输出端和第三个可控二极管自举绝热电路的反相输入端连接，第三个可控二极管自举绝热电路的输出端和第四个可控二极管自举绝热电路的输入端连接，第三个可控二极管自举绝热电路的反相输出端和第四个可控二极管自举绝热电路的反相输入端连接，第四个可控二极管自举绝热电路的输出端为四级反相器/缓冲器的输出端，第四个可控二极管自举绝热电路的反相输出端为四级反相器/缓冲器的反相输出端，第四个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第一时钟端，第一个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第二时钟端，第二个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第三时钟端，第三个可控二极管自举绝热电路的时钟端为四级反相器/缓冲器的第四时钟端，四级反相器/缓冲器的第一时钟端接入第一时钟信号CLK1，四级反相器/缓冲器的第二时钟端接入第二时钟信号CLK2，四级反相器/缓冲器的第三时钟端接入第三时钟信号CLK3，四级反相器/缓冲器的第四时钟端接入第四时钟信号CLK4，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和第四时钟信号CLK4的幅值相同，第一时钟信号CLK1和第二时钟信号CLK2的相位相差90度，第一时钟信号CLK1和第三时钟信号CLK3的相位相差180度，第一时钟信号CLK1和第四时钟信号CLK4的相位相差270度。
本实施例中，第一PMOS管P1和第二PMOS管P2的宽长比均为第三NMOS管N3和第四NMOS管N4的宽长比为第一NMOS管N1、第二NMOS管N2、第五NMOS管N5和第六NMOS管N6的宽长比为
为了验证本发明的四级反相器/缓冲器的优越性，将本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在PTM32nm标准工艺下的各种性能进行对比。使用电路仿真工具HSPICE在电路的输入频率为100MHz、200MHz，负载分别为10fF、20fF、30fF、40fF的条件下对两种电路结构进行了仿真比较分析，PTM工艺库对应的标准电源电压为1V。
表1为在PTM32nm标准工艺，输入频率为100MHz，负载为10fF下本发明的四级反相器/缓冲器与现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表1
从表1中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了15％，平均总功耗降低了24％，功耗延时积降低了35％。
表2为在PTM32nm标准工艺，输入频率为100MHz，负载为20fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表2
从表2中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了17％，平均总功耗降低了28％，功耗延时积降低了40％。
表3为在PTM32nm标准工艺，输入频率为100MHz，负载为30fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表3
从表3中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了18％，平均总功耗降低了33％，功耗延时积降低了45％。
表4为在PTM32nm标准工艺，输入频率为100MHz，负载为40fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表4
从表4中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了19％，平均总功耗降低了36％，功耗延时积降低了48％。
表5为在PTM32nm标准工艺，输入频率为200MHz，负载为10fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表5
从表5中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了15％，平均总功耗降低了29％，功耗延时积降低了39％。
表6为在PTM32nm标准工艺，输入频率为200MHz，负载为20fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表6
从表6中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了17％，平均总功耗降低了34％，功耗延时积降低了45％。
表7为在PTM32nm标准工艺，输入频率为200MHz，负载为30fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表7
从表7中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了17％，平均总功耗降低了38％，功耗延时积降低了48％。
表8为在PTM32nm标准工艺，输入频率为200MHz，负载为40fF下本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器在100ns-200ns内性能比较。
表8
从表8中可以得出：本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器相比较，延时降低了17％，平均总功耗降低了41％，功耗延时积降低了52％。
由上述的比较数据可见，在不影响电路性能的前提下，本发明的四级反相器/缓冲器和现有的四级反相器/缓冲器比较，工作频率越大，负载越大，延时、功耗和功耗延时积优化的程度也就越大。

Claims (4)

1.一种可控二极管自举绝热电路，其特征在于包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的可控二极管自举绝热电路的时钟端；所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四NMOS管的源极、所述的第二NMOS管的漏极和所述的第六NMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第五NMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极和所述的第二PMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的反相输出端；所述的第一NMOS管的栅极为所述的可控二极管自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的可控二极管自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第三NMOS管的栅极和所述的第五NMOS管的源极连接，所述的第四NMOS管的栅极和所述的第六NMOS管的源极连接。
2.根据权利要求1所述的一种可控二极管自举绝热电路，其特征在于所述的第一PMOS管和所述的第二PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比为
3.一种四级反相器/缓冲器，其特征在于包括四个可控二极管自举绝热电路，所述的可控二极管自举绝热电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极、所述的第五NMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的可控二极管自举绝热电路的时钟端；所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第四NMOS管的源极、所述的第二NMOS管的漏极和所述的第六NMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的输出端，所述的第一PMOS管的漏极、所述的第五NMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的源极和所述的第二PMOS管的栅极连接且其连接端为所述的可控二极管自举绝热电路的反相输出端；所述的第一NMOS管的栅极为所述的可控二极管自举绝热电路的输入端，所述的第二NMOS管的栅极为所述的可控二极管自举绝热电路的反相输入端，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地，所述的第三NMOS管的栅极和所述的第五NMOS管的源极连接，所述的第四NMOS管的栅极和所述的第六NMOS管的源极连接；
第一个所述的可控二极管自举绝热电路的输入端为所述的四级反相器/缓冲器的输入端，第一个所述的可控二极管自举绝热电路的反相输入端为所述的四级反相器/缓冲器的反相输入端，第一个所述的可控二极管自举绝热电路的输出端和第二个所述的可控二极管自举绝热电路的输入端连接，第一个所述的可控二极管自举绝热电路的反相输出端和第二个所述的可控二极管自举绝热电路的反相输入端连接，第二个所述的可控二极管自举绝热电路的输出端和第三个所述的可控二极管自举绝热电路的输入端连接，第二个所述的可控二极管自举绝热电路的反相输出端和第三个所述的可控二极管自举绝热电路的反相输入端连接，第三个所述的可控二极管自举绝热电路的输出端和第四个所述的可控二极管自举绝热电路的输入端连接，第三个所述的可控二极管自举绝热电路的反相输出端和第四个所述的可控二极管自举绝热电路的反相输入端连接，第四个所述的可控二极管自举绝热电路的输出端为所述的四级反相器/缓冲器的输出端，第四个所述的可控二极管自举绝热电路的反相输出端为所述的四级反相器/缓冲器的反相输出端，第四个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第一时钟端，第一个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第二时钟端，第二个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第三时钟端，第三个所述的可控二极管自举绝热电路的时钟端为所述的四级反相器/缓冲器的第四时钟端，所述的四级反相器/缓冲器的第一时钟端接入第一时钟信号，所述的四级反相器/缓冲器的第二时钟端接入第二时钟信号，所述的四级反相器/缓冲器的第三时钟端接入第三时钟信号，所述的四级反相器/缓冲器的第四时钟端接入第四时钟信号，所述的第一时钟信号、所述的第二时钟信号、所述的第三时钟信号和所述的第四时钟信号的幅值相同，所述的第一时钟信号和所述的第二时钟信号的相位相差90度，所述的第一时钟信号和所述的第三时钟信号的相位相差180度，所述的第一时钟信号和所述的第四时钟信号的相位相差270度。
4.根据权利要求3所述的四级反相器/缓冲器，其特征在于所述的第一PMOS管和所述的第二PMOS管的宽长比均为所述的第三NMOS管和所述的第四NMOS管的宽长比为所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的宽长比为
CN201610836642.4A 2016-09-21 2016-09-21 一种可控二极管自举绝热电路及四级反相器/缓冲器 Active CN106487377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610836642.4A CN106487377B (zh) 2016-09-21 2016-09-21 一种可控二极管自举绝热电路及四级反相器/缓冲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610836642.4A CN106487377B (zh) 2016-09-21 2016-09-21 一种可控二极管自举绝热电路及四级反相器/缓冲器

Publications (2)

Publication Number Publication Date
CN106487377A true CN106487377A (zh) 2017-03-08
CN106487377B CN106487377B (zh) 2019-02-05

Family

ID=58268531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610836642.4A Active CN106487377B (zh) 2016-09-21 2016-09-21 一种可控二极管自举绝热电路及四级反相器/缓冲器

Country Status (1)

Country Link
CN (1) CN106487377B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009021A (en) * 1996-12-25 1999-12-28 Sharp Kabushiki Kaisha MOS logic circuit with hold operation
CN1399326A (zh) * 2001-07-26 2003-02-26 中国科学院微电子中心 双摆幅式电荷恢复低功耗电路结构
CN101977050A (zh) * 2010-10-09 2011-02-16 宁波大学 一种新型绝热逻辑门电路
CN102386908A (zh) * 2011-09-23 2012-03-21 宁波大学 一种绝热多米诺电路及绝热多米诺三值与门电路
US20120200313A1 (en) * 2011-02-08 2012-08-09 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Apparatus for clocked power logic against power analysis attack
WO2014012005A1 (en) * 2012-07-13 2014-01-16 Old Dominion University Research Foundation Adiabatic logic family
CN103684418A (zh) * 2012-09-16 2014-03-26 郑州单点科技软件有限公司 一种互补型自举式反相器电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009021A (en) * 1996-12-25 1999-12-28 Sharp Kabushiki Kaisha MOS logic circuit with hold operation
CN1399326A (zh) * 2001-07-26 2003-02-26 中国科学院微电子中心 双摆幅式电荷恢复低功耗电路结构
CN101977050A (zh) * 2010-10-09 2011-02-16 宁波大学 一种新型绝热逻辑门电路
US20120200313A1 (en) * 2011-02-08 2012-08-09 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Apparatus for clocked power logic against power analysis attack
CN102386908A (zh) * 2011-09-23 2012-03-21 宁波大学 一种绝热多米诺电路及绝热多米诺三值与门电路
WO2014012005A1 (en) * 2012-07-13 2014-01-16 Old Dominion University Research Foundation Adiabatic logic family
CN103684418A (zh) * 2012-09-16 2014-03-26 郑州单点科技软件有限公司 一种互补型自举式反相器电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YONG MOON, ET.AL: "Efficient charge recovery logic", 《1995 SYMPOSIUM ON VLSL CIRCUITS DIGEST OF TECHNICAL PAPERS》 *
张丽等: "基于ECRL电路的两种改进绝热电路", 《微型机与应用》 *

Also Published As

Publication number Publication date
CN106487377B (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
CN103633974A (zh) 一种具有固定阻容时间延迟特性的上电复位电路
CN105656333B (zh) 一种宽输入范围高效率的集成压电能量获取系统
CN104937829A (zh) 一种五电平逆变器
CN103248223A (zh) 时钟电路以及升压稳压器
US20230112781A1 (en) Circuits and Methods to use energy harvested from transient on-chip data
CN102148614A (zh) 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN104579274A (zh) 一种开关电路及其驱动方法
CN106452426B (zh) 一种n管反馈型自举绝热电路及四级反相器/缓冲器
CN106452427B (zh) 一种采用钟控传输门自举绝热电路及四级反相器/缓冲器
CN101826861A (zh) 内含自动复位电路的集成电路芯片
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
CN205883044U (zh) 电荷泵电路及其单级电路
CN106487377A (zh) 一种可控二极管自举绝热电路及四级反相器/缓冲器
CN104393752A (zh) 电容式电荷泵装置
CN204334318U (zh) 电容式电荷泵装置
CN203554284U (zh) 升压式电荷泵
CN101977050B (zh) 一种新型绝热逻辑门电路
CN204376860U (zh) 一种开关电路
CN207218530U (zh) 利用中低压器件在低压下产生高压的多级多相高压电荷泵
CN106026719A (zh) P-sshi有源整流电路及自供电电子设备
CN106452425A (zh) 一种p管采样型自举绝热电路及四级反相器/缓冲器
CN109639144A (zh) 一种五电平变换器
CN102263543B (zh) 电荷泵时钟产生电路
CN107612317A (zh) 一种电荷泵电路
CN203278775U (zh) 一种可编程的非交叠时钟产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant