CN106486533B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106486533B CN106486533B CN201510540809.8A CN201510540809A CN106486533B CN 106486533 B CN106486533 B CN 106486533B CN 201510540809 A CN201510540809 A CN 201510540809A CN 106486533 B CN106486533 B CN 106486533B
- Authority
- CN
- China
- Prior art keywords
- fin
- sub
- side wall
- layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 49
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 127
- 125000006850 spacer group Chemical group 0.000 claims description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 150
- 238000005530 etching Methods 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 12
- 238000002955 isolation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 208000027418 Wounds and injury Diseases 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 208000014674 injury Diseases 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底表面具有第一鳍部和第二鳍部；第一鳍部包括第二子鳍部和位于第二子鳍部顶部的第一子鳍部；第二鳍部包括第四子鳍部和位于第四子鳍部顶部的第三子鳍部；在所述第二子鳍部侧壁形成第一侧墙；在所述第三子鳍部侧壁形成第二侧墙；在所述第一鳍部和所述第二鳍部侧壁形成锗化硅层，所述锗化硅层覆盖所述第一侧墙和第二侧墙；对所述锗化硅层进行氧化处理，使所述锗化硅层中的锗原子进入第一子鳍部和第四子鳍部；氧化处理后依次去除锗化硅层、第一侧墙和第二侧墙。所述方法提高了鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，现有技术形成的鳍式场效应晶体管的性能较差。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，解决鳍式场效应晶体管中载流子迁移率较低的问题，以提高鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有第一鳍部和第二鳍部，第一鳍部包括第二子鳍部和位于第二子鳍部顶部的第一子鳍部，第二鳍部包括第四子鳍部和位于第四子鳍部顶部的第三子鳍部；在所述第二子鳍部侧壁形成第一侧墙；在所述第三子鳍部侧壁形成第二侧墙；在所述第一鳍部和所述第二鳍部侧壁形成锗化硅层，所述锗化硅层覆盖所述第一侧墙和第二侧墙；对所述锗化硅层进行氧化处理，使所述锗化硅层中的锗原子进入第一子鳍部和第四子鳍部；氧化处理后依次去除锗化硅层、第一侧墙和第二侧墙。
可选的，形成所述锗化硅层的方法为原子层沉积工艺。
可选的，所述锗化硅层的厚度为100埃～500埃。
可选的，所述氧化处理的工艺参数为：采用的气体为O2，温度为800摄氏度～1200摄氏度，处理时间为60min～300min。
可选的，形成所述第一侧墙和第二侧墙的工艺为：在所述第一鳍部侧壁和所述第二鳍部侧壁形成第一侧墙材料层；在半导体衬底表面形成覆盖部分第一侧墙材料层侧壁的牺牲层，所述牺牲层表面与第二子鳍部、第四子鳍部的顶部表面齐平；去除第一子鳍部和第三子鳍部侧壁的第一侧墙材料层；去除第一子鳍部和第三子鳍部侧壁的第一侧墙材料层后，在第一子鳍部和第三子鳍部侧壁形成第二侧墙材料层；去除第一子鳍部侧壁的第二侧墙材料层；去除第一子鳍部侧壁的第二侧墙材料层后，去除所述牺牲层；去除所述牺牲层后，去除第四子鳍部侧壁的第一侧墙材料层，形成第一侧墙和第二侧墙。
可选的，所述第一侧墙的材料为SiN，SiCN，BN或AlN；所述第一侧墙的厚度为100埃～300埃。
可选的，所述第二侧墙的材料为SiN，SiCN，BN或AlN；所述第二侧墙的厚度为100埃～300埃。
可选的，所述牺牲层的材料为SiO2。
可选的，所述第一鳍部和第二鳍部的材料为锗化硅。
本发明还提供采用上述任意一项方法形成的鳍式场效应晶体管，包括：半导体衬底；第二子鳍部，位于所述半导体衬底表面；第一子鳍部，位于所述第二子鳍部顶部，所述第一子鳍部中锗的浓度大于所述第二子鳍部中锗的浓度；第四子鳍部，位于所述半导体衬底表面；第三子鳍部，位于所述第四子鳍部顶部，所述第三子鳍部中锗的浓度小于所述第四子鳍部中锗的浓度。
与现有技术相比，本发明的技术方案具有以下优点：
由于在所述第一子鳍部和所述第四子鳍部侧壁直接形成有锗化硅层，且对所述锗化硅层进行氧化处理后，所述锗化硅层中的锗原子进入第一子鳍部和第四子鳍部，使得第一鳍部中的第一子鳍部和第二子鳍部内的锗原子浓度不同，及第二鳍部中第三子鳍部和第四子鳍部内的锗原子浓度不同；以提高第一子鳍部和第三子鳍部中载流子的迁移率，从而高了鳍式场效应晶体管的性能。
附图说明
图1至图13是本发明一实施例中鳍式场效应晶体管形成过程的示意图。
具体实施方式
正如背景技术所述，现有技术形成的鳍式场效应晶体管的性能较差。
研究发现，在实际的工艺中，针对鳍式场效应晶体管中既具有N型鳍式场效应晶体管又具有P型鳍式场效应晶体管的情况，需要提高N型鳍式场效应晶体管的电子迁移率且提高P型鳍式场效应晶体管的空穴迁移率，而现有技术中形成的鳍式场效应晶体管不具备该性能。
本发明一实施例提供一种鳍式场效应晶体管的形成方法，提供半导体衬底，所述半导体衬底表面具有第一鳍部和第二鳍部，第一鳍部包括第二子鳍部和位于第二子鳍部顶部的第一子鳍部；第二鳍部包括第四子鳍部和位于第四子鳍部顶部的第三子鳍部；通过在第一子鳍部和第二子鳍部中形成锗原子的浓度差，及在第三子鳍部和第四子鳍部中形成锗原子的浓度差，从而提高第一子鳍部中的空穴迁移率和第三子鳍部中的电子迁移率，从而提高鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
结合参考图1和图2，图2为沿着图1中A-A1切割线的剖面图，提供半导体衬底100，所述半导体衬底100表面具有第一鳍部120和第二鳍部123。
所述半导体衬底100为后续形成鳍式场效应晶体管提供工艺平台。
所述半导体衬底100可以是单晶硅，多晶硅或非晶硅；半导体衬底100也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底100还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底100的材料为硅。
本实施例中，还包括：位于半导体衬底100表面的氧化层(未图示)，所述氧化层能够保护半导体衬底100不受到刻蚀损伤。所述氧化层的材料为氧化硅。
形成所述第一鳍部120和第二鳍部123的步骤为：在半导体衬底100表面形成鳍部材料层(未图示)；在所述鳍部材料层表面形成图案化的掩膜层，所述图案化的掩膜层定义第一鳍部120和第二鳍部123的位置；以所述图案化的掩膜层为掩膜刻蚀所述鳍部材料层，直至暴露出半导体衬底100表面，形成第一鳍部120和第二鳍部123。
本实施例中，所述第一鳍部120和第二鳍部123的材料为锗化硅；在另一个实施例中，所述第一鳍部120和第二鳍部123的材料硅。
本实施例中，以鳍式场效应晶体管具有一个第一鳍部120和一个第二鳍部123作为示例，并不代表实际工艺中第一鳍部120和第二鳍部123的个数。在实际工艺中，可以根据需要选择第一鳍部120和第二鳍部123的具体个数。
为了方便后续的描述，将第一鳍部120分为两部分进行描述，将第二鳍部123分为两部分进行描述，即所述第一鳍部120包括第一子鳍部121和第二子鳍部122，第一子鳍部121位于第二子鳍部122的顶部表面；第二鳍部123包括第三子鳍部124和第四子鳍部125，第三子鳍部124位于第四子鳍部125的顶部表面。
第一子鳍部121的高度和第二子鳍部122的高度的比值为1:2～2:1；第三子鳍部124的高度和第四子鳍部125的高度的比值为1:2～2:1。
本实施例中，为了简化后续的工艺，第一子鳍部121的高度等于第三子鳍部124的高度，第二子鳍部122的高度等于第四子鳍部125的高度。
为了使得第一子鳍部121和第二子鳍部122中的锗含量不同，且使得第三子鳍部124和第四子鳍部125中的锗含量不同，后续在所述第二子鳍部122侧壁形成第一侧墙，在所述第三子鳍部124侧壁形成第二侧墙；所述第一侧墙和第二侧墙能够阻挡后续形成的锗化硅层中的锗原子进入第二子鳍部122和第三子鳍部124中。
在一个实施例中，形成所述第一侧墙和第二侧墙的工艺为：在所述第一鳍部120侧壁和所述第二鳍部123侧壁形成第一侧墙材料层；在半导体衬底100表面形成覆盖部分第一侧墙材料层侧壁的牺牲层，所述牺牲层表面与第二子鳍部122、第四子鳍部125的顶部表面齐平；去除第一子鳍部121和第三子鳍部124侧壁的第一侧墙材料层；去除第一子鳍部121和第三子鳍部124侧壁的第一侧墙材料层后，在第一子鳍部121和第三子鳍部124侧壁形成第二侧墙材料层；去除第一子鳍部121侧壁的第二侧墙材料层；去除第一子鳍部121侧壁的第二侧墙材料层后，去除所述牺牲层；去除所述牺牲层后，去除第四子鳍部125侧壁的第一侧墙材料层，形成第一侧墙和第二侧墙。
参考图3，在所述第一鳍部120侧壁和第二鳍部123侧壁形成第一侧墙材料层130。
所述第一侧墙材料层130的作用为：后续形成第一侧墙。
所述第一侧墙材料层130的材料为SiN，SiCN，BN或AlN；
所述第一侧墙材料层130的厚度为100埃～300埃。
形成第一侧墙材料层130的步骤为：形成覆盖半导体衬底100表面、第一鳍部120表面和第二鳍部123表面的第一初始侧墙材料层(未图示)；采用各向异性干法刻蚀工艺刻蚀所述第一初始侧墙材料层，直至暴露出第一鳍部120顶部表面、第二鳍部123顶部表面和半导体衬底100表面，形成第一侧墙材料层130。
形成所述第一初始侧墙材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
继续参考图3，在半导体衬底100表面形成覆盖部分第一侧墙材料层130侧壁的牺牲层140，所述牺牲层140的表面与第二子鳍部122的顶部表面和第四子鳍部125的顶部表面齐平。
所述牺牲层140的作用为：在后续去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130的过程中，保护第二子鳍部122侧壁和第四子鳍部125侧壁的第一侧墙材料层130不受到刻蚀损伤。
由于所述牺牲层140需要作为后续去除第一子鳍部121侧壁和第三子鳍部侧壁124的第一侧墙材料层130过程中的保护层，故所述牺牲层140的材料不同于第一侧墙材料层130的材料，且在后续去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130的过程中，第一侧墙材料层130与所述牺牲层140具有高的刻蚀选择比；另外，为了对第一鳍部120顶部表面和第二鳍部123顶部表面不造成刻蚀损伤，需要使得所述第一侧墙材料层130不同于第一鳍部120和第二鳍部123的材料。综合上述考虑，所述牺牲层140的材料选择SiO2。
参考图4，去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130。
去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130的工艺为湿刻工艺或干刻工艺。本实施例中，刻蚀去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130的工艺为湿刻工艺。
在一个具体的实施例中，当第一侧墙材料层130为SiN，所述牺牲层140为SiO2时，采用磷酸溶液去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130，磷酸的质量百分比浓度为70％～90％，刻蚀温度为120摄氏度～200摄氏度。
对于第一侧墙材料层130和牺牲层140选用其它材料的情况，相应的刻蚀去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130的工艺参数不再详述。
参考图5，去除第一子鳍部121侧壁和第三子鳍部124侧壁的第一侧墙材料层130后，在第一子鳍部121和第三子鳍部124侧壁形成第二侧墙材料层150。
所述第二侧墙材料层150的作用为：后续形成第二侧墙。
由于后续需要去除覆盖第一子鳍部121侧壁的第二侧墙材料层150，保留覆盖第三子鳍部124侧壁的第二侧墙材料层150，在此过程中，第二侧墙材料层150与所述牺牲层140具有高的刻蚀选择比；后续需要去除所述牺牲层140，在去除所述牺牲层140的过程中，所述牺牲层140和第一侧墙材料层130具有高的刻蚀选择比，且所述牺牲层140和第二侧墙材料层150具有高的刻蚀选择比；另外，后续在去除覆盖第四子鳍部125侧壁的第一侧墙材料层130的过程中，第二侧墙材料层150与第一侧墙材料层130具有高的刻蚀选择比。综合以上考虑，所述第二侧墙材料层150的材料为SiN，SiCN，BN或AlN，且第二侧墙材料层150的材料和第一侧墙材料层130的材料不同。
所述第二侧墙材料层150的厚度为100埃～300埃。
形成第二侧墙材料层150的步骤为：形成覆盖所述牺牲层140表面、第一子鳍部表面121和第三子鳍部124表面的第二初始侧墙材料层(未图示)；采用各向异性干法刻蚀工艺刻蚀所述第二初始侧墙材料层，直至暴露出第一子鳍部121顶部表面、第三子鳍部124顶部表面和牺牲层140表面，形成第二侧墙材料层150。
形成所述第二初始侧墙材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
参考图6，去除第一子鳍部121侧壁的第二侧墙材料层150。
去除第一子鳍部121侧壁的第二侧墙材料层150的步骤为：形成第一阻挡层(未图示)，所述第一阻挡层覆盖第三子鳍部124侧壁的第二侧墙材料层150，且暴露出第一子鳍部121侧壁的第二侧墙材料层150和第一子鳍部121的顶部表面；以所述第一阻挡层为掩膜，刻蚀去除第一子鳍部121侧壁的第二侧墙材料层150；去除覆盖第一子鳍部121侧壁的第二侧墙材料层150后，去除所述第一阻挡层。
本实施例中，所述第一阻挡层的材料为光刻胶。
刻蚀去除第一子鳍部121侧壁的第二侧墙材料层150的工艺为湿刻工艺或干刻工艺。
参考图7，去除覆盖第一子鳍部121侧壁的第二侧墙材料层150后，去除所述牺牲层140(参考图6)。
去除所述牺牲层140的作用为：暴露出第二子鳍部122侧壁和第四子鳍部125侧壁的第一侧墙材料层130。
去除所述牺牲层140的工艺为干刻工艺或湿刻工艺。本实施例中，去除所述牺牲层140的工艺为湿刻工艺，具体的，采用氢氟酸溶液去除所述牺牲层140。
参考图8，去除所述牺牲层140后，去除第四子鳍部125侧壁的第一侧墙材料层130，形成第一侧墙131和第二侧墙151。
第一侧墙131和第二侧墙151的作为：阻挡后续形成的锗化硅层中的锗原子进入第二子鳍部122和第三子鳍部124中。
去除第四子鳍部125侧壁的第一侧墙材料层130的工艺为：形成第二阻挡层(未图示)，所述第二阻挡层覆盖第一子鳍部121表面和第二子鳍部122侧壁的第一侧墙材料层130，且所述第二阻挡层暴露出第三子鳍部124侧壁的第二侧墙材料层150和第四子鳍部125侧壁的第一侧墙材料层130；以所述第二阻挡层和第三子鳍部124侧壁的第二侧墙材料层150为掩膜，刻蚀去除第四子鳍部125侧壁的第一侧墙材料层130；刻蚀去除第四子鳍部125侧壁的第一侧墙材料层后130，去除所述第二阻挡层。
本实施例中，所述第二阻挡层的材料为光刻胶。
刻蚀去除第四子鳍部125侧壁的第一侧墙材料层130的工艺为湿刻工艺或干刻工艺。
去除所述第二阻挡层后，形成了第一侧墙131和第二侧墙151，所述第一侧墙131位于所述第二子鳍部122侧壁，所述第二侧墙151位于所述第三子鳍部124侧壁。
所述第一侧墙131的厚度为100埃～300埃；所述第二侧墙151的厚度为100埃～300埃。
需要说明的是，形成所述第一侧墙131和第二侧墙151的步骤不限于本实施例中详述的工艺，在其它实施例中，可以先形成第一侧墙131后形成第二侧墙151。
参考图9，在所述第一鳍部120和所述第二鳍部123侧壁形成锗化硅层160，所述锗化硅160层覆盖所述第一侧墙131和第二侧墙151。
所述锗化硅层160的作用为：后续使得所述锗化硅层160中的锗原子进入第一子鳍部121和第四子鳍部125中。
所述锗化硅层160的厚度为100埃～500埃。
形成所述锗化硅层160的步骤为：形成锗化硅材料层(未图示)，所述锗化硅材料层覆盖半导体衬底100表面、第一子鳍部121表面和第四子鳍部125表面、第二子鳍部122侧壁的第一侧墙131和第三子鳍部124侧壁的第二侧墙151；采用各向异性干刻工艺刻蚀所述锗化硅材料层，直至暴露出半导体衬底100表面，第一子鳍部121顶部表面和第三子鳍部124顶部表面，形成锗化硅层160。
形成所述锗化硅材料层的工艺为沉积工艺，如原子层沉积工艺或等离子体化学气相沉积工艺。本实施例中，形成所述锗化硅材料层的工艺为原子层沉积工艺。
参考图10，对所述锗化硅层160进行氧化处理，使所述锗化硅层160中的锗原子进入第一子鳍部121(参考图9)和第四子鳍部125(参考图9)。
对所述锗化硅层160进行氧化处理，能够使得氧原子与锗化硅层160中的硅原子氧化形成氧化硅，而锗原子比硅原子稳定，故难以对锗原子进行氧化；且在所述氧化处理的过程中，需要一定的温度进行，使得所述锗化硅层160中的锗原子扩散进入第一子鳍部121和第四子鳍部125中；另外，由于第二子鳍部122侧壁具有第一侧墙131，第三子鳍部124侧壁具有第二侧墙151，所述第一侧墙131能够阻挡所述锗化硅层160中的锗原子扩散进入第二子鳍部122中，所述第二侧墙151能够阻挡所述锗化硅层160中的锗原子扩散进入第三子鳍部124中。使得氧化处理后第四子鳍部125中锗的浓度大于第三子鳍部124中的锗浓度，氧化处理后第一子鳍部121中锗的浓度大于第二子鳍部122中锗的浓度，后续所述第一子鳍部121作为P型鳍式场效应晶体管的鳍部，提高第一子鳍部121中的空穴迁移率，所述第三子鳍部124作为N型鳍式场效应晶体管的鳍部，提高第三子鳍部124中的电子迁移率，从而提高了鳍式场效应晶体管的性能。
若所述氧化处理的温度过高，使得所述锗化硅层160中的部分锗原子被氧化，减少了所述锗化硅层160中锗原子进入第一子鳍部121和第四子鳍部125的含量；若所述氧化处理的温度过低，所述锗化硅层160中的锗原子没有足够的能量扩散进入第一子鳍部121和第四子鳍部125。所述氧化处理的温度过高或过低均使得第一子鳍部121和第二子鳍部122的浓度差较小，及第三子鳍部124和第四子鳍部125的浓度差较小。故本实施例中，选择氧化处理的温度范围为800摄氏度～1200摄氏度。
若所述氧化处理的时间过短，所述锗化硅层160中的锗原子没有足够的时间完全扩散进入所述第一子鳍部121和第四子鳍部125；若所述氧化处理的时间过长，会增加制作成本。故本实施例中，选择氧化处理的时间范围为60min～300min。
所述氧化处理采用的气体为O2。
参考图11，进行所述氧化处理后，去除所述锗化硅层160(参考图10)。
需要说明的是，经过所述氧化处理后，所述锗化硅层160为材料为氧化硅，或氧化硅和氧化锗。采用氢氟酸溶液刻蚀去除锗化硅层160，水和氢氟酸的体积百分比浓度为100:1～500:1。
参考图12，去除所述锗化硅层160(参考图10)后，去除第一侧墙131(参考图11)和第二侧墙151(参考图11)。
本实施例中，先去除第一侧墙131，后去除第二侧墙151；在另一个实施例中，先去除第二侧墙151，后去除第一侧墙131。
参考图13，去除第一侧墙131和第二侧墙151之后，在半导体衬底100表面形成隔离结构170，所述隔离结构170的表面与第二子鳍部122侧壁和第四子鳍部125齐平。
所述隔离结构170的材料为氧化硅或氮氧化硅。本实施例中，所述隔离结构170的材料为氧化硅。
所述隔离结构170用于电学隔离第一鳍部120，且电学隔离第二鳍部123。
形成所述隔离结构170的步骤为：形成覆盖第一鳍部120、第二鳍部123和半导体衬底100的隔离结构材料层(未图示)，且所述隔离结构材料层的整个表面高于第一鳍部120和第二鳍部123的顶部表面；平坦化所述隔离结构材料层，以第一鳍部120的顶部表面和第二鳍部123的顶部表面为停止层；回刻蚀部分隔离结构材料层，在半导体衬底100表面形成隔离结构170。
形成第一子鳍部121、第二子鳍部122、第三子鳍部124和第四子鳍部125后，形成横跨第一鳍部120和第一栅极结构(未图示)及横跨第二鳍部123的第二栅极结构(未图示)，然后在所述第一栅极结构两侧的第一鳍部120中形成第一源漏区(未图示)，在所述第二栅极结构两侧的第二鳍部123中形成第二源漏区(未图示)。
本发明还提供一种鳍式场效应晶体管，参考图12，包括：半导体衬底100；位于所述半导体衬底表面100的第二子鳍部122和位于第二子鳍部122顶部的第一子鳍部121；位于所述半导体衬底100表面的第四子鳍部125和位于第四子鳍部125顶部的第三子鳍部124；第一子鳍部121中锗的浓度大于第二子鳍部122中锗的浓度，第三子鳍部124中锗的浓度小于第四子鳍部125中锗的浓度。
所述浓度指的是锗的质量百分比浓度。
形成半导体衬底100、第一子鳍部121、第二子鳍部122和第三子鳍部124第四子鳍部125的方法参照前述实施例，不再详述。
由于第一子鳍部121中锗的浓度大于第二子鳍部122中锗的浓度；第三子鳍部124中锗的浓度小于第四子鳍部125中锗的浓度，使得第一鳍部120中的第一子鳍部121和第二子鳍部122内的锗原子浓度不同，及第二鳍部123中第三子鳍部124和第四子鳍部125内的锗原子浓度不同，提高了第一子鳍部121和第三子鳍部124中载流子的迁移率，从而提高了鳍式场效应晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有第一鳍部和第二鳍部，第一鳍部包括第二子鳍部和位于第二子鳍部顶部的第一子鳍部，第二鳍部包括第四子鳍部和位于第四子鳍部顶部的第三子鳍部；
在所述第二子鳍部侧壁形成第一侧墙；
在所述第三子鳍部侧壁形成第二侧墙；
在所述第一鳍部和所述第二鳍部侧壁形成锗化硅层，所述锗化硅层覆盖所述第一侧墙和第二侧墙；
对所述锗化硅层进行氧化处理，使所述锗化硅层中的锗原子进入第一子鳍部和第四子鳍部；
氧化处理后依次去除锗化硅层、第一侧墙和第二侧墙。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述锗化硅层的方法为原子层沉积工艺。
3.根据权利要求2述的鳍式场效应晶体管的形成方法，其特征在于，所述锗化硅层的厚度为100埃～500埃。
4.根据权利要求1述的鳍式场效应晶体管的形成方法，其特征在于，所述氧化处理的工艺参数为：采用的气体为O2，温度为800摄氏度～1200摄氏度，处理时间为60min～300min。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一侧墙和第二侧墙的工艺为：
在所述第一鳍部侧壁和所述第二鳍部侧壁形成第一侧墙材料层；
在半导体衬底表面形成覆盖部分第一侧墙材料层侧壁的牺牲层，所述牺牲层表面与第二子鳍部、第四子鳍部的顶部表面齐平；
去除第一子鳍部和第三子鳍部侧壁的第一侧墙材料层；
去除第一子鳍部和第三子鳍部侧壁的第一侧墙材料层后，在第一子鳍部和第三子鳍部侧壁形成第二侧墙材料层；
去除第一子鳍部侧壁的第二侧墙材料层；
去除第一子鳍部侧壁的第二侧墙材料层后，去除所述牺牲层；
去除所述牺牲层后，去除第四子鳍部侧壁的第一侧墙材料层，形成第一侧墙和第二侧墙。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为SiN，SiCN，BN或AlN；所述第一侧墙的厚度为100埃～300埃。
7.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二侧墙的材料为SiN，SiCN，BN或AlN；所述第二侧墙的厚度为100埃～300埃。
8.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的材料为SiO2。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一鳍部和第二鳍部的材料为锗化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540809.8A CN106486533B (zh) | 2015-08-28 | 2015-08-28 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510540809.8A CN106486533B (zh) | 2015-08-28 | 2015-08-28 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106486533A CN106486533A (zh) | 2017-03-08 |
| CN106486533B true CN106486533B (zh) | 2019-07-30 |
Family
ID=58235973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510540809.8A Active CN106486533B (zh) | 2015-08-28 | 2015-08-28 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106486533B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107644809A (zh) * | 2017-08-17 | 2018-01-30 | 北京工业职业技术学院 | 鳍式场效应晶体管的栅极制备方法及栅极 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8211772B2 (en) * | 2009-12-23 | 2012-07-03 | Intel Corporation | Two-dimensional condensation for uniaxially strained semiconductor fins |
| US8618556B2 (en) * | 2011-06-30 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET design and method of fabricating same |
| KR102021765B1 (ko) * | 2013-06-17 | 2019-09-17 | 삼성전자 주식회사 | 반도체 장치 |
| US9099559B2 (en) * | 2013-09-16 | 2015-08-04 | Stmicroelectronics, Inc. | Method to induce strain in finFET channels from an adjacent region |
| US20150194307A1 (en) * | 2014-01-06 | 2015-07-09 | Globalfoundries Inc. | Strained fin structures and methods of fabrication |
-
2015
- 2015-08-28 CN CN201510540809.8A patent/CN106486533B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106486533A (zh) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104979198B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107230674A (zh) | 用于具有改进的源极漏极外延的半导体器件制造的方法 | |
| CN107958873A (zh) | 鳍式场效应管及其形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN108122976A (zh) | 半导体结构及其形成方法、以及sram | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN108538786A (zh) | 半导体装置及其制造方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| CN108122843A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN108538724A (zh) | 半导体结构及其形成方法 | |
| US20160086952A1 (en) | Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device | |
| CN107785265B (zh) | 半导体器件的形成方法 | |
| CN106486533B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN110164767A (zh) | 半导体器件及其形成方法 | |
| CN107968053B (zh) | 半导体器件及其形成方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108010846A (zh) | 用于改善短沟道效应的方法以及半导体结构 | |
| CN111508898B (zh) | 半导体器件及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN107919326A (zh) | 鳍式场效应管及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| CN104617046B (zh) | Cmos晶体管的形成方法 | |
| US20230387249A1 (en) | Method for fabricating gate-all-around (gaa) structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |