CN106471782B - 发送设备及其交织方法 - Google Patents

发送设备及其交织方法 Download PDF

Info

Publication number
CN106471782B
CN106471782B CN201580020603.0A CN201580020603A CN106471782B CN 106471782 B CN106471782 B CN 106471782B CN 201580020603 A CN201580020603 A CN 201580020603A CN 106471782 B CN106471782 B CN 106471782B
Authority
CN
China
Prior art keywords
bit
bits
packet
column
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580020603.0A
Other languages
English (en)
Other versions
CN106471782A (zh
Inventor
明世澔
郑鸿实
金庆中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201910999449.6A priority Critical patent/CN110730052B/zh
Priority to CN201910999109.3A priority patent/CN110730051B/zh
Priority claimed from PCT/KR2015/001695 external-priority patent/WO2015126194A1/en
Publication of CN106471782A publication Critical patent/CN106471782A/zh
Application granted granted Critical
Publication of CN106471782B publication Critical patent/CN106471782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6538—ATSC VBS systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供一种发送设备。所述发送设备包括：编码器，被配置为通过基于奇偶校验矩阵进行低密度奇偶校验(LDPC)编码来产生LDPC码字；交织器，被配置为对LDPC码字进行交织；调制器，被配置为将经过交织的LDPC码字映射到调制符号上，其中，调制器还被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。

Description

发送设备及其交织方法
技术领域
与示例性实施例一致的设备和方法涉及一种发送设备及其交织方法，更具体地，涉及一种处理并发送数据的发送设备及其交织方法。
背景技术
在21世纪信息化社会，广播通信服务进入了数字化、多信道、宽带和高质量的纪元。具体地，随着高质量数字电视、便携式多媒体播放器以及便携式广播设备在近年来被使用得越来越多，对于支持数字广播服务的各种接收方式的方法的需求不断增长。
为了满足这样的需求，标准组正在建立各种标准并提供多种服务以满足用户的需求。因此，需要一种向用户提供具有更高解码和接收性能的改进服务的方法。
发明内容
技术问题
本发明构思的示例性实施例可克服以上缺点和以上未描述的其他缺点。然而，应理解不要求示例性实施例克服上述缺点，并可不克服上述任何问题。
示例性实施例提供一种发送设备及其控制方法，其中，所述发送设备可将低密度奇偶校验(LDPC)码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上，并发送所述比特。
技术方案
根据示例性实施例的一方面，提供了一种发送设备，包括：编码器，被配置为通过基于奇偶校验矩阵进行低密度奇偶校验(LDPC)编码来产生LDPC码字；交织器，被配置为对LDPC码字进行交织；调制器，被配置为将经过交织的LDPC码字映射到调制符号上，其中，调制器还被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。
所述多个比特分组中的每个比特分组可由M个比特形成。M可以是Nldpc和Kldpc的公约数，并可被确定为满足Qldpc＝(Nldpc-Kldpc)/M。在这种情况下，Qldpc是与奇偶校验矩阵的信息字子矩阵的列分组中的列相关的循环移位参数值，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字比特的长度。
交织器可包括：奇偶校验交织器，被配置为对LDPC码字的奇偶校验比特进行交织；分组交织器，被配置为将经过奇偶校验交织的LDPC码字划分为所述多个比特分组并按比特分组重新排列所述多个比特分组的顺序；块交织器，被配置为对顺序被重新排列的所述多个比特分组进行交织。
分组交织器可被配置为通过使用以下等式来按比特分组重新排列所述多个比特分组的顺序：
Yj＝Xπ(j)(0≤j<Ngroup)，
其中，Xj是在所述多个比特分组被交织之前的第j比特分组，Yj是在所述多个比特分组被交织之后的第j比特分组，Ngroup是所述多个比特分组的总数量，π(j)是指示交织顺序的参数。
这里，π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个被确定。
当LDPC码字的长度为64800，调制方法为16-QAM，并且码率为6/15时，π(j)可如表11被定义。
当LDPC码字的长度为64800，调制方法为16-QAM，并且码率为10/15时，π(j)可如表14被定义。
当LDPC码字的长度为64800，调制方法为16-QAM，并且码率为12/15时，π(j)可如表15被定义。
当LDPC码字的长度为64800，调制方法为64-QAM，并且码率为6/15时，π(j)可如表17被定义。
当LDPC码字的长度为64800，调制方法为64-QAM，并且码率为8/15时，π(j)可如表18被定义。
当LDPC码字的长度为64800，调制方法为64-QAM，并且码率为12/15时，π(j)可如表21被定义。
块交织器可被配置为通过以下操作来进行交织：沿列方向按比特分组将所述多个比特分组写入多个列中的每一列，并沿行方向读取按比特分组写入了所述多个比特分组的所述多个列的每一行。
块交织器可被配置为：将所述多个比特分组之中可按比特分组被写入所述多个列的至少一些比特分组连续写入所述多个列，随后划分其他比特分组并将所述其他比特分组写入在所述至少一些比特分组按比特分组被写入所述多个列之后所剩余的区域。
根据另一示例性实施例的一方面，提供了一种发送设备的交织方法，包括：通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字；对LDPC码字进行交织；将经过交织的LDPC码字映射到调制符号上，其中，映射步骤包括：将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。
所述多个比特分组中的每个比特分组可由M个比特形成，并且M是Nldpc和Kldpc的公约数，并且被确定为满足Qldpc＝(Nldpc-Kldpc)/M。在这种情况下，Qldpc可以是与奇偶校验矩阵的信息字子矩阵的列分组中的列相关的循环移位参数值，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字比特的长度。
交织步骤可包括：对LDPC码字的奇偶校验比特进行交织，将经过奇偶校验交织的LDPC码字划分为所述多个比特分组并按比特分组重新排列所述多个比特分组的顺序，对顺序被重新排列的所述多个比特分组进行交织。
按比特分组重新排列的步骤可包括：通过使用以下等式来按比特分组重新排列所述多个比特分组的顺序：
Yj＝Xπ(j)(0≤j<Ngroup)，
其中，Xj是在所述多个比特分组被交织之前的第j比特分组，Yj是在所述多个比特分组被交织之后的第j比特分组，Ngroup是所述多个比特分组的总数量，π(j)是指示交织顺序的参数。
这里，π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个被确定。
当LDPC码字的长度为64800，调制方法为16-QAM，并且码率为6/15时，π(j)可如表11被定义。
当LDPC码字的长度为64800，调制方法为16-QAM，并且码率为10/15时，π(j)可如表14被定义。
当LDPC码字的长度为64800，调制方法为16-QAM，并且码率为12/15时，π(j)可如表15被定义。
当LDPC码字的长度为64800，调制方法为64-QAM，并且码率为6/15时，π(j)可如表17被定义。
当LDPC码字的长度为64800，调制方法为64-QAM，并且码率为8/15时，π(j)可如表18被定义。
当LDPC码字的长度为64800，调制方法为64-QAM，并且码率为12/15时，π(j)可如表21被定义。
对多个比特分组进行交织的步骤可包括通过以下操作来进行交织：沿列方向按比特分组将所述多个比特分组写入多个列中的每一列，并沿行方向读取按比特分组写入了所述多个比特分组的所述多个列的每一行。
对多个比特分组进行交织的步骤可包括：将所述多个比特分组之中可按比特分组被写入所述多个列的至少一些比特分组连续写入所述多个列，随后划分其他比特分组并将所述其他比特分组写入在所述至少一些比特分组按比特分组被写入所述多个列之后所剩余的区域。
有益效果
根据各种示例性实施例，可提供改进的解码和接收性能。
附图说明
通过参照附图详细描述示例性实施例，以上和/或其他方面将更加清楚，其中：
图1是示出根据示例性实施例的发送设备的构造的框图；
图2至图4是示出根据示例性实施例的奇偶校验矩阵的构造的示图；
图5是示出根据示例性实施例的交织器的构造的框图；
图6至图8是示出根据示例性实施例的交织方法的示图；
图9至图14是示出根据示例性实施例的块交织器的交织方法的示图；
图15是示出根据示例性实施例的解复用器的操作的示图；
图16和图17是示出根据示例性实施例的用于设计交织模式的方法的示图；
图18是示出根据示例性实施例的接收设备的构造的框图；
图19是示出根据示例性实施例的解交织器的构造的框图；
图20是示出根据示例性实施例的块解交织器的解交织方法的示图；
图21是示出根据示例性实施例的交织方法的流程图。
具体实施方式
以下，将参照附图来更详细地描述各个示例性实施例。
在以下描述中，相同的标号在不同的附图中被描绘时用于相同的元件。在描述中定义的事项(诸如详细构造和元件)被提供用于帮助对示例性实施例的全面理解。因此，明显的是示例性实施例可在不具有这些特别限定的事项的情况下实现。另外，由于本领域已知的功能或元件会在不必要的细节上使示例性实施例模糊，因此不会对其进行详细描述。
图1是示出根据示例性实施例的发送设备的构造的框图。参照图1，发送设备100包括编码器110、交织器120和调制器130(或星座映射器)。
编码器110通过基于奇偶校验矩阵执行低密度奇偶校验(LDPC)编码来产生LDPC码字。为实现该处理，编码器110可包括用于执行LDPC编码的LDPC编码器(未示出)。
具体地，编码器110对信息字(或信息)比特进行LDPC编码以产生LDPC码字，其中，LDPC码字由信息字比特和奇偶校验比特(即，LDPC奇偶校验比特)形成。这里，输入到编码器110的比特可被用作信息字比特。另外，由于LDPC码是系统码，因此信息字比特可如原样包括在LDPC码字中。
LDPC码字由信息字比特和奇偶校验比特形成。例如，LDPC码字由Nldpc个比特形成，并且包括Kldpc个信息字比特和Nparity＝Nldpc-Kldpc个奇偶校验比特。
在这种情况下，编码器110可通过基于奇偶校验矩阵执行LDPC编码来产生LDPC码字。也就是说，由于LDPC编码是用于产生满足H·CT＝0的LDPC码字的处理，因此编码器110可在执行LDPC编码时使用奇偶校验矩阵。这里，H是奇偶校验矩阵，C是LDPC码字。
对于LDPC编码，发送设备100可包括存储器并且可预先存储各种格式的奇偶校验矩阵。
例如，发送设备100可预先存储在第二代有线数字视频广播(DVB-C2)、第二代卫星数字视频广播(DVB-S2)、第二代地面数字视频广播(DVB-T2)等中定义的奇偶校验矩阵，或者可预先存储在当前正在建立的北美数字广播标准系统先进电视系统委员会(ATSC)3.0标准中定义的奇偶校验矩阵。然而，这仅仅是示例，除了这些奇偶校验矩阵以外，发送设备100还可预先存储其它格式的奇偶校验矩阵。
在下文中，将参照附图来详细解释根据各个示例性实施例的奇偶校验矩阵。在奇偶校验矩阵中，除了为1的元素之外的元素为0。
例如，根据示例性实施例的奇偶校验矩阵可具有图2的构造。
参照图2，奇偶校验矩阵200由与信息字比特相应的信息字子矩阵(或信息子矩阵)210和与奇偶校验比特相应的奇偶校验子矩阵220形成。
信息字子矩阵210包括Kldpc个列，奇偶校验子矩阵220包括Nparity＝Nldpc-Kldpc个列。奇偶校验矩阵200的行的数量与奇偶校验子矩阵220的列的数量Nparity＝Nldpc-Kldpc相同。
另外，在奇偶校验矩阵200中，Nldpc是LDPC码字的长度，Kldpc是信息字比特的长度，Nparity＝Nldpc-Kldpc是奇偶校验比特的长度。LDPC码字的长度表示包括在LDPC码字中的比特的数量，信息字比特的长度表示包括在信息字比特中的比特的数量，奇偶校验比特的长度表示包括在奇偶校验比特中的比特的数量。
在下文中，将详细解释信息字子矩阵210和奇偶校验子矩阵220的构造。
信息字子矩阵210包括Kldpc个列(即，第0列到第(Kldpc-1)列)，并且遵循以下规则：
首先，信息字子矩阵210的Kldpc个列之中的M个列属于相同的分组，并且Kldpc个列被划分为Kldpc/M个列分组。在每个列分组中，一列从前一列循环移位了Qldpc。也就是说，Qldpc可以是与奇偶校验矩阵200的信息字子矩阵210的列分组中的列相关的循环移位参数值。
这里，M是包括多个列的列分组的样式在信息字子矩阵210中重复的间隔(例如，M＝360)，Qldpc是在信息字子矩阵210的相同列分组中一列从前一列循环移位的大小。另外，M是Nldpc和Kldpc的公约数，并且被确定为满足Qldpc＝(Nldpc-Kldpc)/M。这里，M和Qldpc是整数，Kldpc/M也是整数。M和Qldpc可根据LDPC码字的长度和码率(CR)(或者，编码速率)而具有不同的值。
例如，当M＝360并且LDPC码字的长度Nldpc为64800时，Qldpc可如以下给出的表1被定义，而当M＝360并且LDPC码字的长度Nldpc为16200时，Qldpc可如以下给出的表2被定义。
[表1]
码率 N<sub>ldpc</sub> M Q<sub>ldpc</sub>
5/15 64800 360 120
6/15 64800 360 108
7/15 64800 360 96
8/15 64800 360 84
9/15 64800 360 72
10/15 64800 360 60
11/15 64800 360 48
12/15 64800 360 36
13/15 64800 360 24
[表2]
码率 N<sub>ldpc</sub> M Q<sub>ldpc</sub>
5/15 16200 360 30
6/15 16200 360 27
7/15 16200 360 24
8/15 16200 360 21
9/15 16200 360 18
10/15 16200 360 15
11/15 16200 360 12
12/15 16200 360 9
13/15 16200 360 6
第二，当第i列分组(i＝0，1，...，Kldpc/M-1)的第0列的度(degree)为Di(这里，度是存在于每一列中的值1的数量并且属于相同列分组的所有列具有相同的度)，并且在第i列分组的第0列中存在1的每一行的位置(或索引)为时，通过以下的等式1来确定第i列分组的第i列中第k个1所在的行的索引
等式1：
其中，k＝0，1，2，...Di-1；i＝O，1，...，Kldpc/M-1；并且j＝1，2，...，M-1。
等式1可被表示为如下的等式2：
其中，k＝0，1，2，...Di-1；i＝0，1，...，Kldpc/M-1；并且j＝1，2，...，M-1。由于j＝1，2，...，M-1，因此等式2的(j mod M)可被视为j。
在以上等式中，是第i列分组的第j列中第k个1所在的行的索引，Nldpc是LDPC码字的长度，Kldpc是信息字比特的长度，Di是属于第i列分组的列的度，M是属于单个列分组的列的数量，Qldpc是列分组中的每一列被循环移位的大小。
作为结果，参照这些等式，仅当已知时，可以得知第i列分组的第j列中第k个1所在的行的索引因此，当每个列分组的第0列中第k个1所在的行的索引值被存储时，可得知在具有图2的构造的奇偶校验矩阵200中(即，在奇偶校验矩阵200的信息字子矩阵210中)1所在的列和行的位置。
根据上述规则，属于第i列分组的所有列具有相同的度Di。因此，存储关于根据上述规则的奇偶校验矩阵的信息的LDPC码字可如下被简要地表示。
例如，当Nldpc为30，Kldpc为15，Qldpc为3时，三个列分组的第0列中1所在的行的位置信息可通过等式3的序列被表示并可被称为“权重-1位置序列”。
其中，是第i列分组的第j列中第k个1所在的行的索引。
像等式3一样表示每个列分组的第0列中1所在的行的索引的权重-1位置序列可被简要表示为在下面给出的表3：
[表3]
表3示出了奇偶校验矩阵中具有值1的元素的位置，第i个权重-1位置序列通过属于第i列分组的第0列中1所在的行的索引来表示。
基于以上描述，根据示例性实施例的奇偶校验矩阵的信息字子矩阵210可被定义为如下面给出的表4到表8。
具体地，表4到表8示出了信息字子矩阵210的第i列分组的第0列中1所在的行的索引。也就是说，信息字子矩阵210由多个列分组形成，每个列分组包括M个列，并且所述多个列分组中的每个列分组的第0列中的1的位置可通过表4到表8来定义。
这里，第i列分组的第0列中1所在的行的索引表示“奇偶校验比特累加器的地址”。“奇偶校验比特累加器的地址”的含义与DVB-C2/S2/T2标准或当前正在建立的ATSC 3.0标准中定义的含义相同，因此省略对其的详细解释。
例如，当LDPC码字的长度Nldpc为64800，码率为6/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表4中：
[表4]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为8/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表5中：
[表5]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表6中所示被定义。
[表6]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表7中所示被定义。
[表7]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为12/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表8中所示被定义。
[表8]
在上述示例中，LDPC码字的长度为64800，码率为6/15、8/15、10/15和12/15。然而，这仅是示例，并且当LDPC码字的长度为16200或者码率具有不同的值时，可不同地定义信息字子矩阵210中1的位置。
根据示例性实施例，即使在如上述表4至表8所示的与奇偶校验矩阵200的第i列分组相应的序列中的数字顺序(即，索引)被改变时，改变后的奇偶校验矩阵也是用于相同的码的奇偶校验矩阵。因此，本发明构思也涵盖了表4至表8中的与第i列分组相应的序列中的数字的顺序被改变的情况。
根据示例性实施例，即使在表4至表8中与每个列分组相应的序列的排列顺序被改变时，关于码的曲线图的周期特征以及代数特征(诸如度分布)也不被改变。因此，本发明构思也涵盖了表4至表8中示出的序列的排列顺序被改变的情况。
另外，即使在同样地将Qldpc的倍数添加到与表4至表8中的特定列分组相应的所有序列时，关于码的曲线图的周期特征或代数特性(诸如度分布)不被改变。因此，本发明构思也涵盖了同样地将Qldpc的倍数添加到表4至表8中示出的序列的结果。然而，应注意，当通过将Qldpc的倍数添加到给定序列而获得的结果值大于或等于(Nldpc-Kldpc)时，代替地，应该应用通过将(Nldpc-Kldpc)的模运算应用到该结果而获得的值。
一旦信息字子矩阵210的第i列分组的第0列中1所在的行的位置如表4至表8所示被定义，则由于第0列中1所在的行的位置在下一列中被循环移位了Qldpc，因此每个列分组的另一列中1所在的行的位置可被定义。
例如，在表4的情况下，在信息字子矩阵210的第0列分组的第0列中，在第1606行、第3402行、第4961行、…中存在1。
在这种情况下，由于Qldpc＝(Nldpc-Kldpc)/M＝(64800-25920)/360＝108，因此第0列分组的第1列中1所在的行的索引可以是1714(＝1606+108)、3510(＝3402+108)、5069(＝4961+108)、…，并且第0列分组的第2列中1所在的行的索引可以是1822(＝1714+108)、3618(＝3510+108)、5177(＝5069+108)、…。
在上述方法中，每个列分组的所有行中1所在的行的索引可被定义。
图2中示出的奇偶校验矩阵200的奇偶校验子矩阵220可被如下定义：
奇偶校验子矩阵220包括Nldpc-Kldpc个列(即，第Kldpc列到第(Nldpc-1)列)，并具有双对角结构或阶梯结构。因此，包括在奇偶校验子矩阵220中的列之中的除最后一列(即，第(Nldpc-1)列)之外的列的度为2，并且最后一列的度为1。
作为结果，奇偶校验矩阵200的信息字子矩阵210可通过表4至表8来定义，奇偶校验矩阵200的奇偶校验子矩阵220可具有双对角结构。
当图2中所示的奇偶校验矩阵200的列和行基于等式4和等式5被置换时，图2中示出的奇偶校验矩阵可被改变为图3中示出的奇偶校验矩阵300。
以下将解释基于等式4和等式5进行置换的方法。由于行置换和列置换应用相同的原理，因此将以示例的方式解释行置换。
在行置换的情况下，关于第X行，满足X＝Qldpc×i+j的i和j被计算并且通过将计算出的i和j分配给M×j+i来置换第X行。例如，关于第7行，满足7＝2×i+j的i和j分别为3和1。因此，第7行被置换为第13行(10×1+3＝13)。
当以上述方法执行行置换和列置换时，图2的奇偶校验矩阵可被转换为图3的奇偶校验矩阵。
参照图3，奇偶校验矩阵300被划分为多个部分块，M×M的准循环矩阵与每个部分块相应。
因此，具有图3的构造的奇偶校验矩阵300由M×M的矩阵单元形成。即，M×M的子矩阵被排列在组成奇偶校验矩阵300的多个部分块中。
由于奇偶校验矩阵300由M×M的准循环矩阵形成，M个列可被称为列块并且M个行可被称为行块。因此，具有图3的构造的奇偶校验矩阵300由Nqc_column＝Nldpc/M个列块和Nqc_row＝Nparity/M个行块形成。
以下，将解释M×M的子矩阵。
首先，第0行块A的第(Nqc_column-1)列块具有下面给出的等式6的形式：
如上所述，A330是M×M矩阵，第0行的值和第(M-1)列的值都是“0”，关于0≤i≤(M-2)，第i列的第(i+1)行为“1”并且其他值为“0”。
其次，关于奇偶校验子矩阵320中的0≤i≤(Nldpc-Kldpc)/M-1，第(Kldpc/M+i)列块的第i行块通过单位矩阵IM×M 340来构造。另外，关于0≤i≤(Nldpc-Kldpc)/M-2，第(Kldpc/M+i)列块的第(i+1)行块通过单位矩阵IM×M 340来构造。
第三，构成信息字子矩阵310的块350可具有循环矩阵P的循环移位后的格式或者具有循环矩阵P的循环移位后的矩阵的相加格式(或重叠格式)。
例如，循环矩阵P向右被循环移位了1的格式可通过下面给出的等式7来表示：
循环矩阵P是大小为M×M的方形矩阵并且是M个行中的每行的权重为1并且M个列中的每列的权重为1的矩阵。当aij为0时，循环矩阵P(即，P0)指示单位矩阵IM×M，并且当aij为∞，P∞为零矩阵。
在图3的奇偶校验矩阵300中存在第i行块和第j列块相交的子矩阵可以是因此，i和j指示与信息字相应的部分块中的行块的数量和列块的数量。因此，在奇偶校验矩阵300中，列的总数为Nldpc＝M×Nqc_column，行的总数是Nparity＝M×Nqc_row。也就是说，奇偶校验矩阵300由Nqc_column个“列块”和Nqc_row个“行块”形成。
下面，将解释用于基于如图2所示的奇偶校验矩阵200执行LDPC编码的方法。为了便于解释，将以示例的方式解释当奇偶校验矩阵200如表4中所示被定义时的LDPC编码处理。
首先，当长度为Kldpc的信息字比特为并且长度为Nldpc-Kldpc的奇偶校验比特为时，通过以下处理来执行LDPC编码。
步骤1)，奇偶校验比特被初始化为“0”。即，
步骤2)，在具有表4的第一行(即i＝0的行)中定义的奇偶校验比特的地址的奇偶校验比特中累加第0信息字比特i0，作为奇偶校验比特的索引。通过下面给出的等式8来表示该处理。
这里，i0是第0信息字比特，pi是第i奇偶校验比特，并且是二进制运算。根据二进制运算，等于0，等于1，等于1，等于0。
步骤3)，在奇偶校验比特中累加其它359个信息字比特im(m＝1,2,…,359)。其它信息字比特可属于与i0的列分组相同的列分组。在这种情况下，奇偶校验比特的地址可基于下面给出的等式9来确定：
(x+(mmod360)×Qldpc)mod(Nldpc-Kldpc)…(9)
这里，x是与信息字比特i0相应的奇偶校验比特累加器的地址，Qldpc是在信息字子矩阵中每列被循环移位的大小，并且在表4的情况下可以是108。另外，由于m＝1,2,…,359，等式9中的(m mod 360)可被看作m。
作为结果，在具有基于等式9计算的奇偶校验比特的地址的奇偶校验比特中累加信息字比特im(m＝1,2,…,359)，作为索引。例如，可针对信息字比特i1执行如下面给出的等式10中所示的运算：
这里，i1是第1信息字比特，pi是第i奇偶校验比特，是二进制运算。根据二进制运算，等于0，等于1，等于1，等于0。
步骤4)，在具有在表4的第2行(即，i＝1的行)中被定义的奇偶校验比特的地址的奇偶校验比特中累加第360个信息字比特i360，作为奇偶校验比特的索引。
步骤5)，在奇偶校验比特中累加属于与信息字比特i360的分组相同的分组的其他359个信息字比特。在这种情况下，奇偶校验比特的地址可基于等式9来确定。然而，在这种情况下，x是与信息字比特i360相应的奇偶校验比特累加器的地址。
步骤6)，针对表4的所有列分组重复上述步骤4和步骤5。
步骤7)，作为结果，基于下面给出的等式11计算奇偶校验比特pi。在这种情况下，i被初始化为1。
在等式11中，pi是第i奇偶校验比特，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字的长度，是二进制运算。
作为结果，编码器110可根据上述方法计算奇偶校验比特。
在另一示例中，根据示例性实施例的奇偶校验矩阵可具有如图4所示的构造。
参照图4，奇偶校验矩阵400可由5个矩阵A、B、C、Z和D形成。在下文中，将解释每个矩阵的构造，以解释奇偶校验矩阵400的构造。
首先，作为与如图4所示的奇偶校验矩阵相关的参数值的M1，M2，Q1和Q2可根据LDPC码字的长度和码率被定义为如下面的表9所示。
[表9]
矩阵A由K个列和g个行形成，矩阵C由K+g个列和N-K-g个行形成。这里，K是信息字比特的长度，N是LDPC码字的长度。
矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引可根据LDPC码字的长度和码率基于表10被定义。在这种情况下，在矩阵A和矩阵C中列的样式被重复的间隔(即，属于同一分组的列的数量)可以是360。
例如，当LDPC码字的长度N是64800并且码率是6/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引可被定义如下面的表10所示。
[表10]
在上述示例中，LDPC码字的长度为64800并且码率为6/15。然而，这仅是示例，并且矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引可在LDPC码字的长度为16200或码率具有不同值时被不同地定义。
在下文中，将以示例的方式参照表10解释矩阵A和矩阵C中1所在的行的位置。
由于在表10中LDPC码字的长度N为64800并且码率为6/15，参照表9，由表10定义的奇偶校验矩阵400中，M1＝1080，M2＝37800，Q1＝3并且Q2＝105。
这里，Q1是在矩阵A中同一列分组中的列被循环移位的大小，Q2是在矩阵C中同一列分组中的列被循环移位的大小。
另外，Q1＝M1/L，Q2＝M2/L，M1＝g，M2＝N-K-g，并且L是列的样式在矩阵A和矩阵C中被重复的间隔，例如，可以是360。
矩阵A和矩阵C中1所在的行的索引可基于M1值来确定。
例如，由于在表10的情况下M1＝1080，因此矩阵A中的第i列分组的第0列中1所在行的位置可基于表10的索引值之中的小于1080的值来确定，矩阵C中的第i列分组中的第0列中1所在的行的位置可基于表10的索引值之中的大于或等于1080的值来确定。
具体地，在表10中，与第0列分组相应的序列为“71,276,856,6867,12964,17373,18159,26420,28460,28477”。因此，在矩阵A的第0列分组的第0列的情况下，1可位于第71行、第276行和第856行，在矩阵C的第0列分组的第0列的情况下，1可位于第6867行、第12964行、第17373行、第18159行、第26420行和第28477行。
一旦矩阵A的每个列分组的第0列中的1的位置被定义，就可通过从前一列循环移位Q1来定义每个列分组的另一列中1所在的行的位置。一旦矩阵C的每个列分组的第0列中的1的位置被定义，就可通过从前一列循环移位Q2来定义每个列分组的另一列中1所在的行的位置。
在上述示例中，在矩阵A的第0列分组的第0列的情况下，在第71行、第276行和第856行中存在1。在这种情况下，由于Q1＝3，因此第0列分组的第1列中1所在的行的索引为74(＝71+3)、279(＝276+3)和859(＝856+3)，第0列分组的第2列中1所在的行的索引为77(＝74+3)、282(＝279+3)和862(＝859+3)。
在矩阵C的第0列分组的第0列的情况下，在第6867行、第12964行、第17373行、第18159行、第26420行、第28460行和第28477行中存在1。在这种情况下，由于Q2＝105，因此第0列分组的第1列中1所在的行的索引为6972(＝6867+105)、13069(＝12964+105)、17478(＝17373+105)、18264(＝18159+105)、26525(＝26420+105)、28565(＝28460+105)、28582(＝28477+105)，并且第0列分组的第2列中1所在的行的索引为7077(＝6972+105)、13174(＝13069+105)、17583(＝17478+105)、18369(＝18264+105)、26630(＝26525+105)、28670(＝28565+105)、28687(＝28582+105)。
在该方法中，定义了矩阵A和矩阵C的所有列分组中1所在的行的位置。
矩阵B可具有双对角结构，矩阵D可具有对角结构(即，矩阵D是单位矩阵)，矩阵Z可以是零矩阵。
作为结果，图4中示出的奇偶校验矩阵400可通过具有上述结构的矩阵A、B、C、D和Z来定义。
以下，将解释用于基于图4中示出的奇偶校验矩阵400执行LDPC编码的方法。为了便于解释，将以示例的方式解释在奇偶校验矩阵400如表10所示被定义时的LDPC编码处理。
例如，当信息字块S＝(s0,s1,…,SK-1)被LDPC编码时，可产生包括奇偶校验比特的LDPC码字
M1和M2分别指示具有双对角结构的矩阵B的大小和具有对角结构的矩阵C的大小，并且M1＝g，M2＝N-K-g。
计算奇偶校验比特的处理如下。在以下解释中，为了便于解释，奇偶校验矩阵400以示例的方式如表24所示被定义。
步骤1)，λ和p被初始化为λi＝si(i＝0,1,…,K-1),pj＝0(j＝0,1,…,M1+M2-1)。
步骤2)，在表10的第一行(即，i＝0的行)中定义的奇偶校验比特的地址中累加第0信息字比特λ0。通过下面给出的等式12来表示该处理。
步骤3)，关于下一L-1个信息字比特λm(m＝1,2,…,L-1)，在基于下面给出的等式13计算出的奇偶校验比特地址中累加λm。
(χ+m×Q1)modM1(如果χ<M1)
M1+{(χ-M1+m×Q2)modM2}(如果χ≥M1)…(13)
这里，x是与第0信息字比特λ0相应的奇偶校验比特累加器的地址。
另外，Q1＝M1/L并且Q2＝M2/L。另外，由于在表10中LDPC码字的长度N是64800并且码率是6/15，因此参照表9，M1＝1080,M2＝37800,Q1＝3,Q2＝105和L＝360。
因此，可针对第1信息字比特λ1执行下面给出的等式14所示的运算。
步骤4)，由于将与表10的第二行(即，i＝1的行)相同的奇偶校验比特的地址给予第L个信息字比特λL，以与上述方法类似的方法，基于等式13来计算关于下一L-1个信息字比特λm(m＝L+1,L+2,…,2L-1)的奇偶校验比特的地址。在这种情况下，x是与信息字比特λL相应的奇偶校验比特累加器的地址，并且x可基于表10的第二行来获得。
步骤5)，通过将表10的新的行考虑为奇偶校验比特累加器的地址来针对每个分组的L个新的信息字比特重复上述处理。
步骤6)，在针对码字比特λ0至λK-1重复了上述处理之后，以从i＝1开始的顺序计算关于下面给出的等式15的值。
步骤7)，基于下面给出的等式16计算与具有双对角结构的矩阵B相应的奇偶校验比特λK至
步骤8)，基于表10和等式13来计算关于每个分组的L个新的码字比特λK至的奇偶校验比特累加器的地址。
步骤9)，在计算码字比特λK至之后，基于下面给出的等式17来计算与具有对角结构的矩阵C相应的奇偶校验比特至
作为结果，可以以上述方法计算奇偶校验比特。
参照回图1，编码器110可通过使用各种码率(诸如，3/15、4/15、5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15等)来执行LDPC编码。另外，编码器110可基于信息字比特的长度和码率来产生具有各种长度(诸如，16200、64800等)的LDPC码字。
在这种情况下，编码器110可通过使用奇偶校验矩阵来执行LDPC编码，并且奇偶校验矩阵如图2至图4所示被构造。
另外，编码器110除了可执行LDPC编码之外，还可执行Bose,Chaudhuri,Hocquenghem(BCH)编码。为实现该处理，编码器110还可包括用于执行BCH编码的BCH编码器(未示出)。
在这种情况下，编码器110可按照BCH编码和LDPC编码的顺序执行编码。具体地，编码器110可通过执行BCH编码将BCH奇偶校验比特添加到输入比特，并对包括输入比特和BCH奇偶校验比特的信息字比特进行LDPC编码，从而产生LDPC码字。
交织器120对LDPC码字进行交织。也就是说，交织器120从编码器110接收LDPC码字，并基于各种交织规则对LDPC码字进行交织。
具体地，交织器120可对LDPC码字进行交织，使得包括在组成LDPC码字的多个比特分组(即，多个分组或多个块)之中的预定比特分组中的比特被映射到调制符号的预定比特上。因此，调制器130可将包括在LDPC码字的多个比特分组之中的预定比特分组中的比特映射到调制符号的预定比特上。
为了实现该处理，如图5所示，交织器120可包括奇偶校验交织器121、分组交织器(或按分组的交织器122)、分组扭曲交织器123和块交织器124。
奇偶校验交织器121对组成LDPC码字的奇偶校验比特进行交织。
具体地，当基于具有图2的结构的奇偶校验矩阵200产生LDPC码字时，奇偶校验交织器121可通过使用下面给出的等式18仅对LDPC码字的奇偶校验比特进行交织。
ui＝ci对于0≤i<Kldpc，以及
对于0≤s<M,0≤t<Qldpc…(18)，
其中，M是在信息字子矩阵210中列分组的样式被重复的间隔(即，包括在列分组中的列的数量(例如，M＝360))，Qldpc是在信息字子矩阵210中每个列被循环移位的大小。也就是说，奇偶校验交织器121针对LDPC码字执行奇偶校验交织，并输出
以上述方法进行奇偶校验交织的LDPC码字可被构造为使得LDPC码字的预定数量的连续比特具有类似的解码特性(周期分布、列的度等)。
例如，LDPC码字可基于M个连续比特具有相同的特性。这里，M是在信息字子矩阵210中列分组的样式被重复的间隔，例如，可以是360。
具体地，LDPC码字比特与奇偶校验矩阵的乘积应是“0”。这意味着第i LDPC码字比特ci(i＝0,1,…,Nldpc-1)与奇偶校验矩阵的第i列的乘积之和应是“0”矢量。因此，第i LDPC码字比特可被看作相应于奇偶校验矩阵的第i列。
在图2的奇偶校验矩阵200的情况下，信息字子矩阵210中的M个列属于相同的分组并且信息字子矩阵210基于列分组具有相同的特性(例如，属于同一列分组的列具有相同的度分布和相同的周期特性)。
在这种情况下，由于信息字比特中的M个连续比特相应于信息字子矩阵210的同一列分组，因此信息字比特可由具有相同的码字特征的M个连续比特形成。当由奇偶校验交织器121对LDPC码字的奇偶校验比特进行了交织时，LDPC码字的奇偶校验比特可由具有相同的码字特性的M个连续的比特形成。
然而，关于基于图3的奇偶校验矩阵300和图4的奇偶校验矩阵400编码的LDPC码字，可不执行奇偶校验交织。在这种情况下，可省略奇偶校验交织器121。
分组交织器122可将奇偶校验交织后的LDPC码字划分为多个比特分组并按比特分组(或以比特分组为单位)重新排列多个比特分组的顺序。也就是说，分组交织器122可按比特分组对多个比特分组进行交织。
为实现该处理，分组交织器122通过使用下面给出的等式19或等式20将奇偶校验交织后的LDPC码字划分为多个比特分组。
对于0≤j<Ngroup…(19)
Xj＝{uk|360×j≤k<360×(j+1),0≤k<Nldpc}对于0≤j<Ngroup…(20),
其中，Ngroup是比特分组的总数，Xj是第j比特分组，uk是输入到分组交织器122的第k LDPC码字比特。另外，是小于k/360的最大整数。
由于这些等式中的360指示在信息字子矩阵中列分组的样式被重复的间隔M的示例，因此，这些等式中的360可被改变为M。
被划分为多个比特分组的LDPC码字可如图6中所示。
参照图6，LDPC码字被划分为多个比特分组，并且每个比特分组由M个连续比特形成。当M是360时，所述多个比特分组中的每个比特分组可由360个比特形成。因此，所述比特分组可由与奇偶校验矩阵的列分组相应的比特形成。
具体地讲，由于按照M个连续比特划分LDPC码字，因此Kldpc个信息字比特被划分为(Kldpc/M)个比特分组并且Nldpc-Kldpc个奇偶校验比特被划分为(Nldpc-Kldpc)/M个比特分组。因此，LDPC码字可被划分为总计(Nldpc/M)个比特分组。
例如，当M＝360且LDPC码字的长度Nldpc是16200时，构成LDPC码字的分组Ngroups的数量是45(＝16200/360)，并且当M＝360且LDPC码字的长度Nldpc是64800时，构成LDPC码字的比特分组Ngroups的数量是180(＝64800/360)。
如上所述，分组交织器122对LDPC码字进行划分，使得M个连续比特被包括在同一分组中，这是因为LDPC码字以M个连续比特为基础具有相同的码字特征。因此，当按照M个连续比特对LDPC码字进行分组时，具有相同码字特征的比特属于同一分组。
在上述示例中，构成每个比特分组的比特的数量是M。然而，这仅是示例，构成每个比特分组的比特的数量可改变。
例如，构成每个比特分组的比特的数量可以是M的整除部分。也就是说，构成每个比特分组的比特的数量可以是构成奇偶校验矩阵的信息字子矩阵的列分组的列的数量的整除部分。在这种情况下，每个比特分组可由M个比特的整除部分形成。例如，当构成信息字子矩阵的列分组的列的数量是360(即，M＝360)时，分组交织器122可将LDPC码字划分为多个比特分组，使得构成每个比特分组的比特的数量是360的整除部分之一。
在以下的解释中，为便于解释，构成比特分组的比特的数量是作为示例的M。
在下文中，分组交织器122按比特分组对LDPC码字进行交织。具体地讲，分组交织器122可将LDPC码字分组为多个比特分组，并按比特分组重新布置所述多个比特分组。也就是说，分组交织器122改变构成LDPC码字的所述多个比特分组的位置，并按比特分组来重新布置构成LDPC码字的所述多个比特分组的顺序。
这里，分组交织器122可按比特分组来重新布置所述多个比特分组的顺序，使得所述多个比特分组之中的包括映射到相同的调制符号的比特的比特分组彼此相隔预定间隔。
在这种情况下，分组交织器122可通过考虑块交织器124的行和列的数量、LDPC码字的比特分组的数量以及每个比特分组中包括的比特的数量中的至少一个来按比特分组重新布置所述多个比特分组的顺序，使得包括映射到相同的调制符号的比特的比特分组彼此相隔预定间隔。
为实现这点，分组交织器122可通过使用以下呈现的等式21来按比特分组重新布置所述多个比特分组的顺序：
Yj＝Xπ(j)(0≤j<Ngroup)…(21)，
其中，Xj是分组交织操作之前的第j个比特分组，Yj是分组交织之后的第j个比特分组。此外，π(j)是指示交织顺序的参数，并由LDPC码字的长度、调制方法以及码率中的至少一个确定。也就是说，π(j)表示用于按分组交织的置换顺序。
因此，Xπ(j)是分组交织操作之前的第π(j)个比特分组，等式21表示预交织的第π(j)个比特分组被交织为第j个比特分组。
根据示例性实施例，π(j)的示例可如以下所呈现的表11至表22被定义。
在这种情况下，π(j)根据LDPC码字的长度以及码率被定义，并且奇偶校验矩阵也根据LDPC码字的长度以及码率被定义。因此，当基于根据LDPC码字的长度以及码率的特定奇偶校验矩阵执行了LDPC编码时，LDPC码字可基于满足LDPC码字的相应长度以及码率的π(j)而按比特分组被交织。
例如，当编码器110按照6/15的码率执行LDPC编码以产生长度为64800的LDPC码字时，分组交织器122可通过使用根据以下呈现的表11至22中的16200的LDPC码字长度以及6/15的码率定义的π(j)来执行交织。
例如，当LDPC码字的长度为64800，码率为6/15并且调制方法(或调制格式)是16-正交幅度调制(QAM)时，π(j)可如以下呈现的表11中被定义。具体地，表11可在基于由表4定义的奇偶校验矩阵执行LDPC编码时被应用。
[表11]
在表11的情况下，等式12可被表示为Y0＝Xπ(0)＝X55、Y1＝Xπ(1)＝X146、Y2＝Xπ(2)＝X83、…、Y178＝Xπ(178)＝X132和Y179＝Xπ(179)＝X135。因此，分组交织器122可通过将第55个比特分组改变为第0个比特分组，将第146个比特分组改变为第1个比特分组，将第83个比特分组改变为第2个比特分组，......，将第132个比特分组改变为第178个比特分组，将第135个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为8/15并且调制方法是16-QAM时，π(j)可如以下呈现的表12被定义。具体地，表12可在基于由表5定义的奇偶校验矩阵执行LDPC编码时被应用。
[表12]
在表12的情况下，等式21可被表示为Y0＝Xπ(0)＝X58、Y1＝Xπ(1)＝X55、Y2＝Xπ(2)＝X111、…、Y178＝Xπ(178)＝X171和Y179＝Xπ(179)＝X155。因此，分组交织器122可通过将第58个比特分组改变为第0个比特分组，将第55个比特分组改变为第1个比特分组，将第111个比特分组改变为第2个比特分组，......，将第171个比特分组改变为第178个比特分组，将第155个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为10/15并且调制方法是16-QAM时，π(j)可如以下呈现的表13被定义。具体地，表13可在基于由表6定义的奇偶校验矩阵执行LDPC编码时被应用。
[表13]
在表13的情况下，等式21可被表示为Y0＝Xπ(0)＝X74、Y1＝Xπ(1)＝X53、Y2＝Xπ(2)＝X84、…、Y178＝Xπ(178)＝X159和Y179＝Xπ(179)＝X163。因此，分组交织器122可通过将第74个比特分组改变为第0个比特分组，将第53个比特分组改变为第1个比特分组，将第84个比特分组改变为第2个比特分组，......，将第159个比特分组改变为第178个比特分组，将第163个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为10/15并且调制方法是16-QAM时，π(j)可如以下呈现的表14被定义。具体地，表14可在基于由表7定义的奇偶校验矩阵执行LDPC编码时被应用。
[表14]
在表14的情况下，等式21可被表示为Y0＝Xπ(0)＝X68、Y1＝Xπ(1)＝X71、Y2＝Xπ(2)＝X54、…、Y178＝Xπ(178)＝X135和Y179＝Xπ(179)＝X24。因此，分组交织器122可通过将第68个比特分组改变为第0个比特分组，将第71个比特分组改变为第1个比特分组，将第54个比特分组改变为第2个比特分组，......，将第135个比特分组改变为第178个比特分组，将第24个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为12/15并且调制方法是16-QAM时，π(j)可如以下呈现的表15被定义。具体地，表15可在基于由表8定义的奇偶校验矩阵执行LDPC编码时被应用。
[表15]
在表15的情况下，等式21可被表示为Y0＝Xπ(0)＝X120、Y1＝Xπ(1)＝X32、Y2＝Xπ(2)＝X38、…、Y178＝Xπ(178)＝X101和Y179＝Xπ(179)＝X39。因此，分组交织器122可通过将第120个比特分组改变为第0个比特分组，将第32个比特分组改变为第1个比特分组，将第38个比特分组改变为第2个比特分组，......，将第101个比特分组改变为第178个比特分组，将第39个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为6/15并且调制方法是16-QAM时，π(j)可如以下呈现的表16被定义。具体地，表16可在基于由表10定义的奇偶校验矩阵执行LDPC编码时被应用。
[表16]
在表16的情况下，等式21可被表示为Y0＝Xπ(0)＝X163、Y1＝Xπ(1)＝X160、Y2＝Xπ(2)＝X138、…、Y178＝Xπ(178)＝X148和Y179＝Xπ(179)＝X98。因此，分组交织器122可通过将第163个比特分组改变为第0个比特分组，将第160个比特分组改变为第1个比特分组，将第138个比特分组改变为第2个比特分组，......，将第148个比特分组改变为第178个比特分组，将第98个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为6/15并且调制方法是64-QAM时，π(j)可如以下呈现的表17被定义。具体地，表17可在基于由表4定义的奇偶校验矩阵执行LDPC编码时被应用。
[表17]
在表17的情况下，等式21可被表示为Y0＝Xπ(0)＝X29、Y1＝Xπ(1)＝X17、Y2＝Xπ(2)＝X38、…、Y178＝Xπ(178)＝X117和Y179＝Xπ(179)＝X155。因此，分组交织器122可通过将第29个比特分组改变为第0个比特分组，将第17个比特分组改变为第1个比特分组，将第38个比特分组改变为第2个比特分组，......，将第117个比特分组改变为第178个比特分组，将第155个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为8/15并且调制方法是64-QAM时，π(j)可如以下呈现的表18被定义。具体地，表18可在基于由表5定义的奇偶校验矩阵执行LDPC编码时被应用。
[表18]
在表18的情况下，等式21可被表示为Y0＝Xπ(0)＝X86、Y1＝Xπ(1)＝X71、Y2＝Xπ(2)＝X51、…、Y178＝Xπ(178)＝X174和Y179＝Xπ(179)＝X128。因此，分组交织器122可通过将第86个比特分组改变为第0个比特分组，将第71个比特分组改变为第1个比特分组，将第51个比特分组改变为第2个比特分组，......，将第174个比特分组改变为第178个比特分组，将第128个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为10/15并且调制方法是64-QAM时，π(j)可如以下呈现的表19被定义。具体地，表19可在基于由表6定义的奇偶校验矩阵执行LDPC编码时被应用。
[表19]
在表19的情况下，等式21可被表示为Y0＝Xπ(0)＝X73、Y1＝Xπ(1)＝X36、Y2＝Xπ(2)＝X21、…、Y178＝Xπ(178)＝X149和Y179＝Xπ(179)＝X135。因此，分组交织器122可通过将第73个比特分组改变为第0个比特分组，将第36个比特分组改变为第1个比特分组，将第21个比特分组改变为第2个比特分组，......，将第149个比特分组改变为第178个比特分组，将第135个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为10/15并且调制方法是64-QAM时，π(j)可如以下呈现的表20被定义。具体地，表20可在基于由表7定义的奇偶校验矩阵执行LDPC编码时被应用。
[表20]
在表20的情况下，等式21可被表示为Y0＝Xπ(0)＝X113、Y1＝Xπ(1)＝X115、Y2＝Xπ(2)＝X47、…、Y178＝Xπ(178)＝X130和Y179＝Xπ(179)＝X176。因此，分组交织器122可通过将第113个比特分组改变为第0个比特分组，将第115个比特分组改变为第1个比特分组，将第47个比特分组改变为第2个比特分组，......，将第130个比特分组改变为第178个比特分组，将第176个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为12/15并且调制方法是64-QAM时，π(j)可如以下呈现的表21被定义。具体地，表21可在基于由表8定义的奇偶校验矩阵执行LDPC编码时被应用。
[表21]
在表21的情况下，等式21可被表示为Y0＝Xπ(0)＝X83、Y1＝Xπ(1)＝X93、Y2＝Xπ(2)＝X94、…、Y178＝Xπ(178)＝X2和Y179＝Xπ(179)＝X14。因此，分组交织器122可通过将第83个比特分组改变为第0个比特分组，将第93个比特分组改变为第1个比特分组，将第94个比特分组改变为第2个比特分组，......，将第2个比特分组改变为第178个比特分组，将第14个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度是64800，码率为6/15并且调制方法是64-QAM时，π(j)可如以下呈现的表22被定义。具体地，表22可在基于由表10定义的奇偶校验矩阵执行LDPC编码时被应用。
[表22]
在表22的情况下，等式21可被表示为Y0＝Xπ(0)＝X175、Y1＝Xπ(1)＝X177、Y2＝Xπ(2)＝X173、…、Y178＝Xπ(178)＝X31和Y179＝Xπ(179)＝X72。因此，分组交织器122可通过将第175个比特分组改变为第0个比特分组，将第177个比特分组改变为第1个比特分组，将第173个比特分组改变为第2个比特分组，......，将第31个比特分组改变为第178个比特分组，将第72个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在上述示例中，LDPC码字的长度为64800，码率为6/15、8/15、10/15和12/15。然而，这仅是示例，并且交织样式可在LDPC码字的长度为16200或码率具有不同值时被不同地定义。
如上所述，分组交织器122可通过使用等式21以及表11至表22来按比特分组重新布置多个比特分组的顺序。
表11至表22中的“按分组的交织器输出的第j块”表示在进行交织之后从分组交织器122输出的第j个比特分组，“按分组的交织器输入的第π(j)块”表示输入到分组交织器122的第π(j)个比特分组。
此外，由于构成LDPC码字的比特分组的顺序由分组交织器122按比特分组重新布置，并随后比特分组由块交织器124进行块交织，这将在下面进行描述，因此“将被块交织的比特分组的顺序”关于π(j)在表11至22中被阐述。
按照上述方法被分组交织的LDPC码字在图7中被示出。与在进行分组交织之前的图6的LDPC码字以及图7的LDPC码字相比较，可看出构成LDPC码字的多个比特分组的顺序被重新布置。
也就是说，如图6和7中所示，LDPC码字的分组在被分组交织之前按照比特分组X0、比特分组X1、...、比特分组XNgroup-1的顺序被布置，在被分组交织之后按照比特分组Y0、比特分组Y1、...、比特分组YNgroup-1的顺序被布置。在这种情况下，通过分组交织布置比特分组的顺序可基于表11至22来确定。
分组扭曲交织器123对同一分组中的比特进行交织。也就是说，分组扭曲交织器123可通过改变同一比特分组中的比特的顺序来重新布置同一比特分组中的比特的顺序。
在这种情况下，分组扭曲交织器123可通过对同一比特分组中的比特之中的预定数量的比特进行循环移位来重新布置该同一比特分组中的比特的顺序。
例如，如图8所示，分组扭曲交织器123可将包括在比特分组Y1中的比特向右循环移位1比特。在这种情况下，如图8所示，在比特分组Y1中位于第0位置、第1位置、第2位置、…、第358位置和第359位置的比特被向右循环移位1比特。作为结果，在循环移位之前位于第359位置的比特位于比特分组Y1的前部，并且在循环移位之前位于第0位置、第1位置、第2位置、…、第358位置的比特被顺序向右循环移位1比特并定位。
此外，分组扭曲交织器123可通过在每个比特分组中循环移位不同数量的比特来重新排列每个比特分组中的比特的顺序。
例如，分组扭曲交织器123可将包括在比特分组Y1中的比特向右循环移位1比特，并可将包括在比特分组Y2中的比特向右循环移位3比特。
然而，可根据环境而省略上述分组扭曲交织器123。
此外，在上述示例中，分组扭曲交织器123被放置在分组交织器122之后。然而，这仅是示例。也就是说，分组扭曲交织器123仅改变特定比特分组中的比特的顺序并且不改变比特分组的顺序。因此，分组扭曲交织器123可被放置在分组交织器122之前。
块交织器124对已经重新排列顺序的多个比特分组进行交织。具体地，块交织器124可对已经由分组交织器122按比特分组(以比特分组为单位)重新排列顺序的多个比特分组进行交织。块交织器124由均包括多个行的多个列形成，并可通过基于根据调制方法确定的调制阶数划分多个重新排列的比特分组来进行交织。
在这种情况下，块交织器124可对已经由分组交织器122按比特分组重新排列顺序的多个比特分组进行交织。具体地，块交织器124可通过使用第一部分和第二部分根据调制阶数划分多个重新排列的比特分组来进行交织。
具体地，块交织器124通过下述步骤进行交织：将多个列中的每一列划分为第一部分和第二部分，按比特分组连续将多个比特分组写入第一部分的多个列，基于列的数量将其它比特分组的比特划分为均包括预定数量的比特的分组(或子比特分组)，并连续将子比特分组写入第二部分的多个列。
这里，按比特分组进行交织的比特分组的数量可通过构成块交织器124的行和列的数量、比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个而被确定。换句话说，块交织器124可考虑构成块交织器124的行和列的数量、比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个来确定将按比特分组被交织的比特分组，按比特分组对相应的比特分组进行交织，将其它比特分组的比特划分为子比特分组，并对子比特分组进行交织。例如，块交织器124可使用第一部分按比特分组对多个比特分组中的至少一部分进行交织，将其它比特分组的比特划分为子比特分组，并使用第二部分对子比特分组进行交织。
同时，按比特分组对比特分组进行交织表示包括在同一比特分组中的比特被写入同一列。换句话说，在按比特分组被交织的比特分组的情况下，块交织器124可不划分包括在同一比特分组中的比特并将比特写入同一列，在不按比特分组被交织的比特分组的情况下，块交织器124可划分比特分组中的比特并将比特写入不同的列。
因此，构成第一部分的行的数量是包括在一个比特分组中的比特的数量(例如，360)的倍数，并且构成第二部分的行的数量可以小于包括在一个比特分组中的比特的数量。
此外，在按照第一部分交织的所有比特分组中，包括在同一比特分组中的比特被写入第一部分的同一列并被交织，在按照第二部分交织的至少一个分组中，比特被划分并写入第二部分的至少两个列。
稍后将描述特定交织方法。
同时，分组扭曲交织器123仅改变比特分组中的比特的顺序，并且不通过交织改变比特分组的顺序。因此，将由块交织器124进行块交织的比特分组的顺序(即，将被输入到块交织器124的比特分组的顺序)可由分组交织器122确定。具体地，将由块交织器124进行块交织的比特分组的顺序可由表11至表22中定义的π(j)确定。
如上所述，块交织器124可通过使用均包括多个行的多个列对顺序已经按比特分组重新排列的多个比特分组进行交织。
在这种情况下，块交织器124可通过将多个列划分为至少两个部分来对LDPC码字进行交织。例如，块交织器124可将多个列中的每一列划分为第一部分和第二部分并对构成LDPC码字的多个比特分组进行交织。
在这种情况下，块交织器124可根据构成LDPC码字的比特分组的数量是否是构成块交织器124的列的数量的整数倍，来将多个列中的每一列划分为N(N是大于或等于2的整数)个部分，并可执行交织。
当构成LDPC码字的比特分组的数量是构成块交织器124的列的数量的整数倍时，块交织器124可在不将多个列中的每一列划分为多个部分的情况下，按比特分组对构成LDPC码字的多个比特分组进行交织。
具体地，块交织器124可通过以下步骤来进行交织：按照列方向按比特分组来将LDPC码字的多个比特分组写入每个列，并按照行方向读取按比特分组写入多个比特分组的多个列的每一行。
在这种情况下，块交织器124可通过以下步骤来进行交织：按照列方向连续将包括在预定数量的比特分组中的比特写入多个列中的每一列，按照行方向读取写入比特的多个列的每一行，其中，所述预定数量的比特分组与通过将LDPC码字的比特分组的数量除以块交织器124的列的数量而获得的商相应。
以下，在由分组交织器122进行交织之后的位于第j位置的分组将被称为分组Yj。
例如，假设块交织器124由均包括R1个行的C个列形成。此外，假设LDPC码字由Ngroup个比特分组形成并且比特分组的数量Ngroup是C的倍数。
在这种情况下，当通过将构成LDPC码字的比特分组的数量Ngroup除以构成块交织器124的列的数量C而获得的商是A(＝Ngroup/C)(A是大于0的整数)时，块交织器124可通过按照列方向将A(＝Ngroup/C)个比特分组连续写入每个列并按照行方向读取在每个列上写入的比特来进行交织。
例如，如图9所示，块交织器124将包括在比特分组Y0、比特分组Y1、...、比特分组YA-1中的比特从第1行到第R1行写入第1列，将包括在比特分组YA、比特分组YA+1、...、比特分组Y2A-1中的比特从第1行到第R1行写入第2列，...，将包括在比特分组YCA-A、比特分组YCA-A+1、...、比特分组YCA-1中的比特从第1行到第R1行写入第C列。块交织器124可按照行方向读取写入在多个列的每个行中的比特。
因此，块交织器124按比特分组对构成LDPC码字的所有比特分组进行交织。
然而，当LDPC码字的比特分组的数量不是块交织器124的列的数量的整数倍时，块交织器124可将每个列划分为两部分并按比特分组对LDPC码字的多个比特分组的一部分进行交织，并且将其它比特分组的比特划分为子比特分组并对子比特分组进行交织。在这种情况下，包括在其它比特分组中的比特(即，包括在与当构成LDPC码字的比特分组的数量除以列的数量时的余数相应的多个分组中的比特)不按比特分组被交织，而是通过根据列的数量被划分而被交织。
具体地，块交织器124可通过将多个列中的每一列划分为两个部分来对LDPC码字进行交织。
在这种情况下，块交织器124可基于块交织器124的列的数量、LDPC码字的比特分组的数量和比特分组的比特的数量中的至少一个将多个列划分为第一部分和第二部分。
这里，多个比特分组中的每一个可由360个比特形成。此外，LDPC码字的比特分组的数量基于LDPC码字的长度和包括在比特分组中的比特的数量而被确定。例如，当长度为16200的LDPC码字被划分使得每个比特分组具有360个比特时，LDPC码字被划分为45个比特分组。可选择地，当长度为64800的LDPC码字被划分使得每个比特分组具有360个比特时，LDPC码字可被划分为180个比特分组。此外，构成块交织器124的列的数量可根据调制方法而被确定。这将在后面进行详细解释。
因此，构成第一部分和第二部分中的每个部分的行的数量可基于构成块交织器124的列的数量、构成LDPC码字的比特分组的数量和构成多个比特分组中的每个比特分组的比特的数量而被确定。
具体地，在多个列中的每个列中，第一部分可由与包括在LDPC码字的多个比特分组中的至少一个比特分组中的比特的数量一样多的行形成，其中，所述至少一个比特分组可根据构成块交织器124的列的数量、构成LDPC码字的比特分组的数量和构成每个比特分组的比特的数量，按比特分组被写入每个列。
在多个列中的每个列中，第二部分可由除了与包括在按比特分组被写入多个列中的每个列的至少一些比特分组中的比特的数量一样多的行之外的行形成。具体地，第二部分的行的数量可以是与当将包括在除了与第一部分相应的比特分组之外的所有比特分组中的比特的数量除以构成块交织器124的列的数量时的商相同的值。换句话说，第二部分的行的数量可以是与当将包括在构成LDPC码字的比特分组中未被写入第一部分的剩余比特分组中的比特的数量除以列的数量时的商相同的值。
也就是说，块交织器124可将多个列的每个列划分为包括与包括在可按比特分组被写入每个列的比特分组中的比特的数量一样多的行的第一部分以及包括其它行的第二部分。
因此，第一部分可由与包括在比特分组中的比特的数量一样多的行(即，与M的整数倍一样多的行)形成。然而，如上所述，由于构成每个比特分组的码字比特的数量可以是M的整除部分，故第一部分可由与构成每个比特分组的比特的数量的整数倍一样多的行形成。
在这种情况下，块交织器124可通过按照相同方法将LDPC码字写入第一部分和第二部分并在第一部分和第二部分中读取LDPC码字来进行交织。
具体地，块交织器124可通过以下步骤进行交织：按照列方向将LDPC码字写入构成第一部分和第二部分的每个部分的多个列，并按照行方向读取LDPC码字被写入的构成第一部分和第二部分的多个列。
也就是说，块交织器124可通过以下步骤进行交织：连续将包括在可按比特分组被写入多个列的每个列的至少一些比特分组中的比特写入第一部分的多个列的每个列，划分包括在除了所述至少一些比特分组之外的其它比特分组中的比特并按照列方向写入第二部分的多个列的每个列，并按照行方向读取被写入构成第一部分和第二部分的每个部分的多个列的每个列中的比特。
在这种情况下，块交织器124可通过基于构成块交织器124的列的数量划分多个比特分组中除了所述至少一些比特分组之外的其它比特分组来进行交织。
具体地，块交织器124可通过以下步骤进行交织：按照多个列的数量划分包括在其它比特分组中的比特，按照列方向将划分的比特的每个比特写入构成第二部分的多个列的每个列，并读取构成第二部分的多个列，其中，划分的比特按照行方向被写入。
也就是说，块交织器124可按照列的数量划分包括在LDPC码字的多个比特分组中除了被写入第一部分的比特分组之外的其它比特分组中的比特(即，与当构成LDPC码字的比特分组的数量除以列的数量时的余数相应的多个比特分组的比特)，并可按照列方向连续将划分的比特写入第二部分的每个列。
例如，假设块交织器124由均包括R1个行的C个列形成。此外，假设LDPC码字由Ngroup个比特分组形成，比特分组的数量Ngroup不是C的倍数，并且A×C+1＝Ngroup(A是大于0的整数)。换句话说，假设当构成LDPC码字的比特分组的数量除以列的数量时，商是A并且余数是1。
在这种情况下，如图10和图11所示，块交织器124可将每个列划分为包括R1个行的第一部分和包括R2个行的第二部分。在这种情况下，R1可与包括在可按比特分组被写入每个列的比特分组中的比特的数量相应，R2可以是从每个列的行的数量减去R1。
也就是说，在上述示例中，可按比特分组被写入每个列的比特分组的数量是A，每个列的第一部分可由与包括在A个比特分组中的比特的数量一样多的行形成，也就是说，可由与数量A×M一样多的行形成。
在这种情况下，块交织器124按照列方向将包括在可按比特分组写入每个列的比特分组(即，A个比特分组)中的比特写入每个列的第一部分。
也就是说，如图10和图11所示，块交织器124将包括在比特分组Y0、比特分组Y1、...、比特分组YA-1中的每个比特分组中的比特写入第1列的第一部分的第1行到第R1行，将包括在比特分组YA、比特分组YA+1、...、比特分组Y2A-1中的每个比特分组中的比特写入第2列的第一部分的第1行到第R1行，...，将包括在比特分组YCA-A、比特分组YCA-A+1、...、比特分组YCA-1中的每个比特分组中的比特写入第C列的第一部分的第1行到第R1行。
如上所述，块交织器124将包括在可按比特分组写入每个列的比特分组中的比特写入每个列的第一部分。
换句话说，在上述示例性实施例中，包括在比特分组(Y0)、比特分组(Y1)、...、比特分组(YA-1)的每个比特分组中的比特可不被划分并且所有比特可被写入第一列，包括在比特分组(YA)、比特分组(YA+1)、...、比特分组(Y2A-1)的每个比特分组中的比特可不被划分并且所有比特可被写入第二列，并且包括在比特分组(YCA-A)、比特分组(YCA-A+1)、...、比特分组(YCA-1)的每个比特分组中的比特可不被划分并且所有比特可被写入第C列。这样，按第一部分交织的所有比特分组被写入第一部分的同一列。
以下，块交织器124对包括在多个比特分组中的除了写入每个列的第一部分的比特分组之外的其他比特分组中的比特进行划分，并按照列方向将比特写入每个列的第二部分。在这种情况下，块交织器124按照列的数量划分包括在除了写入每个列的第一部分的比特分组之外的其他比特分组中的比特，使得相同数量的比特被写入每个列的第二部分，并按照列方向将划分的比特写入每个列的第二部分。
在上述示例中，由于A×C+1＝Ngroup，故当构成LDPC码字的比特分组被连续写入第一部分，LDPC码字的最后的比特分组YNgroup-1不被写入第一部分并剩余。因此，如图10所示，块交织器124将包括在比特分组YNgroup-1中的比特划分为C个子比特分组，并连续将划分的比特(即，与当包括在最后的分组(YNgroup-1)中的比特除以C时的余数相应的比特)写入每个列的第二部分。
基于列的数量被划分的比特可被称为子比特分组。在这种情况下，每个子比特分组可被写入第二部分的每个列。也就是说，包括在比特分组中的比特可被划分并可形成子比特分组。
也就是说，块交织器124将比特写入第一列的第二部分的第一至第R2行，将比特写入第二列的第二部分的第一至第R2行，...，将比特写入第C列的第二部分的第一至第R2行。在这种情况下，如图10所示，块交织器124可按照列方向将比特写入每个列的第二部分。
也就是说，在第二部分，构成比特分组的比特可不被写入同一列并可被写入多个列。换句话说，在上述示例中，最后的比特分组(YNgroup-1)由M个比特形成，因此，包括在最后的比特分组(YNgroup-1)中的比特可按M/C被划分并被写入每个列。也就是说，包括在最后的比特分组(YNgroup-1)中的比特按M/C被划分，形成M/C个子比特分组，并且每个子比特分组可被写入第二部分的每个列。
因此，在按第二部分交织的至少一个分组中，包括在至少一个比特分组中的比特被划分并被写入构成第二部分的至少两个列。
在上述示例中，块交织器124按照列方向将比特写入第二部分。然而，这仅是示例。也就是说，块交织器124可按照行方向将比特写入第二部分的多个列。在这种情况下，块交织器124可按照如上所述的相同方法将比特写入第一部分。
具体地，参照图11，块交织器124从第一列中的第二部分的第一行到第C列中的第二部分的第一行写入比特，从第一列中的第二部分的第二行到第C列中的第二部分的第二行写入比特，...，并从第一列中的第二部分的第R2行到第C列中的第二部分的第R2行写入比特。
另一方面，块交织器124按照行方向连续读取写入每个部分的每个行的比特。也就是说，如图10和图11所示，块交织器124按照行方向连续读取写入多个列的第一部分的每个行中的比特，并按照行方向连续读取写入多个列的第二部分的每个行中的比特。
因此，块交织器124可按比特分组对构成LDPC码字的多个比特分组的一部分进行交织，并对剩余的比特分组中的一些比特分组进行划分和交织。也就是说，块交织器124可通过以下步骤进行交织：将构成多个比特分组中的预定数量的比特分组的LDPC码字按比特分组写入第一部分的多个列，划分其它比特分组的比特并将所述比特写入第二部分的每个列，并按照行方向读取第一部分和第二部分的多个列。
如上所述，块交织器124可按照如上参照图9至图11所述的方法对多个比特分组进行交织。
具体地，在图10的情况下，包括在不属于第一部分的比特分组中的比特按照列方向被写入第二部分并按照行方向被读取。在这点上，包括在不属于第一部分的比特分组中的比特的顺序被重新排列。由于包括在不属于第一部分的比特分组中的比特如上所述被交织，故误比特率(BER)/误帧率(FER)性能与这样的比特不被交织的情况相比可被提高。
然而，不属于第一部分的比特分组可不被交织，如图11所示。也就是说，由于块交织器124按照行方向将包括在不属于第一部分的分组中的比特写入第二部分并从第二部分读取包括在不属于第一部分的分组中的比特，故包括在不属于第一部分的分组中的比特的顺序不被改变并且所述比特被连续输入到调制器130。在这种情况下，包括在不属于第一部分的分组中的比特可被连续输出并被映射到调制符号。
在图10和图11中，多个比特分组的最后一个比特分组被写入第二部分。然而，这仅是示例。写入第二部分的比特分组的数量可根据LDPC码字的比特分组的总数量、列和行的数量以及传输天线的数量等而改变。
块交织器124可具有如下呈现的表23和表24中所示出的配置：
[表23]
[表24]
这里，C(或NC)是块交织器124的列的数量，R1是每个列中构成第一部分的行的数量，R2是每个列中构成第二部分的行的数量。
参照表23和表24，列的数量具有与根据调制方法的调制阶数相同的值，多个列中的每个列由与构成LDPC码字的比特的数量除以多个列的数量相应的行形成。
例如，当LDPC码字的长度Nldpc是64800并且调制方法是16-QAM时，由于在16-QAM的情况下调制阶数是4，故块交织器124由4个列形成，并且每个列由与R1+R2＝16200(＝64800/4)一样多的行形成。在另一示例中，当LDPC码字的长度Nldpc为64800并且调制方法是64-QAM时，由于在64-QAM的情况下调制阶数是6，故块交织器124由6个列形成，并且每个列由与R1+R2＝10800(＝64800/6)一样多的行形成。
同时，参照表23和表24，当构成LDPC码字的比特分组的数量是列的数量的整数倍时，块交织器124在不划分每个列的情况下进行交织。因此，R1与构成每个列的行的数量相应，R2是0。此外，当构成LDPC码字的比特分组的数量不是列的数量的整数倍时，块交织器124通过将每个列划分为由R1个行形成的第一部分和由R2个行形成的第二部分来对分组进行交织。
当块交织器124的列的数量等于构成调制符号的比特的数量时，包括在同一比特分组中的比特被映射到每个调制符号的单个比特上，如表23和表24所示。
例如，当Nldpc＝64800并且调制方法是16-QAM时，块交织器124可由四(4)个列形成，其中，每一列包括16200行。在此情况下，将多个比特分组中的每个比特分组中包括的比特写入四(4)个列，并且连续输出在每一列中被写入同一行的比特。在此情况下，由于在16-QAM的调制方法中四(4)个比特构成单个调制符号，因此同一比特分组中包括的比特(即，从单个列输出的比特)可被映射到每个调制符号的单个比特上。例如，包括在被写入第一列中的比特分组中的比特可被映射到每个调制符号的第一比特上。
在另一示例中，当Nldpc＝64800并且调制方法是64-QAM时，块交织器124可由六(6)个列形成，其中，每一列包括10800行。在此情况下，将多个比特分组中的每个比特分组中包括的比特写入六(6)个列，并且连续输出在每一列中被写入同一行的比特。在此情况下，由于在64-QAM的调制方法中六(6)个比特构成单个调制符号，因此同一比特分组中包括的比特(即，从单个列输出的比特)可被映射到每个调制符号的单个比特上。例如，包括在被写入第一列中的比特分组中的比特可被映射到每个调制符号的第一比特上。
参照表23和24，块交织器124的总行数(即，R1+R2)是Nldpc/C。
另外，第一部分的行数R1是每个分组中包括的比特数(M(例如，M＝360))的整数倍，并且可被表示为第二部分的行数R2可以是Nldpc/C-R1。这里，是低于Ngroup/C的最大整数。由于R1是每个分组中包括的比特数(M)的整数倍，因此可按比特分组按R1将比特写入。
另外，当LDPC码字的比特分组的数量不是列数的倍数时，从表23和24可看出，块交织器124通过将每一列划分为两部分来进行交织。
具体地讲，LDPC码字的长度除以列数是每列中包括的总行数。在这种情况下，当LDPC码字的比特分组数是列数的倍数时，每一列不被划分为两部分。然而，当LDPC码字的比特分组数不是列数的倍数时，每一列被划分为两部分。
例如，假设块交织器124的列数与构成调制符号的比特的数量相同，并且如表28中所示，LDCP码字由64800个比特形成。在这种情况下，LDPC码字的每个比特分组由360个比特形成，并且LDPC码字由64800/360(＝180)个比特分组形成。
当调制方法是16-QAM时，块交织器124可由四(4)个列形成，并且每一列可具有64800/4(＝16200)行。
在这种情况下，由于LDPC码字的比特分组的数量除以列数为180/4(＝45)，因此可在不将每一列划分为两部分的情况下按比特分组将比特写入每一列。也就是说，可将包括在作为当构成LDPC码字的比特分组的数量除以列数时的商的45个比特分组中的比特(即，45×360(＝16200)个比特)写入每一列。
然而，当调制方法是256-QAM时，块交织器124可由八(8)个列形成，并且每一列可具有64800/8(＝8100)个行。
在这种情况下，由于LDPC码字的比特分组的数量除以列数为180/8＝22.5，因此构成LDPC码字的比特分组的数量不是列数的整数倍。因此，块交织器124将八(8)个列中的每一列划分为两部分以按比特分组来执行交织。
在这种情况下，由于比特应按比特分组被写入每一列的第一部分，因此可按比特分组被写入每一列的第一部分中的比特分组的数量是当构成LDPC码字的比特分组的数量除以列数时的商22，因此，每一列的第一部分具有22×360(＝7920)个行。因此，22个比特分组中包括的7920个比特可被写入每一列的第一部分。
每一列的第二部分具有从每一列的总行数减去第一部分的行的行。因此，每一列的第二部分包括8100-7920(＝180)个行。
在这种情况下，包括在未被写入第一部分的其它比特分组中的比特可被划分并写入每一列的第二部分。
具体地讲，由于22×8(＝176)个比特分组被写入第一部分，因此将被写入第二部分的比特分组的数量是180-176(＝4)(例如，构成LDPC码字的比特分组Y0、比特分组Y1、比特分组Y2、...、比特分组Y178和比特分组Y179之中的比特分组Y176、比特分组Y177、比特分组Y178和比特分组Y179)。
因此，块交织器124可将构成LDPC码字的分组之中的未被写入第一部分并剩余的四(4)个比特分组连续写入每一列的第二部分。
也就是说，块交织器124可以按列方向将比特分组Y176中包括的360个比特中的180个比特写入第1列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第2列的第二部分的第1行至第180行。另外，块交织器124可以按列方向将比特分组Y177中包括的360个比特中的180个比特写入第3列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第4列的第二部分的第1行至第180行。另外，块交织器124可以按列方向将比特分组Y178中包括的360个比特中的180个比特写入第5列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第6列的第二部分的第1行至第180行。另外，块交织器124可以按列方向将比特分组Y179中包括的360个比特中的180个比特写入第7列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第8列的第二部分的第1行至第180行。
因此，包括在未被写入第一部分且剩余的比特分组中的比特不被写入第二部分中的同一列中，并且可被划分并写入多个列中。
在下文中，将参照图12详细地解释根据示例性实施例的图5的块交织器124。
在分组交织后的LDPC码字中，Yj被连续排列，类似于
在分组交织之后的LDPC码字可由块交织器124进行交织，如图12中所示。在这种情况下，块交织器124基于块交织器124的列数和分组比特的比特数将多个列划分为第一部分(部分1)和第二部分(部分2)。在这种情况下，在第一部分中，构成比特分组的比特可被写入同一列，在第二部分中，构成比特分组的比特可被写入多个列(即，构成比特分组的比特可被写入至少两个列)。
具体地讲，输入比特vi按列从第一部分到第二部分被连续地写入，并随后按行从第一部分到第二部分被连续读出。也就是说，数据比特vi从第一部分开始按列连续被写入块交织器，并持续按列连续被写入块交织器直到第二部分结束，之后，从第一部分开始按行连续被读出并随后从第二部分开始按行连续被读出。因此，在第一部分中的同一比特分组中所包括的比特可被映射到每个调制符号的单个比特。
在这种情况下，如在下面呈现的表25中所示，块交织器124的第一部分和第二部分的列数和行数根据LDPC码字的长度和调制格式而变化。也就是说，在下面呈现的表25中规定了用于每个调制格式和码长度的第一部分块交织配置和第二部分块交织配置。这里，块交织器124的列数可等于构成调制符号的比特数。另外，第一部分的行数Nr1和第二部分的行数Nr2之和等于Nldpc/NC(这里，NC是列数)。另外，由于是360的倍数，因此多个比特分组可被写入第一部分。
[表25]
在下文中，将详细地解释块交织器124的操作。
具体地讲，如图12中所示，输入比特vi(0≤i<NC×Nr1))被写入块交织器124的第一部分的ci列的ri行。这里，ci和ri分别是和ri＝(i mod Nr1)。
另外，输入比特vi(NC×Nr1≤i<Nldpc)被写入块交织器124的第二部分的ci列的ri行。这里，ci和ri分别满足和ri＝Nr1+{(i-NC×Nr1)mod Nr2}。
输出比特qj(0≤j<Nldpc)从rj行的cj列被读取。这里，rj和cj分别满足和cj＝(j mod NC)。
例如，当LDPC码字的长度Nldpc是64800并且调制方法是256-QAM时，从块交织器124输出的比特的顺序可以是(q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)＝(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)。这里，上述等式的右侧的索引对于八(8)个列可被具体表示为0、7920、15840、23760、31680、39600、47520、55440、1、7921、15841、23761、31681、39601、47521、55441、…、7919、15839、23759、31679、39599、47519、55439、63359、63360、63540、63720、63900、64080、64260、64440、64620、…、63539、63719、63899、64079、64259、64439、64619、64799。
在下文中，将详细解释块交织器124的交织操作。
块交织器124可通过以下操作来进行交织：按列方向按比特分组将多个比特分组写入每一列，并且按行方向读取按比特分组写入了所述多个比特分组的多个列的每一行。
在这种情况下，构成块交织器124的列数根据调制方法而变化，行数可以是LDPC码字长度/列数。
例如，当调制方法是16-QAM时，块交织器124可由4个列形成。在这种情况下，当LDCP码字的长度Nldpc是16200时，行数是16200(＝64800/4)。在另一示例中，当调制方法是64-QAM时，块交织器124可由6个列形成。在这种情况下，当LDPC码字的长度Nldpc是64800时，行数是10800(＝64800/6)。
在下文中，将详细解释用于通过块交织器124按比特分组对多个比特分组进行交织的方法。
当构成LDPC码字的比特分组的数量是列数的整数倍时，块交织器124可通过按比特分组将与比特分组的数量除以列数一样多的比特分组连续地写入每一列来进行交织。
例如，当调制方法是16-QAM并且LDPC码字的长度Nldpc是64800时，块交织器124可由均包括16200个行的四(4)个列形成。在这种情况下，由于当LDPC码字的长度Nldpc是64800时，LDPC码字被划分为(64800/360＝180)个比特分组，因此当调制方法是16-QAM时，LDPC码字的比特分组的数量(＝180)可以是列数(＝4)的整数倍。也就是说，当LDPC码字的比特分组的数量除以列的数量时，不产生余数。
在这种情况下，如图13中所示，块交织器124将比特分组Y0、比特分组Y1、...、比特分组Y44中的每个比特分组中所包括的比特写入第一列的第1行至第16200行，将比特分组Y45、比特分组Y46、...、比特分组Y89中的每个比特分组中所包括的比特写入第二列的第1行至第16200行，将比特分组Y90、比特分组Y91、...、比特分组Y134中的每个比特分组中所包括的比特写入第三列的第1行至第16200行，将比特分组Y135、比特分组Y136、...、比特分组Y179中的每个比特分组中所包括的比特写入第四列的第1行至第16200行。另外，块交织器124可以按行方向连续读取被写入两个列中的每一行中的比特。
另外，当调制方法是64-QAM并且LDPC码字的长度Nldpc是64800时，块交织器124可由均包括10800个行的六(6)个列形成。在这种情况下，由于当LDPC码字的长度Nldpc是64800时，LDPC码字被划分为(64800/360＝180)个比特分组，因此当调制方法是64-QAM时，LDPC码字的比特分组的数量(＝180)可以是列数(＝4)的整数倍。也就是说，当LDPC码字的比特分组的数量除以列的数量时，不产生余数。
在这种情况下，如图14中所示，块交织器124将比特分组Y0、比特分组Y1、...、比特分组Y29中的每个比特分组中所包括的比特写入第一列的第1行至第10800行，将比特分组Y30、比特分组Y31、...、比特分组Y59中的每个比特分组中所包括的比特写入第二列的第1行至第10800行，将比特分组Y60、比特分组Y61、...、比特分组Y89中的每个比特分组中所包括的比特写入第三列的第1行至第10800行，将比特分组Y90、比特分组Y91、...、比特分组Y119中的每个比特分组中所包括的比特写入第四列的第1行至第10800行，将比特分组Y120、比特分组Y121、...、比特分组Y149中的每个比特分组中所包括的比特写入第五列的第1行至第10800行，将比特分组Y150、比特分组Y151、...、比特分组Y179中的每个比特分组中所包括的比特写入第六列的第1行至第10800行。另外，块交织器124可以按行方向连续读取被写入两个列中的每一行中的比特。
如上所述，当构成LDPC码字的比特分组的数量是块交织器124的列数量的整数倍时，块交织器124可按比特分组对多个比特分组进行交织，因此，属于同一比特分组的比特可被写入同一列中。
如上所述，块交织器124可按照以上参照图13和图14所描述的方法对LDPC码字的多个比特分组进行交织。
调制器130将交织后的LDPC码字映射到调制符号上。具体地讲，调制器130可对交织后的LDPC码字进行解复用，对解复用后的LDPC码字进行调制，并将LDPC码字映射到星座图。
在这种情况下，调制器130可使用多个比特分组中的每个比特分组中所包括的比特来产生调制符号。
换句话说，如上所述，不同比特分组中所包括的比特被写入块交织器124的每一列中，块交织器124按行方向读取被写入每一列中的比特。在这种情况下，调制器130通过将在每一列中读取的比特映射到调制符号的每一个比特来产生调制符号。因此，调制符号的每一个比特属于不同的分组。
例如，假设调制符号由C个比特构成。在这种情况下，从块交织器124的C个列的每一行读取的比特可被映射到调制符号的每一个比特上，因此由C个比特构成的调制符号的每一个比特属于C个不同的分组。
在下文中，将更详细地描述以上特征。
首先，调制器130对交织后的LDPC码字进行解复用。为了实现此过程，调制器130可包括用于对交织后的LDPC码字进行解复用的解复用器(未示出)。
解复用器(未示出)对交织后的LDPC码字进行解复用。具体地，解复用器(未示出)针对交织后的LDPC码字执行串并转换，将交织后的LDPC码字解复用成具有预定数量的比特的信元(或数据信元)。
例如，如图15中所示，解复用器(未示出)接收从交织器120输出的LDPC码字Q＝(q0,q1,q2,…)，将接收到的LDPC码字比特连续输出为多个子流，将输入的LDPC码字比特转换为信元，并输出所述信元。
在这种情况下，在多个子流中的每个子流中具有相同索引的比特可构成相同的信元。因此，可像(y0,0,y1,0,…,yηMOD-1,0)＝(q0,q1,qηMOD-1)、(y0,1,y1,1,…,yηMOD-1,1)＝(qηMOD,qηMOD+1,…,q2xηMOD-1)、...一样来配置信元。
这里，子流的数量(Nsubstreams)可等于构成调制符号的比特的数量ηMOD。因此，构成每个信元的比特的数量可等于构成调制符号的比特的数量(即，调制阶数)。
例如，当调制方法是16-QAM时，构成调制符号的比特的数量ηMOD是4，因此子流的数量(Nsubstreams)是4，可像(y0,0,y1,0,y2,0,y3,0)＝(q0,q1,q2,q3),(y0,1,y1,1,y2,1,y3,1)＝(q4,q5,q6,q7),(y0,2,y1,2,y2,2,y3,2)＝(q8,q9,q10,q11),…一样来配置信元。
在另一示例中，当调制方法是64-QAM时，构成调制符号的比特的数量ηMOD是6，因此子流的数量(Nsubstreams)是6，可像(y0,0,y1,0,y2,0,y3,0,y4,0,y5,0)＝(q0,q1,q2,q3,q4,q5),(y0,1,y1,1,y2,1,y3,1,y4,1,y5,1)＝(q6,q7,q8,q9,q10,q11),(y0,2,y1,2,y2,2,y3,2,y4,2,y5,2)＝(q12,q13,q14,q15,q16,q17),…一样来配置信元。
调制器130可将解复用的LDPC码字映射到调制符号上。
具体地讲，调制器130可以以各种调制方法(诸如，正交相移键控(QPSK)、16-QAM、64-QAM、256-QAM、1024-QAM、4096-QAM等)对从解复用器(未示出)输出的比特(即，信元)进行调制。例如，当调制方法是QPSK、16-QAM、64-QAM,256-QAM、1024-QAM和4096-QAM时，构成调制符号的比特的数量ηMOD(即，调制阶数)可分别是2、4、6、8、10和12。
在这种情况下，由于从解复用器(未示出)输出的每个信元由与构成调制符号的比特的数量一样多的比特形成，因此调制器130可通过将从解复用器(未示出)输出的每个信元连续映射到星座点上来产生调制符号。这里，调制符号与星座图上的星座点相应。
然而，上述解复用器(未示出)可根据环境被省略。在这种情况下，调制器130可通过连续对交织后的比特中的预定数量的比特进行分组并将所述预定数量的比特映射到星座点上来产生调制符号。在这种情况下，调制器130可通过根据调制方法连续将ηMOD个比特映射到星座点上来产生调制符号。
调制器130可通过根据非均匀星座(NUC)方法将从解复用器(未示出)输出的信元映射到星座点上来进行调制。
在非均匀星座方法中，一旦第一象限的星座点被定义，则其它三个象限中的星座点可如下被确定。例如，当针对第一象限定义的星座点集为X时，在第二象限的情况下，星座点集变为–conj(X)，在第三象限的情况下，星座点集变为conj(X)、在第四象限的情况下，星座点集变为–(X)。
也就是说，一旦第一象限被定义，则其它象限可如下被表示：
第1四分之一(第一象限)＝X
第2四分之一(第二象限)＝-conj(X)
第3四分之一(第三象限)＝conj(X)
第4四分之一(第四象限)＝-X
具体地，当非均匀M-QAM被使用时，M个星座点可被定义为z＝{z0,z1,…,zM-1}。在这种情况下，当存在于第一象限的星座点被定义为{x0,x1,x2,…,xM/4-1}时，z可如下被定义：
从z0到zM/4-1＝从x0到xM/4
从zM/4到z2xM/4-1＝-conj(从x0到xM/4)
从z2xM/4到z3xM/4-1＝conj(从x0到xM/4)
从z3xM/4到z4xM/4-1＝-(从x0到xM/4)
因此，调制器130可通过将输出比特映射到索引为的zL上，根据非均匀星座方法将从解复用器(未示出)输出的比特[y0,…,ym-1]映射到星座点上。当码率为5/15、7/15、9/15、11/15和13/15时，根据非均匀星座方法定义的星座图的示例可如下面的表26至表30被表示：
[表26]
[表27]
[表28]
[表29]
[表30]
表26指示非均匀QPSK，表27指示非均匀16-QAM，表28和表29指示非均匀64-QAM，表30指示非均匀256-QAM。
参照这些表，第一象限的星座点可参照表26至表30来定义，在其他三个象限中的星座点可以以上述方法来定义。
然而，这仅是示例，调制器130可以以各种方法来将从解复用器(未示出)输出的输出比特映射到星座点上。
根据上述方法执行交织的理由如下。
具体地，当LDPC码字比特被映射到调制符号上时，可根据在调制符号中比特被映射到的地方，比特可具有不同的可靠性(即，接收性能或接收概率)。LDPC码字比特可根据奇偶检验矩阵的结构而具有不同的码字特征。也就是说，LDPC码字比特可根据奇偶校验矩阵的列中1所存在的数量(即，列度)而具有不同的码字特征。
因此，交织器120可通过考虑LDPC码字比特的码字特征和构成调制符号的比特的可靠性两者来进行交织，以将具有特定码字特征的LDPC码字比特映射到调制符号中的特定比特上。
例如，当由比特分组X0至X179形成的LDPC码字基于等式21和表11被分组交织时，分组交织器122可按X55、X146、X83、…、X132、X135的顺序输出比特分组。
在这种情况下，当调制方法是16-QAM时，块交织器124的列的数量是四(4)并且每个列可由16200个行形成。
因此，在构成LDPC码字的180个分组中，45个比特分组(X55,X146,X83,X52,X62,X176,X160,X68,X53,X56,X81,X97,X79,X113,X163,X61,X58,X69,X133,X108,X66,X71,X86,X144,X57,X67,X116,X59,X70,X156,X172,X65,X149,X155,X82,X138,X136,X141,X111,X96,X170,X90,X140,X64,X159)可被输入到块交织器124的第1列，45个比特分组(X15,X14,X37,X54,X44,X63,X43,X18,X47,X7,X25,X34,X29,X30,X26,X39,X16,X41,X45,X36,X0,X23,X32,X28,X27,X38,X48,X33,X22,X49,X51,X60,X46,X21,X4,X3,X20,X13,X50,X35,X24,X40,X17,X42,X6)可被输入到块交织器124的第二列，45个比特分组(X112,X93,X127,X101,X94,X115,X105,X31,X19,X177,X74,X10,X145,X162,X102,X120,X126,X95,X73,X152,X129,X174,X125,X72,X128,X78,X171,X8,X142,X178,X154,X85,X107,X75,X12,X9,X151,X77,X117,X109,X80,X106,X134,X98,X1)可被输入到块交织器124的第三列，45个比特分组(X122,X173,X161,X150,X110,X175,X166,X131,X119,X103,X139,X148,X157,X114,X147,X87,X158,X121,X164,X104,X89,X179,X123,X118,X99,X88,X11,X92,X165,X84,X168,X124,X169,X2,X130,X167,X153,X137,X143,X91,X100,X5,X76,X132,X135)可被输入到块交织器124的第四列。
此外，块交织器124可连续地将输入到每一列的第1行到最后一行的比特，并且从块交织器124输出的比特可被连续地输入到调制器130。在这种情况下，解复用器(未示出)可被省略，或者可在不改变输入到解复用器(未示出)的比特的顺序的情况下，连续地输出输入的比特。因此，包括在比特分组X55，X15，X112和X122中的每个比特分组中的比特可构成调制符号。
当调制方法是64-QAM时，块交织器124的列的数量是六(6)并且每列可由10800个行形成。
因此，在构成LDPC码字的180个分组中，30个比特分组(X55,X146,X83,X52,X62,X176,X160,X68,X53,X56,X81,X97,X79,X113,X163,X61,X58,X69,X133,X108,X66,X71,X86,X144,X57,X67,X116,X59,X70,X156)可被输入到块交织器124的第一列，30个比特分组(X172,X65,X149,X155,X82,X138,X136,X141,X111,X96,X170,X90,X140,X64,X159,X15,X14,X37,X54,X44,X63,X43,X18,X47,X7,X25,X34,X29,X30,X26)可被输入到块交织器124的第二列，30个比特分组(X39,X16,X41,X45,X36,X0,X23,X32,X28,X27,X38,X48,X33,X22,X49,X51,X60,X46,X21,X4,X3,X20,X13,X50,X35,X24,X40,X17,X42,X6)可被输入到块交织器124的第三列，30个比特分组(X112,X93,X127,X101,X94,X115,X105,X31,X19,X177,X74,X10,X145,X162,X102,X120,X126,X95,X73,X152,X129,X174,X125,X72,X128,X78,X171,X8,X142,X178)可被输入到块交织器124的第四列，30个比特分组(X154,X85,X107,X75,X12,X9,X151,X77,X117,X109,X80,X106,X134,X98,X1,X122,X173,X161,X150,X110,X175,X166,X131,X119,X103,X139,X148,X157,X114,X147)可被输入到块交织器124的第五列，30个比特分组(X87,X158,X121,X164,X104,X89,X179,X123,X118,X99,X88,X11,X92,X165,X84,X168,X124,X169,X2,X130,X167,X153,X137,X143,X91,X100,X5,X76,X132,X135)可被输入到块交织器124的第六列。
另外，块交织器124可连续输出输入到每个列的第一行到最后一行的比特，从块交织器124输出的比特可连续地被输入到调制器130。在这种情况下，解复用器(未示出)可被省略，或者可在不改变输入到解复用器(未示出)的比特的顺序的情况下，连续地输出输入的比特。因此，包括在比特分组X55，X172，X39，X112，X154和X87中的每个比特分组中的比特可构成调制符号。
如上所述，由于通过交织，特定比特被映射到调制符号中的特定比特上，因此，接收器端可实现高接收性能和高解码性能。
也就是说，当高解码性能的LDPC码字比特被映射到每个调制符号的比特之中的高可靠性比特上时，接收器端可显示高解码性能，但是存在高解码性能的LDPC码字比特可能不被接收的问题。此外，当高解码性能的LDPC码字比特被映射到调制符号的比特之中的低可靠性比特上时，初始接收性能出色，因此，整体性能也出色。然而，当显示低解码性能的许多比特被接收到时，可能发生误差传播。
因此，当LDPC码字比特被映射到调制符号时，通过考虑LDPC码字比特的码字特征和调制符号的比特的可靠性两者，将具有特定码字特征的LDPC码字比特映射到调制符号的特定比特，并将该LDPC码字比特发送到接收器端。因此，接收器端可实现高接收性能和高解码性能两者。
以下，将解释根据各种示例性实施例的用于确定作为用于分组交织的参数的π(j)的方法。
根据示例性实施例，当LDPC码字的长度为64800时，比特分组的大小被确定为360，因此存在180个比特分组。另外，对于整数A可能存在180！个可能的交织样式(这里，阶乘表示A！＝A×(A-1)×…×2×1)
在这种情况下，由于构成调制符号的比特之间的可靠性等级会根据调制阶数而相同，因此在理论性能被考虑时，很多种交织样式可被认为是相同的交织操作。例如，当特定调制符号的X轴(或实数轴)的MSB比特和Y轴(或虚数轴)的MSB比特具有相同的理论可靠性，相同的理论性能可被实现，而不论特定比特如何被交织以被映射到两个MSB比特上。
然而，由于真实的信道环境被建立，因此这样的理论预测会变得不准确。例如，在QPSK调制方法的情况下，对称信道(如，加性高斯白噪声(AWGN)信道)的一部分中的符号的两个比特理论上具有相同的可靠性。因此，当任何交织方法被使用时，理论上在性能方面不应存在差异。然而，在真实的信道环境中，性能会根据交织方法而不同。在已知的瑞利信道(不是真实的信道)的情况下，QPSK的性能很大程度上取决于交织方法，因此可仅通过根据调制方法的符号的比特之间的可靠性来在某些程度上预测性能。然而，应存在预测性能方面的限制。
另外，由于经过交织的码性能可根据评价性能的信道而显著地改变，因此应总是考虑信道来导出交织样式。例如，AWGN信道中良好的交织样式在瑞利信道中可能较差。如果使用给定的系统的信道环境接近于瑞利信道，则可选择在瑞利信道中比在AWGN信道中更好的交织样式。
这样，不仅特定信道环境被考虑，而且系统中考虑的各种信道环境也应被考虑，以便得到良好的交织样式。另外，由于存在对于仅通过理论性能预测来预测真实性能方面的限制，应通过直接进行计算实验来评价性能并随后最终确定交织样式。
然而，由于存在很多种可能的将被应用的交织样式(例如，180！)，因此减少用于预测和性能测试的交织样式的数量是在设计高性能交织器时的重要的因数。
因此，通过根据示例性实施例的以下步骤来设计交织器。
1)确定将由系统考虑的信道C1，C2，...Ck。
2)产生特定交织样式。
3)通过将在步骤2)产生的交织器应用到在步骤1)确定的信道来预测理论性能。存在用于预测理论性能值的各种方法，但根据示例性实施例使用已知的噪声阈值确定方法(如密度进化分析)。假设在码的长度无限并且通过特纳图来表示码时满足无循环特征的情况下，在此叙述的噪声阈值是指可通过能够无错误传输的最小必要信噪比(SNR)来表示的值。可以以各种方式来实现密度进化分析，但密度进化分析不是本发明构思的主题，因此省略其详细描述。
4)当信道的噪声阈值被表示为针对第i个产生的交织器的TH1[i],TH2[i],…,THk[i]时，最终确定阈值可如下被定义：
TH[i]＝W1×TH1[i]+W2×TH2[i]+…+Wk×THk[i]，
其中，W1+W2+…+Wk＝1,W1,W2,…,Wk>0
这里，W1,W2,…,Wk根据信道的重要性来调整。也就是说，W1,W2,…,Wk被调整为在更重要的信道中具有更大的值，W1,W2,…,Wk被调整为在较不重要的信道中具有较小值(例如，如果AWGN信道和瑞利信道的权重值分别为W1和W2，则当这些信道中的一个信道被确定为更重要时，W1可被设置为0.25并且W2可被设置为0.75)。
5)在测试的交织器样式中B个交织器样式以TH[i]值的升序被选择，并且通过进行性能计算实验来直接测试B个交织器样式。用于测试的FER等级被确定为10^-3(例如，B＝100)。
6)在步骤5)中测试的B个交织器样式之中选择D个最佳交织器样式(例如，D＝5)。
一般来说，在FER＝10^-3的区域中具有大SNR增益的交织器样式可被选择为在步骤5)中的良好性能的交织器。然而，根据示例性实施例，如图16所示，在可通过外推法来预测基于针对FER＝10^-3的区域的真实计算实验的结果的系统中所需的FER的性能，随后可将与系统中所需的FER中期望的性能相比具有良好的性能的交织器样式确定为良好的交织器样式。根据示例性实施例，可应用基于线性函数的外推法。然而，可应用各种外推方法。图16示出通过计算实验的结果而预测的性能外推法的示例。
7)通过在每个信道中进行性能计算实验来测试在步骤6)中选择的D个交织器样式。这里，用于测试的FER等级被选为在系统中所需的FER(例如，FER＝10^-6)。
8)当在计算实验之后没有观察到错误平层时，将具有最大SNR增益的交织样式被确定为最终交织样式。
图17是示意性地示出用于在例如AWGN信道和瑞利信道的情况下确定上述的确定交织样式的方法的步骤2)、3)、4)和5)中的B个交织器样式的处理的示图。
参照图17，在操作S1701，初始化必要的变量i、j等，在操作S1702，计算用于AWGN信道的噪声阈值TH1[i]以及用于瑞利信道的噪声阈值TH2[i]。随后，在操作S1703，计算在步骤4)中定义的最终确定的噪声阈值TH[i]，在操作S1704，将最终确定的噪声阈值TH[i]与先前计算的最终确定的噪声阈值TH[i-1]进行比较。当最终确定的噪声阈值TH[i]小于先前计算的最终确定的噪声阈值TH[i-1]时，在操作S1706，用TH[i]替代TH_S[i]并存储TH_S[i]。接下来，在操作S1707，i值和j值增加1，并且在操作S1708，该处理被重复直到i值超过预定义的A。在这种情况下，A是在步骤2)，3)，4)和5)中将被测试的交织器样式的总数，并且A通常被确定为大于或等于10000。当完成上述的所有操作时，在操作S1709，以最终噪声阈值的升序存储与TH_S[0],TH_S[1],…,TH_S[B-1]相应的交织器样式。
发送设备100可将映射到星座图的信号发送到接收设备(例如，图18的1200)。例如，发送设备100可使用正交频分复用(OFDM)将映射到星座图的信号映射到OFDM帧上，并可通过分配的信道将信号发送到接收设备1200。
图18是示出根据示例性实施例的接收设备的构造的框图。参照图18，接收设备1200包括解调器1210、复用器1220、解交织器1230和解码器1240。
解调器1210接收从发送设备100发送的信号并进行解调。具体地，解调器1210通过对接收的信号进行解调来产生与LDPC码字相应的值，并将该值发送到复用器1220。在这种情况下，解调器1210可使用与在发送设备100中使用的调制方法相应的解调方法。为此，发送设备100可将关于调制方法的信息发送到接收设备1200，或者发送设备100可使用在发送设备100和接收设备1200之间预定义的调制方法来执行调制。
与LDPC码字相应的值可被表示为接收的信号的信道值。存在用于确定信道值的各种方法，例如，用于确定对数似然比(LLR)值的方法可以是用于确定信道值的方法。
LLR值是关于从发送设备100发送的比特为0的概率与该比特为1的概率的比例的对数值。另外，LLR值可以是通过硬判决确定的比特值，或者可以是根据从发送设备100发送的比特是0或1的概率所属的区间确定的代表值。
复用器1220对解调器120的输出值进行复用并将值输出到解交织器1230。
具体地，复用器1220是与设置在发送设备100中的解复用器(未示出)相应的元件，并执行与解复用器(未示出)相应的操作。也就是说，复用器1220执行解复用器(未示出)的操作的逆操作，并且针对解调器1210的输出值执行信元到比特的转换并以比特为单位输出LLR值。然而，当从发送设备100省略了解复用器(未示出)时，可从接收设备1200省略复用器1220。
关于解复用操作是否被执行的信息可由发送设备100提供，或者可在发送设备100和接收设备1200之间被预定义。
解交织器1230对复用器1220的输出值执行解交织，并将值输出到解码器1240。
具体地，解交织器1230是与发送设备100的交织器120相应的元件，并执行与交织器120相应的操作。也就是说，解交织器1230通过反向地执行交织器120的交织操作来对LLR值进行解交织。
为此，解交织器1230可包括如图18所示的块解交织器1231、分组扭曲解交织器1232、分组解交织器1233和奇偶校验解交织器1234。
块解交织器1231对复用器1220的输出进行解交织，并将值输出到分组扭曲解交织器1232。
具体地，块解交织器1231是与设置在发送设备100中的块交织器124相应的元件，并反向地执行块交织器124的交织操作。
也就是说，块解交织器1231可通过以下操作进行解交织：通过使用由多个列形成的至少一个行，沿行方向将从复用器1220输出的LLR值写入每个行中，并沿列方向读取写入了LLR值的多个行的每个列。
在这种情况下，当块交织器124通过将列划分为两个部分来进行交织时，块解交织器1231可通过将行划分为两个部分来进行解交织。
此外，当块交织器124沿行方向针对不属于第一部分的比特分组执行写入和读取时，块解交织器1231可通过沿行方向写入和读取与不属于第一部分的分组相应的值来进行解交织。
在下文中，将参照图20解释块解交织器1231。然而，这仅是示例，并且可以以其他方法来实现块解交织器1231。
输入LLR vi(0≤i<Nldpc)被写入块解交织器1231的第ri行和第ci列。这里，ci＝(imod Nc)，
另一方面，从块解交织器2431的第一部分的第ci列和第ri行读取输出LLR qi(0≤i<Nc×Nr1)。这里，ri＝(i mod Nr1)。
另外，从第二部分的第ci列和第ri行读取输出LLR qi(Nc×Nr1≤i<Nldpc)。这里，ri＝Nr1+{(i-Nc×Nr1)mode Nr2}。
分组扭曲解交织器1232对块解交织器1231的输出值进行解交织，并将值输出到分组解交织器1233。
具体地，分组扭曲解交织器1232是与设置在发送设备100中的分组扭曲交织器123相应的元件，并可反向地执行分组扭曲交织器123的交织操作。
也就是说，分组扭曲解交织器1232可通过改变在同一比特分组中存在的LLR值的顺序来重新布置同一比特分组的LLR值。当在发送设备100中未执行分组扭曲操作时，分组扭曲解交织器1232可被省略。
分组解交织器1233(或按分组的解交织器)对分组扭曲解交织器1232的输出值进行解交织并将值输出到奇偶校验解交织器1234。
具体而言，分组解交织器1233是与设置在发送设备100中的分组交织器122相应的元件，并可反向地执行分组交织器122的交织操作。
也就是说，分组解交织器1233可按比特分组重新布置多个比特分组的顺序。在这种情况下，分组解交织器1233可通过根据LDPC码字的长度、调制方法和码率反向地应用表11至表22的交织方法来按比特分组重新布置多个比特分组的顺序。
奇偶校验解交织器1234对分组解交织器1233的输出值执行奇偶校验解交织，并将值输出到解码器1240。
具体地，奇偶校验解交织器1234是与设置在发送设备100中的奇偶校验交织器121相应的元件，并可反向地执行奇偶校验交织器121的交织操作。也就是说，奇偶校验解交织器1234可对从分组解交织器1233输出的LLR值之中的与奇偶校验比特相应的LLR值进行解交织。在这种情况下，奇偶校验解交织器1234可与等式18的奇偶校验交织方法逆向地对与奇偶校验比特相应的LLR值进行解交织。
然而，奇偶校验解交织器1234可根据解码器1240的解码方法和实施方式而被省略。
尽管如图19所示，图18的解交织器1230包括三个(3)或四个(4)元件，但是上述元件的操作可由单个元件执行。例如，当均属于比特分组Xa、Xb、Xc、Xd中的每个比特分组的比特构成单个调制符号时，解交织器1230可基于接收到的单个调制符号将这些比特解交织到与它们的比特分组相应的位置。
例如，当码率是6/15并且调制方法是16-QAM时，分组解交织器1233可基于表11执行解交织。
在这种情况下，均属于比特分组X55、X15、X112、X122中的每个比特分组的比特构成单个调制符号。由于比特分组X55、X15、X112、X122中的每个比特分组中的一个比特构成单个调制符号，因此解交织器1230可基于接收到的单个调制符号将比特映射到与比特分组X55、X15、X112、X122相应的解码初始值上。
解码器1240可通过使用解交织器1230的输出值来执行LDPC解码。为实现这一点，解码器1240可包括用于执行LDPC解码的LDPC解码器(未示出)。
具体地，解码器1240是与发送设备100的编码器110相应的元件，并可通过使用从解交织器1230输出的LLR值执行LDPC解码来纠错。
例如，解码器1240可基于和积算法以迭代解码方法来执行LDPC解码。和积算法是消息传递算法的一个示例，消息传递算法指这样的算法：所述算法通过两偶图上的边缘来交换消息(例如，LLR值)，从输入到变量节点或校验节点的消息计算输出消息并更新。
解码器1240可在执行LDPC解码时使用奇偶校验矩阵。在这种情况下，在解码时使用的奇偶校验矩阵可具有与在编码器110的编码中使用的奇偶校验矩阵的结构相同的结构，已参照图2至图4对此进行了描述。
此外，在LDPC解码中使用的关于奇偶校验矩阵的信息和关于码率的信息等可被预先存储在接收设备1200中，或者可由发送设备100提供。
图21是示出根据示例性实施例的发送设备的交织方法的流程图。
首先，通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字(S1410)，对LDPC码字进行交织(S1420)。
随后，将交织后的LDPC码字映射到调制符号上(S1430)。在这种情况下，包括在构成LDPC码字的多个比特分组之中的预定比特分组中的比特可被映射到调制符号的预定比特上。
多个比特分组中的每个比特分组可由M个比特形成，M可以是Nldpc和Kldpc的公约数并可被确定为满足Qldpc＝(Nldpc-Kldpc)/M。这里，Qldpc是关于奇偶校验矩阵的信息字子矩阵的列分组中的列的循环移位参数值，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字比特的长度。
操作S1420可包括：对LDPC码字的奇偶校验比特进行交织，将奇偶校验交织后的LDPC码字划分为多个比特分组，并按比特分组重新布置多个比特分组的顺序，并且对顺序已被重新布置的所述多个比特分组进行交织。
可基于以上提供的上述等式21按比特分组来重新布置所述多个比特分组的顺序。
如上所述，等式21中的π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个来确定。
例如，当LDPC码字具有64800的长度，调制方法是16-QAM，并且码率是6/15时，可如表11定义π(j)。
另外，当LDPC码字具有64800的长度，调制方法是16-QAM，并且码率是10/15时，可如表14定义π(j)。
另外，当LDPC码字具有64800的长度，调制方法是16-QAM，并且码率是12/15时，可如表15定义π(j)。
另外，当LDPC码字具有64800的长度，调制方法是64-QAM，并且码率是6/15时，可如表17定义π(j)。
另外，当LDPC码字具有64800的长度，调制方法是64-QAM，并且码率是8/15时，可如表18定义π(j)。
另外，当LDPC码字具有64800的长度，调制方法是64-QAM，并且码率是12/15时，可如表21定义π(j)。
对多个比特分组进行交织的步骤可包括：通过按比特分组沿列方向将多个比特分组写入多个列中的每一列，并沿行方向读取按比特分组写入了多个比特分组的多个列中的每一行。
另外，对多个比特分组进行交织的步骤可包括：将多个比特分组之中的可按比特分组写入多个列中的至少一些比特分组连续写入多个列，随后对其他比特分组进行划分，并将所述其他比特分组写入在所述至少一些比特分组按比特分组被写入多个列之后剩余的区域。
可提供存储用于顺序执行根据各种示例性实施例的交织方法的程序的非暂时性计算机可读介质。
非暂时性计算机可读介质指半永久性地存储数据的介质而不是短时间存储数据的介质(诸如，寄存器、高速缓存和内存)，并可由设备读取。具体地，上述各种应用或程序可被存储在诸如致密盘(CD)、数字通用盘(DVD)、硬盘、蓝光盘、通用串行总线(USB)、存储卡和只读存储器(ROM)的非暂时性计算机可读介质中，并可被提供。
根据示例性实施例，由如图1、图5、图15、图18和图19中示出的框表示的元件或单元可被实现为执行以上描述的各个功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件或单元中的至少一个可使用可通过一个或更多个微处理器或其他控制设备的控制执行各个功能的直流电路结构，诸如，存储器、处理、逻辑、查找表等。另外，可通过包含用于执行指定的逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来具体实现这些组件、元件或单元中的至少一个。另外，这些组件、元件或单元中的至少一个还可包括执行各个功能的处理器(诸如，中央处理器(CPU))、微处理器等。此外，尽管在以上框图中未示出总线，但是可通过总线执行组件、元件或单元之间的通信。以上示例性实施例的功能方面可以以在一个或更多个处理器上执行的算法来实现。此外，由框或处理步骤表示的组件、元件或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数量的相关现有技术。
上述示例性实施例和优点仅是示例性的，并且不应被解释为限制本发明构思。示例性实施例可被容易地应用于其他类型的设备。另外，示例性实施例的描述意在说明，而不是限制发明构思的范围，并且许多替代、修改和变形对于本领域中的技术人员而言将是明显的。

Claims (2)

1.一种发送设备，包括：
编码器，被配置为基于具有码率为6/15且编码长度为64800比特的低密度奇偶校验LDPC编码对信息比特进行编码来产生奇偶校验比特；
交织器，被配置为对所述奇偶校验比特进行交织，将包括所述信息比特和经过交织的奇偶校验比特的码字划分为多个比特分组，并且对所述多个比特分组进行交织以提供经过交织的码字；以及
调制器，被配置为将经过交织的码字的比特映射到针对16-正交幅度调制QAM的调制符号上，
其中，所述多个比特分组基于以下关系被交织：
Yj＝Xπ(j)(0≤j＜Ngroup)，
其中，Xπ(j)是所述多个比特分组之中的第π(j)比特分组，Yj是经过交织的所述多个比特分组之中的第j比特分组，Ngroup是所述多个比特分组的总数量，π(j)指示用于交织的置换顺序，
其中，π(j)如下表被表示：
2.如权利要求1所述的发送设备，其中，所述多个比特分组中的每个比特分组包括360个比特。
CN201580020603.0A 2014-02-19 2015-02-23 发送设备及其交织方法 Active CN106471782B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910999449.6A CN110730052B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法
CN201910999109.3A CN110730051B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461941708P 2014-02-19 2014-02-19
US61/941,708 2014-02-19
KR1020150024183A KR101800409B1 (ko) 2014-02-19 2015-02-17 송신 장치 및 그의 인터리빙 방법
KR10-2015-0024183 2015-02-17
PCT/KR2015/001695 WO2015126194A1 (en) 2014-02-19 2015-02-23 Transmitting apparatus and interleaving method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201910999449.6A Division CN110730052B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法
CN201910999109.3A Division CN110730051B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法

Publications (2)

Publication Number Publication Date
CN106471782A CN106471782A (zh) 2017-03-01
CN106471782B true CN106471782B (zh) 2019-11-15

Family

ID=54059702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580020603.0A Active CN106471782B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法

Country Status (4)

Country Link
KR (4) KR101800409B1 (zh)
CN (1) CN106471782B (zh)
CA (3) CA3040604C (zh)
MX (2) MX366541B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP7226618B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7226620B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7226619B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7226617B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
CN108809328B (zh) 2017-05-05 2024-05-17 华为技术有限公司 信息处理的方法、通信装置
WO2018201540A1 (zh) * 2017-05-05 2018-11-08 华为技术有限公司 信息处理的方法、通信装置
KR102521141B1 (ko) * 2017-08-04 2023-04-12 퀄컴 인코포레이티드 폴라 코드를 위한 효율적인 인터리버 설계
JP7218829B2 (ja) * 2017-08-22 2023-02-07 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
DE102019200256B4 (de) * 2019-01-10 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verschachteler
JP7424523B2 (ja) * 2022-03-24 2024-01-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1593012A (zh) * 2002-07-03 2005-03-09 休斯电子公司 用于低密度奇偶校验码的幅度相位偏移群集的比特标记
CN1838543A (zh) * 2005-03-11 2006-09-27 三星电子株式会社 通信系统中的信道交织/解交织装置及其控制方法
WO2010104247A1 (en) * 2009-03-09 2010-09-16 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
CN101902629A (zh) * 2006-12-08 2010-12-01 北京新岸线移动通信技术有限公司 地面移动多媒体广播系统中的数据传输方法
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
CN106165303A (zh) * 2014-02-19 2016-11-23 三星电子株式会社 发送设备及其交织方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330234B1 (ko) * 1999-05-19 2002-03-25 윤종용 터보 인터리빙 장치 및 방법
EP1098467A1 (en) * 1999-11-08 2001-05-09 THOMSON multimedia Methods and devices for initialising a convolutional interleaver/deinterleaver
WO2008133437A1 (en) * 2007-04-25 2008-11-06 Lg Electronics Inc. Method of transmitting and receiving a signal and apparatus for transmitting and receiving a signal
KR101373646B1 (ko) * 2007-06-01 2014-03-14 삼성전자주식회사 Ｌｄｐｃ코딩된 데이터를 포함하는 ｏｆｄｍ 심볼을송수신하는 ｏｆｄｍ 송수신 장치와, 그 방법
EP2254249B1 (en) * 2008-03-03 2015-05-27 RAI RADIOTELEVISIONE ITALIANA (S.p.A.) Bit permutation patterns for LDPC coded modulation and 16QAM constellations
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
GB201312243D0 (en) * 2013-07-08 2013-08-21 Samsung Electronics Co Ltd Non-Uniform Constellations
KR102264848B1 (ko) * 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102258098B1 (ko) * 2013-10-04 2021-05-28 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101776272B1 (ko) * 2014-03-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1593012A (zh) * 2002-07-03 2005-03-09 休斯电子公司 用于低密度奇偶校验码的幅度相位偏移群集的比特标记
CN1838543A (zh) * 2005-03-11 2006-09-27 三星电子株式会社 通信系统中的信道交织/解交织装置及其控制方法
CN101902629A (zh) * 2006-12-08 2010-12-01 北京新岸线移动通信技术有限公司 地面移动多媒体广播系统中的数据传输方法
WO2010104247A1 (en) * 2009-03-09 2010-09-16 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
CN106165303A (zh) * 2014-02-19 2016-11-23 三星电子株式会社 发送设备及其交织方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ETSI EN 302 755 V1.3.1 (2012-04).Digital Video Broadcasting (DVB) *
Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2).《ETSI》.2012,第35-59页. *

Also Published As

Publication number Publication date
KR20170129668A (ko) 2017-11-27
KR101800409B1 (ko) 2017-11-23
KR20190011795A (ko) 2019-02-07
KR20150098226A (ko) 2015-08-27
KR20190064556A (ko) 2019-06-10
CA3040604A1 (en) 2015-08-27
KR101986778B1 (ko) 2019-09-30
CA3133553A1 (en) 2015-08-27
CA2940011C (en) 2019-06-11
KR102245527B1 (ko) 2021-04-29
KR101944526B1 (ko) 2019-01-31
MX2016010774A (es) 2016-11-08
MX366541B (es) 2019-07-12
MX2019008372A (es) 2019-09-16
CA3040604C (en) 2021-11-23
CA2940011A1 (en) 2015-08-27
CN106471782A (zh) 2017-03-01
CA3133553C (en) 2023-08-15

Similar Documents

Publication Publication Date Title
CN110730052B (zh) 发送设备及其交织方法
CN106471782B (zh) 发送设备及其交织方法
CN110943746B (zh) 接收设备及接收方法
CN106165303B (zh) 发送设备及其交织方法
US10848181B2 (en) Transmitting apparatus and signal processing method thereof
CN111200443B (zh) 发送设备及其交织方法
CN110086475B (zh) 发送器设备及其信号处理方法
US9871621B2 (en) Transmitting apparatus and signal processing method thereof
KR102018342B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR20200116886A (ko) 송신 장치 및 그의 인터리빙 방법
CN106105042B (zh) 发送设备及其交织方法
KR102466523B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102531733B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR20220130077A (ko) 송신 장치 및 그의 신호 처리 방법
KR20150034668A (ko) 송신 장치 및 그의 신호 처리 방법
KR20140122161A (ko) 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant