CN106165303B - 发送设备及其交织方法 - Google Patents

发送设备及其交织方法 Download PDF

Info

Publication number
CN106165303B
CN106165303B CN201580009606.4A CN201580009606A CN106165303B CN 106165303 B CN106165303 B CN 106165303B CN 201580009606 A CN201580009606 A CN 201580009606A CN 106165303 B CN106165303 B CN 106165303B
Authority
CN
China
Prior art keywords
bit
packet
bits
ldpc
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580009606.4A
Other languages
English (en)
Other versions
CN106165303A (zh
Inventor
金庆中
明世澔
郑鸿实
安索瑞归·丹尼尔·罗百帝
贝勒卡西姆·穆霍什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201911164841.5A priority Critical patent/CN110932735B/zh
Priority to CN201911164942.2A priority patent/CN110943746B/zh
Priority claimed from PCT/KR2015/001694 external-priority patent/WO2015126193A1/en
Publication of CN106165303A publication Critical patent/CN106165303A/zh
Application granted granted Critical
Publication of CN106165303B publication Critical patent/CN106165303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6538—ATSC VBS systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供了一种发送设备。该发送设备包括：编码器，被配置为通过基于奇偶校验矩阵进行低密度奇偶校验(LDPC)编码来产生LDPC码字；交织器，被配置为对LDPC码字进行交织；调制器，被配置为将交织后的LDPC码字映射到调制符号上，其中，调制器还被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。

Description

发送设备及其交织方法
技术领域
与示例性实施例一致的设备和方法涉及一种发送设备及其交织方法，更具体地，涉及一种处理数据并发送数据的发送设备及其交织方法。
背景技术
在21世纪信息化社会，广播通信服务进入了数字化、多信道、宽带和高质量的纪元。具体地，随着高质量数字电视和便携式多媒体播放器以及便携式广播设备在近年来被使用得越来越多，对于支持数字广播服务的多种接收方式的方法的需求不断增长。
为了满足这样的需求，标准组正在建立各种标准并提供多种服务以满足用户的需求。因此，需要一种向用户提供具有高解码和接收性能的改进服务的方法。
发明内容
技术问题
示例性实施例可克服上述缺点和以上没有描述的其它缺点。然而，应理解，示例性实施例不需要克服上述缺点，并且可不克服上述的任何问题。
示例性实施例提供一种发送设备及其交织方法，该发送设备可将低密度奇偶校验(LDPC)码字的多个比特分组之中的预定比特分组中包括的比特映射到调制符号上的预定比特并发送该比特。
技术方案
根据示例性实施例的一方面，提供了一种发送设备，该发送设备可包括：编码器，被配置为通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字；交织器，被配置为对LDPC码字进行交织；调制器，被配置为将交织后的LDPC 码字映射到调制符号上，其中，调制器还被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。
所述多个比特分组中的每个比特分组可由M个比特形成，M可以是Nldpc和Kldpc的公约数，并且可被确定为满足Qldpc＝(Nldpc-Kldpc)/M。Qldpc是与奇偶校验矩阵的信息字子矩阵的列分组中的列相关的循环移位参数，Nldpc是LDPC 码字的长度，Kldpc是LDPC码字的信息字比特的长度。
交织器可包括：奇偶校验交织器，被配置为对LDPC码字的奇偶校验比特进行交织；分组交织器，被配置为将经过奇偶校验交织的LDPC码字划分为多个比特分组，并按比特分组重新排列所述多个比特分组的顺序；块交织器，被配置为对顺序被重新排列的所述多个比特分组进行交织。
分组交织器可被配置为基于等式21按比特分组重新排列所述多个比特分组的顺序。
等式21中的π(j)可基于LDPC码字的长度、调制方法和码率中的至少一项被确定。
当LDPC码字的长度为16200，调制方法为QPSK，并且码率为13/15时，等式21中的π(j)可如表36被定义。
交织器可包括：分组交织器，被配置为将LDPC码字划分为多个比特分组并按比特分组重新排列所述多个比特分组的顺序；块交织器，被配置为对顺序被重新排列的所述多个比特分组进行交织。
分组交织器可被配置为基于等式21按比特分组重新排列所述多个比特分组的顺序。
等式21中的π(j)可基于LDPC码字的长度、调制方法和码率中的至少一项被确定。
当LDPC码字的长度为16200，调制方法为QPSK，并且码率为5/15时，等式21中的π(j)可如表32被定义。
块交织器可被配置为通过以下操作进行交织：通过沿列方向按比特分组将所述多个比特分组写入多个列中的每一列，并沿行方向读取按比特分组写入了所述多个比特分组的所述多个列的每一行。
块交织器可被配置为：将所述多个比特分组之中可按比特分组被写入所述多个列的至少部分比特分组连续写入所述多个列，并随后对其它比特分组进行划分，并将所述其它比特分组写入在所述至少部分比特分组按比特分组被写入所述多个列之后所剩余的区域。
根据另一示例性实施例的一方面，提供了一种发送设备的交织方法。该方法可包括：通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字；对 LDPC码字进行交织；将交织后的LDPC码字映射到调制符号上，其中，映射步骤包括：将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到调制符号的预定比特上。
所述多个比特分组中的每个比特分组可由M个比特形成，M可以是Nldpc和Kldpc的公约数，并且可被确定为满足Qldpc＝(Nldpc-Kldpc)/M。Qldpc是与奇偶校验矩阵的信息字子矩阵的列分组中的列相关的循环移位参数，Nldpc是LDPC 码字的长度，Kldpc是LDPC码字的信息字比特的长度。
交织步骤可包括：对LDPC码字的奇偶校验比特进行交织；将经过奇偶校验交织的LDPC码字划分为多个比特分组并按比特分组重新排列所述多个比特分组的顺序，并对顺序被重新排列的所述多个比特分组进行交织。
按比特分组重新排列所述多个比特分组的顺序的步骤可包括：基于等式 21按比特分组重新排列所述多个比特分组的顺序。
等式21中的π(j)可基于LDPC码字的长度、调制方法和码率中的至少一项被确定。
当LDPC码字的长度为16200，调制方法为QPSK，并且码率为13/15时，等式21中的π(j)可如表36被定义。
交织步骤可包括：将交织后的LDPC码字划分为多个比特分组并按比特分组重新排列所述多个比特分组的顺序，并对顺序被重新排列的所述多个比特分组进行交织。
按比特分组重新排列所述多个比特分组的顺序的步骤可包括：基于等式 21按比特分组重新排列所述多个比特分组的顺序。
等式21中的π(j)可基于LDPC码字的长度、调制方法和码率中的至少一项被确定。
当LDPC码字的长度为16200，调制方法为QPSK，并且码率为5/15时，等式21中的π(j)可如表32被定义。
对所述多个比特分组进行交织的步骤可包括通过以下操作来进行交织：沿列方向按比特分组将所述多个比特分组写入多个列中的每一列，并沿行方向读取按比特分组写入了所述多个比特分组的所述多个列的每一行。
对所述多个比特分组进行交织的步骤可包括：将所述多个比特分组之中可按比特分组被写入所述多个列的至少部分比特分组连续写入所述多个列，并随后对其它比特分组进行划分并将所述其它比特分组写入在所述至少部分比特分组按比特分组被写入所述多个列之后所剩余的区域。
有益效果
根据各个示例性实施例，可提供改进的解码和接收性能。
附图说明
通过参照附图详细描述示例性实施例，以上和/或其它方面将会更清楚，其中：
图1是示出根据示例性实施例的发送设备的配置的框图；
图2到图4示出根据各种示例性实施例的奇偶校验矩阵的配置；
图5是用于示出根据示例性实施例的交织器的配置的框图；
图6到图8示出根据示例性实施例的交织方法；
图9到图15示出根据示例性实施例的块交织器的交织方法；
图16示出根据示例性实施例的解交织器的操作；
图17到图19示出根据示例性实施例的提取交织参数的方法；
图20是示出根据示例性实施例的接收设备的配置的框图；
图21是示出根据示例性实施例的解交织器的配置的框图；
图22示出根据示例性实施例的块解交织器的解交织方法；
图23是示出根据示例性实施例的交织方法的流程图。
具体实施方式
以下，将参照附图来更详细地描述本发明的各个示例性实施例。
在以下描述中，相同的编号在不同的附图中被描绘时用于相同的元件。在描述中定义的事项(诸如详细构造和元件)被提供用于帮助对示例性实施例的全面理解。因此，很明显的是示例性实施例可在不具有这些特别限定的事项的情况下实现。另外，由于本领域已知的功能或元件会在不必要的细节上使示例性实施例模糊，因此不会对其进行详细描述。
图1是示出根据示例性实施例的发送设备的配置的框图。参照图1，发送设备100包括编码器110、交织器120和调制器130(或星座映射器)。
编码器110通过基于奇偶校验矩阵执行LDPC编码来产生低密度奇偶校验(LDPC)码字。为了实现该操作，编码器110可包括用于执行LDPC编码的LDPC编码器(未示出)。
具体地，编码器110对信息字(或信息)比特进行LDPC编码以产生LDPC 码字，其中，LDPC码字由信息字比特和奇偶校验比特(即，LDPC奇偶校验比特)形成。这里，输入到编码器110的比特可用于所述信息字比特。另外，由于LDPC码是系统码，因此信息字比特可如原样包括在LDPC码字中。
LDPC码字由信息字比特和奇偶校验比特形成。例如，LDPC码字由Nldpc个比特形成，并且包括Kldpc个信息字比特和Nparity＝Nldpc-Kldpc个奇偶校验比特。
在这种情况下，编码器110可通过基于奇偶校验矩阵执行LDPC编码来产生LDPC码字。也就是说，由于LDPC编码是用于产生满足H·CT＝0的LDPC 码字的处理，因此编码器110可在执行LDPC编码时使用奇偶校验矩阵。这里，H是奇偶校验矩阵，C是LDPC码字。
对于LDPC编码，发送设备100可包括存储器并且可预先存储多种格式的奇偶校验矩阵。
例如，发送设备100可预先存储在数字视频广播-有线版本2(DVB-C2)、数字视频广播-卫星-第二代(DVB-S2)、数字视频广播-第二代地面(DVB-T2) 等中定义的奇偶校验矩阵，或者可预先存储在当前正在建立的北美数字广播系统先进电视系统委员会(ATSC)3.0标准中定义的奇偶校验矩阵。然而，这仅仅是示例，除了这些奇偶校验矩阵以外，发送设备100可预先存储其它格式的奇偶校验矩阵。
在下文中，将参照附图来详细解释根据各个示例性实施例的奇偶校验矩阵。在奇偶校验矩阵中，除了具有1的元素之外的元素为0。
例如，根据示例性实施例的奇偶校验矩阵可具有图2的配置。
参照图2，奇偶校验矩阵200由对应于信息字比特的信息字子矩阵(或信息子矩阵)210和对应于奇偶校验比特的奇偶校验子矩阵220形成。
信息字子矩阵210包括Kldpc个列，奇偶校验子矩阵220包括 Nparity＝Nldpc-Kldpc个列。奇偶校验矩阵200的行的数量与奇偶校验子矩阵220 的列的数量Nparity＝Nldpc-Kldpc相同。另外，在奇偶校验矩阵200中，Nldpc是LDPC 码字的长度，Kldpc是信息字比特的长度，Nparity＝Nldpc-Kldpc是奇偶校验比特的长度。LDPC码字的长度表示包括在LDPC码字中的比特的数量，信息字比特的长度表示包括在信息字比特中的比特的数量，奇偶校验比特的长度表示包括在奇偶校验比特中的比特的数量。
在下文中，将详细解释信息字子矩阵210和奇偶校验子矩阵220的配置。
信息字子矩阵210包括Kldpc个列(即，第0列到第(Kldpc-1)列)，并且遵循以下规则：
首先，信息字子矩阵210的Kldpc个列之中的M个列属于相同的分组，并且Kldpc个列被划分为Kldpc/M个列分组。在每个列分组中，一列从前一列循环移位了Qldpc。也就是说，Qldpc可以是与奇偶校验矩阵200的信息字子矩阵210的列分组中的列相关的循环移位参数值。
这里，M是包括多个列的列分组的样式在信息字子矩阵210中重复的间隔(例如，M＝360)，Qldpc是在信息字子矩阵210的相同列分组中一列从前一列循环移位的大小。另外，M是Nldpc和Kldpc的公约数，并且被确定为满足 Qldpc＝(Nldpc-Kldpc)/M。这里，M和Qldpc是整数，Kldpc/M也是整数。M和Qldpc可根据LDPC码字的长度和码率(CR)(或者，编码速率)而具有多个值。
例如，当M＝360并且LDPC码字的长度Nldpc为64800时，Qldpc可如以下给出的表1被定义，而当M＝360并且LDPC码字的长度Nldpc为16200时， Qldpc可如以下给出的表2被定义。
[表1]
码率 N<sub>ldpc</sub> M Q<sub>ldpc</sub>
5/15 64800 360 120
6/15 64800 360 108
7/15 64800 360 96
8/15 64800 360 84
9/15 64800 360 72
10/15 64800 360 60
11/15 64800 360 48
12/15 64800 360 36
13/15 64800 360 24
[表2]
码率 N<sub>ldpc</sub> M Q<sub>ldpc</sub>
5/15 16200 360 30
6/15 16200 360 27
7/15 16200 360 24
8/15 16200 360 21
9/15 16200 360 18
10/15 16200 360 15
11/15 16200 360 12
12/15 16200 360 9
13/15 16200 360 6
第二，当第i列分组(i＝0，1，...，Kldpc/M-1)的第0列的度为Di(这里，度是存在于每一列中的值1的数量并且属于相同列分组的所有列具有相同的度)，并且在第i列分组的第0列中存在1的每一行的位置(或索引)为时，通过以下的等式1来确定第i列分组的第j列中第k个1 所在的行的索引
等式1：
其中，k＝0，1，2，...Di-1；i＝0，1，...，Kldpc/M-1；并且j＝1，2，...，M-1。
等式1可被表示为如下的等式2：
其中，k＝0，1，2，...Di-1；i＝0，1，...，Kldpc/M-1；并且j＝1，2，...，M-1。由于j＝1，2，...，M-1，因此等式2的(j mod M)可被表示为j。
在以上等式中，是第i列分组的第j列中第k个1所在的行的索引， Nldpc是LDPC码字的长度，Kldpc是信息字比特的长度，Di是属于第i列分组的列的度，M是属于单个列分组的列的数量，Qldpc是列分组中的每一列被循环移位的大小。
作为结果，参照这些等式，仅当已知时，可以得知第i列分组的第j 列中第k个1所在的行的索引因此，当每个列分组的第0列中第k个1 所在的行的索引值被存储时，可得知在具有图2的配置的奇偶校验矩阵200 中(即，在奇偶校验矩阵200的信息字子矩阵210中)1所在的列和行的位置。
根据上述规则，属于第i列分组的所有列具有相同的度Dj。因此，存储关于根据上述规则的奇偶校验矩阵的信息的LDPC码字可被简要地表示为如下。
例如，当Nldpc为30，Kldpc为15，Qldpc为3时，三个列分组的第0列中1 所在的行的位置信息可通过等式3的序列被表示并可被称为“权重-1位置序列”。
其中，是第i列分组的第j列中第k个1所在的行的索引。
像等式3一样表示每个列分组的第0列中1所在的行的索引的权重-1位置序列可被表示为在下面给出的表3：
[表3]
表3示出了奇偶校验矩阵中具有值1的元素的位置，第i个权重-1位置序列通过属于第i列分组的第0列中1所在的行的索引来表示。
基于以上描述，根据示例性实施例的奇偶校验矩阵的信息字子矩阵210 可被定义为如下面给出的表4到表21。
具体地，表4到表21示出了信息字子矩阵210的第i列分组的第0列中 1所在的行的索引。也就是说，信息字子矩阵210由多个列分组形成，每个列分组包括M个列，并且所述多个列分组中的每个列分组的第0列中的1的位置可通过表4到表21来定义。
这里，第i列分组的第0列中1所在的行的索引表示“奇偶校验比特累加器的地址”。“奇偶校验比特累加器的地址”的含义与DVB-C2/S2/T2标准或当前正在建立的ATSC 3.0标准中定义的含义相同，因此省略对其的详细解释。
例如，当LDPC码字的长度Nldpc为16200，码率为5/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表4中：
[表4]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为7/15，M为 360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表5或表6中：
[表5]
[表6]
i 第i列分组的第0列中1所在的行的索引
0 553 742 9011327 1544 2179 2519 3131 3280 3603 3789 37924253 5340 5934 5962 6004 6698 7793 8001 8058 8126 8276 8559
1 503 590 598 1185 1266 1336 1806 2473 3021 3356 3490 3680 3936 4501 4659 5891 6132 6340 6602 7447 8007 8045 80598249
2 795 831 9471330 1502 2041 2328 2513 2814 2829 4048 4802 6044 6109 6461 6777 6800 7099 7126 8095 8428 8519 8556 8610
3 601 787 8991757 2259 2518 2783 2816 2823 2949 3396 43304494 4684 4700 4837 4881 4975 5130 5464 65546912 7094 8297
4 4229 5628 7917 7992
5 1506 3374 4174 5547
6 4275 5650 8208 8533
7 1504 1747 3433 6345
8 3659 6955 7575 7852
9 607 3002 4913 6453
10 3533 6860 7895 8048
11 4094 6366 8314
12 2206 4513 5411
13 32 3882 5149
14 389 3121 4626
15 1308 4419 6520
16 2092 2373 6849
17 1815 3679 7152
18 3582 3979 6948
19 1049 2135 3754
20 2276 4442 6591
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为9/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表7或表8中：
[表7]
[表8]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为11/15，M 为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表9或表10中：
[表9]
i 第i列分组的第0列中1所在的行的索引
0 108 297 703 742 1345 1443 1495 1628 1812 2341 2559 2669 2810 2877 3442 3690 3755 3904 4264
1 180 211 477 788 824 1090 1272 1578 1685 1948 2050 2195 2233 2546 2757 2946 3147 3299 3544
2 627 741 1135 1157 1226 1333 1378 1427 1454 1696 1757 1772 2099 2208 2592 3354 3580 4066 4242
3 9 795 959 989 1006 1032 1135 1209 1382 1484 1703 1855 1985 2043 2629 2845 3136 3450 3742
4 230 413 801 829 1108 1170 1291 1759 1793 1827 1976 2000 2423 2466 2917 3010 3600 3782 4143
5 56 142 236 381 1050 1141 1372 1627 1985 2247 2340 3023 3434 3519 3957 4013 4142 4164 4279
6 298 1211 2548 3643
7 73 1070 1614 1748
8 1439 2141 3614
9 284 1564 2629
10 607 660 855
11 1195 2037 2753
12 49 1198 2562
13 296 1145 3540
14 1516 2315 2382
15 154 722 4016
16 759 2375 3825
17 162 194 1749
18 2335 2422 2632
19 6 1172 2583
20 726 1325 1428
21 985 2708 2769
22 255 2801 3181
23 2979 3720 4090
24 208 1428 4094
25 199 3743 3757
26 1229 2059 4282
27 458 1100 1387
28 1199 2481 3284
29 1161 1467 4060
30 959 3014 4144
31 2666 3960 4125
32 2809 3834 4318
[表10]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为13/15，M 为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表11或表12中：
[表11]
i 第i列分组的第0列中1所在的行的索引
0 37 144 161 199 220 496 510 589 731 808 834 965 1249 1264 1311 1377 1460 1520 1598 1707 1958 2055 2099 2154
1 20 27 165 462 546 583 742 796 1095 1110 1129 1145 1169 1190 1254 1363 1383 1463 1718 1835 1870 1879 2108 2128
2 288 362 463 505 638 691 745 861 1006 1083 1124 1175 1247 1275 1337 1353 1378 1506 1588 1632 1720 1868 1980 2135
3 405 464 478 511 566 574 641 766 785 802 836 996 1128 1239 1247 1449 1491 1537 1616 1643 1668 1950 1975 2149
4 86 192 245 357 363 374 700 713 852 903 992 1174 1245 1277 1342 1369 1381 1417 1463 1712 1900 1962 2053 2118
5 101 327 378 550
6 186 723 1318 1550
7 118 277 504 1835
8 199 407 1776 1965
9 387 1253 1328 1975
10 62 144 1163 2017
11 100 475 572 2136
12 431 865 1568 2055
13 283 640 981 1172
14 220 1038 1903 2147
15 483 1318 1358 2118
16 92 961 1709 1810
17 112 403 1485 2042
18 431 1110 1130 1365
19 587 1005 1206 1588
20 704 1113 1943
21 375 1487 2100
22 1507 1950 2110
23 962 1613 2038
24 554 1295 1501
25 488 784 1446
26 871 1935 1964
27 54 1475 1504
28 1579 1617 2074
29 1856 1967 2131
30 330 1582 2107
31 40 1056 1809
32 1310 1353 1410
33 232 554 1939
34 168 641 1099
35 333 437 1556
36 153 622 745
37 719 931 1188
38 237 638 1607
[表12]
i 第i列分组的第0列中1所在的行的索引
0 71 334 645 779 786 1124 1131 1267 1379 1554 1766 1798 1939
1 6 183 364 506 512 922 972 981 1039 1121 1537 1840 2111
2 6 71 153 204 253 268 781 799 873 1118 1194 1661 2036
3 6 247 353 581 921 940 1108 1146 1208 1268 1511 1527 1671
4 6 37 466 548 747 1142 1203 1271 1512 1516 1837 1904 2125
5 6 171 863 953 1025 1244 1378 1396 1723 1783 1816 1914 2121
6 1268 1360 1647 1769
7 6 458 1231 1414
8 183 535 1244 1277
9 107 360 498 1456
10 6 2007 2059 2120
11 1480 1523 1670 1927
12 139 573 711 1790
13 6 1541 1889 2023
14 6 374 957 1174
15 287 423 872 1285
16 6 1809 1918
17 65 818 1396
18 590 766 2107
19 192 814 1843
20 775 1163 1256
21 42 735 1415
22 334 1008 2055
23 109 596 1785
24 406 534 1852
25 684 719 1543
26 401 465 1040
27 112 392 621
28 82 897 1950
29 887 1962 2125
30 793 1088 2159
31 723 919 1139
32 610 839 1302
33 218 1080 1816
34 627 1646 1749
35 496 1165 1741
36 916 1055 1662
37 182 722 945
38 5 595 1674
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15，M为 360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表13中：
[表13]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为7/15，M为 360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表14中：
[表14]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为8/15，M为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表15中：
[表15]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为9/15，M为 360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引被显示在下面给出的表16中：
[表16]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，M 为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表17或表18中所示被定义：
[表17]
[表18]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为11/15，M 为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表19中所示被定义：
[表19]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为12/15，M 为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表20中所示被定义：
[表20]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为13/15，M 为360时，信息字子矩阵210的第i列分组的第0列中1所在的行的索引如下面的表21中所示被定义：
[表21]
根据示例性实施例，即使在如上述表4至表21所示的与奇偶校验矩阵 200的第i列分组相应的序列中的数字顺序被改变时，改变后的奇偶校验矩阵也是用于相同的码的奇偶校验矩阵。因此，本发明构思涵盖了表4至表21中的与第i列分组相应的序列中的数字的顺序被改变的情况。
根据示例性实施例，即使在表4至表21中与每个列分组相应的序列的排列顺序被改变，关于码的曲线图的周期特征以及代数特征(诸如度分布)也不被改变。因此，本发明构思也涵盖了表4至表21中示出的序列的排列顺序被改变的情况。
另外，即使在同样地将Qldpc的倍数添加到与表4至表21中的特定列分组相应的所有序列时，关于码的曲线图的周期特征或代数特性(诸如度分布) 不被改变。因此，本发明构思也涵盖了同样地将Qldpc的倍数添加到表4至表 21中示出的序列的结果。然而，应注意，当通过将Qldpc的倍数添加到给定序列而获得的结果值大于或等于(Nldpc-Kldpc)时，代替地，应该应用通过将 (Nldpc-Kldpc)的模运算应用到该结果而获得的值。
一旦信息字子矩阵210的第i列分组的第0列中1所在的行的位置如表4 至表21所示被定义，则由于第0列中1所在的行的位置在下一列中被循环移位了Qldpc，因此每个列分组的另一列中1所在的行的位置可被定义。
例如，在表4的情况下，在信息字子矩阵210的第0列分组的第0列中，在第245行、第449行、第491行、…中存在1。
在这种情况下，由于Qldpc＝(Nldpc-Kldpc)/M＝(16200-5400)/360＝30，因此第0列分组的第1列中1所在的行的索引可以是275(＝245+30)、479(＝449+30)、 521(＝491+30)、…，并且第0列分组的第2列中1所在的行的索引可以是 305(＝275+30)、509(＝479+30)、551(＝521+30)、…。
在上述方法中，每个列分组的所有行中1所在的行的索引可被定义。
图2中示出的奇偶校验矩阵200的奇偶校验子矩阵220可被如下定义：
奇偶校验子矩阵220包括Nldpc-Kldpc个列(即，第Kldpc列到第(Nldpc-1) 列)，并具有双对角结构或阶梯结构。因此，包括在奇偶校验子矩阵220中的列之中的除最后一列(即，第(Nldpc-1)列)之外的列的度为2，并且最后一列的度为1。
作为结果，奇偶校验矩阵200的信息字子矩阵210可通过表4至表21 来定义，奇偶校验矩阵200的奇偶校验子矩阵220可具有双对角结构。
当图2中所示的奇偶校验矩阵200的列和行基于等式4和等式5被置换时，图2中的奇偶校验矩阵可被改变为图3中示出的奇偶校验矩阵300。
以下将解释基于等式4和等式5进行置换的方法。由于行置换和列置换应用相同的原理，因此将以示例的方式解释行置换。
在行置换的情况下，关于第X行，满足X＝Qldpc×i+j的i和j被计算并且通过将计算出的i和j分配给M×j+i来置换第X行。例如，关于第7行，满足7＝2×i+j的i和j分别为3和1。因此，第7行被置换为第13行(10×1+3＝13)。
当以上述方法执行行置换和列置换时，图2的奇偶校验矩阵可被转换为图3的奇偶校验矩阵。
参照图3，奇偶校验矩阵300被划分为多个部分块，M×M的准循环矩阵与每个部分块相应。
因此，具有图3的结构的奇偶校验矩阵300由M×M的矩阵单元形成。即，M×M的子矩阵被排列在组成奇偶校验矩阵300的多个部分块中。
由于奇偶校验矩阵300由M×M的准循环矩阵形成，M个列可被称为列块并且M个行可被称为行块。因此，具有图3的结构的奇偶校验矩阵300由 Nqc_column＝Nldpc/M个列块和Nqc_row＝Nparity/M个行块形成。
以下，将解释M×M的子矩阵。
首先，第0行块的第(Nqc_column-1)列块具有下面给出的等式6所示的形式。
如上所述，A 330是M×M矩阵，第0行的值和第(M-1)列的值都是“0”，关于0≤i≤(M-2)，第i列的第(i+1)行为“1”并且其他值为“0”。
其次，关于奇偶校验子矩阵320中的0≤i≤(Nldpc-Kldpc)/M-1，第(Kldpc/M+i) 列块的第i行块通过单位矩阵IM×M 340来构造。另外，关于 0≤i≤(Nldpc-Kldpc)/M-2，第(Kldpc/M+i)列块的第(i+1)行块通过单位矩阵IM×M 340 来构造。
第三，构成信息字子矩阵310的块350可具有循环矩阵P的循环移位后的格式或者具有循环矩阵P的循环移位后的矩阵的相加格式(或重叠格式)。
例如，循环矩阵P向右被循环移位了1的格式可通过下面给出的等式7 来表示：
循环矩阵P是大小为M×M的方形矩阵并且是M个行中的每行的权重为 1并且M个列中的每列的权重为1的矩阵。当aij为0时，循环矩阵P(即， P0)指示单位矩阵IM×M，并且当aij为∞，P∞为零矩阵。
在图3的奇偶校验矩阵300中存在第i行块和第j列块相交的子矩阵可以是因此，i和j指示与信息字相应的部分块中的行块的数量和列块的数量。因此，在奇偶校验矩阵300中，列的总数为Nldpc＝M×Nqc_column，行的总数是Nparity＝M×Nqc_row。也就是说，奇偶校验矩阵300由Nqc_column个“列块”和 Nqc_row个“行块”形成。
下面，将解释用于基于如图2所示的奇偶校验矩阵200执行LDPC编码的方法。为了便于解释，将以示例的方式解释当奇偶校验矩阵200如表10中所示被定义时的LDPC编码处理。
首先，当长度为Kldpc信息字比特为并且长度为 Nldpc-Kldpc的校验比特为时，通过以下处理来执行LDPC 编码。
步骤(1)：奇偶校验比特被初始化为“0”。即，
步骤(2)：在具有表10的第一行(即i＝0的行)中定义的奇偶校验比特的地址的奇偶校验比特中累加第0信息字比特i0，作为奇偶校验比特的索引。通过下面给出的等式8来表示该处理。
这里，i0是第0信息字比特，pi是第i奇偶校验比特，并且是二进制运算。根据二进制运算，等于0，等于1，等于1，等于0。
步骤(3)：在奇偶校验比特中累加其它359个信息字比特im(m＝1,2,…, 359)。其它信息字比特可属于与i0的列分组相同的列分组。在这种情况下，奇偶校验比特的地址可基于下面给出的等式9来确定。
(x+(mmod360)×Qldpc)mod(Nldpc-Kldpc)…(9)
这里，x是与信息字比特i0相应的奇偶校验比特累加器的地址，Qldpc是在信息字子矩阵中每列被循环移位的大小，并且在表10的情况下可以是12。另外，由于m＝1,2,…,359，等式9中的(m mod 360)可被看作m。
作为结果，在具有基于等式9计算的奇偶校验比特的地址的奇偶校验比特中累加信息字比特im(m＝1,2,…,359)，作为索引。例如，可针对信息字比特i1执行如下面给出的等式10中所示的运算：
这里，i1是第1信息字比特，pi是第i奇偶校验比特，是二进制运算。根据二进制运算，等于0，等于1，等于1，等于0。
步骤(4)：在具有在表10的第2行(即，i＝1的行)中被定义的奇偶校验比特的地址的奇偶校验比特中累加第360个信息字比特i360，作为奇偶校验比特的索引。
步骤(5)：在奇偶校验比特中累加属于与信息字比特i360的分组相同的分组的其他359个信息字比特。在这种情况下，奇偶校验比特的地址可基于等式9来确定。然而，在这种情况下，x是与信息字比特i360相应的奇偶校验比特累加器的地址。
步骤(6)：针对表10的所有列分组重复上述步骤4和步骤5。
步骤(7)：作为结果，基于下面给出的等式11计算奇偶校验比特pi。在这种情况下，i被初始化为1。
在等式11中，pi是第i奇偶校验比特，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字的长度，是二进制运算。
作为结果，编码器110可根据上述方法计算奇偶校验比特。
在另一示例中，根据示例性实施例的奇偶校验矩阵可具有如图4所示的结构。
参照图4，奇偶校验矩阵400可由5个矩阵A、B、C、Z和D形成。以下，将解释每个矩阵的结构以解释奇偶校验矩阵400的结构。
首先，可根据LDPC码字的长度和码率，如下面给出的表22所示来定义作为与如图4所示的奇偶校验矩阵400相关的参数值的M1、M2、Q1和Q2。
[表22]
矩阵A由K个列和g个行形成，矩阵C由K+g个列和N-K-g个行形成。这里，K是信息字比特的长度，N是LDPC码字的长度。
可根据LDPC码字的长度和码率，基于表23至表31来定义矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引。在这种情况下，列的样式在矩阵A和矩阵C中的每个中被重复的间隔(即，属于相同分组的列的数量)可以是360。
例如，当LDPC码字的长度N是64800并且码率是3/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表23所示被定义。
[表23]
i 1位于第i列分组的第0列的行的索引
0 920 963 1307 2648 6529 17455 18883 19848 19909 24149 24249 38395 41589 48032 50313
1 297 736 744 5951 8438 9881 15522 16462 23036 25071 34915 41193 42975 43412 49612
2 10 223 879 4662 6400 8691 14561 16626 17408 22810 31795 32580 43639 45223 47511
3 629 842 1666 3150 7596 9465 12327 18649 19052 19279 29743 30197 40106 48371 51155
4 857 953 1116 8725 8726 10508 17112 21007 30649 32113 36962 39254 46636 49599 50099
5 700 894 1128 5527 6216 15123 21510 24584 29026 31416 37158 38460 42511 46932 51832
6 430 592 1521 3018 10430 18090 18092 18388 20017 34383 35006 38255 41700 42158 45211
7 91 1485 1733 11624 12969 17531 21324 23657 27148 27509 28753 35093 43352 48104 51648
8 18 34 117 6739 8679 11018 12163 16733 24113 25906 30605 32700 36465 40799 43359
9 481 1545 1644 4216 4606 6015 6609 14659 16966 18056 19137 26670 28001 30668 49061
10 174 1208 1387 10580 11507 13751 16344 22735 23559 26492 27672 33399 44787 44842 45992
11 1151 1185 1472 6727 10701 14755 15688 17441 21281 23692 23994 31366 35854 37301 43148
12 200 799 1583 3451 5880 7604 8194 13428 16109 18584 20463 22373 31977 47073 50087
13 346 843 1352 13409 17376 18233 19119 19382 20578 24183 32052 32912 43204 48539 49893
14 76 457 1169 13516 14520 14638 22391 25294 31067 31325 36711 44072 44854 49274 51624
15 759 798 1420 6661 12101 12573 13796 15510 18384 26649 30875 36856 38994 43634 49281
16 551 797 1000 3999 10040 11246 15793 23298 23822 38480 39209 45334 46603 46625 47633
17 441 875 1554 5336 25948 28842 30329 31503 39203 39673 46250 47021 48555 49229 51421
18 963 1470 1642 3180 3943 6513 9125 15641 17083 18876 28499 32764 42420 43922 45762
19 293 324 867 8803 10582 17926 19830 22497 24848 30034 34659 37721 41523 42534 47806
20 687 975 1356 2721 3002 3874 4119 12336 17119 21251 22482 22833 24681 26225 48514
21 549 951 1268 9144 11710 12623 18949 19362 22769 32603 34559 34683 36338 47140 51069
22 52 890 1669 3905 5670 14712 18314 22297 30328 33389 35447 35512 35516 40587 41918
23 656 1063 1694 3338 3793 4513 6009 7441 13393 20920 26501 27576 29623 31261 42093
24 425 1018 1086 9226 10024 17552 24714 24877 25853 28918 30945 31205 33103 42564 47214
25 32 1145 1438 4916 4945 14830 17505 19919 24118 28506 30173 31754 34230 48608 50291
26 559 1216 1272 2856 8703 9371 9708 16180 19127 24337 26390 36649 41105 42988 44096
27 362 658 1191 7769 8998 14068 15921 18471 18780 31995 32798 32864 37293 39468 44308
28 1136 1389 1785 8800 12541 14723 15210 15859 26569 30127 31357 32898 38760 50523 51715
29 44 80 1368 2010 2228 6614 6767 9275 25237 30208 39537 42041 49906 50701 51199
30 1522 1536 1765 3914 5350 10869 12278 12886 16379 22743 23987 26306 30966 33854 41356
31 212 648 709 3443 7007 7545 12484 13358 17008 20433 25862 31945 39207 39752 40313
32 789 1062 1431 12280 17415 18098 23729 37278 38454 38763 41039 44600 50700 51139 51696
33 825 1298 1391 4882 12738 17569 19177 19896 27401 37041 39181 39199 41832 43636 45775
34 992 1053 1485 3806 16929 18596 22017 23435 23932 30211 30390 34469 37213 46220 49646
35 771 850 1039 5180 7653 13547 17980 23365 25318 34374 36115 38753 42993 49696 51031
36 7383 14780 15959 18921 22579 28612 32038 36727 40851 41947 42707 50480
37 8733 9464 13148 13899 19396 22933 23039 25047 29938 33588 33796 48930
38 2493 12555 16706 23905 35400 36330 37065 38866 40305 43807 43917 50621
39 6437 11927 14542 16617 17317 17755 18832 24772 29273 31136 36925 46663
40 2191 3431 6288 6430 9908 13069 23014 24822 29818 39914 46010 47246
在另一示例中，当LDPC码字的长度是16200并且码率是4/15时，矩阵 A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表24 所示被定义。
[表24]
在另一示例中，当LDPC码字的长度N是64800并且码率是4/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 25所示被定义。
[表25]
i 1位于第i列分组的第0列中的行的索引
0 276 1754 1780 3597 8549 15196 26305 27003 33883 37189 41042 41849 42356
1 730 873 927 9310 9867 17594 21969 25106 25922 31167 35434 37742 45866
2 925 1202 1564 2575 2831 2951 5193 13096 18363 20592 33786 34090 40900
3 973 1045 1071 8545 8980 11983 18649 21323 22789 22843 26821 36720 37856
4 402 1038 1689 2466 2893 13474 15710 24137 29709 30451 35568 35966 46436
5 263 271 395 5089 5645 15488 16314 28778 29729 34350 34533 39608 45371
6 387 1059 1306 1955 6990 20001 24606 28167 33802 35181 38481 38688 45140
7 53 851 1750 3493 11415 18882 20244 23411 28715 30722 36487 38019 45416
8 810 1044 1772 3906 5832 16793 17333 17910 23946 29650 34190 40673 45828
9 97 491 948 12156 13788 24970 33774 37539 39750 39820 41195 46464 46820
10 192 899 1283 3732 7310 13637 13810 19005 24227 26772 31273 37665 44005
11 424 531 1300 4860 8983 10137 16323 16888 17933 22458 26917 27835 37931
12 130 279 731 3024 6378 18838 19746 21007 22825 23109 28644 32048 34667
13 938 1041 1482 9589 10065 11535 17477 25816 27966 35022 35025 42536
14 170 454 1312 5326 6765 23408 24090 26072 33037 38088 42985 46413
15 220 804 843 2921 4841 7760 8303 11259 21058 21276 34346 37604
16 676 713 832 11937 12006 12309 16329 26438 34214 37471 38179 42420
17 714 931 1580 6837 9824 11257 15556 26730 32053 34461 35889 45821
18 28 1097 1340 8767 9406 17253 29558 32857 37856 38593 41781 47101
19 158 722 754 14489 23851 28160 30371 30579 34963 44216 46462 47463
20 833 1326 1332 7032 9566 11011 21424 26827 29789 31699 32876 37498
21 251 504 1075 4470 7736 11242 20397 32719 34453 36571 40344 46341
22 330 581 868 15168 20265 26354 33624 35134 38609 44965 45209 46909
23 729 1643 1732 3946 4912 9615 19699 30993 33658 38712 39424 46799
24 546 982 1274 9264 11017 11868 15674 16277 19204 28606 39063 43331
25 73 1160 1196 4334 12560 13583 14703 18270 18719 19327 38985 46779
26 1147 1625 1759 3767 5912 11599 18561 19330 29619 33671 43346 44098
27 104 1507 1586 9387 17890 23532 27008 27861 30966 33579 35541 39801
28 1700 1746 1793 4941 7814 13746 20375 27441 30262 30392 35385 42848
29 183 555 1029 3090 5412 8148 19662 23312 23933 28179 29962 35514
30 891 908 1127 2827 4077 4376 4570 26923 27456 33699 43431 46071
31 404 1110 1782 6003 14452 19247 26998 30137 31404 31624 46621 47366
32 886 1627 1704 8193 8980 9648 10928 16267 19774 35111 38545 44735
33 268 380 1214 4797 5168 9109 9288 17992 21309 33210 36210 41429
34 572 1121 1165 6944 7114 20978 23540 25863 26190 26365 41521 44690
35 18 185 496 5885 6165 20468 23895 24745 31226 33680 37665 38587
36 289 527 1118 11275 12015 18088 22805 24679 28262 30160 34892 43212
37 658 926 1589 7634 16231 22193 25320 26057 26512 27498 29472 34219
38 337 801 1525 2023 3512 16031 26911 32719 35620 39035 43779 44316
39 248 534 670 6217 11430 24090 26509 28712 33073 33912 38048 39813
40 82 1556 1575 7879 7892 14714 22404 22773 25531 34170 38203 38254
41 247 313 1224 3694 14304 24033 26394 28101 37455 37859 38997 41344
42 790 887 1418 2811 3288 9049 9704 13303 14262 38149 40109 40477
43 1310 1384 1471 3716 8250 25371 26329 26997 30138 40842 41041 44921
44 86 288 367 1860 8713 18211 22628 22811 28342 28463 40415 45845
45 719 1438 1741 8258 10797 29270 29404 32096 34433 34616 36030 45597
46 215 1182 1364 8146 9949 10498 18603 19304 19803 23685 43304 45121
47 1243 1496 1537 8484 8851 16589 17665 20152 24283 28993 34274 39795
48 6320 6785 15841 16309 20512 25804 27421 28941 43871 44647
49 2207 2713 4450 12217 16506 21188 23933 28789 38099 42392
50 14064 14307 14599 14866 17540 18881 21065 25823 30341 36963
51 14259 14396 17037 26769 29219 29319 31689 33013 35631 37319
52 7798 10495 12868 14298 17221 23344 31908 39809 41001 41965
在另一示例中，当LDPC码字的长度N是16200并且码率是5/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 26所示被定义。
[表26]
在另一示例中，当LDPC码字的长度N是64800并且码率是6/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 27所示被定义。
[表27]
在另一示例中，当LDPC码字的长度N是16200并且码率是6/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 28所示被定义。
[表28]
在另一示例中，当LDPC码字的长度N是64800并且码率是6/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 29所示被定义。
[表29]
在另一示例中，当LDPC码字的长度N是16200并且码率是7/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 30所示被定义。
[表30]
在另一示例中，当LDPC码字的长度N是64800并且码率是7/15时，矩阵A和矩阵C中的第i列分组的第0列中1所在的行的索引如下面给出的表 31所示被定义。
[表31]
以下，将以示例的方式参照表24来解释矩阵A和矩阵C中1所在的行的位置。
由于在表24中，LDPC码字的长度N是16200并且码率是4/15，因此参照表22，通过表24来定义奇偶校验矩阵400中的M1＝1080、M2＝10800、Q1＝3 以及Q2＝30。
这里，Q1是在矩阵A中同一列分组中的列被循环移位的大小，Q2是在矩阵C中同一列分组的列被循环移位的大小。
另外，Q1＝M1/L，Q2＝M2/L，M1＝g并且M2＝N-K-g，L是在矩阵A和矩阵C中列的样式被重复的间隔，例如，L可以是360。
矩阵A和矩阵C中1所在的行的索引可基于M1值来确定。
例如，由于在表24的情况下M1＝1080，因此可基于表24的索引值之中的小于1080的值来确定矩阵A中的第i列分组的第0列中1所在的行的位置，并且可基于表24的索引值之中的大于或等于1080的值来确定矩阵C中的第 i列分组的第0列中1所在的行的位置。
具体地，在表24中，与第0列分组相应的序列是“19,585,710,3241,3276, 3648,6345,9224,9890和10841”。因此，在矩阵A的第0列分组的第0列的情况下，1可位于第19行、第585行和第710行，在矩阵C的第0列分组的第0列的情况下，1可位于第3241行、第3276行、第3648行、第6345行、第9224行、第9890行和第10841行。
一旦矩阵A的每个列分组的第0列中的1的位置被定义，就可通过从先前列循环移位Q1来定义每个列分组的另一列中1所在的行的位置。一旦矩阵 C的每个列分组的第0列中的1的位置被定义，就可通过从先前列循环移位 Q2来定义每个列分组的另一列中1所在的行的位置。
在上述示例中，在矩阵A的第0列分组的第0列的情况下，1存在于第 19行、第585行和第710行。在这种情况下，由于Q1＝3，因此，第0列分组的第1列中1所在的行的索引是22(＝19+3)、588(＝585+3)和713(＝710+3)，第 0列分组的第2列中1所在的行的索引是25(＝22+3)、591(＝588+3)和 716(＝713+3)。
在矩阵C的第0列分组的第0列的情况下，1存在于第3241行、第3276 行、第3648行、第6345行、第9224行、第9890行和第10841行。在这种情况下，由于Q2＝30，第0列分区的第1列中1所在的行的索引是3271 (＝3241+30)、3306(＝3276+30)、3678(＝3648+30)、6375(＝6345+30)、9254 (＝9224+30)、9920(＝9890+30)和10871(＝10841+30)，第0列分组的第2列中 1所在的行的索引是3301(＝3271+30)、3336(＝3306+30)、3708(＝3678+30)、 6405(＝6375+30)、9284(＝9254+30)、9950(＝9920+30)和10901(＝10871+30)。
在该方法中，定义了矩阵A和矩阵C的所有列分组中1所在的行的位置。
矩阵B可具有双对角结构，矩阵D可具有对角结构(即，矩阵D是单位矩阵)，矩阵Z可以是零矩阵。
作为结果，图4中示出的奇偶校验矩阵400可通过具有上述结构的矩阵 A、B、C、D和Z来定义。
以下，将解释用于基于图4中示出的奇偶校验矩阵400执行LDPC编码的方法。为了便于解释，将以示例的方式解释在奇偶校验矩阵400如表24所示被定义时的LDPC编码处理。
例如，当信息字块S＝(s0,s1,…,SK-1)被LDPC编码时，LDPC码字Λ＝(λ0,λ1,...,λN-1)等于包括奇偶位的
M1和M2分别指示具有双对角结构的矩阵B的大小和具有对角结构的矩阵C的大小，并且M1＝g，M2＝N-K-g。
计算奇偶校验比特的处理如下。在以下解释中，为了便于解释，奇偶校验矩阵400以示例的方式如表24所示被定义。
步骤(1)：λ和p被初始化为λi＝si(i＝0,1,…,K-1),pj＝0(j＝0,1,…,M1+M2-1)。
步骤(2)：在表24的第一行(即，i＝0的行)中定义的奇偶校验比特的地址中累加第0信息字比特λ0。通过下面给出的等式12来表示该处理。
步骤(3)：关于下一L-1个信息字比特λm(m＝1,2,…,L-1)，在基于下面给出的等式13计算出的奇偶校验比特地址中累加λm。
(χ+m×Q1)modM1(如果χ<M1)
M1+{(χ-M1+m×Q2)modM2}(如果χ≥M1)…(13)
这里，x是与第0信息字比特λ0相应的奇偶校验比特累加器的地址。
另外，Q1＝M1/L并且Q2＝M2/L。另外，由于在表24中LDPC码字的长度 N是16200并且码率是4/15，因此参照表22，M1＝1080,M2＝10080,Q1＝3,Q2＝30 和L＝360。
因此，可针对第1信息字比特λ1执行下面给出的等式14所示的运算。
步骤(4)：由于将与表24的第二行相同的奇偶校验比特的地址给予第L 信息字比特λL，以与上述方法类似的方法，基于等式13来计算关于下一L-1 个信息字比特λm(m＝L+1,L+2,…,2L-1)的奇偶校验比特的地址。在这种情况下，x是与信息字比特λL相应的奇偶校验比特累加器的地址，并且x可基于表24的第二行来获得。
步骤(5)：通过将表24的新的行考虑为奇偶校验比特累加器的地址来针对每个分组的L个新的信息字比特重复上述处理。
步骤(6)：在针对码字比特λ0至λK-1重复了上述处理之后，以从i＝1开始的顺序计算关于下面给出的等式15的值。
步骤(7)：基于下面给出的等式16计算与具有双对角结构的矩阵B相应的奇偶校验比特λK至
步骤(8)：基于表24和等式13来计算关于每个分组的L个新的码字比特λK至的奇偶校验比特累加器的地址。
步骤(9)：在计算码字比特λK至之后，基于下面给出的等式17来计算与具有双对角结构的矩阵C相应的奇偶校验比特至
作为结果，可基于上述方法计算奇偶校验比特。
参照回图1，编码器110可通过使用各种码率(诸如，3/15、4/15、5/15、 6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15等)来执行LDPC编码。另外，编码器110可基于信息字比特的长度和码率来产生具有各种长度(诸如，16200、64800等)的LDPC码字。
在这种情况下，编码器110可通过使用奇偶校验矩阵来执行LDPC编码，并且奇偶校验矩阵如图2至图4所示被构造。
另外，编码器110除了可执行LDPC编码之外，还可执行Bose,Chaudhuri,Hocquenghem(BCH)编码。为实现该处理，编码器110还可包括用于执行BCH 编码的BCH编码器(未示出)。
在这种情况下，编码器110可按照BCH编码和LDPC编码的顺序执行编码。具体地，编码器110可通过执行BCH编码将BCH奇偶校验比特添加到输入比特，并对包括输入比特和BCH奇偶校验比特的信息字比特进行 LDPC编码，从而产生LDPC码字。
交织器120对LDPC码字进行交织。也就是说，交织器120从编码器110 接收LDPC码字，并基于各种交织规则对LDPC码字进行交织。
具体地，交织器120可对LDPC码字进行交织，使得包括在组成LDPC 码字的多个比特分组(即，多个分组或多个块)之中的预定比特分组中的比特被映射到调制符号的预定比特上。
在这种情况下，交织器120可对LDPC码字进行交织，使得包括在LDPC 码字的多个比特分组之中的连续比特分组中的比特被映射到相同的调制符号上。
另外，当存在多个仅与LDPC码的奇偶校验矩阵中的单个奇偶校验比特连接的校验节点时，交织器120可对LDPC码字进行交织，使得包括在与校验节点连接到的奇偶校验比特相应的比特分组中的比特被选择性地映射到调制符号上。
因此，调制器130可将包括在LDPC码字的多个比特分组之中的预定比特分组中的比特映射到调制符号的预定比特上。
也就是说，调制器130可将包括在LDPC码字的多个比特分组之中的连续比特分组中的比特映射到相同的调制符号上。另外，当存在多个仅与LDPC 码的奇偶校验矩阵中的单个奇偶校验比特连接的校验节点时，调制器130可选择性地将包括在与校验节点连接到的奇偶校验比特相应的比特分组中的比特映射到相同的调制符号上。
为了实现该处理，如图5所示，交织器120可包括奇偶校验交织器121、分组交织器(或按分组的交织器122)、分组扭曲交织器123和块交织器124。
奇偶校验交织器121对组成LDPC码字的奇偶校验比特进行交织。
具体地，当基于具有图2的结构的奇偶校验矩阵200产生LDPC码字时，奇偶校验交织器121可通过下面给出的等式18仅对LDPC码字的奇偶校验比特进行交织。
ui＝ci对于0≤i<Kldpc，以及
对于0≤s<M,0≤t<Qldpc…(18)，
其中，M是在信息字子矩阵210中列分组的样式被重复的间隔(即，包括在列分组中的列的数量(例如，M＝360))，Qldpc是在信息字子矩阵210中每个列被循环移位的大小。也就是说，奇偶校验交织器121针对LDPC码字执行奇偶校验交织，并输出
以上述方法进行奇偶校验交织的LDPC码字可被构造为使得LDPC码字的预定数量的连续比特具有类似的解码特性(周期分布、列的度等)。
例如，LDPC码字可基于M个连续比特具有相同的特性。这里，M是在信息字子矩阵210中列分组的样式被重复的间隔，例如，可以是360。
具体地，LDPC码字比特与奇偶校验矩阵的乘积应是“0”。这意味着第i LDPC码字比特ci(i＝0,1,…,Nldpc-1)与奇偶校验矩阵的第i列的乘积之和应是“0”矢量。因此，第i LDPC码字比特可被看作相应于奇偶校验矩阵的第i列。
在图2的奇偶校验矩阵200的情况下，信息字子矩阵210中的M个列属于相同的分组并且信息字子矩阵210基于列分组具有相同的特性(例如，属于同一列分组的列具有相同的度分布和相同的周期特性)。
在这种情况下，由于信息字比特中的M个连续比特相应于信息字子矩阵 210的同一列分组，因此信息字比特可由具有相同的码字特征的M个连续比特形成。当由奇偶校验交织器121对LDPC码字的奇偶校验比特进行了交织时，LDPC码字的奇偶校验比特可由具有相同的码字特性的M个连续的比特形成。
然而，关于基于图3的奇偶校验矩阵300和图4的奇偶校验矩阵400编码的LDPC码字，可不执行奇偶校验交织。在这种情况下，可省略奇偶校验交织器121。
分组交织器122可将奇偶校验交织后的LDPC码字划分为多个比特分组并按比特分组(或以比特分组为单位)重新排列多个比特分组的顺序。也就是说，分组交织器122可按比特分组对多个比特分组进行交织。
根据示例性实施例，当奇偶校验交织器121被省略时，分组交织器122 可将LDPC码字划分为多个比特分组，并按比特分组重新排列多个比特分组的顺序。
为实现该处理，分组交织器122通过使用下面给出的等式19或等式20 将奇偶校验交织后的LDPC码字划分为多个比特分组。
对于0≤j<Ngroup…(19)
Xj＝{uk|360×j≤k<360×(j+1),0≤k<Nldpc}对于0≤j<Ngroup…(20),
其中，Ngroup是比特分组的总数，Xj是第j比特分组，uk是输入到分组交织器122的第k LDPC码字比特。另外，是小于k/360的最大整数。
由于这些等式中的360指示在信息字子矩阵中列分组的样式被重复的间隔M的示例，因此，这些等式中的360可被改变为M。
被划分为多个比特分组的LDPC码字可如图6中所示。参照图6，LDPC 码字被划分为多个比特分组，并且每个比特分组由M个连续比特形成。当M 是360时，所述多个比特分组中的每个比特分组可由360个比特形成。因此，所述比特分组可由与奇偶校验矩阵的列分组相应的比特形成。
具体地讲，由于按照M个连续比特划分LDPC码字，因此Kldpc个信息字比特被划分为(Kldpc/M)个比特分组并且Nldpc-Kldpc个奇偶校验比特被划分为(Nldpc-Kldpc)/M个比特分组。因此，LDPC码字可被划分为总计(Nldpc/M) 个比特分组。
例如，当M＝360且LDPC码字的长度Nldpc是64800时，比特分组Ngroups的数量是180(＝64800/360)，并且当M＝360且LDPC码字的长度Nldpc是16200 时，比特分组Ngroups的数量是45(＝16200/360)。
如上所述，分组交织器122对LDPC码字进行划分，使得M个连续比特被包括在同一分组中，这是因为LDPC码字以M个连续比特为基础具有相同的码字特征。因此，当按照M个连续比特对LDPC码字进行分组时，具有相同码字特征的比特属于同一分组。
在上述示例中，构成每个比特分组的比特的数量是M。然而，这仅是示例，构成每个比特分组的比特的数量可改变，
例如，构成每个比特分组的比特的数量可以是M的可整除部分。也就是说，构成每个比特分组的比特的数量可以是构成奇偶校验矩阵的信息字子矩阵的列分组的列的数量的可整除部分。在这种情况下，每个比特分组可由M 个比特的可整除部分形成。例如，当构成信息字子矩阵的列分组的列的数量是360(即，M＝360)时，分组交织器122可将LDPC码字划分为多个比特分组，使得构成每个比特分组的比特的数量是360的可整除部分之一。在以下的解释中，为便于解释，构成比特分组的比特的数量是作为示例的M。
在下文中，分组交织器122按比特分组对LDPC码字进行交织。具体地讲，分组交织器122可将LDPC码字分组为多个比特分组，并按比特分组重新布置所述多个比特分组。也就是说，分组交织器122改变构成LDPC码字的所述多个比特分组的位置，并按比特分组来重新布置构成LDPC码字的所述多个比特分组的顺序。
这里，分组交织器122可按比特分组来重新布置所述多个比特分组的顺序，使得所述多个比特分组之中的包括映射到相同的调制符号的比特的比特分组彼此相隔预定间隔。
在这种情况下，分组交织器122可通过考虑块交织器124的行和列的数量、LDPC码字的比特分组的数量以及每个比特分组中包括的比特的数量中的至少一个来按比特分组重新布置所述多个比特分组的顺序，使得包括映射到相同的调制符号的比特的比特分组彼此相隔预定间隔。
为实现这点，组交织器122可通过使用以下呈现的等式21来按比特分组重新布置所述多个比特分组的顺序。
Yj＝Xπ(j)(0≤j<Ngroup)…(21)，
其中，Xj是分组交织操作之前的第j个比特分组，Yj是分组交织之后的第j个比特分组。此外，π(j)是指示交织顺序的参数，并由LDPC码字的长度、调制方法以及码率中的至少一个确定。也就是说，π(j)表示用于按分组交织的置换顺序。
因此，Xπ(j)是分组交织操作之前的第π(j)个比特分组，等式21表示预交织的第π(j)个比特分组被交织为第j个比特分组。
根据示例性实施例，π(j)的示例可如以下所呈现的表32至56被定义。
在这种情况下，π(j)根据LDPC码字的长度以及码率被定义，并且奇偶校验矩阵也根据LDPC码字的长度以及码率被定义。因此，当根据LDPC码字的长度以及码率，基于特定奇偶校验矩阵执行了LDPC编码时，LDPC码字可基于满足LDPC码字的相应长度以及码率的π(j)而按比特分组被交织。
例如，当编码器110按照7/15的码率执行LDPC编码以产生长度为16200 的LDPC码字时，分组交织器122可通过使用根据以下呈现的表32至56中的16200的LDPC码字长度以及7/15的码率定义的π(j)来执行交织。
例如，当LDPC码字的长度Nldpc为16200，码率为5/15并且调制方法(或调制格式)是正交相移键控(QPSK)时，π(j)可如以下呈现的表32中被定义。具体地讲，当基于由表26定义的奇偶校验矩阵执行LDPC编码时可应用表 32。
[表32]
在表32的情况下，等式21可被表示为Y0＝Xπ(0)＝X35、Y1＝Xπ(1)＝X7、Y2＝Xπ(2)＝X29、…、Y43＝Xπ(43)＝X26和Y44＝Xπ(44)＝X8。因此，分组交织器122 可通过将第35个比特分组改变为第0个比特分组，将第7个比特分组改变为第1个比特分组，将第29个比特分组改变为第2个比特分组，......，将第26 个比特分组改变为第43个比特分组，将第8个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为7/15并且调制方法是QPSK时，π(j) 可如以下呈现的表33中被定义。具体地讲，当基于表6定义的奇偶校验矩阵执行LDPC编码时可应用表33。
[表33]
在表33的情况下，等式21可被表示为Y0＝Xπ(0)＝X4、Y1＝Xπ(1)＝X22、 Y2＝Xπ(2)＝X23、…、Y43＝Xπ(43)＝X35和Y44＝Xπ(44)＝X8。因此，分组交织器122可通过将第4个比特分组改变为第0个比特分组，将第22个比特分组改变为第 1个比特分组，将第23个比特分组改变为第2个比特分组，......，将第35个比特分组改变为第43个比特分组，将第8个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC 码字的长度Nldpc是16200，码率为9/15并且调制方法是QPSK时，π(j)可如以下呈现的表34中被定义。具体地讲，当基于表8定义的奇偶校验矩阵执行 LDPC编码时可应用表34。
[表34]
在表34的情况下，等式21可被表示为Y0＝Xπ(0)＝X28、Y1＝Xπ(1)＝X16、 Y2＝Xπ(2)＝X13、…、Y43＝Xπ(43)＝X37和Y44＝Xπ(44)＝X18。因此，分组交织器122 可通过将第28个比特分组改变为第0个比特分组，将第16个比特分组改变为第1个比特分组，将第13个比特分组改变为第2个比特分组，......，将第 37个比特分组改变为第43个比特分组，将第18个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为11/15并且调制方法是QPSK时，π(j)可如以下呈现的表35中被定义。具体地讲，当基于表10定义的奇偶校验矩阵执行LDPC编码时可应用表35。
[表35]
在表35的情况下，等式21可被表示为Y0＝Xπ(0)＝X1、Y1＝Xπ(1)＝X2、 Y2＝Xπ(2)＝X40、…、Y43＝Xπ(43)＝X30和Y44＝Xπ(44)＝X21。因此，分组交织器122 可通过将第1个比特分组改变为第0个比特分组，将第2个比特分组改变为第1个比特分组，将第40个比特分组改变为第2个比特分组，......，将第30 个比特分组改变为第43个比特分组，将第21个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为13/15并且调制方法是QPSK时，π(j) 可如以下呈现的表36中被定义。具体地讲，当基于表12定义的奇偶校验矩阵执行LDPC编码时可应用表36。
[表36]
在表36的情况下，等式21可被表示为Y0＝Xπ(0)＝X26、Y1＝Xπ(1)＝X10、 Y2＝Xπ(2)＝X12、…、Y43＝Xπ(43)＝X35和Y44＝Xπ(44)＝X1。因此，分组交织器122可通过将第26个比特分组改变为第0个比特分组，将第10个比特分组改变为第1个比特分组，将第12个比特分组改变为第2个比特分组，......，将第35 个比特分组改变为第43个比特分组，将第1个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为5/15并且调制方法是QPSK时，π(j) 可如以下呈现的表37中被定义。具体地讲，当基于表4定义的奇偶校验矩阵执行LDPC编码时可应用表37。
[表37]
在表37的情况下，等式21可被表示为Y0＝Xπ(0)＝X5、Y1＝Xπ(1)＝X20、 Y2＝Xπ(2)＝X30、…、Y43＝Xπ(43)＝X11和Y44＝Xπ(44)＝X6。因此，分组交织器122可通过将第5个比特分组改变为第0个比特分组，将第20个比特分组改变为第 1个比特分组，将第30个比特分组改变为第2个比特分组，......，将第11个比特分组改变为第43个比特分组，将第6个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC 码字的长度Nldpc是16200，码率为7/15并且调制方法是QPSK时，π(j)可如以下呈现的表38中被定义。具体地讲，当基于表5定义的奇偶校验矩阵执行 LDPC编码时可应用表38。
[表38]
在表38的情况下，等式21可被表示为Y0＝Xπ(0)＝X26、Y1＝Xπ(1)＝X10、 Y2＝Xπ(2)＝X12、…、Y43＝Xπ(43)＝X35和Y44＝Xπ(44)＝X1。因此，分组交织器122可通过将第26个比特分组改变为第0个比特分组，将第10个比特分组改变为第1个比特分组，将第12个比特分组改变为第2个比特分组，......，将第35 个比特分组改变为第43个比特分组，将第1个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为9/15并且调制方法是QPSK时，π(j) 可如以下呈现的表39中被定义。具体地讲，当基于表7定义的奇偶校验矩阵执行LDPC编码时可应用表39。
[表39]
在表39的情况下，等式21可被表示为Y0＝Xπ(0)＝X4、Y1＝Xπ(1)＝X22、 Y2＝Xπ(2)＝X23、…、Y43＝Xπ(43)＝X35和Y44＝Xπ(44)＝X8。因此，分组交织器122可通过将第4个比特分组改变为第0个比特分组，将第22个比特分组改变为第 1个比特分组，将第23个比特分组改变为第2个比特分组，......，将第35个比特分组改变为第43个比特分组，将第8个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC 码字的长度Nldpc是16200，码率为11/15并且调制方法是QPSK时，π(j)可如以下呈现的表40中被定义。具体地讲，当基于表9定义的奇偶校验矩阵执行 LDPC编码时可应用表40。
[表40]
在表40的情况下，等式21可被表示为Y0＝Xπ(0)＝X4、Y1＝Xπ(1)＝X22、 Y2＝Xπ(2)＝X23、…、Y43＝Xπ(43)＝X35和Y44＝Xπ(44)＝X8。因此，分组交织器122可通过将第4个比特分组改变为第0个比特分组，将第22个比特分组改变为第1个比特分组，将第23个比特分组改变为第2个比特分组，......，将第35个比特分组改变为第43个比特分组，将第8个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC 码字的长度Nldpc是16200，码率为13/15并且调制方法是QPSK时，π(j)可如以下呈现的表41中被定义。具体地讲，当基于表11定义的奇偶校验矩阵执行LDPC编码时可应用表41。
[表41]
在表41的情况下，等式21可被表示为Y0＝Xπ(0)＝X6、Y1＝Xπ(1)＝X3、 Y2＝Xπ(2)＝X30、…、Y43＝Xπ(43)＝X16和Y44＝Xπ(44)＝X5。因此，分组交织器122可通过将第6个比特分组改变为第0个比特分组，将第3个比特分组改变为第 1个比特分组，将第30个比特分组改变为第2个比特分组，......，将第16个比特分组改变为第43个比特分组，将第5个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC 码字的长度Nldpc是16200，码率为7/15并且调制方法是QPSK时，π(j)可如以下呈现的表42中被定义。具体地讲，当基于表6定义的奇偶校验矩阵执行 LDPC编码时可应用表42。
[表42]
在表42的情况下，等式21可被表示为Y0＝Xπ(0)＝X3、Y1＝Xπ(1)＝X22、 Y2＝Xπ(2)＝X7、…、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X8。因此，分组交织器122可通过将第3个比特分组改变为第0个比特分组，将第22个比特分组改变为第 1个比特分组，将第7个比特分组改变为第2个比特分组，......，将第43个比特分组改变为第43个比特分组，将第8个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为5/15并且调制方法是QPSK时，π(j)可如以下呈现的表43中被定义。
[表43]
在表43的情况下，等式21可被表示为Y0＝Xπ(0)＝X28、Y1＝Xπ(1)＝X20、 Y2＝Xπ(2)＝X8、…、Y43＝Xπ(43)＝X16和Y44＝Xπ(44)＝X5。因此，分组交织器122可通过将第28个比特分组改变为第0个比特分组，将第20个比特分组改变为第1个比特分组，将第8个比特分组改变为第2个比特分组，......，将第16 个比特分组改变为第43个比特分组，将第5个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为6/15并且调制方法是QPSK时，π(j) 可如以下呈现的表44中被定义。
[表44]
在表44的情况下，等式21可被表示为Y0＝Xπ(0)＝X36、Y1＝Xπ(1)＝X2、 Y2＝Xπ(2)＝X31、…、Y43＝Xπ(43)＝X4和Y44＝Xπ(44)＝X16。因此，分组交织器122可通过将第36个比特分组改变为第0个比特分组，将第2个比特分组改变为第1个比特分组，将第31个比特分组改变为第2个比特分组，......，将第4个比特分组改变为第43个比特分组，将第16个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为7/15并且调制方法是QPSK时，π(j)可如以下呈现的表45中被定义。
[表45]
在表45的情况下，等式21可被表示为Y0＝Xπ(0)＝X12、Y1＝Xπ(1)＝X39、 Y2＝Xπ(2)＝X21、…、Y43＝Xπ(43)＝X34和Y44＝Xπ(44)＝X2。因此，分组交织器122可通过将第12个比特分组改变为第0个比特分组，将第39个比特分组改变为第1个比特分组，将第21个比特分组改变为第2个比特分组，......，将第34 个比特分组改变为第43个比特分组，将第2个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是16200，码率为9/15并且调制方法是QPSK时，π(j) 可如以下呈现的表46中被定义。
[表46]
在表46的情况下，等式21可被表示为Y0＝Xπ(0)＝X41、Y1＝Xπ(1)＝X37、 Y2＝Xπ(2)＝X26、…、Y43＝Xπ(43)＝X39和Y44＝Xπ(44)＝X38。因此，分组交织器122 可通过将第41个比特分组改变为第0个比特分组，将第37个比特分组改变为第1个比特分组，将第26个比特分组改变为第2个比特分组，......，将第 39个比特分组改变为第43个比特分组，将第38个比特分组改变为第44个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是64800，码率为5/15并且调制方法是QPSK时，π(j)可如以下呈现的表47中被定义。
[表47]
在表47的情况下，等式21可被表示为Y0＝Xπ(0)＝X120、Y1＝Xπ(1)＝X75、 Y2＝Xπ(2)＝X171、…、Y178＝Xπ(178)＝X93和Y179＝Xπ(179)＝X161。因此，分组交织器122可通过将第120个比特分组改变为第0个比特分组，将第75个比特分组改变为第1个比特分组，将第171个比特分组改变为第2个比特分组，......，将第93个比特分组改变为第178个比特分组，将第161个比特分组改变为第 179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表48中被定义。
[表48]
在表48的情况下，等式21可被表示为Y0＝Xπ(0)＝X92、Y1＝Xπ(1)＝X79、 Y2＝Xπ(2)＝X168、…、Y178＝Xπ(178)＝X31和Y179＝Xπ(179)＝X165。因此，分组交织器 122可通过将第92个比特分组改变为第0个比特分组，将第79个比特分组改变为第1个比特分组，将第168个比特分组改变为第2个比特分组，......，将第31个比特分组改变为第178个比特分组，将第165个比特分组改变为第 179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表49中被定义。
[表49]
在表49的情况下，等式21可被表示为Y0＝Xπ(0)＝X53、Y1＝Xπ(1)＝X65、 Y2＝Xπ(2)＝X29、…、Y178＝Xπ(178)＝X63和Y179＝Xπ(179)＝X88。因此，分组交织器122 可通过将第53个比特分组改变为第0个比特分组，将第65个比特分组改变为第1个比特分组，将第29个比特分组改变为第2个比特分组，......，将第63个比特分组改变为第178个比特分组，将第88个比特分组改变为第179 个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表50中被定义。
[表50]
在表50的情况下，等式21可被表示为Y0＝Xπ(0)＝X18、Y1＝Xπ(1)＝X169、 Y2＝Xπ(2)＝X30、…、Y178＝Xπ(178)＝X81和Y179＝Xπ(179)＝X46。因此，分组交织器122 可通过将第18个比特分组改变为第0个比特分组，将第169个比特分组改变为第1个比特分组，将第30个比特分组改变为第2个比特分组，......，将第 81个比特分组改变为第178个比特分组，将第46个比特分组改变为第179 个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表51中被定义。
[表51]
在表51的情况下，等式21可被表示为Y0＝Xπ(0)＝X18、Y1＝Xπ(1)＝X169、 Y2＝Xπ(2)＝X30、…、Y178＝Xπ(178)＝X81和Y179＝Xπ(179)＝X46。因此，分组交织器122 可通过将第18个比特分组改变为第0个比特分组，将第169个比特分组改变为第1个比特分组，将第30个比特分组改变为第2个比特分组，......，将第 81个比特分组改变为第178个比特分组，将第46个比特分组改变为第179 个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表52中被定义。
[表52]
在表52的情况下，等式21可被表示为Y0＝Xπ(0)＝X18、Y1＝Xπ(1)＝X169、 Y2＝Xπ(2)＝X30、…、Y178＝Xπ(178)＝X81和Y179＝Xπ(179)＝X46。因此，分组交织器122 可通过将第18个比特分组改变为第0个比特分组，将第169个比特分组改变为第1个比特分组，将第30个比特分组改变为第2个比特分组，......，将第 81个比特分组改变为第178个比特分组，将第46个比特分组改变为第179 个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表53中被定义。
[表53]
在表53的情况下，等式21可被表示为Y0＝Xπ(0)＝X43、Y1＝Xπ(1)＝X150、 Y2＝Xπ(2)＝X26、…、Y178＝Xπ(178)＝X9和Y179＝Xπ(179)＝X58。因此，分组交织器122 可通过将第43个比特分组改变为第0个比特分组，将第150个比特分组改变为第1个比特分组，将第26个比特分组改变为第2个比特分组，......，将第 9个比特分组改变为第178个比特分组，将第58个比特分组改变为第179个比特分组来按比特分组重新布置所述多个比特分组的顺序。在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表54中被定义。
[表54]
在表54的情况下，等式21可被表示为Y0＝Xπ(0)＝X108、Y1＝Xπ(1)＝X178、 Y2＝Xπ(2)＝X95、…、Y178＝Xπ(178)＝X87和Y179＝Xπ(179)＝X112。因此，分组交织器122 可通过将第108个比特分组改变为第0个比特分组，将第178个比特分组改变为第1个比特分组，将第95个比特分组改变为第2个比特分组，......，将第87个比特分组改变为第178个比特分组，将第112个比特分组改变为第 179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表55中被定义。
[表55]
在表55的情况下，等式21可被表示为Y0＝Xπ(0)＝X57、Y1＝Xπ(1)＝X154、 Y2＝Xπ(2)＝X144、…、Y178＝Xπ(178)＝X155和Y179＝Xπ(179)＝X76。因此，分组交织器 122可通过将第57个比特分组改变为第0个比特分组，将第154个比特分组改变为第1个比特分组，将第144个比特分组改变为第2个比特分组，......，将第155个比特分组改变为第178个比特分组，将第76个比特分组改变为第 179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
在另一示例中，当LDPC码字的长度Nldpc是64800，码率为6/15并且调制方法是QPSK时，π(j)可如以下呈现的表56中被定义。
[表56]
在表56的情况下，等式21可被表示为Y0＝Xπ(0)＝X127、Y1＝Xπ(1)＝X38、 Y2＝Xπ(2)＝X14、…、Y178＝Xπ(178)＝X102和Y179＝Xπ(179)＝X92。因此，分组交织器 122可通过将第127个比特分组改变为第0个比特分组，将第38个比特分组改变为第1个比特分组，将第14个比特分组改变为第2个比特分组，......，将第102个比特分组改变为第178个比特分组，将第92个比特分组改变为第 179个比特分组来按比特分组重新布置所述多个比特分组的顺序。
如上所述，分组交织器122可通过使用等式21以及表32至56来按比特分组重新布置多个比特分组的顺序。
表32至56中的“按分组的交织器输出的第j块”表示在进行交织之后从分组交织器122输出的第j个比特分组，“按分组的交织器输入的第π(j)块”表示输入到分组交织器122的第π(j)个比特分组。
此外，由于构成LDPC码字的比特分组的顺序由分组交织器122按比特分组重新布置，并随后比特分组由块交织器124进行块交织，这将在下面进行描述，因此“将被块交织的比特分组的顺序”关于π(j)在表32至56中被阐述。
按照上述方法被分组交织的LDPC码字在图7中被示出。与在进行分组交织之前的图6的LDPC码字以及图7的LDPC码字相比较，可看出构成 LDPC码字的多个比特分组的顺序被重新布置。
也就是说，如图6和7中所示，LDPC码字的分组在被分组交织之前按照比特分组X0、比特分组X1、...、比特分组XNgroup-1的顺序被布置，在被分组交织之后按照比特分组Y0、比特分组Y1、...、比特分组YNgroup-1的顺序被布置。在这种情况下，通过分组交织布置比特分组的顺序可基于表32至56 来确定。
分组扭曲交织器123对同一组中的比特进行交织。也就是说，组分扭曲交织器123可通过改变同一比特分组中的比特的顺序来重新布置同一比特分组中的比特的顺序。
在这种情况下，分组扭曲交织器123可通过对同一比特分组中的比特之中的预定数量的比特进行循环移位来重新布置该同一比特分组中的比特的顺序。
例如，如图8所示，分组扭曲交织器123可将包括在比特分组Y1中的比特向右循环移位1比特。在这种情况下，如图8所示，在比特分组Y1中位于第0位置、第1位置、第2位置、…、第358位置和第359位置的比特被向右循环移位1比特。作为结果，在循环移位之前位于第359位置的比特位于比特分组Y1的前部，并且在循环移位之前位于第0位置、第1位置、第2位置、…、第358位置的比特被连续向右循环移位1比特并定位。
此外，分组扭曲交织器123可通过在每个比特分组中循环移位不同数量的比特来重新排列每个比特分组中的比特的顺序。
例如，分组扭曲交织器123可将包括在比特分组Y1中的比特向右循环移位1比特，并可将包括在比特分组Y2中的比特向右循环移位3比特。
然而，可根据环境而省略上述分组扭曲交织器123。
此外，在上述示例中，分组扭曲交织器123被放置在分组交织器122之后。然而，这仅是示例。也就是说，分组扭曲交织器123仅改变特定比特分组中的比特的顺序并且不改变比特分组的顺序。因此，分组扭曲交织器123 可被放置在分组交织器122之前。
块交织器124对已经重新排列顺序的多个比特分组进行交织。具体地，块交织器124可对已经由分组交织器122按比特分组(以比特分组为单位) 重新排列顺序的多个比特分组进行交织。块交织器124由均包括多个行的多个列形成，并可通过基于根据调制方法确定的调制阶数划分多个重新排列的比特分组来进行交织。
在这种情况下，块交织器124可对已经由分组交织器122按比特分组重新排列顺序的多个比特分组进行交织。具体地，块交织器124可通过使用第一部分和第二部分根据调制阶数划分多个重新排列的比特分组来进行交织。
具体地，块交织器124通过下述步骤进行交织：将多个列中的每一个列划分为第一部分和第二部分，按比特分组连续将多个比特分组写入第一部分的多个列，基于列的数量将其它比特分组的比特划分为均包括预定数量的比特的分组(或子比特分组)，并连续将子比特分组写入第二部分的多个列。
这里，按比特分组进行交织的比特分组的数量可通过构成块交织器124 的行和列的数量、比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个而被确定。换句话说，块交织器124可考虑构成块交织器124的行和列的数量、比特分组的数量和包括在每个比特分组中的比特的数量中的至少一个来确定将按比特分组被交织的比特分组，按比特分组对相应的比特分组进行交织，将其它比特分组的比特划分为子比特分组，并对子比特分组进行交织。例如，块交织器124可使用第一部分按比特分组对多个比特分组中的至少一部分进行交织，将其它比特分组的比特划分为子比特分组，并使用第二部分对子比特分组进行交织。同时，按比特分组对比特分组进行交织表示包括在同一比特分组中的比特被写入同一列。换句话说，在按比特分组被交织的比特分组的情况下，块交织器124可不划分包括在同一比特分组中的比特并将比特写入同一列，在不按比特分组被交织的比特分组的情况下，块交织器124可划分比特分组中的比特并将比特写入不同列。因此，构成第一部分的行的数量是包括在一个比特分组中的比特的数量的倍数(例如， 360)，并且构成第二部分的行的数量可以小于包括在一个比特分组中的比特的数量。
此外，在按照第一部分交织的所有比特分组中，包括在同一比特分组中的比特被写入第一部分的同一列并被交织，在按照第二部分交织的至少一个分组中，比特被划分并写入第二部分的至少两个列。
将随后描述特定交织方法。
同时，分组扭曲交织器123仅改变比特分组中的比特的顺序，并且不通过交织改变比特分组的顺序。因此，将由块交织器124进行块交织的比特分组的顺序，即，将被输入到块交织器124的比特分组的顺序，可由分组交织器122确定。具体地，将由块交织器124进行块交织的比特分组的顺序可由表32至表56中定义的π(j)确定。
如上所述，块交织器124可通过使用均包括多个行的多个列对已经按比特分组重新排列顺序的多个比特分组进行交织。
在这种情况下，块交织器124可通过将多个列划分为至少两个部分来对 LDPC码字进行交织。例如，块交织器124可将多个列中的每一个列划分为第一部分和第二部分并对构成LDPC码字的多个比特分组进行交织。
在这种情况下，块交织器124可根据构成LDPC码字的比特分组的数量是否是构成块交织器124的列的数量的整数倍来将多个列中的每一个列划分为N(N是大于或等于2的整数)个部分，并可执行交织。
当构成LDPC码字的比特分组的数量是构成块交织器124的列的数量的整数倍时，块交织器124可在不将多个列中的每一个列划分为多个部分的情况下，按比特分组对构成LDPC码字的多个比特分组进行交织。
具体地，块交织器124可通过以下步骤来进行交织：按照列方向按比特分组来将LDPC码字的多个比特分组写入每个列上，并按照行方向读取按比特分组写入的多个比特的多个列的每个行。
在这种情况下，块交织器124可通过以下步骤来进行交织：按照列方向连续将包括在与将LDPC码字的比特分组的数量除以块交织器124的列的数量而获得的商相应的预定数量的比特分组中的比特写入多个列中的每一个列上，按照行方向读取写入比特的多个列的每个行。
以下，在由分组交织器122进行交织之后的位于第j位置的分组将被称为分组Yj。
例如，假设块交织器124由均包括R1个行的C个列形成。此外，假设 LDPC码字由Ngroup个比特分组形成并且比特分组的数量Ngroup是C的倍数。
在这种情况下，当通过将构成LDPC码字的比特分组的数量Ngroup除以构成块交织器124的列的数量C而获得的商是A(＝Ngroup/C)时(A是大于0 的整数)，块交织器124可通过按照列方向将A(＝Ngroup/C)个数量的比特分组连续写入每个列上并按照行方向读取在每个列上写入的比特来进行交织。
例如，如图9所示，块交织器124将包括在比特分组Y0、比特分组Y1、...、比特分组YA-1中的比特从第1行到第R1行写入第1列，将包括在比特分组 YA、比特分组YA+1、...、比特分组Y2A-1中的比特从第1行到第R1行写入第2 列，将包括在比特分组YCA-A、比特分组YCA-A+1、...、比特分组YCA-1中的比特从第1行到第R1行写入第C列。块交织器124可按照行方向读取写入在多个列的每个行中的比特。
因此，块交织器124按比特分组对构成LDPC码字的所有比特分组进行交织。
然而，当LDPC码字的比特分组的数量不是块交织器124的列的数量的整数倍时，块交织器124可将每个列划分为两部分并按比特分组对LDPC码字的多个比特分组的一部分进行交织，并且将其它比特分组的比特划分为子比特分组并对子比特分组进行交织。在这种情况下，包括在其它比特分组中的比特，即，包括在与当构成LDPC码字的比特分组的数量除以列的数量时的余数相应的多个分组中的比特不是按比特分组进行交织，而是通过根据列的数量被划分而被交织。
具体地，块交织器124可通过将多个列中的每一个列划分为两个部分来对LDPC码字进行交织。
在这种情况下，块交织器124可基于块交织器124的列的数量、LDPC 码字的比特分组的数量和比特分组的比特的数量中的至少一个将多个列划分为第一部分和第二部分。
这里，多个比特分组中的每一个可由360个比特形成。此外，LDPC码字的比特分组的数量基于LDPC码字的长度和包括在比特分组中的比特的数量而被确定。例如，当长度为16200的LDPC码字被划分为使得每个比特分组具有360个比特时，LDPC码字被划分为45个比特分组。可选择地，当长度为64800的LDPC码字被划分为使得每个比特分组具有360个比特时， LDPC码字被划分为180个比特分组。此外，构成块交织器124的列的数量可根据调制方法而被确定。这将在后面进行详细解释。
因此，构成第一部分和第二部分中的每个部分的行的数量可基于构成块交织器124的列的数量、构成LDPC码字的比特分组的数量和构成多个比特分组中的每个比特分组的比特的数量而被确定。
具体地，在多个列中的每个列中，第一部分可由与包括在LDPC码字的多个比特分组中的至少一个比特分组中的比特的数量一样多的行形成，其中，所述至少一个比特分组可根据构成块交织器124的列的数量、构成LDPC码字的比特分组的数量和构成每个比特分组的比特的数量，按比特分组被写入每个列。
在多个列中的每个列中，第二部分可由除了与包括在按比特分组被写入多个列中的每个列的至少一些比特分组中的比特的数量一样多的行之外的行形成。具体地，第二部分的行的数量可以是与当将包括在除了与第一部分相应的比特分组之外的所有比特分组中的比特的数量除以构成块交织器124的列的数量时的商相同的值。换句话说，第二部分的行的数量可以是与当将包括在构成LDPC码字的比特分组中未被写入第一部分的剩余比特分组中的比特的数量除以列的数量时的商相同的值。
也就是说，块交织器124可将多个列的每个列划分为包括与包括在可按比特分组被写入每个列的比特分组中的比特的数量一样多的行的第一部分以及包括其它行的第二部分。
因此，第一部分可由与包括在比特分组中的比特的数量一样多的行(即，与M的整数倍一样多的行)形成。然而，如上所述，由于构成每个比特分组的码字比特的数量可以是M的可整除部分，故第一部分可由与构成每个比特分组的比特的数量的整数倍一样多的行形成。
在这种情况下，块交织器124可通过按照相同方法将LDPC码字写入第一部分和第二部分并在第一部分和第二部分中读取LDPC码字来进行交织。
具体地，块交织器124可通过以下步骤进行交织：按照列方向将LDPC 码字写入构成第一部分和第二部分的每个部分的多个列，并按照行方向读取 LDPC码字被写入的构成第一部分和第二部分的多个列。
也就是说，块交织器124可通过以下步骤进行交织：连续将包括在可按比特分组被写入多个列的每个列的至少一些比特分组中的比特写入第一部分的多个列的每个列，划分包括在除了所述至少一些比特分组之外的其它比特分组中的比特并按照列方向写入第二部分的多个列的每个列，并按照行方向读取被写入构成第一部分和第二部分的每个部分的多个列的每个列中的比特。
在这种情况下，块交织器124可通过基于构成块交织器124的列的数量划分多个比特分组中除了所述至少一些比特分组之外的其它比特分组来进行交织。
具体地，块交织器124可通过以下步骤进行交织：按照多个列的数量划分包括在其它比特分组中的比特，按照列方向将划分的比特的每个比特写入构成第二部分的多个列的每个列，并读取构成第二部分的多个列，其中，划分的比特按照行方向被写入。也就是说，块交织器124可按照列的数量划分包括在除了LDPC码字的多个比特分组中被写入第一部分的比特分组之外的其它比特分组中的比特(即，与当构成LDPC码字的比特分组的数量除以列的数量时的余数相应的多个比特分组的比特)，并可按照列方向连续将划分的比特写入第二部分的每个列。
例如，假设块交织器124由均包括R1个行的C个列形成。此外，假设 LDPC码字由Ngroup个比特分组形成，比特分组的数量Ngroup不是C的倍数，并且A×C+1＝Ngroup(A是大于0的整数)。换句话说，假设当构成LDPC码字的比特分组的数量除以列的数量时，商是A并且余数是1。
在这种情况下，如图10和图11所示，块交织器124可将每个列划分为包括R1个行的第一部分和包括R2个行的第二部分。在这种情况下，R1可与包括在可按比特分组被写入每个列的比特分组中的比特的数量相应，R2可以是从每个列的行的数量减去R1。
也就是说，在上述示例中，可按比特分组被写入每个列的比特分组的数量是A，每个列的第一部分可由与包括在A个比特分组中的比特的数量一样多的行形成，也就是说，可由与数量A×M一样多的行形成。
在这种情况下，块交织器124按照列方向将包括在可按比特分组写入每个列的比特分组(即，A个比特分组)中的比特写入每个列的第一部分。
也就是说，如图10和图11所示，块交织器124将包括在比特分组Y0、比特分组Y1、...、比特分组YA-1中的比特写入第1列的第一部分的第1行到第R1行，将包括在比特分组YA、比特分组YA+1、...、比特分组Y2A-1的每一个中的比特写入第2列的第一部分的第1行到第R1行，...，将包括在比特分组YCA-A、比特分组YCA-A+1、...、比特分组YCA-1的每一个中的比特写入第C 列的第一部分的第1行到第R1行。
如上所述，块交织器124将包括在可按比特分组写入每个列的比特分组中的比特写入每个列的第一部分。
换句话说，在上述示例性实施例中，包括在比特分组(Y0)、比特分组 (Y1)、...、比特分组(YA-1)的每一个中的比特可不被划分并且所有比特可被写入第一列，包括在比特分组(YA)、比特分组(YA+1)、...、比特分组(Y2A-1) 的每一个中的比特可不被划分并且所有比特可被写入第二列，并且包括在比特分组(YCA-A)、比特分组(YCA-A+1)、...、比特分组(YCA-1)的每一个中的比特可不被划分并且所有比特可被写入第C列。这样，按第一部分交织的所有比特分组被写入第一部分的同一列。
以下，块交织器124对包括在多个比特分组中的除了写入每个列的第一部分的比特分组之外的其他分组中的比特进行划分，并按照列方向将比特写入每个列的第二部分。在这种情况下，块交织器124按照列的数量划分包括在除了写入每个列的第一部分的比特分组之外的其他分组中的比特，使得相同数量的比特被写入每个列的第二部分，并按照列方向将划分的比特写入每个列的第二部分。
在上述示例中，由于A×C+1＝Ngroup，故当构成LDPC码字的比特分组被连续写入第一部分，LDPC码字的最后的比特分组YNgroup-1不被写入第一部分并剩余。因此，如图10所示，块交织器124将包括在比特分组YNgroup-1中的比特划分为C个子比特分组，并连续将划分的比特(即，与当包括在最后的分组(YNgroup-1)中的比特除以C时的余数相应的比特)写入每个列的第二部分。基于列的数量被划分的比特可被称为子比特分组。在这种情况下，每个子比特分组可被写入第二部分的每个列。也就是说，包括在比特分组中的比特可被划分并可形成子比特分组。
也就是说，块交织器124将比特写入第一列的第二部分的第一至第R2行，将比特写入第二列的第二部分的第一至第R2行，...，将比特写入第C列的第二部分的第一至第R2行。在这种情况下，如图10所示，块交织器124 可按照列方向将比特写入每个列的第二部分。
也就是说，在第二部分，构成比特分组的比特可不被写入同一列并可被写入多个列。换句话说，在上述示例中，最后的比特分组(YNgroup-1)由M个比特形成，因此，包括在最后的比特分组(YNgroup-1)中的比特可按M/C被划分并被写入每个列。也就是说，包括在最后的比特分组(YNgroup-1)中的比特按M/C被划分，形成M/C个子比特分组，并且每个子比特分组可被写入第二部分的每个列。
因此，在按第二部分交织的至少一个分组中，包括在至少一个比特分组中的比特被划分并被写入构成第二部分的至少两个列。
在上述示例中，块交织器124按照列方向将比特写入第二部分。然而，这仅是示例。也就是说，块交织器124可按照行方向将比特写入第二部分的多个列。在这种情况下，块交织器124可按照如上所述的相同方法将比特写入第一部分。具体地，参照图11，块交织器124从第一列中的第二部分的第一行到第C列中的第二部分的第一行写入比特，从第一列中的第二部分的第二行到第C列中的第二部分的第二行写入比特，...，并从第一列中的第二部分的第R2行到第C列中的第二部分的第R2行写入比特。
另一方面，块交织器124按照行方向连续读取写入每个部分的每个行的比特。也就是说，如图10和图11所示，块交织器124按照行方向连续读取写入多个列的第一部分的每个行中的比特，并按照行方向连续读取写入多个列的第二部分的每个行中的比特。
因此，块交织器124可按比特分组对构成LDPC码字的多个比特分组的一部分进行交织，并对剩余的比特分组中的一些比特分组进行划分和交织。也就是说，块交织器124可通过以下步骤进行交织：将构成多个比特分组中的预定数量的比特分组的LDPC码字按比特分组写入第一部分的多个列，划分其它比特分组的比特并将所述比特写入第二部分的每个列，并按照行方向读取第一部分和第二部分的多个列。
如上所述，块交织器124可按照如上参照图9至图11所述的方法对多个比特分组进行交织。
具体地，在图10的情况下，包括在不属于第一部分的比特分组中的比特按照列方向被写入第二部分并按照行方向被读取。在这点上，包括在不属于第一部分的比特分组中的比特的顺序被重新排列。由于包括在不属于第一部分的比特分组中的比特如上所述被交织，故误比特率(BER)/误帧率(FER) 性能与这样的比特不被交织的情况相比可被提高。
然而，不属于第一部分的比特分组可不被交织，如图11所示。也就是说，由于块交织器124按照行方向将包括在不属于第一部分的比特分组中的比特写入第二部分并从第二部分读取包括在不属于第一部分的比特分组中的比特，故包括在不属于第一部分的比特分组中的比特的顺序不被改变并且所述比特被连续输入到调制器130。在这种情况下，包括在不属于第一部分的比特分组中的比特可被连续输出并映射到调制符号。在图10和图11中，多个比特分组的最后一个比特分组被写入第二部分。然而，这仅是示例。写入第二部分的比特分组的数量可根据LDPC码字的比特分组的总数量、列和行的数量以及传输天线的数量等而改变。
块交织器124可具有如下呈现的表57和表58中所示出的配置。
[表57]
[表58]
这里，C(或NC)是块交织器124的列的数量，R1是每个列中构成第一部分的行的数量，R2是每个列中构成第二部分的行的数量。
参照表57和表58，列的数量具有与根据调制方法的调制阶数相同的值，多个列中的每个列由与构成LDPC码字的比特的数量除以多个列的数量相应的行形成。
例如，当LDPC码字的长度Nldpc是64800并且调制方法是QPSK时，由于在QPSK的情况下调制阶数是2，故块交织器124由2个列形成，并且每个列由与R1+R2＝32400(＝64800/2)一样多的行形成。
同时，参照表57和表58，当构成LDPC码字的比特分组的数量是列的数量的整数倍时，块交织器124在不划分每个列的情况下进行交织。因此， R1与构成每个列的行的数量相应，R2是0。此外，当构成LDPC码字的比特分组的数量不是列的数量的整数倍时，块交织器124通过将每个列划分为由 R1个行形成的第一部分和由R2个行形成的第二部分来对分组进行交织。
当块交织器124的列的数量等于构成调制符号的比特的数量时，包括在同一比特分组中的比特被映射到每个调制符号的单个比特上，如表57和表 58所示。
例如，当Nldpc＝64800并且调制方法是QPSK时，块交织器124可由两(2) 个列形成，其中，每列包括32400行。在此情况下，按比特分组将多个比特分组写入两(2)个列中，并且连续输出在每一列中被写入同一行的比特。在此情况下，由于在QPSK的调制方法中两(2)个比特构成单个调制符号，因此同一比特分组中包括的比特(即，从单个列输出的比特)可被映射到每个调制符号的单个比特。例如，包括在被写入第一列中的比特分组中的比特可被映射到每个调制符号的第一比特。
参照表57和58，块交织器124的总行数(即，R1+R2)是Nldpc/C。
另外，第一部分的行数R1是每个分组中包括的比特数(M(例如，M＝360)) 的整数倍，并且可被表示为第二部分的行数R2可以是 Nldpc/C-R1。这里，是低于Ngroup/C的最大整数。由于R1是每个分组中包括的比特数(M)的整数倍，因此可按比特分组以R1将比特写入。
另外，当LDPC码字的比特分组的数量不是列数的倍数时，从表57和 58可看出，块交织器124通过将每一列划分为两部分来进行交织。
具体地讲，LDPC码字的长度除以列数是每列中包括的总行数。在这种情况下，当LDPC码字的比特分组数是列数的倍数时，每一列不被划分为两部分。然而，当LDPC码字的比特分组数不是列数的倍数时，每一列被划分为两部分。
例如，假设块交织器124的列数与构成调制符号的比特的数量相同，并且如表57中所示，LDCP码字由64800个比特形成。在这种情况下，LDPC 码字的每个比特分组由360个比特形成，并且LDPC码字由64800/360(＝180) 个比特分组形成。
当调制方法是QPSK时，块交织器124可由两(2)个列形成，并且每一列可具有64800/2(＝32400)行。
在这种情况下，由于LDPC码字的比特分组的数量除以列数为180/2 (＝90)，因此可在不将每一列划分为两部分的情况下按比特分组将比特写入每一列。也就是说，可将包括在作为当构成LDPC码字的比特分组的数量除以列数时的商的90个比特分组中的比特(即，90×360(＝32400)个比特)写入每一列。
然而，当调制方法是256-QAM时，块交织器124可由八(8)个列形成，并且每一列可具有64800/8(＝8100)个行。
在这种情况下，由于LDPC码字的比特分组的数量除以列数为 180/8＝22.5，因此构成LDPC码字的比特分组的数量不是列数的整数倍。因此，块交织器124将八(8)个列中的每一列划分为两部分以按比特分组来执行交织。
在这种情况下，由于比特应按比特分组被写入每一列的第一部分，因此可按比特分组被写入每一列的第一部分中的比特分组的数量是当构成LDPC 码字的比特分组的数量除以列数时的商22，因此，每一列的第一部分具有22×360(＝7920)个行。因此，22个比特分组中包括的7920个比特可被写入每一列的第一部分。
每一列的第二部分具有从每一列的总行数减去第一部分的行数的行。因此，每一列的第二部分包括8100-7920(＝180)个行。
在这种情况下，包括在未被写入第一部分的其它比特分组中的比特可被划分并写入每一列的第二部分。
具体地讲，由于22×8(＝176)个比特分组被写入第一部分，因此将被写入第二部分的比特分组的数量是180-176(＝4)(例如，构成LDPC码字的比特分组Y0、比特分组Y1、比特分组Y2、...、比特分组Y178和比特分组Y179之中的比特分组Y176、比特分组Y177、比特分组Y178和比特分组Y179)。
因此，块交织器124可将构成LDPC码字的分组之中的未被写入第一部分并剩余的四(4)个比特分组连续写入每一列的第二部分。
也就是说，块交织器124可以按列方向将比特分组Y176中包括的360个比特中的180个比特写入第1列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第2列的第二部分的第1行至第180行。另外，块交织器124可以按列方向将比特分组Y177中包括的360个比特中的180 个比特写入第3列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第4列的第二部分的第1行至第180行。另外，块交织器 124可以按列方向将比特分组Y178中包括的360个比特中的180个比特写入第5列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第6列的第二部分的第1行至第180行。另外，块交织器124可以按列方向将比特分组Y179中包括的360个比特中的180个比特写入第7列的第二部分的第1行至第180行，并且可以按列方向将其它180个比特写入第8 列的第二部分的第1行至第180行。
因此，包括在未被写入第一部分且剩余的比特分组中的比特不被写入第二部分中的同一列中，并且可被划分并写入多个列中。
在下文中，将参照图12详细地解释根据示例性实施例的图5的块交织器。
在分组交织后的LDPC码字中，Yj被连续排列，类似于
在分组交织之后的LDPC码字可由块交织器124进行交织，如图12中所示。在这种情况下，块交织器124基于块交织器124的列数和分组比特的比特数将多个列划分为第一部分(部分1)和第二部分(部分2)。在这种情况下，在第一部分中，构成比特分组的比特可被写入同一列，在第二部分中，构成比特分组的比特可被写入多个列(即，构成比特分组的比特可被写入至少两个列)。
具体地讲，输入比特vi按列从第一部分到第二部分被连续地写入，并随后按行从第一部分到第二部分被连续读出。也就是说，数据比特vi从第一部分开始按列连续被写入块交织器，并持续按列连续被写入块交织器直到第二部分结束，之后，从第一部分开始按行连续被读出并随后从第二部分开始按行连续被读出。因此，在第一部分中的同一比特分组中所包括的比特可被映射到每个调制符号的单个比特。
在这种情况下，如在下面呈现的表30中所示，块交织器124的第一部分和第二部分的列数和行数根据LDPC码字的长度和调制格式而变化。也就是说，在表59中规定了用于每个调制格式和码长度的第一部分块交织配置和第二部分块交织配置。这里，块交织器124的列数可等于构成调制符号的比特数。另外，第一部分的行数Nr1和第二部分的行数Nr2之和等于Nldpc/NC(这里，NC是列数)。另外，由于是360的倍数，因此多个比特分组可被写入第一部分。
[表59]
在下文中，将详细地解释块交织器124的操作。
具体地讲，如图12中所示，输入比特vi(0≤i<NC×Nr1))被写入块交织器124的第一部分的ci列的ri行。这里，ci和ri分别是和ri＝(i mod Nr1)。
另外，输入比特vi(NC×Nr1≤i<Nldpc)被写入块交织器124的第二部分的ci列的ri行。这里，ci和ri分别满足和 ri＝Nr1+{(i-NC×Nr1)modNr2}。
输出比特qj(0≤j<Nldpc)从rj行的cj列被读取。这里，rj和cj分别满足和cj＝(j mod NC)。
例如，当LDPC码字的长度Nldpc是64800并且调制方法是256-QAM时，从块交织器124输出的比特的顺序可以是 (q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799) ＝(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)。这里，上述等式的右侧的索引对于八(8)个列可被具体表示为0、7920、15840、23760、31680、 39600、47520、55440、1、7921、15841、23761、31681、39601、47521、55441、…、 7919、15839、23759、31679、39599、47519、55439、63359、63360、63540、 63720、63900、64080、64260、64440、64620、…、63539、63719、63899、 64079、64259、64439、64619、64799。在下文中，将详细解释块交织器124 的交织操作。块交织器124可通过以下操作来进行交织：按列方向按比特分组将多个比特分组写入每一列，并且按行方向读取按比特分组写入了所述多个比特分组的多个列的每一行。
在这种情况下，构成块交织器124的列数根据调制方法而变化，行数可以是LDPC码字长度/列数。例如，当调制方法是QPSK时，块交织器124可由2个列形成。在这种情况下，当LDCP码字的长度Nldpc是16200时，行数是8100(＝16200/2)，当LDPC码字的长度Nldpc是64800时，行数是32400 (＝64800/2)。
在下文中，将详细解释用于通过块交织器124按比特分组对多个比特分组进行交织的方法。
当构成LDPC码字的比特分组的数量是列数的整数倍时，块交织器124 可通过按比特分组将与比特分组的数量除以列数一样多的比特分组连续地写入每一列来进行交织。
例如，当调制方法是QPSK并且LDPC码字的长度Nldpc是64800时，块交织器124可由两(2)个列形成，其中，每一列包括32400个行。在这种情况下，由于当LDPC码字的长度Nldpc是64800时，LDPC码字被划分为(64800/360＝180)个比特分组，因此当调制方法是QPSK时，LDPC码字的比特分组的数量(＝180)可以是列数(＝2)的整数倍。
在这种情况下，如图13中所示，块交织器124将比特分组Y0、比特分组Y1、...、比特分组Y89中的每一个中所包括的比特写入第一列的第1行至第32400行，并将比特分组Y90、比特分组Y91、...、比特分组Y179中的每一个中所包括的比特写入第二列的第1行至第32400行。另外，块交织器12400 可以按行方向连续读取被写入两个列中的每一列中的比特。
然而，当构成LDPC码字的比特分组的数量不是列数的整数倍时，块交织器124可通过将每一列划分为N个部分(N是大于或等于2的整数)来进行交织。
具体地，块交织器124可将每一列划分为：包括与可以按比特分组被写入每一列中的比特分组中所包括的比特数一样多的行的部分、以及包括其它行的部分，并且块交织器124可通过使用划分出的部分来进行交织。
在这种情况下，块交织器124可将多个比特分组之中的可按比特分组被写入多个列中的每一列的至少一部分比特分组连续写入所述多个列中的每一列，并随后将其它比特分组中包括的比特划分为子比特分组，并将所述其它比特分组中包括的比特写入到在所述至少一部分比特分组按比特分组被写入所述多个列中的每一列之后在所述多个列中的每一列中剩余的其它区域中。也就是说，块交织器124可按比特分组写入包括在能够写入每一列的第一部分的至少一部分比特分组中的比特，并且可对包括在其它比特分组中的比特进行划分并将包括在其它比特分组中的比特写入每一列的第二部分。
例如，当调制方法是QPSK并且LDPC码字的长度Nldpc是16200时，块交织器124可由两(2)个列形成，其中，每一列包括8100个行。在这种情况下，由于当LDPC码字的长度Nldpc是16200时LDPC码字被划分为 (16200/360＝45)个比特分组，因此当调制方法是QPSK时，LDPC码字的比特分组的数量(＝45)不是列数(＝2)的整数倍。也就是说，存在余数。
在这种情况下，如图14和15中所示，块交织器124可将每一列划分为包括7920个行的第一部分和包括180个行的第二部分。
块交织器124按列方向将包括在可按比特分组被写入每一列的比特分组中的比特写入每一列的第一部分。
也就是说，如图14和图15中所示，块交织器124将比特分组Y0、比特分组Y1、...、比特分组Y21中的每一个中包括的比特写入第一列的第一部分的第1行至第7920行，并将比特分组Y22、比特分组Y23、...、比特分组Y43中的每一个中包括的比特写入第二列的第一部分的第1行至第7920行。
如上所述，块交织器124按比特分组将包括在可按比特分组被写入每一列的比特分组中的比特写入每一列的第一部分。之后，块交织器124对在多个比特分组之中的除了被写入每一列的第一部分的比特分组之外的其它比特分组中所包括的比特进行划分，并且按列方向将所述其它比特分组中所包括的比特写入每一列的第二部分。在这种情况下，块交织器124可按照列数来对除了被写入每一列的第一部分的比特分组之外的其它比特分组中所包括的比特进行划分，使得相同数量的比特被写入每一列的第二部分，并且按列方向将划分的比特写入第二部分的每一列。
例如，当如图14中所示，作为LDPC码字的最后一个比特分组的比特分组Y44剩下时，块交织器124将比特分组Y44中包括的比特划分为2份，并连续将划分的比特写入每一列的第二部分。
也就是说，块交织器124可将比特写入第一列的第二部分的第1行至第 180行，并且将比特写入第二列的第二部分的第1行至第180行。在这种情况下，如图14中所示，块交织器124可以按列方向将比特写入每一列的第二部分。也就是说，构成比特分组的比特不被写入第二部分的同一列，而是被写入多个列。在上述示例中，块交织器124按列方向将比特写入第二部分。然而，这仅是示例。也就是说，块交织器124可以以行方向将比特写入第二部分的多个列。然而，块交织器124可以按与上述方法相同的方法将比特写入第一部分。具体地，参照图15，块交织器124可将比特写入第一列的第二部分的第1行至第二列的第二部分的第1行，将比特写入第一列的第二部分的第2行至第二列的第二部分的第2行，...，将比特写入第一列的第二部分的第180行至第二列的第二部分的第180行。
块交织器124按行方向连续读取被写入每一部分的每一行中的比特。也就是说，如图14和图15中所示，块交织器124可以按行方向连续读取被写入多个列的第一部分的每一行中的比特，并且可以按行方向连续读取被写入多个列的第二部分的每一行中的比特。
如上所述，块交织器124可按照以上参照图13至图15所描述的方法对多个比特分组进行交织。
调制器130将交织后的LDPC码字映射到调制符号。具体地讲，调制器 130可对交织后的LDPC码字进行解复用，对解复用后的LDPC码字进行调制，并将LDPC码字映射到星座。
在这种情况下，调制器130可使用多个比特分组中的每一个中所包括的比特来产生调制符号。
换句话说，如上所述，不同比特分组中所包括的比特被写入块交织器124 的每一列中，块交织器124按行方向读取被写入每一列中的比特。在这种情况下，调制器130通过将在每一列中读取的比特映射到调制符号的每一个比特来产生调制符号。因此，调制符号的每一个比特属于不同分组。
例如，假设调制符号由C个比特构成。在这种情况下，从块交织器124 的C个列的每一行读取的比特可被映射到调制符号的每一比特，因此由C个比特构成的调制符号的每一个比特属于C个不同的分组。
在下文中，将详细地描述以上特征。
首先，调制器130对交织后的LDPC码字进行解复用。为了实现此过程，调制器130可包括用于对交织后的LDPC码字进行解复用的解复用器(未示出)。
解复用器(未示出)对交织后的LDPC码字进行解复用。具体地，解复用器(未示出)针对交织后的LDPC码字执行串并转换，将交织后的LDPC 码字解复用成具有预定比特数的信元(或数据信元)。
例如，如图16中所示，解复用器(未示出)接收从交织器120输出的 LDPC码字Q＝(q0,q1,q2,…)，将接收到的LDPC码字比特连续输出为多个子流，将输入的LDPC码字比特转换为信元，并输出所述信元。
在这种情况下，在多个子流中的每个子流中具有相同索引的比特可构成相同的信元。因此，信元可被配置为类似于(y0,0,y1,0,…,yηMOD-1,0)＝(q0,q1, qηMOD-1)、(y0,1,y1,1,…,yηMOD-1,1)＝(qηMOD,qηMOD+1,…,q2xηMOD-1)、...。
这里，子流的数量(Nsubstreams)可等于构成调制符号的比特的数量ηMOD。因此，构成每个信元的比特的数量可等于构成调制符号的比特的数量(即，调制阶数)。
例如，当调制方法是QPSK时，构成调制符号的比特的数量ηMOD是2，因此子流的数量(Nsubstreams)是2，单元可被配置为类似于(y0,0,y1,0)＝(q0,q1)、 (y0,1,y1,1)＝(q2,q3)、(y0,2,y1,2)＝(q4,q5)、...。
调制器130可将解复用的LDPC码字映射到调制符号。
具体地讲，调制器130可以以各种调制方法对从解复用器(未示出)输出的比特(即，信元)进行调制。例如，当调制方法是QPSK、16-QAM、64-QAM, 256-QAM、1024-QAM和4096-QAM时，构成调制符号的比特的数量ηMOD (即，调制阶数)可分别是2、4、6、8、10和12。
在这种情况下，由于从解复用器(未示出)输出的每个信元由与构成调制符号的比特的数量一样多的比特形成，因此调制器130可通过将从解复用器(未示出)输出的每个信元连续映射到星座点来产生调制符号。这里，调制符号与星座上的星座点相应。
然而，上述解复用器(未示出)可根据环境被省略。在这种情况下，调制器130可通过连续对交织后的比特中的预定数量的比特进行分组并将所述预定数量的比特映射到星座点来产生调制符号。在这种情况下，调制器130 可通过根据调制方法连续将ηMOD个比特映射到星座点来产生调制符号。
当LDPC码字基于如表4至21和表23至31中定义的奇偶校验矩阵被产生时，出于以下原因，通过使用如表32至表56中定义的交织参数对LDPC 码字的多个比特分组进行交织。
通常，当通过使用QPSK来执行调制时，编码/解码性能依赖于LDPC码字比特被如何映射到QPSK符号的两个比特。
具体地讲，当两个奇偶校验比特被连接到奇偶校验矩阵中的单个校验节点时，可通过将这两个奇偶校验比特映射到单个QPSK符号来保证良好的性能。另外，可通过将被连接到单个校验节点的两个奇偶校验比特映射到单个 QPSK符号来保证良好的性能。另外，当存在均被连接到奇偶校验矩阵中的单个校验节点的多个奇偶校验比特时，可通过选择两个校验节点并将被连接到这两个校验节点的两个奇偶校验比特映射到单个QPSK符号来保证良好的性能。
因此，在基于等式21和表32至表56对基于如表4至表21和表23至表 31中定义的奇偶校验矩阵而产生的LDPC码字比特进行了分组交织之后，当交织后的LDPC码字比特通过QPSK被调制时，可将被连接到单个校验节点的两个奇偶校验比特映射到相同的QPSK符号，或者可将被连接到选择的两个校验节点的两个奇偶校验比特映射到相同的QPSK符号。
因此，编码/解码性能可被提高，并且发送设备对突发错误具有鲁棒性。
具体地讲，由于将被写入块交织器124的多个列中/将在块交织器124的多个列中读取的比特分组的顺序根据在分组交织器122中按比特分组进行的交织被确定，因此可根据在分组交织器122中按比特分组进行的交织来确定将被映射到调制符号的比特。
因此，通过考虑被映射到调制符号的比特的可靠性和LDPC码字的码字比特的性能，分组交织器122可按比特分组对LDPC码字进行交织使得属于预定数量的连续比特分组的比特(即，被连接到预定数量的相同校验节点的比特)被映射到相同的QPSK符号。为了实现此过程，分组交织器122可基于等式21和表32至表56按分组比特对LDPC码字比特进行交织。
在下文中，将解释根据示例性实施例的用于设计分组交织器122的方法。为了便于解释，将解释例如用于参照表32至表56中的表33来定义π(j)的方法。
在QPSK调制方法的情况下，块交织器124由两个列形成，并且从两个列的相同行读取和输出的两个比特配置相同的QPSK符号。因此，在LDPC 码字的多个比特分组之中的连续比特分组的比特应被写入块交织器124的两个列中的每一列中的相同行中以被映射到相同的QPSK符号。
也就是说，为了将连接到奇偶校验矩阵中的单个校验节点的两个奇偶校验比特映射到相同的QPSK调制符号，属于这两个奇偶校验比特所属于的两个连续比特分组的比特应被写入块交织器124的两个列中的每一列中的相同行中。
当为了提高编码/解码性能的目的而应将在构成LDPC码字的45个比特分组(即，第0比特分组至第44比特分组)中的第25比特分组至第44比特分组之中的两个连续比特分组中所包括的比特映射到相同的QPSK符号，并且如图17的(a)中所示，假设第26比特分组、第28比特分组...第42比特分组和第44比特分组被写入块交织器124的第一列的第一部分的第4321行至第7920行时，第25比特分组、第27比特分组、...、第41比特分组和第 43比特分组应被写入第二列的第一部分的第4321行至第7920行。
在这种情况下，编码/解码性能依赖于哪个比特分组被映射到相同的调制符号(在上述示例中，第25比特分组至第44比特分组之中的两个连续比特分组被映射到相同的调制符号)。因此，其它比特分组可被随机写入块交织器 124。
也就是说，在上述示例中，第0比特分组至第24比特分组可被随机写入在第25比特分组至第44比特分组被写入块交织器124之后所剩余的第一部分的其它行以及第二部分中。例如，如图17的(a)中所示，第3比特分组、第 22比特分组、第7比特分组、...、第2比特分组、第23比特分组、第11比特分组、第0比特分组、第13比特分组、...、第12比特分组和第16比特分组可被写入第一部分的其它行中，第8比特分组可被写入第二部分中。
然而，当如图17的(b)中所示，LDPC码字比特按比特分组被写入块交织器124的每一列中时，第25比特分组至第44比特分组中所包括的比特被映射到连续的QPSK符号，因此容易发生突发错误。
因此，为了不将第25比特分组至第44比特分组中所包括的比特映射到连续的QPSK符号，块交织器124的行可如图17的(a)中所示被随机交织(按行随机交织)，并且将被写入块交织器124的比特分组的顺序可如图17的(b) 中所示被改变。
因此，当分组交织器122按照表33中示出的顺序对LDPC码字的多个比特分组进行交织时，LDPC码字的多个比特分组可按照图17的(b)中示出的顺序被写入块交织器124中，并且相应地，包括在两个连续比特分组中的奇偶校验比特可被映射到相同的QPSK符号上。也就是说，当编码器110基于包括通过表6定义的包括信息字子矩阵和具有双对角结构的奇偶校验子矩阵的奇偶校验矩阵按照7/15的码率执行LDPC编码并且由分组交织器122基于通过表33定义的π(j)对LDPC码字的多个比特分组进行交织时，LDPC码字的多个比特分组可如图17的(b)所示被写入块交织器124中，因此，包括在20个比特分组中的两个连续比特分组中的比特可被映射到相同的调制符号上。
在图17的(a)和(b)中，包括在从第25比特分组至第44比特分组的 20个比特分组中的两个连续比特分组中的比特可被映射到相同的调制符号上。然而，这仅是示例。将被映射到相同的调制符号上的连续比特分组的数量可根据奇偶校验矩阵和码率而改变。也就是说，当用具有不同结构的奇偶校验矩阵并且按照不同的码率执行LDPC编码时，将被映射到相同的调制符号上的连续比特分组的数量可被改变。
在下文中，将解释根据另一示例性实施例的用于参照表36定义π(j)的方法。
在QPSK调制方法的情况下，块交织器124由两列形成，并且从两列的相同行读取并输出的两个比特配置相同的QPSK符号。因此，LDPC码字的多个比特分组之中的连续比特分组的比特应被写入块交织器124的两列中的每个列中的相同行中，以被映射到相同的QPSK符号上。
也就是说，为了将连接到奇偶校验矩阵中的单个校验节点的两个奇偶校验比特映射到相同的QPSK解调符号，属于这两个奇偶校验比特所属的两个连续比特分组的比特应被写入块交织器124的两列中的每个列中的相同行中。
当包括在构成LDPC码字的45个比特分组(即，第0比特分组至第44 比特分组)中的从第39比特分组至第44比特分组之中的两个连续比特分组中的比特应被映射到相同的调制符号上以提高编码/解码性能，并且假设第40 比特分组、第42比特分组和第44比特分组如图18的(a)所示被写入块交织器124的第一列的第一部分的第6841行至第7920行中时，第39比特分组、第41比特分组和第43比特分组应被写入第二列的第一部分的第6841行至7920行中。
在这种情况下，编码/解码性能取决于哪些比特分组被映射到相同的调制符号上(在上述示例中，从第39比特分组到第44比特分组的两个连续比特分组被映射到相同的调制符号上)。因此，其他比特分组可被随机地写入块交织器124中。
也就是说，在上述示例中，第0比特分组至第38比特分组可被随机地写入在第39比特分组至第44比特分组被写入块交织器124之后所剩余的第一部分的其他行和第二部分中。例如，如图18的(a)中所示，第13比特分组、第10比特分组、第0比特分组…第36比特分组、第38比特分组、第6比特分组、第7比特分组、第17比特分组…第35比特分组和第37比特分组可被写入第一部分的其他行中，第1比特分组可被写入第二部分中。
然而，当如图18的(a)所示LDPC码字比特按照比特分组被写入块交织器124的每个列中时，包括在第39比特分组至第44比特分组中的比特被映射到连续的QPSK符号上，因此，易出现突发错误。
因此，为了不将包括在第39比特分组至第44比特分组中的比特映射到连续的QPSK符号上，如图18的(a)中所示块交织器124的行可被随机地交织(按行随机交织)，并且比特分组将被写入块交织器124中的顺序可如图18的(b)所示被改变。
因此，当分组交织器122按照表36中示出的顺序对LDPC码字的多个比特分组进行交织时，LDPC码字的多个比特分组可按照图18的(b)示出的顺序被写入块交织器124，并且相应地，包括在两个连续的比特分组中的奇偶校验比特可被映射到相同的QPSK符号上。
也就是说，当编码器110基于包括通过表12定义的信息字子矩阵和具有双对角线结构的奇偶校验子矩阵的奇偶校验矩阵按照13/15的码率执行LDPC 编码，并且由分组交织器122基于通过表36定义的π(j)对LDPC码字的多个比特分组进行交织时，LDPC的多个比特分组可如图18的(b)中所示被写入块交织器124中，因此，包括在6个比特分组中的两个连续比特分组中的比特可被映射到相同的调制符号上。
在图18的(a)和(b)中，包括在从第39比特分组至第44比特分组的 6个比特分组中的两个连续比特分组中的比特被映射到相同的调制符号上。然而，这仅是示例。将被映射到相同的调制符号上的连续比特分组的数量可根据奇偶校验矩阵和码率而改变。也就是说，当用具有不同结构的奇偶校验矩阵并且按照不同的码率执行LDPC编码时，将被映射到相同的调制符号上的连续比特分组的数量可被改变。
此外，由于性能受哪些连续比特分组被映射到相同的调制符号上的影响很大，因此除了被映射到相同的调制符号上的连续比特分组之外的其他比特分组可如图17的(a)和(b)以及图18的(b)中所示被随机地写入多个列中。
因此，只要相同的比特分组被映射到相同的调制符号上，交织就可被视为是按照与本公开中呈现的分组交织器相同的方法被执行的。
[表60]
例如，在表60中，A和A_perm表示在按行随机交织被执行之后/之前的π(j)，B_perm、C_perm、D_perm和E_perm表示当在除了连续比特分组之外的其他比特分组以不同的方法被随机地写入多个列中之后执行按行随机交织时的π(j)。参照表60，在B_perm、C_perm、D_perm和E_perm中，与在A_perm 中相同的组被映射到相同的调制符号上。因此，可看出与在A_perm中相同的交织方法被用于B_perm、C_perm、D_perm和E_perm。
在上述示例中，已描述了在具有图2的结构的奇偶校验矩阵的情况下的交织模式。在下文中，将参照表32解释用于设计在奇偶校验矩阵具有图4的结构时的交织模式的方法。
当LDPC码字的多个比特分组之中存在由连接到单个校验节点的奇偶校验比特形成的比特分组时，包括在从相应比特分组选择的两个比特分组中的比特应被写入块交织器124的两个列的相同行中。
假设LDPC码字的45个比特分组(即，第0比特分组至第44比特分组) 之中的第18比特分组至第44比特分组是由连接到与单个奇偶校验比特相连接的单个校验节点的奇偶校验比特形成的比特分组，并且从相应的比特分组选择了两个比特，并且应产生总计2880(＝8x360)个QPSK符号。
在这种情况下，如图19的(a)所示，从第18比特分组至第44比特分组之中随机选择的8个比特分组应被写入第一列的第一部分的第5041行至第 7920行，并且随机选择的其他8个比特分组应被写入第二列的第一部分的第 5041行至第7920行。
由于编码/解码性能取决于由连接到与单个奇偶校验比特相连接的单个校验节点的奇偶校验比特形成了多少QPSK符号，因此其他比特分组可被随机地写入块交织器124中。
因此，在上述示例中未被选择的29个比特分组可被随机地写入在选择的分组被写入块交织器124中之后所剩余的第一部分的其他行和第二部分中。例如，如图19的(a)中所示，第0比特分组、第17比特分组、第38比特分组…第37比特分组、第5比特分组和第3比特分组可被写入第一部分的其他行中，第8比特分组可被写入第二部分。
然而，当如图19的(a)所示将LDPC码字比特写入块交织器124的每个列中时，可仅在奇偶校验比特中集中产生突发错误，因此，会降低LDPC 码的编码/解码性能。
因此，如图19的(a)所示块交织器124的行可被随机交织，并且如图 19的(b)所示比特分组将被写入块交织器124的顺序可被改变，使得即使有突发错误，突发错误也不仅仅影响奇偶校验比特。
因此，当分组交织器122按照表32的顺序对LDPC码字的多个比特分组进行交织时，LDPC码字的多个比特分组可按照图19的(b)中示出的顺序被写入块交织器124中，并且相应地，可产生仅由连接到与单个奇偶校验比特相连接的校验节点的奇偶校验比特形成的QPSK符号。
也就是说，当编码器110以5/15的码率基于在表26中定义的奇偶校验矩阵执行LDPC编码，并且分组交织器122基于通过表32定义的π(j)对LDPC 码字的多个比特分组进行交织时，LDPC码字的多个比特分组可如图19的(b) 所示被写入块交织器124，因此，包括在16个比特分组中的两个连续比特分组中的比特可被映射到相同的调制符号上。
在图19的(a)和(b)中，仅从第18比特分组至第44比特分组随机地选择了仅16个比特分组，并且仅由包括在选择的比特分组中的比特形成的调制符号被产生。然而，这仅是示例。与连接到与单个奇偶校验比特相连接的校验节点的奇偶校验比特相应的映射到相同调制符号的比特分组的数量可根据奇偶校验矩阵和码率而改变。
发送设备100可将调制符号发送到接收设备1300。例如，调制器130可使用OFDM将调制符号映射到正交频分复用(OFDM)帧，并可通过分配的信道将映射到OFDM的调制符号发送到接收设备1300。
图20是示出根据示例性实施例的接收设备的配置的框图。参照图20，接收设备1500包括解调器1510、复用器1520、解交织器1530和解码器1540。
解调器1510接收并解调从发送设备100发送的信号。具体地，解调器 1510通过对接收的信号进行解调来产生与LDPC码字相应的值，并将该值输出到复用器1520。在这种情况下，解调器1510可使用与在发送设备100中使用的调制方法相应的解调方法。为此，发送设备100可将关于调制方法的信息发送到接收设备1500，或者发送设备100可使用在发送设备100和接收设备1500之间预定的调制方法来执行调制。
与LDPC码字相应的值可被表示为针对接收的信号的信道值。存在用于确定信道值的各种方法，例如，用于确定对数似然比(LLR)值的方法可以是用于确定信道值的方法。
LLR值是从发送设备100发送的比特是0的概率与从发送设备100发送的比特是1的概率的比的对数值。此外，LLR值可以是通过硬判决确定的比特值，或者可以是根据从发送设备100发送的比特是0或1的概率所属的区间确定的代表值。
复用器1520对解调器1510的输出值进行复用并将值输出到解交织器 1530。
具体地，复用器1520是与发送设备100中提供的解复用器(未示出)相应的元件，并执行与解复用器(未示出)相应的操作。也就是说，复用器1520 执行解复用器(未示出)的操作的逆操作，并且针对解调器1510的输出值执行信元到比特的转换并以比特为单位输出LLR值。然而，当从发送设备100 省略解复用器(未示出)时，可从接收设备1500省略复用器1520。
关于解复用操作是否被执行的信息可由发送设备100提供，或者可在发送设备100和接收设备1500之间被预定义。
解交织器1530对复用器1520的输出值执行解交织，并将值输出到解码器1540。
具体地，解交织器1530是与发送设备100的交织器120相应的元件，并执行与交织器120相应的操作。也就是说，解交织器1530通过反向地执行交织器120的交织操作来对LLR值进行解交织。
为此，如图21所示，解交织器1530可包括块解交织器1531、分组扭曲解交织器1532、分组解交织器1533以及奇偶校验解交织器1534。
块解交织器1531对复用器1520的输出进行解交织，并将值输出到分组扭曲解交织器1532。
具体地，块解交织器1531是与设置在发送设备100中的块交织器124 相应的元件，并反向地执行块交织器124的交织操作。
也就是说，块解交织器1531通过沿行方向将从复用器1520输出的LLR 值写入每个行中并通过使用由多个列形成的至少一个行沿列方向读取写入了 LLR值的多个行的每个列来进行解交织。
在这种情况下，当块交织器124通过将列划分为两个部分来进行交织时，块解交织器1531可通过将行划分为两个部分来进行解交织。
此外，当块交织器124沿行方向写入不属于第一部分的分组中并从不属于第一部分的分组进行读取时，块解交织器1531可通过沿行方向写入和读取与不属于第一部分的分组相应的值来进行解交织。
在下文中，将参照图22解释块解交织器1531。然而，这仅是示例，并且可以以其他方法来实现块解交织器1531。
输入LLR vi(0≤i<Nldpc)被写入块解交织器1531的第ri行和第ci列。这里，ci＝(imod Nc)，
另一方面，从块解交织器1531的第一部分的第ci列和第ri行读取输出 LLR qi(0≤i<Nc×Nr1)。这里，ri＝(i mod Nr1)。
另外，从第二部分的第ci列和第ri行读取输出LLR qi(Nc×Nr1≤i<Nldpc)。这里，ri＝Nr1+{(i-Nc×Nr1)mode Nr2}。
分组扭曲解交织器1532对块解交织器1531的输出值进行解交织，并将值输出到分组解交织器1533。
具体地，分组扭曲解交织器1532是与设置在发送设备100中的分组扭曲交织器123相应的元件，并可反向地执行分组扭曲交织器123的交织操作。
也就是说，分组扭曲解交织器1532可通过改变在同一比特分组中存在的 LLR值的顺序来重新排列同一比特分组的LLR值。当在发送设备100中未执行分组扭曲操作时，分组扭曲解交织器1532可被省略。
分组解交织器1533(或按分组解交织器)对分组扭曲解交织器1532的输出值进行解交织并将值输出到奇偶校验解交织器1534。
具体而言，分组解交织器1533是与设置在发送设备100中的分组交织器 122相应的元件，并可反向地执行分组交织器122的交织操作。
也就是说，分组解交织器1533可按比特分组重新排列多个比特分组的顺序。在这种情况下，分组解交织器1533可通过根据LDPC码字的长度、调制方法和码率反向地应用表32至表56的交织方法来按比特分组重新排列多个比特分组的顺序。
奇偶校验解交织器1534对分组解交织器1533的输出值执行奇偶校验解交织，并将值输出到解码器1540。
具体地，奇偶校验解交织器1534是与设置在发送设备100中的奇偶校验交织器121相应的元件，并可反向地执行奇偶校验交织器121的交织操作。也就是说，奇偶校验解交织器1534可对从分组解交织器1533输出的LLR值之中的与奇偶校验比特相应的LLR值进行解交织。在这种情况下，奇偶校验解交织器1534可与等式8的奇偶校验交织方法反向地对与奇偶校验比特相应的LLR值进行解交织。
然而，奇偶校验解交织器1534可根据编码方法和解码器1540的实施例而被省略。
尽管如图21所示图20的解交织器1530包括三个(3)或四个(4)元件，但是上述元件的操作可由单个元件执行。例如，当均属于比特分组Xa和Xb中的每个比特分组的比特构成单个调制符号时，解交织器1530可基于接收到的单个调制符号将这些比特解交织到与它们的比特分组相应的位置。
例如，当码率是13/15并且调制方法是QPSK时，分组解交织器1533可基于表36执行解交织。
在这种情况下，均属于比特分组Y3(＝X38)和Y25(＝X37)中的每个比特分组的比特可构成单个调制符号。由于比特分组Y3(＝X38)和Y25(＝X37)中的每个比特分组中的一个比特构成单个调制符号，因此解交织器1530可基于接收到的单个调制符号将比特映射到与比特分组Y3(＝X38)和Y25(＝X37)相应的解码初始值上。
解码器1540可通过使用解交织器1530的输出值来执行LDPC解码。为实现这一点，解码器1540可包括用于执行LDPC解码的LDPC解码器(未示出)。
具体地，解码器1540是与发送设备100的编码器110相应的元件，并可通过使用从解交织器1530输出的LLR值执行LDPC解码来纠错。
例如，解码器1540可基于和积算法以迭代解码方法来执行LDPC解码。和积算法是消息传递算法的一个示例，消息传递算法指这样的算法：所述算法通过两偶图上的边缘来交换消息(例如，LLR值)，从输入到可变节点或校验节点的消息计算输出消息并更新。
解码器1540可在执行LDPC解码时使用奇偶校验矩阵。在这种情况下，在解码中使用的奇偶校验矩阵可具有与在编码器110的编码中使用的奇偶校验检查矩阵的配置相同的配置，并且以上已参照图2至图4对此进行过描述。
此外，在LDPC解码中使用的关于奇偶校验矩阵的信息和关于码率的信息等可被预先存储在接收设备1500中，或者可由发送设备100提供。
图23是示出根据示例性实施例的发送设备的交织方法的流程图。
首先，通过基于奇偶校验矩阵进行LDPC编码来产生LDPC码字 (S1710)。
随后，对LDPC码字进行交织(S1720)。在这种情况下，LDPC码字可被交织使得包括在LDPC码字的多个比特分组之中的连续比特分组中的比特被映射到相同的调制符号上。此外，当在LDPC码字的奇偶校验矩阵中存在仅连接到单个奇偶校验比特的多个校验节点时，LDPC码字可被交织使得在与连接到相应校验节点的奇偶校验比特相应的比特分组中包括的比特被选择性地映射到相同的调制符号上。
随后，将交织后的LDPC码字映射到调制符号上(S1730)。也就是说，包括在LDPC码字的多个比特分组之中的连续比特分组中的比特可被映射到相同的调制符号上。此外，当在LDPC码字的奇偶校验矩阵中包括仅连接到单个奇偶校验比特的多个校验节点时，在与连接到相应校验节点的奇偶校验比特相应的比特分组中包括的比特可被选择性地映射到相同的调制符号上。
多个比特分组中的每个比特分组可由M个比特形成，M可以是Nldpc和 Kldpc的公约数并可被确定为满足Qldpc＝(Nldpc-Kldpc)/M。
这里，Qldpc是关于奇偶校验矩阵的信息字子矩阵的列分组中的列的循环移位参数值，Nldpc是LDPC码字的长度，Kldpc是LDPC码字的信息字比特的长度。
操作S1720可包括：对LDPC码字的奇偶校验比特进行奇偶校验交织，将奇偶校验交织后的LDPC码字划分为多个比特分组，并按比特分组重新排列多个比特分组的顺序，并且对顺序被重新排列的所述多个比特分组进行交织。
可基于以上提供的上述等式21按比特分组来重新排列所述多个比特分组的顺序。
在等式21中，π(j)是基于LDPC码字的长度和码率中的至少一个被确定的。
例如，当LDPC码字具有16200的长度，调制方法是QPSK，并且码率是13/15时，等式21中的π(j)可如以上提供的表36中被定义。
操作S1720可包括：将LDPC码字划分为多个比特分组并按比特分组重新排列所述多个比特分组的顺序，并且对顺序被重新排列的所述多个比特分组进行交织。
可基于以上提供的上述等式21按比特分组来重新排列所述多个比特分组的顺序。
等式21中的π(j)可基于LDPC码字的长度和码率中的至少一个被确定。
例如，当LDPC码字具有16200的长度，调制方法是QPSK，并且码率是5/15时，等式21中的π(j)可如以上提供的表32中被定义。
然而，这仅是示例，可通过使用表32至表56中的一个和等式21按比特分组来重新排列所述多个比特分组的顺序。
对所述多个比特分组进行交织的步骤可包括：沿列方向按比特分组将多个比特分组写入多个列中的每个列中，并沿行方向读取按分组比特写入了多个比特分组的多个列中的每个行。
此外，对所述多个比特分组进行交织的步骤可包括：将所述多个比特分组之中的可按比特分组写入多个列的至少一些比特分组连续地写入多个列中，并随后将其他比特分组划分并写入在所述至少一些比特分组按分组比特被写入多个列之后所剩余的区域中。
可提供存储用于顺序执行根据各种示例性实施例的交织方法的程序的非暂时性计算机可读介质。
非暂时性计算机可读介质指半永久性地存储数据的介质而不是短时间存储数据的介质(诸如，寄存器、高速缓存和内存)，并可由设备读取。具体地，上述各种应用或程序可被存储在诸如致密盘(CD)、数字通用盘(DVD)、硬盘、蓝光盘、通用串行总线(USB)、存储卡和只读存储器(ROM)的非暂时性计算机可读介质中，并可被提供。
根据示例性实施例，由如图1、图5、图16、图20和图21中示出的框表示的元件或单元可被实现为执行以上描述的各个功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件或单元中的至少一个可使用可通过一个或更多个微处理器或其他控制设备的控制执行各个功能的直接的电路结构，诸如，存储器、处理、逻辑、查找表等。另外，可通过包含用于执行指定的逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来具体实现这些组件、元件或单元中的至少一个。另外，这些组件、元件或单元中的至少一个还可包括执行各个功能的处理器(诸如，中央处理单元 (CPU))、微处理器等。此外，尽管在以上框图中未示出总线，但是可通过总线执行组件、元件或单元之间的通信。以上示例性实施例的功能方面可以以在一个或更多个处理器上执行的算法来实现。此外，由框或处理步骤表示的组件、元件或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数量的相关现有技术。
上述示例性实施例和优点仅是示例性的，并且不应被解释为限制本发明构思。示例性实施例可被容易地应用于其他类型的设备。另外，示例性实施例的描述意在示意，而不是限制发明构思的范围，并且许多替代、修改和变形对于本领域中的技术人员而言将是明显的。

Claims (3)

1.一种发送设备，包括：
编码器，被配置为基于低密度奇偶校验LDPC码对信息比特进行编码以产生奇偶校验比特，其中，LDPC码的码率是5/15并且LDPC码的码长是16200比特；
交织器，被配置为将包括信息比特和奇偶校验比特的码字划分为多个比特分组，并对所述多个比特分组进行交织以提供交织后的码字；
调制器，被配置为将交织后的码字的比特映射到调制符号上以进行正交相移键控QPSK调制，
其中，所述多个比特分组基于下面的等式被交织：
Yj＝Xπ(j)，其中，0≤j<Ngroup，
其中，Xj是所述多个比特分组之中的第j比特分组，Yj是交织后的多个比特分组之中的第j比特分组，Ngroup是所述多个比特分组的总数量，π(j)表示用于对所述多个比特分组进行交织的置换顺序，
其中，π(j)被表示如下：
2.如权利要求1所述的发送设备，其中，所述多个比特分组中的每个比特分组包括360个比特。
3.如权利要求1所述的发送设备，其中，π(j)基于LDPC码的长度、调制方法和LDPC码的码率中的至少一项被确定。
CN201580009606.4A 2014-02-19 2015-02-23 发送设备及其交织方法 Active CN106165303B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911164841.5A CN110932735B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法
CN201911164942.2A CN110943746B (zh) 2014-02-19 2015-02-23 接收设备及接收方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201461941676P 2014-02-19 2014-02-19
US61/941,676 2014-02-19
US201462001170P 2014-05-21 2014-05-21
US62/001,170 2014-05-21
KR10-2015-0000671 2015-01-05
KR1020150000671A KR101776275B1 (ko) 2014-02-19 2015-01-05 송신 장치 및 그의 인터리빙 방법
PCT/KR2015/001694 WO2015126193A1 (en) 2014-02-19 2015-02-23 Transmitting apparatus and interleaving method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201911164942.2A Division CN110943746B (zh) 2014-02-19 2015-02-23 接收设备及接收方法
CN201911164841.5A Division CN110932735B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法

Publications (2)

Publication Number Publication Date
CN106165303A CN106165303A (zh) 2016-11-23
CN106165303B true CN106165303B (zh) 2019-12-20

Family

ID=54059693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580009606.4A Active CN106165303B (zh) 2014-02-19 2015-02-23 发送设备及其交织方法

Country Status (5)

Country Link
US (2) US11012096B2 (zh)
KR (6) KR101776275B1 (zh)
CN (1) CN106165303B (zh)
CA (3) CA3013975C (zh)
MX (2) MX371227B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101776275B1 (ko) * 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
CA2918520C (en) * 2014-05-21 2023-10-10 Sony Corporation Data processing device and data processing method
US9496896B2 (en) 2014-08-14 2016-11-15 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 5/15, and low density parity check encoding method using the same
CA2864630C (en) 2014-08-14 2017-05-30 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 4/15, and low density parity check encoding method using the same
CA2864647C (en) 2014-08-14 2017-04-25 Sung-Ik Park Low density parity check encoder having length of 16200 and code rate of 4/15, and low density parity check encoding method using the same
US9602243B2 (en) 2014-08-26 2017-03-21 Electronics And Telecommunications Research Institute Low density parity check encoder, and low density parity check encoding method using the same
KR102616481B1 (ko) * 2016-04-04 2023-12-21 삼성전자주식회사 수신 장치 및 그의 신호 처리 방법
EP3902142A1 (en) 2016-05-12 2021-10-27 MediaTek Inc. Qc-ldpc coding methods and apparatus
KR102547369B1 (ko) * 2016-05-18 2023-06-23 삼성전자주식회사 수신 장치 및 그의 디코딩 방법
US10630319B2 (en) * 2017-01-24 2020-04-21 Mediatek Inc. Structure of interleaver with LDPC code
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
KR102450243B1 (ko) 2017-02-06 2022-10-04 엘지전자 주식회사 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치
CN115549856A (zh) * 2017-03-22 2022-12-30 Idac控股公司 用于极性编码系统、过程及信令的子块式交织
KR102478169B1 (ko) * 2020-04-03 2022-12-16 한국전자통신연구원 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템
US20230198670A1 (en) * 2020-05-11 2023-06-22 Intel Corporation Method and apparatus for point-to-multi-point communications using combined block and codeword interleaving
CN116232538A (zh) * 2021-12-02 2023-06-06 华为技术有限公司 交织与调制方法、装置及系统
CN116192338B (zh) * 2023-04-25 2023-07-14 中国人民解放军国防科技大学 一种ldpc码的快速盲识别方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101277165A (zh) * 2007-03-30 2008-10-01 北京三星通信技术研究有限公司 Mimo-mmse-sic-harq通信系统
US8369448B2 (en) * 2006-09-18 2013-02-05 Availink, Inc. Bit mapping scheme for an LDPC coded 32APSK system

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2427179T3 (es) 2002-07-03 2013-10-29 Dtvg Licensing, Inc Codificación de los códigos de comprobación de paridad de baja densidad
US7376883B2 (en) 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
US7774675B1 (en) 2005-12-05 2010-08-10 Marvell International Ltd. LDPC codes and expansion method
US7971130B2 (en) 2006-03-31 2011-06-28 Marvell International Ltd. Multi-level signal memory with LDPC and interleaving
MX2008016049A (es) 2006-06-15 2009-02-13 Lg Electronics Inc Sistema de radiodifusion digital y metodo de procesamiento de datos.
US8230299B2 (en) 2006-09-18 2012-07-24 Availink, Inc. Interleaving scheme for an LDPC coded QPSK/8PSK system
KR101285888B1 (ko) 2007-03-30 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
US8234538B2 (en) 2007-04-26 2012-07-31 Nec Laboratories America, Inc. Ultra high-speed optical transmission based on LDPC-coded modulation and coherent detection for all-optical network
CN101836448A (zh) 2007-08-24 2010-09-15 Lg电子株式会社 数字广播系统和在数字广播系统中处理数据的方法
US8190981B2 (en) * 2007-08-28 2012-05-29 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
PL2381582T3 (pl) 2007-12-06 2013-09-30 Samsung Electronics Co Ltd Sposób i urządzenie do kodowania kanałowego w systemie telekomunikacyjnym z wykorzystaniem kodów kontroli parzystości o niskiej gęstości
KR101503059B1 (ko) 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
CN102292917B (zh) 2008-10-03 2015-08-26 汤姆逊许可公司 利用二元删除替代信道在awgn信道条件下将比特交织器适配于ldpc码和调制的方法和装置
CN102100067B (zh) 2009-02-13 2013-04-24 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
TWI427936B (zh) 2009-05-29 2014-02-21 Sony Corp 接收設備，接收方法，程式，及接收系統
EP2337259B1 (en) * 2009-11-18 2021-08-25 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving data in a communication system
PT2536133E (pt) 2010-02-08 2015-02-12 Lg Electronics Inc Método e aparelho para recepção de um sinal de radiodifusão
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2012099398A2 (en) 2011-01-18 2012-07-26 Samsung Electronics Co., Ltd. Apparatus and method for transmittng and receiving data in communication/broadcasting system
JP2012151656A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法
JP5630282B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US8964896B2 (en) 2013-05-16 2015-02-24 Hughes Network Systems, Llc PLS header coding for efficient signaling of modulation and coding schemes for broadband satellite communications systems
EP3028448A4 (en) 2013-08-01 2017-05-03 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9602137B2 (en) * 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101776275B1 (ko) * 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369448B2 (en) * 2006-09-18 2013-02-05 Availink, Inc. Bit mapping scheme for an LDPC coded 32APSK system
CN101277165A (zh) * 2007-03-30 2008-10-01 北京三星通信技术研究有限公司 Mimo-mmse-sic-harq通信系统

Also Published As

Publication number Publication date
US11563448B2 (en) 2023-01-24
CA2940275C (en) 2018-09-25
CN106165303A (zh) 2016-11-23
CA3064131A1 (en) 2015-08-27
MX2016010776A (es) 2016-11-08
KR101776279B1 (ko) 2017-09-07
US20210242887A1 (en) 2021-08-05
KR20150098185A (ko) 2015-08-27
KR20190038511A (ko) 2019-04-08
MX371227B (es) 2020-01-10
MX361269B (es) 2018-12-03
CA3013975C (en) 2020-02-18
KR20170104135A (ko) 2017-09-14
CA3064131C (en) 2021-09-07
KR20200058374A (ko) 2020-05-27
US20190334556A1 (en) 2019-10-31
KR20190101341A (ko) 2019-08-30
KR101776275B1 (ko) 2017-09-07
KR102116088B1 (ko) 2020-05-27
US11012096B2 (en) 2021-05-18
KR102014905B1 (ko) 2019-08-28
CA3013975A1 (en) 2015-08-27
KR101965383B1 (ko) 2019-04-03
CA2940275A1 (en) 2015-08-27
KR102329780B1 (ko) 2021-11-23
KR20170053166A (ko) 2017-05-15

Similar Documents

Publication Publication Date Title
CN106165303B (zh) 发送设备及其交织方法
CN110943746B (zh) 接收设备及接收方法
US10848181B2 (en) Transmitting apparatus and signal processing method thereof
CN110730051B (zh) 发送设备及其交织方法
CN111200443B (zh) 发送设备及其交织方法
CN105637828B (zh) 发送器设备及其信号处理方法
US9871621B2 (en) Transmitting apparatus and signal processing method thereof
CN106471782B (zh) 发送设备及其交织方法
CN106105042B (zh) 发送设备及其交织方法
US20150089321A1 (en) Transmitting apparatus and signal processing method thereof
KR102466523B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102531733B1 (ko) 송신 장치 및 그의 신호 처리 방법
US11575392B2 (en) Transmitting apparatus and signal processing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant