KR102014905B1 - 송신 장치 및 그의 인터리빙 방법 - Google Patents

송신 장치 및 그의 인터리빙 방법 Download PDF

Info

Publication number
KR102014905B1
KR102014905B1 KR1020190036169A KR20190036169A KR102014905B1 KR 102014905 B1 KR102014905 B1 KR 102014905B1 KR 1020190036169 A KR1020190036169 A KR 1020190036169A KR 20190036169 A KR20190036169 A KR 20190036169A KR 102014905 B1 KR102014905 B1 KR 102014905B1
Authority
KR
South Korea
Prior art keywords
bit
group
bits
column
ldpc
Prior art date
Application number
KR1020190036169A
Other languages
English (en)
Other versions
KR20190038511A (ko
Inventor
김경중
명세호
정홍실
앤솔레구이 다니엘
모우호우체 벨카셈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20190038511A publication Critical patent/KR20190038511A/ko
Application granted granted Critical
Publication of KR102014905B1 publication Critical patent/KR102014905B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707Simple row-column interleaver, i.e. pure block interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356Unequal error protection [UEP]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6538ATSC VBS systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6552DVB-T2
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6555DVB-C2
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • H04L1/0058Block-coded modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

송신 장치가 개시된다. 본 송신 장치는 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 부호화부, LDPC 부호어를 인터리빙하는 인터리버 및 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑하는 변조부를 포함하며, 변조부는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 상기 변조 심볼 내의 기설정된 비트에 맵핑한다.

Description

송신 장치 및 그의 인터리빙 방법 { TRANSMITTING APPARATUS AND INTERLEAVING METHOD THEREOF }
본 발명은 송신 장치 및 그의 인터리빙 방법에 관한 것으로, 더욱 상세하게는 데이터를 처리하여 전송하는 송신 장치 및 그의 인터리빙 방법에 관한 것이다.
21세기 정보화 사회에서 방송 통신 서비스는 본격적인 디지털화, 다채널화, 광대역화, 고품질화의 시대를 맞이하고 있다. 특히 최근에 고화질 디지털 TV 및 PMP, 휴대방송 기기 보급이 확대됨에 따라 디지털 방송 서비스도 다양한 수신방식 지원에 대한 요구가 증대되고 있다.
이러한 요구에 따라 표준 그룹에서는 다양한 표준을 제정하여, 사용자의 니즈를 만족시킬 수 있는 다양한 서비스를 제공하고 있는 실정에서, 보다 우수한 복호화 및 수신 성능을 통해 보다 나은 서비스를 제공하기 위한 방안의 모색이 요청된다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑시켜 전송할 수 있는 송신 장치 및 그의 인터리빙 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 송신 장치는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 부호화부, 상기 LDPC 부호어를 인터리빙하는 인터리버 및 상기 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑하는 변조부를 포함하며, 상기 변조부는 상기 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트들을 상기 변조 심볼 내의 기설정된 비트에 맵핑한다.
여기에서, 상기 복수의 비트 그룹 각각은 M 개의 비트로 구성되며, M은 Nldpc와 Kldpc의 공약수이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정될 수 있다. 이 경우, Qldpc는 상기 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파리미터 값, Nldpc는 상기 LDPC 부호어의 길이, Kldpc는 상기 LDPC 부호어를 구성하는 정보어 비트들의 길이이다.
또한, 상기 인터리버는 상기 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙하는 패리티 인터리버, 상기 패리티 인터리빙된 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 그룹 인터리버 및 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 블록 인터리버를 포함할 수 있다.
여기에서, 상기 그룹 인터리버는 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 상기 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 QPSK이고 부호율이 13/15인 경우, 표 36과 같이 정의될 수 있다.
한편, 상기 인터리버는 상기 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 그룹 인터리버 및 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 블록 인터리버를 포함할 수 있다.
여기에서, 상기 그룹 인터리버는 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 QPSK이고 부호율이 5/15인 경우, 표 32와 같이 정의될 수 있다.
한편, 상기 블록 인터리버는 상기 복수의 비트 그룹을 비트 그룹 단위로 복수의 열 각각에 열 방향으로 라이트하고, 상기 복수의 비트 그룹이 비트 그룹 단위로 라이트된 상기 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 상기 블록 인터리버는 상기 복수의 비트 그룹 중 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 상기 복수의 열 각각에 순차적으로 라이트한 후, 상기 복수의 열 각각에서 상기 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트 되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다.
한편, 본 발명의 일 실시 예에 따른 송신 장치의 인터리빙 방법은 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 단계, 상기 LDPC 부호어를 인터리빙하는 단계 및 상기 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑하는 단계를 포함하며, 상기 맵핑하는 단계는 상기 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 상기 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.
여기에서, 상기 복수의 비트 그룹 각각은 M 개의 비트로 구성되며, M은 Nldpc와 Kldpc의 공약수이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정될 수 있다. 이 경우, Qldpc는 상기 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파리미터 값, Nldpc는 상기 LDPC 부호어의 길이, Kldpc는 상기 LDPC 부호어를 구성하는 정보어 비트들의 길이이다.
또한, 상기 인터리빙하는 단계는 상기 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙하는 단계, 상기 패리티 인터리빙된 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 단계 및, 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 단계를 포함할 수 있다.
여기에서, 상기 비트 그룹 단위로 재정렬하는 단계는 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 π(j)는 상기 LDPC 부호어의 길이가 16200이고 변조 방식이 QPSK이고 부호율이 13/15인 경우, 표 36과 같이 정의될 수 있다.
한편, 상기 인터리빙하는 단계는 상기 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 단계 및, 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 단계를 포함할 수 있다.
여기에서, 상기 비트 그룹 단위로 재정렬하는 단계는 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 QPSK이고 부호율이 5/15인 경우, 표 32와 같이 정의될 수 있다.
한편, 상기 복수의 비트 그룹을 인터리빙하는 단계는 상기 복수의 비트 그룹을 비트 그룹 단위로 복수의 열 각각에 열 방향으로 라이트하고, 상기 복수의 비트 그룹이 비트 그룹 단위로 라이트된 상기 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 상기 복수의 비트 그룹을 인터리빙하는 단계는 상기 복수의 비트 그룹 중 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 상기 복수의 열 각각에 순차적으로 라이트한 후, 상기 복수의 열 각각에서 상기 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트 되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다.
이러한 본 발명의 다양한 실시 예에 따르면, 보다 우수한 복호화 및 수신 성능을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도,
도 2 내지 도 4는 본 발명의 다양한 실시 예에 따른 패리티 검사 행렬의 구조를 설명하기 위한 도면들,
도 5는 본 발명의 일 실시 예에 따른 인터리버의 구성을 설명하기 위한 블록도,
도 6 내지 도 8은 본 발명의 일 실시 예에 따른 인터리빙 방법을 설명하기 위한 도면들,
도 9 내지 도 15는 본 발명의 일 실시 예에 따른 블록 인터리버의 인터리빙 방법을 설명하기 위한 도면들,
도 16은 본 발명의 일 실시 예에 따른 디멀티플렉서의 동작을 설명하기 위한 도면,
도 17 내지 도 19는 본 발명의 일 실시 예에 따른 인터리빙 파라미터를 도출하는 방법을 설명하기 위한 도면,
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도,
도 21은 본 발명의 일 실시 예에 따른 디인터리버의 구성을 설명하기 위한 블록도,
도 22는 본 발명의 일 실시 예에 따른 블록 디인터리버의 디인터리빙 방법을 설명하기 위한 도면, 그리고
도 23은 본 발명의 일 실시 예에 따른 인터리빙 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도이다. 도 1에 따르면, 송신 장치(100)는 부호화부(110), 인터리버(120) 및 변조부(130)(또는, '성상도 맵퍼'라 할 수 있다)를 포함한다.
부호화부(110)는 패리티 검사 행렬(Parity Check Matrix, PCM)에 기초하여 LDPC(Low Density Parity Check) 부호화를 수행하여 LDPC 부호어를 생성한다. 이를 위해, 부호화부(110)는 LPDC 부호화를 수행하는 LDPC 인코더(미도시)를 포함할 수 있다.
구체적으로, 부호화부(110)는 입력되는 비트들을 정보어 비트들로 LDPC 부호화를 수행하여, 정보어 비트들과 패리티 비트들(즉, LDPC 패리티 비트들)로 구성된 LDPC 부호어를 생성할 수 있다. 이 경우, LPDC 부호는 시스테메틱 코드(systematic code)라는 점에서, 정보어 비트들이 LDPC 부호어에 그대로 포함될 수 있다.
여기에서, LDPC 부호어는 정보어 비트들과 패리티 비트들로 구성된다. 예를 들어, LDPC 부호어는 Nldpc 개의 비트로 구성되며, Kldpc 개의 비트로 이루어진 정보어 비트들과 Nparity=Nldpc-Kldpc 개의 비트로 이루어진 패리티 비트들을 포함할 수 있다.
이 경우, 부호화부(110)는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성할 수 있다. 즉, LDPC 부호화를 수행하는 과정은 HㆍCT=0을 만족하도록 LDPC 부호어를 생성하는 과정이라는 점에서, 부호화부(110)는 LDPC 부호화 시 패리티 검사 행렬을 이용할 수 있다. 여기에서, H는 패리티 검사 행렬을 나타내고, C는 LDPC 부호어를 나타낸다.
이를 위해, 송신 장치(100)는 별도의 메모리를 구비하여 다양한 형태의 패리티 검사 행렬을 기저장하고 있을 수 있다.
예를 들어, 송신 장치(100)는 DVB-C2(Digital Video Broadcasting-Cable version 2), DVB-S2(Digital Video Broadcasting-Satellite-Second Generation), DVB-T2(Digital Video Broadcasting-Second Generation Terrestria) 등의 규격에서 정의된 패리티 검사 행렬을 기저장하거나, 또는 현재 표준 제정 중인 북미 디지털 방송 표준 시스템 ATSC(Advanced Television Systems Committee) 3.0 규격에서 정의된 패리티 검사 행렬을 기저장하고 있을 수 있다. 하지만, 이는 일 예일 뿐이며, 송신 장치(100)는 이 외에도 다양한 형태의 패리티 검사 행렬을 기저장하고 있을 수 있다.
이하에서는 첨부된 도면을 참조하여, 본 발명의 다양한 실시 예들에 따른 패리티 검사 행렬의 구조에 대해 설명하도록 한다. 이하에서의 패리티 검사 행렬에서 1을 제외한 부분의 원소는 0이다.
일 예로, 본 발명의 일 실시 예에 따른 패리티 검사 행렬은 도 2와 같은 구조를 가질 수 있다.
도 2를 참조하면, 패리티 검사 행렬(200)은 정보어 비트들에 대응되는 부분 행렬인 정보어 부분 행렬(210)과 패리티 비트들에 대응되는 부분 행렬인 패리티 부분 행렬(220)로 구성된다.
정보어 부분 행렬(210)은 Kldpc 개의 열(column)을 포함하고, 패리티 부분 행렬(220)은 Nparity=Nldpc-Kldpc 개의 열을 포함한다. 한편, 패리티 검사 행렬(200)의 행(row)의 개수는 패리티 부분 행렬(220)의 열의 개수 Nparity=Nldpc-Kldpc와 동일하다.
또한, 패리티 검사 행렬(200)에서 Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어비트들의 길이, Nparity=Nldpc-Kldpc는 패리티 비트들의 길이를 나타낸다. 여기에서, LDPC 부호어, 정보어 비트들 및 패리티 비트들의 길이는 LDPC 부호어, 정보어 비트들 및 패리티 비트들 각각에 포함되는 비트들의 개수를 의미한다.
이하에서는 정보어 부분 행렬(210)과 패리티 부분 행렬(220)의 구조에 대해 살펴보도록 한다.
정보어 부분 행렬(210)은 Kldpc 개의 열(즉, 0 번째 열부터 Kldpc-1 번째 열)을 포함하는 행렬로, 다음과 같은 규칙을 따른다.
첫째, 정보어 부분 행렬(210)을 구성하는 Kldpc 개의 열들은 M 개씩 동일한 그룹에 속하며, 총 Kldpc/M 개의 열 그룹(column group)들로 구분된다. 동일한 열 그룹 내에 속한 열들은 서로 Qldpc 만큼 시클릭 쉬프트(cyclic shift)된 관계를 가진다. 즉, Qldpc는 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파라미터 값으로 볼 수 있다.
여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격이고(일 예로, M=360), Qldpc는 정보어 부분 행렬(210)에서 각 열이 시클릭 쉬프트되는 크기이다. M은 Nldpc와 Kldpc의 공약수(common divisor)이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정된다. 여기에서, M 및 Qldpc는 정수이고, Kldpc/M도 정수가 된다. 한편, M 및 Qldpc는 LDPC 부호어의 길이와 부호율(code rate, CR)에 따라 다양한 값을 가질 수 있다.
예를 들어, M=360이고 LDPC 부호어의 길이 Nldpc가 64800인 경우 Qldpc는 하기의 표 1과 같이 정의되고, M=360이고 LDPC 부호어의 길이 Nldpc가 16200인 경우 Qldpc는 하기의 표 2와 같이 정의될 수 있다.
Figure 112019032105027-pat00001
Figure 112019032105027-pat00002
둘째, i 번째(i=0,1,..,Kldpc/M-1) 열 그룹의 0 번째 열의 차수(degree)(여기에서, 차수는 열에 존재하는 1 값의 개수로, 동일한 열 그룹에 속하는 모든 열들의 차수는 동일하다)를 Di라 하고, i 번째 열 그룹의 0 번째 열에서 1이 있는 각 행의 위치(또는, 인덱스)를
Figure 112019032105027-pat00003
이라 하면, i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 위치한 행의 인덱스
Figure 112019032105027-pat00004
는 하기의 수학식 1과 같이 결정된다.
Figure 112019032105027-pat00005
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M-1, j=1,2,...,M-1이다.
한편, 수학식 1은 하기의 수학식 2와 같이 동일하게 표현될 수 있다.
Figure 112019032105027-pat00006
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M-1, j=1,2,...,M-1이다. 여기에서, j=1,2,...,M-1이기 때문에 수학식 2의 (j mod M)은 j로 볼 수 있다.
이들 수학식에서,
Figure 112019032105027-pat00007
는 i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 위치한 행의 인덱스, Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어 비트들의 길이, Di는 i 번째 열 그룹에 속하는 열들의 차수, M은 하나의 열 그룹에 속하는 열의 개수, Qldpc는 각 열이 시클릭 쉬프트되는 크기를 의미한다.
결국, 이들 수학식을 참조하면
Figure 112019032105027-pat00008
값만을 알면 i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 있는 행의 인덱스
Figure 112019032105027-pat00009
를 알 수 있게 된다. 그러므로, 각각의 열 그룹 내의 0 번째 열에서 k 번째 1이 있는 행의 인덱스 값을 저장하면, 도 2의 구조를 갖는 패리티 검사 행렬(200)(즉, 패리티 검사 행렬(200)의 정보어 부분 행렬(210))에서 1이 있는 열과 행의 위치가 파악될 수 있다.
상술한 규칙들에 따르면, i 번째 열 그룹에 속하는 열들의 차수는 모두 Di로 동일하다. 따라서, 상술한 규칙들에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 LDPC 부호는 다음과 같이 간략하게 표현될 수 있다.
예를 들어, Nldoc가 30, Kldpc가 15, Qldpc가 3인 경우, 3 개의 열 그룹의 0 번째 열에서 1이 위치한 행의 위치 정보는 하기 수학식 3과 같은 수열들로 표현될 수 있으며, 이는 '무게-1 위치 수열(weight-1 position sequence)'이라 지칭될 수 있다.
Figure 112019032105027-pat00010
여기에서,
Figure 112019032105027-pat00011
는 i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 있는 행의 인덱스를 의미한다.
각 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스를 나타내는 수학식 3과 같은 무게-1 위치 수열들은 하기의 표 3과 같이 보다 간략하게 표현될 수 있다.
Figure 112019032105027-pat00012
표 3은 패리티 검사 행렬에서 1 값을 가지는 원소의 위치를 나타낸 것으로서, i 번째 무게-1 위치 수열은 i 번째 열 그룹에 속한 0 번째 열에서 1이 있는 행의 인덱스들로 표현된다.
상술한 내용에 기초하여 본 발명의 일 실시 예에 다른 패리티 검사 행렬의 정보어 부분 행렬(210)은 하기의 표 4 내지 표 21에 의해 정의될 수 있다.
구체적으로, 표 4 내지 표 21은 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들을 나타낸다. 즉, 정보어 부분 행렬(210)은 각각 M 개의 열을 포함하는 복수의 열 그룹으로 구성되며, 복수의 열 그룹 각각의 0 번째 열에서 1의 위치는 표 4 내지 표 21에 의해 정의될 수 있다.
여기에서, i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 “addresses of parity bit accumulators”를 의미한다. 한편, “addresses of parity bit accumulators”는 DVB-C2/S2/T2 등의 규격 또는 현재 표준 제정 중인 ATSC 3.0 규격에서 정의된 바와 동일한 의미를 가진다는 점에서 구체적인 설명은 생략하도록 한다.
일 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 5/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 4와 같다.
Figure 112019032105027-pat00013
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 7/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 5 또는 표 6과 같다.
Figure 112019032105027-pat00014
Figure 112019032105027-pat00015
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 9/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 7 또는 표 8과 같다.
Figure 112019032105027-pat00016
Figure 112019032105027-pat00017
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 11/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 9 또는 표 10과 같다.
Figure 112019032105027-pat00018
Figure 112019032105027-pat00019
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 13/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 11 또는 표 12와 같다.
Figure 112019032105027-pat00020
Figure 112019032105027-pat00021
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 6/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 13과 같다.
Figure 112019032105027-pat00022
Figure 112019032105027-pat00023
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 7/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 14와 같다.
Figure 112019032105027-pat00024
Figure 112019032105027-pat00025
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 8/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 15와 같다.
Figure 112019032105027-pat00026
Figure 112019032105027-pat00027
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 9/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 16과 같다.
Figure 112019032105027-pat00028
Figure 112019032105027-pat00029
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 10/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 17 또는 표 18과 같다.
Figure 112019032105027-pat00030
Figure 112019032105027-pat00031
Figure 112019032105027-pat00032
Figure 112019032105027-pat00033
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 11/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 19와 같다.
Figure 112019032105027-pat00034
Figure 112019032105027-pat00035
Figure 112019032105027-pat00036
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 12/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 20과 같다.
Figure 112019032105027-pat00037
Figure 112019032105027-pat00038
Figure 112019032105027-pat00039
다른 예로, LDPC 부호어의 길이 Nldpc가 64800, 부호율이 13/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 21과 같다.
Figure 112019032105027-pat00040
Figure 112019032105027-pat00041
Figure 112019032105027-pat00042
상술한 표 4 내지 표 21에서 각 i 번째 열 그룹에 대응되는 수열 내의 숫자들의 순서가 바뀌어도 동일한 부호의 패리티 검사 행렬이라는 점에서, 표 4 내지 표 21에서 각 i 번째 열 그룹에 대응되는 수열 내의 순서가 바뀐 경우도 본 발명에서 고려하는 부호의 한 가지 일 예가 될 수 있다.
또한, 표 4 내지 표 21에서 각 열 그룹에 대응되는 수열들의 나열 순서가 바뀌어도 부호의 그래프 상의 사이클 특성 및 차수 분포 등의 대수적 특성이 바뀌지 않기 때문에, 표 4 내지 표 21에 나타난 수열들의 나열 순서가 바뀐 경우도 한 가지 일 예가 될 수 있다.
또한, 표 4 내지 표 21에서 임의의 열 그룹에 대응되는 수열들에 대해 모두 동일하게 Qldpc의 배수를 더한 결과 또한 부호의 그래프 상의 사이클 특성이나 차수 분포 등의 대수적 특성이 바뀌지 않기 때문에, 표 4 내지 표 21에 나타난 수열들에 대해 모두 동일하게 Qldpc의 배수를 더한 결과도 한 가지 일 예가 될 수 있다. 여기에서 주의해야 할 점은 주어진 수열에 Qldpc 배수만큼 더했을 경우 그 값이 (Nldpc-Kldpc) 이상의 값이 나올 경우에는 그 값에 (Nldpc-Kldpc)에 대한 모듈로(modulo) 연산을 적용한 값으로 바꾸어 적용해야 한다는 것이다.
한편, 표 4 내지 표 21과 같이 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치가 정의되면, 이를 Qldpc만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있다.
예를 들어, 표 4의 경우, 정보어 부분 행렬(210)의 0 번째 열 그룹의 0 번째 열의 경우, 245 번째 행, 449 번째 행, 491 번째 행,...에 1이 존재한다.
이 경우, Qldpc=(Nldpc-Kldpc)/M=(16200-5400)/360=30이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 275(=245+30), 479(=449+30), 521(=491+30),.... 이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 305(=275+30), 509(=479+30), 551(=521+30),... 이 될 수 있다.
이와 같은 방식에 의해, 각 열 그룹의 모든 행에서 1이 위치한 행의 인덱스가 정의될 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)에서 패리티 부분 행렬(220)은 다음과 같이 정의될 수 있다.
패리티 부분 행렬(220)은 Nldpc-Kldpc 개의 열(즉, Kldpc 번째 열부터 Nldpc-1 번째 열)을 포함하는 부분 행렬로, 이중 대각(dual diagonal 또는 staircase) 구조를 갖는다. 따라서, 패리티 부분 행렬(220)에 포함되는 열 중에서 마지막 열(즉, Nldpc-1 번째 열)을 제외한 나머지 열들의 차수는 모두 2이며, 마지막 열의 차수는 1이 된다.
결국, 패리티 검사 행렬(200)에서 정보어 부분 행렬(210)은 표 4 내지 표 21에 의해 정의되며 패리티 부분 행렬(220)은 이중 대각 구조를 가질 수 있다.
한편, 도 2에 도시된 패리티 검사 행렬(200)의 열과 행을 하기의 수학식 4 및 수학식 5에 기초하여 퍼뮤테이션(permutation)하면, 도 2에 도시된 패리티 검사 행렬(200)은 도 3에 도시된 패리티 검사 행렬(300)의 형태로 나타내어질 수 있다.
Figure 112019032105027-pat00043
Figure 112019032105027-pat00044
수학식 4 및 수학식 5에 기초하여 퍼뮤테이션을 수행하는 방법은 다음과 같다. 여기에서, 로우 퍼뮤테이션과 컬럼 퍼뮤테이션은 동일한 원리가 적용된다는 점에서, 이하에서는 로우 퍼뮤테이션을 일 예로 설명하도록 한다.
로우 퍼뮤테이션의 경우, X 번째 행에 대해 X=Qldpc×i+j를 만족하는 i, j를 산출하고, 산출된 i, j를 M×j+i에 대입하여 X 번째 행이 퍼뮤테이션되는 행을 산출하게 된다. 예를 들어, 7 번째 행의 경우, 7=2×i+j를 만족하는 i,j는 각각 3,1이 되므로, 7 번째 행은 10×1+3=13 번째 행으로 퍼뮤테이션된다.
이와 같은 방식으로 로우 퍼뮤테이션 및 컬럼 퍼뮤테이션을 수행하면, 도 2의 패리티 검사 행렬은 도 3과 같이 나타낼 수 있게 된다.
도 3을 참조하면, 패리티 검사 행렬(300)은 패리티 검사 행렬(300)을 다수의 부분 블록(partial block)들로 분할하고, 부분 블록들 각각에 M×M 사이즈의 준 순환(quasi-cyclic) 행렬을 대응시키는 형태를 갖는다.
이에 따라, 도 3과 같은 구조를 갖는 패리티 검사 행렬(300)은 M×M 사이즈의 행렬 단위로 구성된다. 즉, 패리티 검사 행렬(300)은 다수의 부분 블록에 M×M 사이즈를 갖는 부분 행렬이 나열되어 구성된다.
이와 같이, 패리티 검사 행렬(300)은 M×M 사이즈의 준 순환 행렬 단위로 구성되므로, M 개의 열들을 열 블록(column-block), M 개의 행들을 행 블록(row-block)이라 명명할 수 있다. 이에 따라, 본 발명에서 사용하는 도 3과 같은 구조를 갖는 패리티 검사 행렬(300)은 Nqc _ column=Nldpc/M 개의 열 블록과 Nqc _ row=Nparity/M 개의 행 블록으로 구성되는 것으로 볼 수 있다.
이하에서는, M×M 사이즈를 갖는 부분 행렬에 대하여 설명하도록 한다.
첫째, 0 번째 행 블록의 (Nqc _ column-1) 번째 열 블록 A(330)은 하기의 수학식 6의 형태를 갖는다.
Figure 112019032105027-pat00045
이와 같이, A(330)은 M×M 행렬로, 0 번째 행과 (M-1) 번째 열의 값들은 모두 '0'이고, 0≤i≤(M-2)에 대하여 i 번째 열의 (i+1) 번째 행은 '1'이며 그 외의 모든 값들은 '0'이다.
둘째, 패리티 부분 행렬(320)에서 0≤i≤(Nldpc-Kldpc)/M-1에 대하여 (Kldpc/M+i) 번째 열 블록의 i 번째 행 블록은 단위 행렬 IM ×M(340)로 구성된다. 또한, 0≤i≤(Nldpc-Kldpc)/M-2에 대하여 (Kldpc/M+i) 번째 열 블록의 (i+1)번째 행 블록은 단위 행렬 IM ×M(340)로 구성된다.
셋째, 정보어 부분 행렬(310)을 구성하는 블록(350)은 순환 행렬 P가 시클릭 쉬프트된 형태인
Figure 112019032105027-pat00046
또는, 순환 행렬 P가 시클릭 쉬프트된 행렬
Figure 112019032105027-pat00047
이 합해진 형태(또는, 중첩된 형태)가 될 수 있다.
일 예로, 순환 행렬 P의 위첨자 aij가 1일 때(즉, P1), 블록 P(350)의 형태는 하기의 수학식 7과 같이 나타낼 수 있다.
Figure 112019032105027-pat00048
순환 행렬 P는 M×M 사이즈를 갖는 정사각 행렬로서, 순환 행렬 P는 M 개의 행들 각각의 무게가 1이고, M 개의 열들 각각의 무게 역시 1인 행렬을 나타낸다. 그리고, 순환 행렬 P는 위첨자 aij가 0일 때 즉, P0는 단위 행렬 IM ×M를 나타낸다. 그리고, 표기상의 편의를 위하여, 위첨자 aij가 ∞일 때 즉, P는 영(zero) 행렬을 정의한다.
한편, 도 3에서 패리티 검사 행렬(300)의 i 번째 행 블록과 j 번째 열 블록이 교차하는 지점에 존재하는 부분 행렬은
Figure 112019032105027-pat00049
가 될 수 있다. 따라서, i와 j는 정보어 부분에 해당하는 부분 블록들의 행 블록과 열 블록의 개수를 나타낸다. 따라서, 패리티 검사 행렬(300)은 전체 열의 개수가 Nldpc=M×Nqc _ column이고, 전체 행의 개수가 Nparity=M×Nqc _ row가 된다. 즉, 패리티 검사 행렬(300)은 Nqc _ column 개의 "열 블록"과 Nqc _ row 개의 "행 블록"으로 구성된다.
이하에서는 도 2와 같은 패리티 검사 행렬(200)에 기초하여 LDPC 부호화를 수행하는 방법에 대해 설명하도록 한다. 한편, 설명의 편의를 위해 패리티 검사 행렬(200)이 표 10과 같이 정의되는 경우를 일 예로 LDPC 부호화 과정을 개략적으로 설명하도록 한다.
먼저, 길이가 Kldpc인 정보어 비트들을
Figure 112019032105027-pat00050
라 하고, 길이가 Nldpc-Kldpc인 패리티 비트들을
Figure 112019032105027-pat00051
라 할 때, 하기와 같은 과정에 의해 LDPC 부호화가 수행될 수 있다.
단계 1) 패리티 비트들을 '0'으로 초기화한다. 즉,
Figure 112019032105027-pat00052
단계 2) 표 10의 첫 번째 행(즉, i=0인 행)에서 정의되는 패리티 비트의 어드레스를 패리티 비트의 인덱스로 갖는 패리티 비트에 0 번째 정보어 비트 i0를 누적(accumulate)한다. 이는 아래의 수학식 8과 같이 표현될 수 있다.
Figure 112019032105027-pat00053
여기에서, i0는 0 번째 정보어 비트, pi는 i 번째 패리티 비트,
Figure 112019032105027-pat00054
는 바이너리 연산을 의미한다. 바이너리 연산에 의하면, 1
Figure 112019032105027-pat00055
1은 0, 1
Figure 112019032105027-pat00056
0은 1, 0
Figure 112019032105027-pat00057
1은 1, 0
Figure 112019032105027-pat00058
0은 0이다.
단계 3) 나머지 359 개의 정보어 비트들 im(m=1,2,...,359)을 패리티 비트에 누적한다. 여기에서, 나머지 정보어 비트들은 i0와 동일한 열 그룹에 속하는 정보어 비트들일 수 있다. 이때, 패리티 비트의 어드레스는 하기의 수학식 9에 기초하여 결정될 수 있다.
Figure 112019032105027-pat00059
여기에서, x는 정보어 비트 i0에 대응되는 패리티 비트 누적기(parity bit accumulator)의 어드레스이고, Qldpc는 정보어에 대응되는 부분 행렬에서 각 열이 시클릭 쉬프트되는 크기로, 표 10의 경우 12가 될 수 있다. 그리고, m=1,2,...,359이기 때문에 수학식 9의 (m mod 360)은 m으로 볼 수 있다.
결국, 수학식 9에 기초하여 산출된 패리티 비트의 어드레스를 인덱스로 하는 패리티 비트 각각에 정보어 비트들 im(m=1,2,...,359) 각각을 누적하며, 일 예로, 정보어 비트 i1에 대해 하기의 수학식 10과 같은 연산이 수행될 수 있다.
Figure 112019032105027-pat00060
여기에서, i1는 1 번째 정보어 비트, pi는 i 번째 패리티 비트,
Figure 112019032105027-pat00061
는 바이너리 연산을 의미한다. 바이너리 연산에 의하면, 1
Figure 112019032105027-pat00062
1은 0, 1
Figure 112019032105027-pat00063
0은 1, 0
Figure 112019032105027-pat00064
1은 1, 0
Figure 112019032105027-pat00065
0은 0이다.
단계 4) 표 10의 두 번째 행(즉, i=1인 행)에서 정의되는 패리티 비트의 어드레스를 패리티 비트의 인덱스로 갖는 패리티 비트에 360 번째 정보어 비트 i360를 누적한다.
단계 5) 정보어 비트 i360과 동일한 그룹에 속하는 나머지 359 개의 정보어 비트들을 패리티 비트에 누적한다. 이때, 패리티 비트의 어드레스는 수학식 9에 기초하여 결정될 수 있다. 다만, 이 경우, x는 정보어 비트 i360에 대응되는 패리티 비트 누적기의 어드레스가 된다.
단계 6) 상술한 단계 4 및 단계 5와 같은 과정을 표 10의 모든 열 그룹에 대해 반복한다.
단계 7) 결국, 하기와 같은 수학식 11에 기초하여 패리티 비트 pi를 산출하게 된다. 이때, i는 1로 초기화된다.
Figure 112019032105027-pat00066
수학식 11에서, pi는 i 번째 패리티 비트, Nldpc는 LDPC 부호어의 길이, Kldpc는 LDPC 부호어 중 정보어의 길이,
Figure 112019032105027-pat00067
는 바이너리 연산을 의미한다.
결국, 부호화부(110)는 상술한 방식에 따라 패리티 비트들을 산출할 수 있게 된다.
다른 예로, 본 발명의 일 실시 예에 따른 패리티 검사 행렬은 도 4와 같은 구조를 가질 수 있다.
도 4를 참조하면, 패리티 검사 행렬(400)은 5 개의 행렬(A, B, C, Z, D)로 구성될 수 있으며, 이하에서는 패리티 검사 행렬(400)의 구조에 대해 설명하기 위해 각 행렬의 구조에 대해 설명하도록 한다.
먼저, 도 4와 같은 패리티 검사 행렬(400)과 관련된 파라미터 값들인 M1, M2, Q1, Q2는 LDPC 부호어의 길이 및 부호율에 따라 하기의 표 22와 같이 정의될 수 있다
Figure 112019032105027-pat00068
한편, 행렬 A은 K 개의 열과 g 개의 행으로 구성되며, 행렬 C는 K+g 개의 열과 N-K-g 개의 행으로 구성된다. 여기에서, K는 정보어 비트들의 길이이고, N은 LDPC 부호어의 길이이다.
그리고, 행렬 A와 행렬 C에서 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 LDPC 부호어의 길이 및 부호율에 따라 하기의 표 14에 기초하여 정의될 수 있다. 이 경우에도, 행렬 A와 행렬 C 각각에서 열의 패턴이 반복되는 간격 즉, 동일한 그룹에 속하는 열의 개수는 360이 될 수 있다.
일 예로, LDPC 부호어의 길이 N이 16200, 부호율이 5/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 23과 같다.
Figure 112019032105027-pat00069
다른 예로, LDPC 부호어의 길이 N이 16200, 부호율이 4/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 24와 같다.
Figure 112019032105027-pat00070
다른 예로, LDPC 부호어의 길이 N이 64800, 부호율이 4/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 25와 같다.
Figure 112019032105027-pat00071
다른 예로, LDPC 부호어의 길이 N이 16200, 부호율이 5/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 26과 같다.
Figure 112019032105027-pat00072
다른 예로, LDPC 부호어의 길이 N이 64800, 부호율이 5/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 27과 같다.
Figure 112019032105027-pat00073
Figure 112019032105027-pat00074
다른 예로, LDPC 부호어의 길이 N이 16200, 부호율이 6/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 28과 같다.
Figure 112019032105027-pat00075
다른 예로, LDPC 부호어의 길이 N이 64800, 부호율이 6/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 29와 같다.
Figure 112019032105027-pat00076
Figure 112019032105027-pat00077
다른 예로, LDPC 부호어의 길이 N이 16200, 부호율이 7/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 30과 같다.
Figure 112019032105027-pat00078
다른 예로, LDPC 부호어의 길이 N이 64800, 부호율이 7/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 31과 같다.
Figure 112019032105027-pat00079
Figure 112019032105027-pat00080
이하에서는, 표 24를 일 예로, 행렬 A와 행렬 C에서 1이 존재하는 행의 위치에 대해 구체적으로 설명하도록 한다.
표 24에서 LDPC 부호어의 길이 N이 16200이고 부호율이 4/15이므로, 표 22를 참조할 때, 표 24로 정의되는 패리티 검사 행렬(400)에서 M1=1080, M2=10800, Q1=3, Q2=30이 될 수 있다.
여기에서, Q1은 행렬 A에서 동일한 열 그룹 내에 속한 열들이 시클릭 쉬프트되는 크기이고, Q2는 행렬 C에서 동일한 열 그룹 내에 속한 열들이 시클릭 쉬프트되는 크기이다.
그리고, Q1=M1/L, Q2=M2/L, M1=g, M2=N-K-g이고, L은 행렬 A, C 각각에서 열의 패턴이 반복되는 간격으로 일 예로, 360이 될 수 있다.
한편, 행렬 A, C 각각에서 1이 위치하는 행의 인덱스는 M1 값에 기초하여 결정될 수 있다.
예를 들어, 표 24의 경우 M1=1080이라는 점에서, 행렬 A에서 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치는 표 24의 인덱스 값들 중에서 1080 보다 작은 값들에 기초하여 결정될 수 있으며, 행렬 C에서 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치는 표 24의 인덱스 값들 중에서 1080 이상인 값들에 기초하여 결정될 수 있다.
구체적으로, 표 24에서 0 번째 열 그룹에 대응되는 수열은 "19, 585, 710, 3241, 3276, 3648, 6345, 9224, 9890, 10841"이다. 따라서, 행렬 A의 0 번째 열 그룹의 0 번째 열의 경우, 19 번째 행, 585 번째 행, 710 번째 행에 각각 1이 위치할 수 있고, 행렬 C의 0 번째 열 그룹의 0 번째 열의 경우 3241 번째 행, 3276 번째 행, 3648 번째 행, 6345 번째 행, 9224 번째 행, 9890 번째 행, 10841 번째 행에 각각 1이 위치할 수 있다.
한편, 행렬 A의 경우 각 열 그룹의 0 번째 열에서 1의 위치가 정의되면 이를 Q1 만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있고, 행렬 C의 경우 각 열 그룹의 0 번째 열에서 1의 위치가 정의되면 이를 Q2 만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있다.
상술한 예에서, 행렬 A의 0 번째 열 그룹의 0 번째 열의 경우, 19 번째 행, 585 번째 행, 710 번째 행에 1이 존재한다. 이 경우, Q1=3이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 22(=19+3), 588(=585+3), 713(=710+3)이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 25(=22+3), 591(=588+3), 716(=713+3)이 될 수 있다.
한편, 행렬 C의 0 번째 열 그룹의 0 번째 열의 경우, 3241 번째 행, 3276 번째 행, 3648 번째 행, 6345 번째 행, 9224 번째 행, 9890 번째 행, 10841 번째 행에 1이 존재한다. 이 경우, Q2=30이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 3271(=3241+30), 3678(=3648+30), 6375(=6345+30), 9254(=9224+30), 9920(=9890+30), 10871(=10841+30)이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 3301(=3271+30), 3708(=3678+30), 6405(=6375+30), 9284(=9254+30), 9950(=9920+30), 10901(=10871+30)이 될 수 있다.
이와 같은 방식에 따라 행렬 A 및 행렬 C의 모든 열 그룹에서 1이 존재하는 행의 위치가 정의될 수 있다.
한편, 행렬 B는 이중 대각 구조를 가지며, 행렬 D는 대각 구조(즉, 행렬 D는 항등 행렬(identity matrix)이 된다)를 가지며, 행렬 Z는 영(zero) 행렬이 될 수 있다.
결국, 상술한 바와 같은 구조를 갖는 행렬 A, B, C, D, Z에 의해 도 4와 같은 패리티 검사 행렬(400)의 구조가 정의될 수 있게 된다.
이하에서는 도 4와 같은 패리티 검사 행렬(400)에 기초하여 LDPC 부호화를 수행하는 방법에 대해 설명하도록 한다. 한편, 설명의 편의를 위해 패리티 검사 행렬(400)이 표 24와 같이 정의되는 경우를 일 예로 LDPC 부호화 과정을 개략적으로 설명하도록 한다.
예를 들어, 정보어 블록 S=(s0,s1,...,SK -1)을 LDPC 부호화하는 경우, 패리티 비트 P=(p0,p1,...,
Figure 112019032105027-pat00081
)를 포함하는 LDPC 부호어 Λ=(λ01,...,λN-1)=(s0,s1,...,SK-1,p0,p1,...,
Figure 112019032105027-pat00082
)가 생성될 수 있다.
여기에서, M1 및 M2 각각은 이중 대각 구조를 갖는 행렬 B 및 대각 구조를 갖는 행렬 C 각각의 사이즈를 나타내며, M1=g, M2=N-K-g가 될 수 있다.
한편, 패리티 비트를 산출하는 과정은 다음과 같이 나타낼 수 있다. 이하에서도 설명의 편의를 위해, 패리티 검사 행렬(400)이 표 24와 같이 정의되는 경우를 일 예로 설명하도록 한다.
단계 1) λi=si (i=0,1,...,K-1), pj=0 (j=0,1,...,M1+M2-1)로 초기화한다.
단계 2) 표 24의 첫 번째 행(즉, i=0인 행)에서 정의되는 패리티 비트의 어드레스에 0 번째 정보어 비트 λ0을 누적한다. 이는 아래의 수학식 12와 같이 표현될 수 있다.
Figure 112019032105027-pat00083
단계 3) 다음 L-1 개의 정보어 비트 λm(m=1,2,...,L-1)에 대해, λm를 하기와 같은 수학식 13에 기초하여 산출되는 패리티 비트 어드레스에 누적한다.
Figure 112019032105027-pat00084
여기에서, x는 0 번째 정보어 비트 λ0에 대응되는 패리티 비트 누적기의 어드레스이다.
그리고, Q1=M1/L, Q2=M2/L이다. 또한, 표 24에서는 LDPC 부호어의 길이 N이 16200이고, 부호율이 4/15이므로, 표 22를 참조하면 M1=1080, M2=10080, Q1=3, Q2=30, L=360이 될 수 있다.
이에 따라, 1 번째 정보어 비트 λ1에 대해 하기의 수학식 14와 같은 연산이 수행될 수 있다.
Figure 112019032105027-pat00085
단계 4) L 번째 정보어 비트 λL에 대해 표 24의 두 번째 행(즉, i=1인 행)과 같은 패리티 비트의 어드레스가 주어진다는 점에서, 상술한 방식과 유사하게, 이후의 L-1 개 정보어 비트 λm (m=L+1,L+2,...,2L-1)에 대한 패리티 비트의 어드레스를 수학식 13에 기초하여 산출한다. 이 경우, x는 정보어 비트 λL에 대응되는 패리티 비트 누적기의 어드레스로, 표 24의 두 번째 행에 기초하여 얻어질 수 있다.
단계 5) 각 그룹의 L 개의 새로운 정보어 비트들에 대해, 표 24의 새로운 행들을 패리티 비트 누적기의 어드레스로 하여 상술한 과정을 반복한다.
단계 6) 부호어 비트 λ0부터 λK-1까지 상술한 과정이 반복된 이후, i=1부터 순차적으로 하기의 수학식 15에 대한 값을 산출한다.
Figure 112019032105027-pat00086
단계 7) 이중 대각 구조를 갖는 행렬 B에 대응되는 패리티 비트 λK부터
Figure 112019032105027-pat00087
까지를 하기의 수학식 16에 기초하여 산출한다.
Figure 112019032105027-pat00088
단계 8) 각 그룹의 L 개의 새로운 부호어 비트 λK부터
Figure 112019032105027-pat00089
까지에 대한 패리티 비트 누적기의 어드레스는 표 24 및 수학식 13에 기초하여 산출한다.
단계 9) 부호어 비트 λK부터
Figure 112019032105027-pat00090
까지 적용된 이후, 대각 구조를 갖는 행렬 C에 대응되는 패리티 비트
Figure 112019032105027-pat00091
부터
Figure 112019032105027-pat00092
까지를 하기의 수학식 17에 기초하여 산출한다.
Figure 112019032105027-pat00093
결국, 이와 같은 방식에 따라 패리티 비트들을 산출할 수 있게 된다.
도 1로 돌아가서, 부호화부(110)는 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15 등과 같은 다양한 부호율을 이용하여 LDPC 부호화를 수행할 수 있다. 그리고, 부호화부(110)는 정보어 비트들의 길이 및 부호율에 기초하여 16200, 64800 등과 같은 다양한 길이를 갖는 LDPC 부호어를 생성할 수 있다.
이 경우, 부호화부(110)는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있으며, 패리티 검사 행렬의 구체적인 구조에 대해서는 도 2 내지 도 4와 함께 상술한 바 있다.
또한, 부호화부(110)는 LDPC 부호화뿐만 아니라, BCH(Bose, Chaudhuri, Hocquenghem) 부호화를 수행할 수도 있다. 이를 위해, 부호화부(110)는 BCH 부호화를 수행하는 BCH 인코더(미도시)를 더 포함할 수 있다.
이 경우, 부호화부(110)는 BCH 부호화 및 LDPC 부호화 순으로 부호화를 수행할 수 있다. 구체적으로, 부호화부(110)는 입력되는 비트들에 BCH 부호화를 수행하여 BCH 패리티 비트를 부가하고, BCH 패리티 비트가 부가된 비트들을 정보어 비트들로 LDPC 부호화를 수행하여, LDPC 부호어를 생성할 수도 있다.
인터리버(120)는 LDPC 부호어를 인터리빙한다. 즉, 인터리버(120)는 LDPC 부호어를 부호화부(110)로부터 전달받아 다양한 인터리빙 룰에 기초하여 LDPC 부호어를 인터리빙할 수 있다.
특히, 인터리버(120)는 LDPC 부호어를 구성하는 복수의 비트 그룹(또는, 복수의 그룹 또는 복수의 블록) 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑되도록, LDPC 부호어를 인터리빙할 수 있다.
이 경우, 인터리버(120)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 연속된 비트 그룹 각각에 포함된 비트들을 동일한 변조 심볼에 맵핑되도록, LDPC 부호어를 인터리빙할 수 있다.
또는, 인터리버(120)는 LDPC 부호의 패리티 검사 행렬에서 하나의 패리티 비트에만 연결되어 있는 검사 노드의 수가 복수 개 존재하는 경우, 해당 검사 노드에 연결되어 있는 패리티 비트에 대응되는 비트 그룹들에 포함된 비트들이 선택적으로 변조 심볼에 맵핑되도록, LDPC 부호어를 인터리빙할 수 있다.
이에 따라, 변조부(130)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.
즉, 변조부(130)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 연속된 비트 그룹 각각에 포함된 비트들을 동일한 변조 심볼에 맵핑할 수 있다. 또는, LDPC 부호의 패리티 검사 행렬에서 하나의 패리티 비트에만 연결되어 있는 검사 노드의 수가 복수 개 존재하는 경우, 변조부(130)는 해당 검사 노드에 연결되어 있는 패리티 비트에 대응되는 비트 그룹들에 포함된 비트들을 선택적으로 동일한 변조 심볼에 맵핑할 수 있다.
이를 위해, 도 5와 같이, 인터리버(120)는 패리티 인터리버(121), 그룹 인터리버(또는, 그룹-와이즈(group-wise) 인터리버, 122), 그룹 트위스트 인터리버(123) 및 블록 인터리버(124)를 포함할 수 있다.
패리티 인터리버(121)는 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙한다.
구체적으로, 패리티 인터리버(121)는 도 2와 같은 구조를 갖는 패리티 검사 행렬(200)에 기초하여 LDPC 부호어가 생성된 경우, 하기의 수학식 18을 이용하여 LDPC 부호어 중에서 패리티 비트들만을 인터리빙할 수 있다.
Figure 112019032105027-pat00094
여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격 즉, 열 그룹에 포함된 열의 개수(일 예로, M=360)이고, Qldpc는 정보어 부분 행렬(210)에서 각 열이 시클릭 쉬프트되는 크기이다. 즉, 패리티 인터리버(121)는 LDPC 부호어 c=(c0,c1,...,
Figure 112019032105027-pat00095
)에 대해 패리티 인터리빙을 수행하여 U=(u0,u1,...,
Figure 112019032105027-pat00096
)를 출력할 수 있다.
이와 같은 방법으로 패리티 인터리빙된 LDPC 부호어는 일정한 수의 연속된 비트들이 유사한 복호화 특성(예를 들어, 사이클 분포, 열의 차수 등)을 갖도록 구성될 수 있다.
예를 들어, LDPC 부호어는 연속된 M 개의 비트 단위로 동일한 특성을 가질 수 있다. 여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격으로, 일 예로 360이 될 수 있다.
구체적으로, LDPC 부호어 비트들과 패리티 검사 행렬의 곱은 '0'이 되어야 한다. 이는 i가 0부터 Nldpc-1까지의 i 번째 LDPC 부호어 비트 ci(i=0,1,..., Nldpc-1)와 i 번째 패리티 검사 행렬의 열의 곱들의 합이 '0' 벡터가 되어야 한다는 것을 의미한다. 따라서, i 번째 LDPC 부호어 비트는 패리티 검사 행렬의 i 번째 열에 대응되는 것으로 볼 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)의 경우, 정보어 부분 행렬(210)은 각각 M 개의 열씩 동일한 열 그룹에 속하며, 열 그룹 단위로 동일한 특성을 갖는다(가령, 동일한 열 그룹 내의 열들은 동일한 차수 분포와 동일한 사이클 특성을 갖는다).
이 경우, 정보어 비트들에서 연속된 M 개의 비트들은 정보어 부분 행렬(210)의 동일한 열 그룹에 대응되므로, 정보어 비트들은 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다. 한편, LDPC 부호어의 패리티 비트들이 패리티 인터리버(121)에 의해 인터리빙되면, LDPC 부호어의 패리티 비트들도 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다.
다만, 도 3과 같은 패리티 검사 행렬(300) 및 도 4와 같은 패리티 검사 행렬(400)에 기초하여 부호화된 LDPC 부호어에 대해서는 패리티 인터리빙이 수행되지 않을 수 있으며, 이 경우, 패리티 인터리버(121)는 생략 가능하다.
그룹 인터리버(122)는 패리티 인터리빙된 LDPC 부호어를 복수의 비트 그룹으로 구분하고, 복수의 비트 그룹의 순서를 비트 그룹 단위(bits group wise)로 재정렬할 수 있다. 즉, 그룹 인터리버(122)는 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다.
한편, 경우에 따라 패리티 인터리버(121)가 생략되는 경우, 그룹 인터리버(122)는 LDPC 부호어를 복수의 비트 그룹으로 구분하고, 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이를 위해, 그룹 인터리버(122)는 하기의 수학식 19 또는 수학식 20을 이용하여 패리티 인터리빙된 LDPC 부호어를 복수의 비트 그룹으로 구분한다.
Figure 112019032105027-pat00097
Figure 112019032105027-pat00098
이들 수학식에서, Ngroup은 비트 그룹의 전체 개수, Xj는 j 번째 비트 그룹, uk는 그룹 인터리버(122)로 입력되는 k 번째 LDPC 부호어 비트를 나타낸다. 그리고,
Figure 112019032105027-pat00099
는 k/360 이하의 가장 큰 정수를 나타낸다.
한편, 이들 수학식에서 360은 정보어 부분 행렬에서 열의 패턴이 반복되는 간격인 M의 일 예를 나타낸다는 점에서, 이들 수학식에서 360은 M으로 변경 가능하다.
한편, 복수의 비트 그룹으로 구분된 LDPC 부호어는 도 6과 같이 나타낼 수 있다.
도 6을 참조하면, LDPC 부호어는 복수의 비트 그룹으로 구분되며, 각 비트 그룹은 연속된 M 개의 비트로 구성되는 것을 알 수 있다. 여기에서, M이 360인 경우, 복수의 비트 그룹 각각은 360 개의 비트로 구성될 수 있다. 이에 따라, 각 비트 그룹은 패리티 검사 행렬의 각 열 그룹에 대응되는 비트들로 구성될 수 있다.
구체적으로, LDPC 부호어는 M 개의 비트씩 구분되어지므로, Kldpc 개의 정보어 비트들은 (Kldpc/M) 개의 비트 그룹으로 구분되고 Nldpc-Kldpc 개의 패리티 비트들은 (Nldpc-Kldpc)/M 개의 비트 그룹으로 구분된다. 이에 따라, LDPC 부호어는 총 (Nldpc/M) 개의 비트 그룹으로 구분될 수 있다.
예를 들어, M=360인 경우 LDPC 부호어의 길이 Nldpc가 64800인 경우 비트 그룹의 개수 Ngroup은 180이 되고, LDPC 부호어의 길이 Nldpc가 16200인 경우 비트 그룹의 개수 Ngroup은 45가 될 수 있다.
이와 같이, 그룹 인터리버(122)가 LDPC 부호어를 연속된 M 개의 비트씩 동일한 비트 그룹으로 구분하는 것은, 상술한 바와 같이 LDPC 부호어가 연속된 M 개의 비트 단위로 동일한 부호어 특성을 갖기 때문이다. 이에 따라, LDPC 부호어를 연속된 M 개의 비트 단위로 구분하는 경우, 동일한 부호어 특성을 갖는 비트들이 동일한 비트 그룹에 포함될 수 있다.
한편, 상술한 예에서는 각 비트 그룹을 구성하는 비트의 개수가 M인 것으로 설명하였으나 이는 일 예에 불과하며, 각 비트 그룹을 구성하는 비트의 개수는 다양하게 변경 가능하다.
일 예로, 각 비트 그룹을 구성하는 비트의 개수는 M의 약수가 될 수 있다. 즉, 각 비트 그룹을 구성하는 비트의 개수는 패리티 검사 행렬의 정보어 부분 행렬의 열 그룹을 구성하는 열의 개수의 약수가 될 수 있다. 이 경우, 각 비트 그룹은 M의 약수 개의 비트로 구성될 수 있다. 예를 들어, 정보어 부분 행렬의 열 그룹을 구성하는 열의 개수가 360인 경우 즉, M=360인 경우, 그룹 인터리버(122)는 각 비트 그룹을 구성하는 비트의 개수가 360의 약수 중 어느 하나가 되도록, LDPC 부호어를 복수의 비트 그룹으로 구분할 수 있다.
다만, 이하에서는 설명의 편의를 위해, 비트 그룹을 구성하는 비트의 개수가 M인 경우에 대해서만 설명하도록 한다.
이후, 그룹 인터리버(122)는 LDPC 부호어를 비트 그룹 단위로 인터리빙한다. 구체적으로, 그룹 인터리버(122)는 LDPC 부호어를 복수의 비트 그룹으로 그룹핑하고, 복수의 비트 그룹을 비트 그룹 단위로 재정렬할 수 있다. 즉, 그룹 인터리버(122)는 LDPC 부호어를 구성하는 복수의 비트 그룹의 위치를 서로 변경하여 LDPC 부호어를 구성하는 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
여기에서, 그룹 인터리버(122)는 복수의 비트 그룹 중 동일한 변조 심볼에 맵핑되는 비트들을 포함하는 비트 그룹이 기설정된 간격만큼 이격 배치되도록 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이 경우, 그룹 인터리버(122)는 블록 인터리버(124)를 구성하는 행 및 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 각 비트 그룹에 포함된 비트 수 등을 고려하여 동일한 변조 심볼에 맵핑되는 비트들을 포함하는 비트 그룹들이 일정한 간격만큼 이격 배치되도록 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이를 위해, 그룹 인터리버(122)는 하기의 수학식 21을 이용하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
Figure 112019032105027-pat00100
여기에서, Xj는 그룹 인터리빙 전의 j 번째 비트 그룹을 나타내고, Yj는 그룹 인터리빙 후의 j 번째 비트 그룹을 나타낸다. 그리고, π(j)는 인터리빙 순서를 나타내는 파라미터로, LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 의해 결정될 수 있다.
따라서, Xπ(j)는 그룹 인터리빙 전 π(j) 번째 비트 그룹을 나타내며, 수학식 21은 인터리빙 전 π(j) 번째 비트 그룹이 인터리빙 후 j 번째 비트 그룹으로 인터리빙되는 것을 의미하게 된다.
한편, 본 발명의 일 실시 예에 따른 π(j)의 구체적인 일 예는 하기의 표 32 내지 표 56과 같이 정의될 수 있다.
이 경우, π(j)은 LDPC 부호어의 길이 및 부호율에 따라 정의되며, 패리티 검사 행렬 또한, LDPC 부호어의 길이 및 부호율에 따라 정의된다. 따라서, LDPC 부호어의 길이 및 부호율에 따라 특정 패리티 검사 행렬에 기초하여 LDPC 부호화가 수행된 경우, 해당 LDPC 부호어의 길이 및 부호율을 만족하는 π(j)에 기초하여 LDPC 부호어가 비트 그룹 단위로 인터리빙될 수 있다.
예를 들어, 부호화부(110)가 16200의 길이를 갖는 LDPC 부호어를 생성하기 위해 7/15의 부호율로 LDPC 부호화를 수행한 경우, 그룹 인터리버(122)는 하기의 표 32 내지 표 56 중에서 LDPC 부호어의 길이가 16200이고 부호율이 7/15에서 정의되는 π(j)를 이용하여 인터리빙을 수행할 수 있다.
일 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 5/15이고, 변조 방식이 QPSK(quadrature phase shift keying)인 경우, π(j)는 하기의 표 32와 같이 정의될 수 있다. 특히, 표 32의 경우, 표 26에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00101
표 32의 경우, 수학식 21은 Y0=Xπ(0)=X35, Y1=Xπ(1)=X7, Y2=Xπ(2)=X29,..., Y43=Xπ(43)=X26, Y44=Xπ(44)=X8과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 35 번째 비트 그룹을 0 번째로, 7 번째 비트 그룹을 1 번째로, 29 번째 비트 그룹을 2 번째로,..., 26 번째 비트 그룹을 43 번째로, 8 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 7/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 33과 같이 정의될 수 있다. 특히, 표 33의 경우, 표 6에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00102
표 33의 경우, 수학식 21은 Y0=Xπ(0)=X4, Y1=Xπ(1)=X22, Y2=Xπ(2)=X23,..., Y43=Xπ(43)=X35, Y44=Xπ(44)=X8과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 4 번째 비트 그룹을 0 번째로, 22 번째 비트 그룹을 1 번째로, 23 번째 비트 그룹을 2 번째로,..., 35 번째 비트 그룹을 43 번째로, 8 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 9/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 34와 같이 정의될 수 있다. 특히, 표 34의 경우, 표 8에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00103
표 34의 경우, 수학식 21은 Y0=Xπ(0)=X28, Y1=Xπ(1)=X16, Y2=Xπ(2)=X13,..., Y43=Xπ(43)=X37, Y44=Xπ(44)=X18과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 28 번째 비트 그룹을 0 번째로, 16 번째 비트 그룹을 1 번째로, 13 번째 비트 그룹을 2 번째로,..., 37 번째 비트 그룹을 43 번째로, 18 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 11/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 35와 같이 정의될 수 있다. 특히, 표 35의 경우, 표 10에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00104
표 35의 경우, 수학식 21은 Y0=Xπ(0)=X1, Y1=Xπ(1)=X2, Y2=Xπ(2)=X40,..., Y43=Xπ(43)=X30, Y44=Xπ(44)=X21과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 1 번째 비트 그룹을 0 번째로, 2 번째 비트 그룹을 1 번째로, 40 번째 비트 그룹을 2 번째로,..., 30 번째 비트 그룹을 43 번째로, 21 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 13/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 36과 같이 정의될 수 있다. 특히, 표 36의 경우, 표 12에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00105
표 36의 경우, 수학식 21은 Y0=Xπ(0)=X26, Y1=Xπ(1)=X10, Y2=Xπ(2)=X12,..., Y43=Xπ(43)=X35, Y44=Xπ(44)=X1과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 26 번째 비트 그룹을 0 번째로, 10 번째 비트 그룹을 1 번째로, 12 번째 비트 그룹을 2 번째로,..., 35 번째 비트 그룹을 43 번째로, 1 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 5/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 37과 같이 정의될 수 있다. 특히, 표 37의 경우, 표 4에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00106
표 37의 경우, 수학식 21은 Y0=Xπ(0)=X5, Y1=Xπ(1)=X20, Y2=Xπ(2)=X30,..., Y43=Xπ(43)=X11, Y44=Xπ(44)=X6과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 5 번째 비트 그룹을 0 번째로, 20 번째 비트 그룹을 1 번째로, 30 번째 비트 그룹을 2 번째로,..., 11 번째 비트 그룹을 43 번째로, 6 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 7/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 38과 같이 정의될 수 있다. 특히, 표 38의 경우, 표 5에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00107
표 38의 경우, 수학식 21은 Y0=Xπ(0)=X26, Y1=Xπ(1)=X10, Y2=Xπ(2)=X12,..., Y43=Xπ(43)=X35, Y44=Xπ(44)=X1과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 26 번째 비트 그룹을 0 번째로, 10 번째 비트 그룹을 1 번째로, 12 번째 비트 그룹을 2 번째로,..., 35 번째 비트 그룹을 43 번째로, 1 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 9/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 39와 같이 정의될 수 있다. 특히, 표 39의 경우, 표 7에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00108
표 39의 경우, 수학식 21은 Y0=Xπ(0)=X4, Y1=Xπ(1)=X22, Y2=Xπ(2)=X23,..., Y43=Xπ(43)=X35, Y44=Xπ(44)=X8과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 4 번째 비트 그룹을 0 번째로, 22 번째 비트 그룹을 1 번째로, 23 번째 비트 그룹을 2 번째로,..., 35 번째 비트 그룹을 43 번째로, 8 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 11/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 40과 같이 정의될 수 있다. 특히, 표 40의 경우, 표 9에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00109
표 40의 경우, 수학식 21은 Y0=Xπ(0)=X4, Y1=Xπ(1)=X22, Y2=Xπ(2)=X23,..., Y43=Xπ(43)=X35, Y44=Xπ(44)=X8과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 4 번째 비트 그룹을 0 번째로, 22 번째 비트 그룹을 1 번째로, 23 번째 비트 그룹을 2 번째로,..., 35 번째 비트 그룹을 43 번째로, 8 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 13/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 41과 같이 정의될 수 있다. 특히, 표 41의 경우, 표 11에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00110
표 41의 경우, 수학식 21은 Y0=Xπ(0)=X6, Y1=Xπ(1)=X3, Y2=Xπ(2)=X30,..., Y43=Xπ(43)=X16, Y44=Xπ(44)=X5와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 6 번째 비트 그룹을 0 번째로, 3 번째 비트 그룹을 1 번째로, 30 번째 비트 그룹을 2 번째로,..., 16 번째 비트 그룹을 43 번째로, 5 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 7/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 42와 같이 정의될 수 있다. 특히, 표 42의 경우, 표 6에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112019032105027-pat00111
표 42의 경우, 수학식 21은 Y0=Xπ(0)=X3, Y1=Xπ(1)=X22, Y2=Xπ(2)=X7,..., Y43=Xπ(43)=X43, Y44=Xπ(44)=X8과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 3 번째 비트 그룹을 0 번째로, 22 번째 비트 그룹을 1 번째로, 7 번째 비트 그룹을 2 번째로,..., 43 번째 비트 그룹을 43 번째로, 8 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 5/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 43과 같이 정의될 수 있다.
Figure 112019032105027-pat00112
표 43의 경우, 수학식 21은 Y0=Xπ(0)=X28, Y1=Xπ(1)=X20, Y2=Xπ(2)=X8,..., Y43=Xπ(43)=X16, Y44=Xπ(44)=X5와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 28 번째 비트 그룹을 0 번째로, 20 번째 비트 그룹을 1 번째로, 8 번째 비트 그룹을 2 번째로,..., 16 번째 비트 그룹을 43 번째로, 5 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 6/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 44와 같이 정의될 수 있다.
Figure 112019032105027-pat00113
표 44의 경우, 수학식 21은 Y0=Xπ(0)=X36, Y1=Xπ(1)=X2, Y2=Xπ(2)=X31,..., Y43=Xπ(43)=X4, Y44=Xπ(44)=X16과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 36 번째 비트 그룹을 0 번째로, 2 번째 비트 그룹을 1 번째로, 31 번째 비트 그룹을 2 번째로,..., 4 번째 비트 그룹을 43 번째로, 16 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 7/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 45와 같이 정의될 수 있다.
Figure 112019032105027-pat00114
표 45의 경우, 수학식 21은 Y0=Xπ(0)=X12, Y1=Xπ(1)=X39, Y2=Xπ(2)=X21,..., Y43=Xπ(43)=X34, Y44=Xπ(44)=X2와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 12 번째 비트 그룹을 0 번째로, 39 번째 비트 그룹을 1 번째로, 21 번째 비트 그룹을 2 번째로,..., 34 번째 비트 그룹을 43 번째로, 2 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 16200이고 부호율이 9/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 46과 같이 정의될 수 있다.
Figure 112019032105027-pat00115
표 46의 경우, 수학식 21은 Y0=Xπ(0)=X41, Y1=Xπ(1)=X37, Y2=Xπ(2)=X26,..., Y43=Xπ(43)=X39, Y44=Xπ(44)=X38과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 41 번째 비트 그룹을 0 번째로, 37 번째 비트 그룹을 1 번째로, 26 번째 비트 그룹을 2 번째로,..., 39 번째 비트 그룹을 43 번째로, 38 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 5/15이고, 변조 방식이 QPSK인 경우, π(j)는 하기의 표 47과 같이 정의될 수 있다.
Figure 112019032105027-pat00116
표 47의 경우, 수학식 21은 Y0=Xπ(0)=X120, Y1=Xπ(1)=X75, Y2=Xπ(2)=X171,..., Y178=Xπ(178)=X93, Y179=Xπ(179)=X161과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 120 번째 비트 그룹을 0 번째로, 75 번째 비트 그룹을 1 번째로, 171 번째 비트 그룹을 2 번째로,..., 93 번째 비트 그룹을 178 번째로, 161 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 48과 같이 정의될 수 있다.
Figure 112019032105027-pat00117
표 48의 경우, 수학식 21은 Y0=Xπ(0)=X92, Y1=Xπ(1)=X79, Y2=Xπ(2)=X168,..., Y178=Xπ(178)=X31, Y179=Xπ(179)=X165와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 92 번째 비트 그룹을 0 번째로, 79 번째 비트 그룹을 1 번째로, 168 번째 비트 그룹을 2 번째로,..., 31 번째 비트 그룹을 178 번째로, 165 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 49와 같이 정의될 수 있다.
Figure 112019032105027-pat00118
표 49의 경우, 수학식 21은 Y0=Xπ(0)=X53, Y1=Xπ(1)=X65, Y2=Xπ(2)=X29,..., Y178=Xπ(178)=X63, Y179=Xπ(179)=X88과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 53 번째 비트 그룹을 0 번째로, 65 번째 비트 그룹을 1 번째로, 29 번째 비트 그룹을 2 번째로,..., 63 번째 비트 그룹을 178 번째로, 88 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 50과 같이 정의될 수 있다.
Figure 112019032105027-pat00119
표 50의 경우, 수학식 21은 Y0=Xπ(0)=X18, Y1=Xπ(1)=X169, Y2=Xπ(2)=X30,..., Y178=Xπ(178)=X81, Y179=Xπ(179)=X46과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 18 번째 비트 그룹을 0 번째로, 169 번째 비트 그룹을 1 번째로, 30 번째 비트 그룹을 2 번째로,..., 81 번째 비트 그룹을 178 번째로, 46 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 51과 같이 정의될 수 있다.
Figure 112019032105027-pat00120
표 51의 경우, 수학식 21은 Y0=Xπ(0)=X18, Y1=Xπ(1)=X169, Y2=Xπ(2)=X30,..., Y178=Xπ(178)=X81, Y179=Xπ(179)=X46과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 18 번째 비트 그룹을 0 번째로, 169 번째 비트 그룹을 1 번째로, 30 번째 비트 그룹을 2 번째로,..., 81 번째 비트 그룹을 178 번째로, 46 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 52와 같이 정의될 수 있다.
Figure 112019032105027-pat00121
표 52의 경우, 수학식 21은 Y0=Xπ(0)=X18, Y1=Xπ(1)=X169, Y2=Xπ(2)=X30,..., Y178=Xπ(178)=X81, Y179=Xπ(179)=X46과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 18 번째 비트 그룹을 0 번째로, 169 번째 비트 그룹을 1 번째로, 30 번째 비트 그룹을 2 번째로,..., 81 번째 비트 그룹을 178 번째로, 46 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 53과 같이 정의될 수 있다.
Figure 112019032105027-pat00122
표 53의 경우, 수학식 21은 Y0=Xπ(0)=X43, Y1=Xπ(1)=X150, Y2=Xπ(2)=X26,..., Y178=Xπ(178)=X9, Y179=Xπ(179)=X58과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 43 번째 비트 그룹을 0 번째로, 150 번째 비트 그룹을 1 번째로, 26 번째 비트 그룹을 2 번째로,..., 9 번째 비트 그룹을 178 번째로, 58 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 54와 같이 정의될 수 있다.
Figure 112019032105027-pat00123
표 54의 경우, 수학식 21은 Y0=Xπ(0)=X108, Y1=Xπ(1)=X178, Y2=Xπ(2)=X95,..., Y178=Xπ(178)=X87, Y179=Xπ(179)=X112와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 108 번째 비트 그룹을 0 번째로, 178 번째 비트 그룹을 1 번째로, 95 번째 비트 그룹을 2 번째로,..., 87 번째 비트 그룹을 178 번째로, 112 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 55와 같이 정의될 수 있다.
Figure 112019032105027-pat00124
표 55의 경우, 수학식 21은 Y0=Xπ(0)=X57, Y1=Xπ(1)=X154, Y2=Xπ(2)=X144,..., Y178=Xπ(178)=X155, Y179=Xπ(179)=X76과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 57 번째 비트 그룹을 0 번째로, 154 번째 비트 그룹을 1 번째로, 144 번째 비트 그룹을 2 번째로,..., 155 번째 비트 그룹을 178 번째로, 76 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이 Nldpc가 64800이고 부호율이 6/15이며 변조 방식이 QPSK인 경우, π(j)는 하기의 표 56과 같이 정의될 수 있다.
Figure 112019032105027-pat00125
표 56의 경우, 수학식 21은 Y0=Xπ(0)=X127, Y1=Xπ(1)=X38, Y2=Xπ(2)=X14,..., Y178=Xπ(178)=X102, Y179=Xπ(179)=X92와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 127 번째 비트 그룹을 0 번째로, 38 번째 비트 그룹을 1 번째로, 14 번째 비트 그룹을 2 번째로,..., 102 번째 비트 그룹을 178 번째로, 92 번째 비트 그룹을 179 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이와 같이, 그룹 인터리버(12)는 수학식 21 및 표 32 내지 표 56을 이용하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
한편, 표 32 내지 표 56에서 "j-th block of Group-wise Interleaver output"는 인터리빙 후 그룹 인터리버(122)에서 출력되는 j 번째 비트 그룹을 나타내고, "π(j)-th block of Group-wise Interleaver input"은 그룹 인터리버(122)에 입력되는 π(j) 번째 비트 그룹을 나타낸다.
또한, LDPC 부호어를 구성하는 비트 그룹들은 그룹 인터리버(122)에 의해 비트 그룹 단위로 순서가 재정렬된 후, 후술할 블록 인터리버(124)에 의해 블록 인터리빙된다는 점에서, 표 32 내지 표 56에서 π(j)와 관련하여 "Order of bits group to be block interleaved"와 같이 기재하였다.
이러한 방식에 따라, 그룹 인터리빙된 LDPC 부호어는 도 7과 같다. 도 7에 도시된 LDPC 부호어를 도 6에 도시된 그룹 인터리빙되기 전의 LDPC 부호어와 비교하면, LDPC 부호어를 구성하는 복수의 비트 그룹의 순서가 재정렬된 것을 알 수 있다.
즉, 도 6 및 도 7과 같이 LDPC 부호어는 그룹 인터리빙되기 전에 비트 그룹 X0, 비트 그룹 X1,..., 비트 그룹
Figure 112019032105027-pat00126
순으로 배치되었다가, 그룹 인터리빙되어 비트 그룹 Y0, 비트 그룹 Y1,..., 비트 그룹
Figure 112019032105027-pat00127
순으로 배치될 수 있다. 이 경우, 그룹 인터리빙에 의해 각 비트 그룹들이 배치되는 순서는 표 32 내지 표 56에 기초하여 결정될 수 있다.
그룹 트위스트 인터리버(123)는 동일한 비트 그룹 내의 비트들을 인터리빙한다. 즉, 그룹 트위스트 인터리버(123)는 동일한 비트 그룹 내에 존재하는 비트들의 순서를 변경하여 동일한 비트 그룹 내의 비트들의 순서를 재정렬할 수 있다.
이 경우, 그룹 트위스트 인터리버(123)는 동일한 비트 그룹 내의 비트들을 일정한 개수의 비트만큼씩 시클릭 쉬프트하여, 동일한 비트 그룹 내의 비트들의 순서를 재정렬할 수 있다.
예를 들어, 도 8과 같이, 그룹 트위스트 인터리버(123)는 비트 그룹 Y1에 포함된 비트들을 우측 방향으로 1 비트만큼 시클릭 쉬프트 시킬 수 있다. 이 경우, 도 8과 같이 비트 그룹 Y1에서 0 번째, 1 번째, 2 번째,..., 358 번째, 359 번째에 각각 위치하던 비트들은 1 비트만큼 우측으로 시클릭 쉬프트되어, 시클릭 쉬프트되기 전의 359 번째 위치하던 비트가 비트 그룹 Y1 내에서 가장 앞쪽에 위치하게 되고 시클릭 쉬프트되기 전의 0 번째, 1 번째, 2 번째,..., 358 번째에 각각 위치하던 비트들은 차례로 우측으로 1 비트만큼 쉬프트되어 위치하게 된다.
또한, 그룹 트위스트 인터리버(123)는 각 비트 그룹별로 서로 다른 개수의 비트만큼을 시클릭 쉬프트하여, 각 비트 그룹 내의 비트들의 순서를 재정렬할 수도 있다.
예를 들어, 그룹 트위스트 인터리버(123)는 비트 그룹 Y1에 포함된 비트들을 우측 방향으로 1 비트만큼 시클릭 쉬프트하고, 비트 그룹 Y2에 포함된 비트들을 우측 방향으로 3 비트만큼 시클릭 쉬프트할 수 있다.
다만, 상술한 그룹 트위스트 인터리버(123)는 경우에 따라 생략될 수도 있다.
또한, 상술한 예에서 그룹 트위스트 인터리버(123)가 그룹 인터리버(122) 이후에 배치되는 것으로 설명하였으나 이 역시 일 예에 불과하다. 즉, 그룹 트위스트 인터리버(123)는 비트 그룹 내에서 해당 비트 그룹을 구성하는 비트들의 순서를 변경할 뿐 비트 그룹 자체의 순서를 변경하는 것은 아니라는 점에서 그룹 인터리버(122) 전에 배치될 수도 있다.
블록 인터리버(124)는 순서가 재정렬된 복수의 비트 그룹을 인터리빙한다. 구체적으로, 블록 인터리버(124)는 그룹 인터리버(122)에 의해 비트 그룹의 순서가 재정렬된 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다. 여기에서, 블록 인터리버(124)는 각각 복수의 행(row)을 포함하는 복수의 열(column)로 구성되며, 변조 방식에 따라 결정되는 변조 차수에 기초하여 재정렬된 복수의 비트 그룹을 구분하여 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 그룹 인터리버(122)에 의해 비트 그룹의 순서가 재정렬된 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있으며, 구체적으로, 블록 인터리버(124)는 제1 파트(part 1) 및 제2 파트(part 2)를 이용하여 재정렬된 복수의 비트 그룹을 변조 차수에 따라 구분하여 인터리빙할 수 있다.
구체적으로, 블록 인터리버(124)는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하고, 복수의 비트 그룹을 제1 파트를 구성하는 복수의 열에 비트 그룹 단위로 순차적으로 라이트(write)하고, 나머지 비트 그룹을 구성하는 비트들을 복수의 열의 개수에 기초하여 각각 기설정된 비트 수로 구성되는 그룹(또는, 서브 비트 그룹(sub bit group)으로 분할하고 분할된 서브 비트 그룹을 제2 파트를 구성하는 복수의 열에 순차적으로 라이트하여 인터리빙을 수행할 수 있다.
여기에서, 비트 그룹 단위로 인터리빙되는 비트 그룹의 개수는 블록 인터리버(124)를 구성하는 행 및 열의 개수, 비트 그룹의 개수 및 각 비트 그룹에 포함된 비트 수 중 적어도 하나에 따라 결정될 수 있다. 즉, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 행 및 열의 개수, 비트 그룹의 개수 및 각 비트 그룹에 포함된 비트 수 중 적어도 하나를 고려하여 복수의 비트 그룹 중 비트 그룹 단위로 인터리빙되는 비트 그룹을 결정하고, 해당 비트 그룹을 비트 그룹 단위로 인터리빙하고, 나머지 비트 그룹을 구성하는 비트들을 모아 서브 비트 그룹으로 분할하여 인터리빙할 수 있다. 예를 들어, 블록 인터리버(124)는 제1 파트를 이용하여 복수의 비트 그룹 중 적어도 일부를 비트 그룹 단위로 인터리빙하고, 제2 파트를 이용하여 나머지 비트 그룹을 구성하는 비트들을 모아 서브 비트 그룹으로 다시 분할하여 인터리빙할 수 있다.
한편, 비트 그룹 단위로 인터리빙된다는 것은 동일한 비트 그룹에 포함된 비트들은 동일한 열에 라이트되는 것을 의미한다. 즉, 블록 인터리버(124)는 비트 그룹 단위로 인터리빙되는 비트 그룹의 경우 동일한 비트 그룹에 포함된 비트들을 분할하지 않고 동일한 열에 라이트하고, 비트 그룹 단위로 인터리빙되지 않는 비트 그룹의 경우 해당 비트 그룹에 포함된 비트들을 분할하여 서로 다른 열에 라이트하여 인터리빙을 수행할 수 있다.
이에 따라, 제1 파트를 구성하는 행의 개수는 비트 그룹 하나에 포함된 비트 수(가령, 360)의 배수가 되고, 제2 파트를 구성하는 행의 개수는 비트 그룹 하나에 포함된 비트 수보다 작을 수 있다.
또한, 제1 파트에 의해 인터리빙되는 모든 비트 그룹은 동일한 비트 그룹에 포함된 비트들이 제1 파트의 동일한 열에 라이트되어 인터리빙되고, 제2 파트에 의해 인터리빙되는 적어도 하나의 비트 그룹은 제2 파트를 구성하는 적어도 두 개의 열에 분할되어 라이트될 수 있다.
이러한 인터리빙 방식에 대한 구체적인 내용은 후술하기로 한다.
한편, 그룹 트위스트 인터리버(123)에서 수행되는 인터리빙은 비트 그룹 내에서 비트들의 순서를 변경하는 것일 뿐 인터리빙에 의해 비트 그룹 자체의 순서가 변경되지 않는다. 따라서, 블록 인터리버(124)에서 블록 인터리빙되는 비트 그룹의 순서 즉, 블록 인터리버(124)에 입력되는 비트 그룹의 순서는 그룹 인터리버(122)에 의해 결정될 수 있다. 예를 들어, 블록 인터리버(124)에 의해 블록 인터리빙되는 비트 그룹의 순서는 표 32 내지 표 56에서 정의되는 π(j)에 의해 결정될 수 있다.
상술한 바와 같이, 블록 인터리버(124)는 각각 복수의 행으로 이루어진 복수의 열을 이용하여 순서가 재정렬된 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 복수의 열을 적어도 두 개의 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다. 예를 들어, 블록 인터리버(124)는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되는지 여부에 따라 복수의 열 각각을 N 개(N은 2 이상의 정수)의 파트로 구분하여 인터리빙을 수행할 수 있다.
먼저, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되는 경우, 복수의 열 각각을 파트를 구분하지 않고 LDPC 부호어를 구성하는 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다.
구체적으로, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 비트 그룹을 비트 그룹 단위로 열 각각에 열 방향으로 라이트하고, 복수의 비트 그룹이 비트 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드(read)하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수를 블록 인터리버(124)를 구성하는 열의 개수로 나눈 몫(quotient)만큼의 비트 그룹에 포함된 비트들을 복수의 열 각각에 열 방향으로 순차적으로 라이트하고, 비트들이 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이하에서는 설명의 편의를 위해, 그룹 인터리버(122)에서 인터리빙된 후 j 번째에 위치하는 그룹을 그룹 Yj라 하도록 한다.
예를 들어, 블록 인터리버(124)가 각각 R1 개의 행을 포함하는 C 개의 열로 구성되는 경우를 가정한다. 그리고, LDPC 부호어가 Ngroup 개의 비트 그룹으로 구성되고, 비트 그룹의 개수인 Ngroup이 C의 배수가 되는 경우를 가정한다.
이 경우, LDPC 부호어를 구성하는 비트 그룹의 개수 Ngroup를 블록 인터리버(124)를 구성하는 열의 개수 C로 나눈 몫이 A(=Ngroup/C)인 경우(A는 0보다 큰 정수), 블록 인터리버(124)는 각 열에 A(=Ngroup/C) 개의 비트 그룹씩을 순차적으로 열 방향으로 라이트하고, 각 열에 라이트된 비트들을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
예를 들어, 도 9와 같이, 블록 인터리버(124)는 제1 컬럼의 1 번째 행부터 R1 번째 행에 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(YA -1) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 1 번째 행부터 R1 번째 행에 비트 그룹(YA), 비트 그룹(YA +1),..., 비트 그룹(Y2A -1) 각각에 포함된 비트들을 라이트하고,..., 제C 컬럼의 1 번째 행부터 R1 번째 행에 비트 그룹(YCA -A), 비트 그룹(YCA -A+1),..., 비트 그룹(YCA -1) 각각에 포함된 비트들을 라이트하고, 복수의 열의 각 행에 라이트된 비트들을 행 방향으로 리드할 수 있다.
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 모든 비트 그룹들을 비트 그룹 단위로 인터리빙하게 된다.
다만, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되지 않는 경우, 복수의 열 각각을 두 개의 파트로 구분하여 LDPC 부호어를 구성하는 복수의 비트 그룹 중 일부를 비트 그룹 단위로 인터리빙하고, 나머지 비트 그룹을 구성하는 비트들을 모아 서브 비트 그룹으로 분할하여 인터리빙할 수 있다. 이 경우, 나머지 비트 그룹에 포함된 비트들 즉, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 경우의 그 나머지(remainder)만큼의 비트 그룹에 포함된 비트들은 비트 그룹 단위로 인터리빙되는 것이 아니라, 열의 개수에 따라 각 열에 분할되어 인터리빙될 수 있다.
구체적으로, 블록 인터리버(124)는 복수의 열 각각을 두 개의 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 복수의 비트 그룹 각각을 구성하는 비트 수에 기초하여 복수의 열을 제1 파트 및 제2 파트로 구분할 수 있다.
여기에서, 복수의 비트 그룹 각각은 360 개의 비트로 구성될 수 있다. 그리고, LDPC 부호어를 구성하는 비트 그룹의 개수는 LDPC 부호어의 길이 및 각 비트 그룹에 포함된 비트 수에 따라 결정된다. 예를 들어, 길이가 16200인 LDPC 부호어를 각 비트 그룹이 360 개의 비트로 구성되도록 구분하면 LDPC 부호어는 45 개의 비트 그룹으로 구분되고, 길이가 64800인 LDPC 부호어를 각 비트 그룹이 360 개의 비트로 구성되도록 구분하면 LDPC 부호어는 180 개의 비트 그룹으로 구분될 수 있다. 또한, 블록 인터리버(124)를 구성하는 열의 개수는 변조 방식에 따라 결정될 수 있으며, 이와 관련된 구체적인 예는 후술하기로 한다.
이에 따라, 제1 파트 및 제2 파트 각각을 구성하는 행의 개수는 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 복수의 비트 그룹 각각을 구성하는 비트 수에 기초하여 결정될 수 있다.
구체적으로, 제1 파트는 복수의 열 각각에서, 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 각 비트 그룹을 구성하는 비트 수에 따라 LDPC 부호어를 구성하는 복수의 비트 그룹 중 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 하나의 비트 그룹에 포함된 비트 수만큼의 행으로 구성될 수 있다.
그리고, 제2 파트는 복수의 열 각각에서, 복수의 열 각각을 구성하는 행에서 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행을 제외한 행으로 구성될 수 있다. 구체적으로, 제2 파트의 행의 개수는 제1 파트에 대응되는 비트 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 블록 인터리버(124)를 구성하는 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다. 즉, 제2 파트의 행의 개수는 LDPC 부호어를 구성하는 비트 그룹 중 제1 파트에 라이트되고 남은 비트 그룹들에 포함된 비트 수를 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다.
한편, 블록 인터리버(124)는 복수의 열 각각을, 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼의 행을 포함하는 제1 파트와 그 외의 나머지 행을 포함하는 제2 파트로 복수의 열 각각을 구분할 수 있다.
이에 따라, 제1 파트는 비트 그룹에 포함된 비트 수 즉, M의 정수 배만큼의 행으로 구성될 수 있다. 다만, 상술한 바와 같이, 각 비트 그룹을 구성하는 부호어 비트의 개수는 M의 약수가 될 수 있다는 점에서, 제1 파트는 각 비트 그룹을 구성하는 비트의 개수의 정수 배만큼의 행으로 구성될 수도 있다.
이 경우, 블록 인터리버(124)는 제1 파트 및 제2 파트에서 LDPC 부호어를 동일한 방식으로 라이트 및 리드하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 LDPC 부호어를 제1 파트 및 제2 파트 각각을 구성하는 복수의 열에 열 방향으로 라이트하고, LDPC 부호어가 라이트된 제1 파트 및 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
즉, 블록 인터리버(124)는 복수의 열 각각에서 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 제1 파트를 구성하는 복수의 열 각각에 순차적으로 라이트하고, 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 분할하여 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 제1 파트 및 제2 파트 각각을 구성하는 복수의 열 각각에 라이트된 비트들을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹을 블록 인터리버(124)를 구성하는 열의 개수에 기초하여 분할하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 나머지 비트 그룹에 포함된 비트들을 복수의 열의 개수로 분할하고, 분할된 비트들 각각을 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 분할된 비트들이 라이트된 제2 파트를 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
즉, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 제1 파트에 라이트되고 남은 비트 그룹 즉, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 경우의 그 나머지(remainder)만큼의 비트 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 비트들을 제2 파트의 각 열에 순차적으로 열 방향으로 라이트할 수 있다.
예를 들어, 블록 인터리버(124)가 각각 R1 개의 행을 포함하는 C 개의 열로 구성되는 경우를 가정한다. 그리고, LDPC 부호어가 Ngroup 개의 비트 그룹으로 구성되고, 비트 그룹의 개수인 Ngroup이 C의 배수가 되지 않으며, A×C+1=Ngroup인 경우를 가정한다(A는 0보다 큰 정수). 즉, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 경우, 몫이 A이고 나머지가 1인 경우를 가정한다.
이 경우, 블록 인터리버(124)는 도 10 및 도 11과 같이 각 열이 R1 개의 행을 포함하는 제1 파트와 R2 개의 행을 포함하는 제2 파트로 구분할 수 있다. 이 경우, R1은 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼이 될 수 있으며, R2는 각 열을 구성하는 행의 개수에서 R1을 제외한 값이 될 수 있다.
즉, 상술한 예에서 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹의 수는 A 개이고, 각 열의 제1 파트는 A 개의 비트 그룹에 포함된 비트 수 즉, A×M 개만큼의 행으로 구성될 수 있다.
이 경우, 블록 인터리버(124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹 즉, A 개의 비트 그룹에 포함된 비트들을 열 방향으로 각 열의 제1 파트에 라이트한다.
즉, 블록 인터리버(124)는 도 10 및 도 11과 같이 제1 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(YA -1) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 비트 그룹(YA), 비트 그룹(YA +1),... , 비트 그룹(Y2A -1) 각각에 포함된 비트들을 라이트하고,..., 제C 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 비트 그룹(YCA -A), 비트 그룹(YCA -A+1),... , 비트 그룹(YCA -1) 각각에 포함된 비트들을 라이트한다.
이와 같이, 블록 인터리버 (124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트들을 각 열의 제1 파트에 비트 그룹 단위로 라이트한다.
즉, 상술한 예에서, 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(YA -1) 각각에 포함된 비트들은 분할되지 않고 모두 제1 컬럼에 라이트되고, 비트 그룹(YA), 비트 그룹(YA +1),..., 비트 그룹(Y2A -1) 각각에 포함된 비트들은 분할되지 않고 모두 제2 컬럼에 라이트되고,..., 비트 그룹(YCA -A), 비트 그룹(YCA -A+1),..., 비트 그룹(YCA -1) 각각에 포함된 비트들은 분할되지 않고 모두 제C 컬럼에 라이트될 수 있다. 이와 같이, 제1 파트에 의해 인터리빙되는 모든 비트 그룹은 동일한 비트 그룹에 포함된 비트들이 제1 파트의 동일한 열에 라이트되는 것으로 볼 수 있다.
이후, 블록 인터리버(124)는 복수의 비트 그룹 중에서 각 열의 제1 파트에 라이트된 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 열 방향으로 라이트할 수 있다. 이때, 블록 인터리버(124)는 동일한 개수의 비트가 각 열의 제2 파트에 라이트되도록, 각 열의 제1 파트에 라이트된 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 각 비트를 제2 파트의 각 열에 열 방향으로 라이트할 수 있다.
상술한 예에서 A×C+1=Ngroup를 만족하므로, LDPC 부호어를 구성하는 비트 그룹을 순차적으로 제1 파트에 라이트할 때, LDPC 부호어의 마지막 비트 그룹인 비트 그룹(
Figure 112019032105027-pat00128
)가 제1 파트에 라이트되지 못하고 남게 된다. 이에 따라, 블록 인터리버(124)는 도 10과 같이 비트 그룹(
Figure 112019032105027-pat00129
)에 포함된 비트들을 C 개의 서브 비트 그룹으로 분할하고, 분할된 각 비트들(즉, 마지막 비트 그룹(
Figure 112019032105027-pat00130
)에 포함된 비트들의 개수를 C로 나눈 몫만큼의 비트들)을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
여기에서, 열의 개수에 기초하여 분할된 비트들 각각을 서브 비트 그룹이라 명명할 수 있으며, 이 경우, 서브 비트 그룹 각각이 제2 파트의 각 열에 라이트되는 것으로 볼 수 있다. 즉, 비트 그룹에 포함된 비트들이 분할되어 서브 비트 그룹을 형성할 수 있다.
즉, 블록 인터리버(124)는 제1 컬럼의 제2 파트를 구성하는 1 번째 행부터 R2 번째 행까지 비트를 라이트하고, 제2 컬럼의 제2 파트를 구성하는 1 번째 행부터 R2 번째 행까지 비트를 라이트하고,..., 제C 컬럼의 제2 파트를 구성하는 1 번째 행에서 R2 번째 행까지 비트를 라이트할 수 있다. 이때, 블록 인터리버(124)는 도 10과 같이 비트들을 각 열의 제2 파트에 열 방향으로 라이트할 수 있다.
즉, 제2 파트에서는 비트 그룹을 구성하는 비트들이 동일한 열에 라이트되지 않고, 복수의 열에 라이트될 수 있다. 즉, 상술한 예에서, 마지막 비트 그룹(
Figure 112019032105027-pat00131
)은 M 개의 비트들로 구성되므로, 마지막 비트 그룹(
Figure 112019032105027-pat00132
)에 포함된 비트들은 M/C 개씩 분할되어 각 컬럼에 라이트될 수 있다. 즉, 마지막 비트 그룹(
Figure 112019032105027-pat00133
)에 포함된 비트들은 M/C 개씩 분할되고, 분할된 M/C 개씩 서브 비트 그룹을 형성하며, 서브 비트 그룹 각각이 제2 파트의 각 열에 라이트될 수 있다.
이에 따라, 제2 파트에 의해 인터리빙되는 적어도 하나의 비트 그룹은 적어도 하나의 비트 그룹에 포함된 비트들이 제2 파트를 구성하는 적어도 두 개의 열에 분할되어 라이트되는 것으로 볼 수 있다.
한편, 상술한 예에서 블록 인터리버(124)는 제2 파트에 열 방향으로 비트들을 라이트하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 블록 인터리버(124)는 제2 파트의 복수의 열에 비트들을 행 방향으로 라이트할 수도 있다. 이 경우, 블록 인터리버(124)는 제1 파트에 대해서는 상술한 방식과 동일한 방식으로 비트들을 라이트할 수 있다.
구체적으로, 도 11을 참조하면 블록 인터리버(124)는 제 1 컬럼에서 제 2파트를 구성하는 1 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 1 번째 행까지 비트들을 라이트하고, 제1 컬럼에서 제2 파트를 구성하는 2 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 2 번째 행까지 비트들을 라이트하고,..., 제1 컬 럼에서 제2 파트를 구성하는 R2 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 R2 번째 행까지 비트들을 라이트할 수 있다.
한편, 블록 인터리버(124)는 각 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하게 된다. 즉, 블록 인터리버(124)는 도 10 및 도 11과 같이 복수의 열의 제1 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하고, 복수의 열의 제2 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드할 수 있다.
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 일부를 비트 그룹 단위로 인터리빙하고, 나머지 일부는 분할하여 인터리빙을 수행할 수 있다. 즉, 블록 인터리버(124)는 복수의 비트 그룹 중 기설정된 개수의 비트 그룹을 구성하는 LDPC 부호어를 제1 파트를 구성하는 복수의 열에 비트 그룹 단위로 라이트하고, 나머지 비트 그룹을 구성하는 비트들을 모아서 제2 파트를 구성하는 열 각각에 분할하여 라이트하고, 제1 및 제2 파트를 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이와 같이, 블록 인터리버(124)는 도 9 내지 도 11에서 설명한 방식을 이용하여 복수의 비트 그룹을 인터리빙할 수 있다.
특히, 도 10의 경우 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들은 제2 파트에 열 방향으로 라이트되고 행 방향으로 리드된다는 점에서, 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들의 순서가 재정렬될 수 있다. 이와 같이, 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들은 인터리빙된다는 점에서 인터리빙이 수행되지 않았을 경우에 비해, BER(bit error rate)/FER(frame error rate) 성능이 향상 될 수 있다.
다만, 도 11과 같이 제1 파트에 속하지 않는 비트 그룹은 인터리빙되지 않을 수도 있다. 즉, 도 11과 같이 블록 인터리버(124)는 제1 파트에 속하지 않는 그룹에 포함된 비트들을 제2 파트에 행 방향으로 라이트 및 리드한다는 점에서, 제1 파트에 속하지 않는 그룹에 포함된 비트들은 순서가 변경되지 않고 순차 적으로 변조부(130)로 출력될 수 있다. 이 경우, 제1 파트에 속하지 않은 그룹에 포함된 비트들은 순차적으로 출력되어 변조 심볼에 맵핑될 수 있다.
한편, 도 10 및 도 11에서는 복수의 비트 그룹 중 마지막 하나의 비트 그룹이 제2 파트에 라이트되는 것으로 설명하였으나 이는 일 예에 불과하며, 제2 파트에 라이트되는 비트 그룹의 개수는 LDPC 부호어를 구성하는 비트 그룹의 전체 개수, 열 및 행의 개수, 전송 안테나 개수 등에 따라 다양하게 변경될 수 있음은 물론이다.
한편, 블록 인터리버(124)는 하기의 표 57 및 표 58과 같은 구조를 가질 수 있다.
Figure 112019032105027-pat00134
Figure 112019032105027-pat00135
여기에서, C(또는, Nc)는 블록 인터리버(124)를 구성하는 열의 개수이고, R1은 각 열에서 제1 파트를 구성하는 행의 개수, R2는 각 열에서 제2 파트를 구성하는 행의 개수이다.
표 57 및 표 58을 참조하면, 열의 개수는 변조 방식에 따른 변조 차수와 동일한 값을 가지며, 복수의 열 각각은 LDPC 부호어를 구성하는 비트 수를 복수의 열의 개수로 나눈 값만큼의 행으로 구성되는 것을 알 수 있다.
예를 들어, LDPC 부호어의 길이 Nldpc=64800이고, QPSK 방식으로 변조를 수행하는 경우, QPSK의 경우 변조 차수는 2이므로 블록 인터리버(124)는 2 개의 열로 구성되며, 각 열은 R1+R2=32400(=64800/2) 개의 행으로 구성됨을 알 수 있다.
한편, 표 57 및 표 58을 참조하면, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 정수 배인 경우, 블록 인터리버(124)는 각 열을 구분하지 않고 인터리빙을 수행한다는 점에서 R1이 각 열을 구성하는 행의 개수가 되고, R2=0이 된다. 또한, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 정수 배가 되지 않는 경우, 블록 인터리버(124)는 각 열을 R1 개의 행으로 구성되는 제1 파트와 R2 개의 행으로 구성되는 제2 파트로 구분하여 인터리빙을 수행한다.
한편, 표 57 및 표 58과 같이, 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 수와 동일한 경우, 동일한 비트 그룹에 포함된 비트들은 변조 심볼에서 하나의 비트에 맵핑될 수 있다.
예를 들어, Nldpc=64800이고, 변조 방식이 QPSK인 경우, 블록 인터리버(124)는 각각 32400 개의 행을 포함하는 2 개의 열로 구성될 수 있다. 이 경우, 복수의 비트 그룹은 비트 그룹 단위로 2 개의 열에 라이트되고, 각 열에서 동일한 행에 라이트되었던 비트들이 순차적으로 출력된다. 이때, 변조 방식이 QPSK인 경우 2 비트가 하나의 변조 심볼을 구성한다는 점에서, 동일한 비트 그룹에 포함된 비트들 즉, 하나의 열에서 출력되는 비트들은 변조 심볼에서 하나의 비트에 맵핑될 수 있다. 예를 들어, 제1 컬럼에 라이트되는 비트 그룹에 포함된 비트들은 각 변조 심볼의 첫 번째 비트에 맵핑될 수 있다.
한편, 표 57 및 표 58을 참조하면, 블록 인터리버(124)의 전체 행(row)의 개수 즉, R1+R2는 Nldpc/C임을 알 수 있다.
그리고, 제1 파트의 행의 개수인 R1 은 각 그룹에 포함된 비트들의 개수인 M(예를 들어, M=360)의 정수 배로
Figure 112019032105027-pat00136
이고, 제2 파트의 행의 개수인 R2는 Nldpc/C-R1이 될 수 있다. 여기에서,
Figure 112019032105027-pat00137
는 Ngroup/C 이하의 가장 큰 정수를 나타낸다. 이와 같이, R1은 각 비트 그룹에 포함된 비트의 개수인 M의 정수 배가 된다는 점에서, R1에는 비트 그룹 단위의 비트들이 라이트될 수 있다.
또한, 표 57 및 표 58을 참조하면, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 배수가 아닌 경우, 블록 인터리버(124)는 각 열을 2 개의 파트로 구분하여 인터리빙을 수행하는 것을 알 수 있다.
구체적으로, LDPC 부호어의 길이를 열의 개수로 나눈 값이 각 열에 포함된 전체 행의 개수가 된다. 이때, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 배수인 경우, 각 열은 2 개의 파트로 구분되지 않는다. 다만, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 배수가 되지 않는 경우, 각 열은 2 개의 파트로 구분될 수 있다.
예를 들어, 표 57과 같이 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 개수와 동일하고, LDPC 부호어가 64800 개의 비트로 구성되는 경우를 가정한다. 이때, LDPC 부호어를 구성하는 각 비트 그룹은 360 개의 비트로 구성되며, LDPC 부호어는 64800/360=180 개의 비트 그룹으로 구성된다.
한편, 변조 방식이 QPSK인 경우, 블록 인터리버(124)는 2 개의 열로 구성되며, 각 열은 64800/2=32400 개의 행으로 구성될 수 있다.
이때, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 값은 180/2=90이 되므로, 각 열을 2 개의 파트로 구분하지 않아도 각 열에 비트 그룹 단위로 비트들이 라이트될 수 있다. 즉, 각 열에는 LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 몫인 90 개의 비트 그룹에 포함된 비트들 즉, 90×360=32400 개의 비트들이 라이트될 수 있다.
다만, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)는 8 개의 열로 구성되며, 각 열은 64800/8=8100 개의 행으로 구성될 수 있다.
이때, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 값은 180/8=22.5가 되므로, LDPC 부호어를 구성하는 비트 그룹의 개수는 열의 개수의 정수 배가 되지 않는다. 이에 따라, 블록 인터리버(124)는 비트 그룹 단위로 인터리빙을 수행하기 위해, 8 개의 열 각각을 2 개의 파트로 구분하게 된다.
이때, 각 열의 제1 파트에는 비트 그룹 단위로 비트들이 라이트되어야 하므로, 각 열 의 제1 파트에 비트 그룹 단위로 라이트될 수 있는 비트 그룹의 개수는 LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 몫인 22 개가 되며, 이에 따라, 각 열의 제1 파트는 22×360=7920 개의 행으로 구성될 수 있다. 이에 따라, 각 열의 제1 파트에는 22 개의 비트 그룹에 포함된 7920 개의 비트들이 라이트될 수 있다.
한편, 각 열의 제2 파트는 각 열의 전체 행에서 제1 파트를 구성하는 행을 제외한 행으로 구성된다. 따라서, 각 열의 제2 파트는 8100-7920=180 개의 행으로 구성될 수 있다.
이때, 각 열의 제2 파트에는 제1 파트에 라이트되지 못한 나머지 비트 그룹에 포함되는 비트들이 분할되어 라이트될 수 있다.
구체적으로, 제1 파트에는 22×8=176 개의 비트 그룹이 라이트되므로, 제2 파트에 라이트되는 비트 그룹의 개수는 180-176=4 개(가령, LDPC 부호어를 구성하는 비트 그룹(Y0), 비트 그룹(Y1), 비트 그룹(Y2),..., 비트 그룹(Y178), 비트 그룹(Y179) 중 비트 그룹 (Y176), 비트 그룹 (Y177), 비트 그룹 (Y178), 비트 그룹(Y179)가 될 수 있다).
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹 중 제1 파트에 라이트되고 남은 4 개의 비트 그룹을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
즉, 블록 인터리버(124)는 비트 그룹(Y176)에 포함된 360 개의 비트 중 180 개의 비트를 제1 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제2 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y177)에 포함된 360 개의 비트 중 180 개의 비트를 제3 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제4 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y178)에 포함된 360 개의 비트 중 180 개의 비트를 제5 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제6 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y179)에 포함된 360 개의 비트 중 180 개의 비트를 제7 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제8 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다.
이에 따라, 제1 파트에 라이트되고 남은 비트 그룹에 포함된 비트들은 제2 파트에서 동일한 열에 라이트되지 않고, 복수의 열에 나누어져 라이트될 수 있다.
이하에서는 도 12를 참조하여 도 5의 블록 인터리버의 구체적인 일 예에 대해 보다 구체적으로 설명한다.
그룹 인터리빙된 LDPC 부호어 (v0,v1,...,
Figure 112019032105027-pat00138
)는 V={Y0,Y1,...,
Figure 112019032105027-pat00139
}과 같이 Yj가 연속적으로 배치될 수 있다.
그룹 인터리빙 이후, LDPC 부호어는 도 12와 같은 블록 인터리버(124)에 의해 인터리빙될 수 있다. 이 경우, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 열의 개수 및 비트 그룹의 비트 수에 기초하여 복수의 열을 제1 파트와 제2 파트로 구분할 수 있다. 이 경우, 제1 파트에서는 비트 그룹을 구성하는 비트들이 동일한 열에 라이트되고, 제2 파트에서는 비트 그룹을 구성하는 비트들이 복수의 열에 라이트될 수 있다.
구체적으로, 입력 비트 vi는 제1 파트부터 시작하여 제2 파트까지 순차적(serially)으로 열 방향(column wise)으로 라이트되고, 제1 파트부터 제2 파트까지 순차적으로 행 방향(row wise)으로 리드된다. 이에 따라, 제1 파트에서 동일한 비트 그룹에 포함된 비트들은 각 변조 심볼에서 하나의 비트에 맵핑될 수 있다.
이 경우, 변조 방식 및 LDPC 부호어의 길이(즉, code length)에 따른 블록 인터리버(124)의 제1 파트와 제2 파트의 열의 개수와 행의 개수는 하기의 표 30과 같을 수 있다. 여기에서, 블록 인터리버(124)의 열의 개수는 변조 심볼을 구성하는 비트의 수와 같을 수 있다. 그리고, 제1 파트의 행의 개수인 Nr1 과 제2 파트의 행의 개수인 Nr2의 합은 Nldpc/Nc와 동일하다(여기에서, Nc는 열의 개수). 그리고, Nr1(=
Figure 112019032105027-pat00140
)은 360의 배수이므로, 복수의 비트 그룹이 제1 파트에 라이트될 수 있다.
Figure 112019032105027-pat00141
이하에서는 블록 인터리버(124)의 동작에 대해 보다 구체적으로 설명하도록 한다.
구체적으로, 도 12와 같이 입력 비트 vi(0≤i<Nc×Nr1)는 블록 인터리버(124)의 제1 파트의 ci 열의 ri 행에 라이트된다. 여기에서, ci와 ri는 각각
Figure 112019032105027-pat00142
, ri=(i mod Nr1)와 같다.
그리고, 입력 비트 vi(Nc×Nr1≤i<Nldpc)는 블록 인터리버(124)의 제2 파트의 ci 열의 ri 행에 라이트된다. 여기에서, ci와 ri는 각각
Figure 112019032105027-pat00143
, ri=Nr1+{(i-Nc×Nr1) mod Nr2}와 같다.
한편, 출력 비트 qj(0≤j<Nldpc)는 rj 행의 cj 열에서 리드된다. 여기에서, cj와 rj는 각각
Figure 112019032105027-pat00144
, cj=(j mod Nc)와 같다.
예를 들어, LDPC 부호어의 길이 Nldpc가 64800이고, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)에서 출력되는 비트의 순서는 (q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)=(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)와 같을 수 있다. 여기에서, 우측 항에서의 인덱스를 모든 8 개의 열에 대해 보다 자세히 나타내면 0, 7920, 15840, 23760, 31680, 39600, 47520, 55440, 1, 7921, 15841, 23761, 31681, 39601, 47521, 55441, …… , 7919, 15839, 23759, 31679, 39599, 47519, 55439, 63359, 63360, 63540, 63720, 63900, 64080, 64260, 64440, 64620, …… , 63539, 63719, 63899, 64079, 64259, 64439, 64619, 64799와 같다.
이하에서는 구체적인 예를 들어 블록 인터리버(124)의 인터리빙 동작을 설명하도록 한다.
블록 인터리버(124)는 복수의 비트 그룹을 비트 그룹 단위로 열 각각에 열 방향으로 라이트하고, 복수의 비트 그룹이 비트 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)를 구성하는 열의 개수는 변조 방식에 따라 달라질 수 있으며, 행의 개수는 LDPC 부호어의 길이/열의 개수가 될 수 있다. 예를 들어, 변조 방식이 QPSK인 경우 블록 인터리버(124)는 2 개의 열로 구성될 수 있다. 이때, LDPC 부호어의 길이 Nldpc가 16200인 경우 행의 개수는 16200/2=8100이고, LDPC 부호어의 길이 Nldpc가 64800인 경우 행의 개수는 64800/2=32400이 될 수 있다.
이하에서는 블록 인터리버(124)가 복수의 비트 그룹을 비트 그룹 단위로 인터리빙하는 방법에 대해 구체적으로 설명하도록 한다.
블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 정수 배인 경우, 비트 그룹의 개수를 열의 개수로 나눈 값만큼의 비트 그룹을 각 열에 순차적으로 비트 그룹 단위로 라이트하여 인터리빙을 수행할 수 있다.
예를 들어, 변조 방식이 QPSK이고 LDPC 부호어의 길이 Nldpc가 64800인 경우, 블록 인터리버(124)는 각각 32400 개의 행을 포함하는 2 개의 열로 구성될 수 있다. 이때, LDPC 부호어의 길이 Nldpc가 64800인 경우 LDPC 부호어는 64800/360=180 개의 비트 그룹으로 구분되므로, 변조 방식이 QPSK인 경우 LDPC 부호어를 구성하는 비트 그룹의 개수(=180)는 열의 개수(=2)의 정수 배가 될 수 있다.
이 경우, 도 13과 같이 블록 인터리버(124)는 제1 컬럼의 1 번째 행부터 32400 번째 행에 비트 그룹 (Y0), 비트 그룹(Y1),..., 비트 그룹(Y89) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 1 번째 행부터 32400 번째 행에 비트 그룹(Y90), 비트 그룹(Y91),..., 비트 그룹(Y179) 각각에 포함된 비트들을 라이트한다. 그리고, 블록 인터리버(124)는 2 개의 열의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드할 수 있다.
다만, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 정수 배가 되지 않는 경우, 각 열을 N 개(N은 2 이상의 정수)의 파트로 구분하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼의 행을 포함하는 파트와 그 외의 나머지 행을 포함하는 파트로 각 열을 구분하고, 구분된 파트 각각을 이용하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 복수의 비트 그룹 중에서 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 복수의 열 각각에 순차적으로 라이트한 후, 복수의 열 각각에서 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트되고 남은 나머지 영역에 나머지 비트 그룹들을 구성하는 비트들을 모아 서브 비트 그룹으로 분할하여 라이트할 수 있다. 즉, 블록 인터리버(124)는 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 비트 그룹 단위로 각 열의 제1 파트에 라이트하고, 나머지 비트 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 라이트할 수 있다.
예를 들어, 변조 방식이 QPSK이고 LDPC 부호어의 길이 Nldpc가 16200인 경우, 블록 인터리버(124)는 각각 8100 개의 행을 포함하는 2 개의 열로 구성될 수 있다. 이때, LDPC 부호어의 길이 Nldpc가 16200인 경우 LDPC 부호어는 16200/360=45 개의 비트 그룹으로 구분되므로, 변조 방식이 QPSK인 경우 LDPC 부호어를 구성하는 비트 그룹의 개수(=45)는 열의 개수(=2)의 정수 배가 되지 않는다. 즉, 나머지가 발생하게 된다.
이 경우, 블록 인터리버(124)가 도 14 및 도 15와 같이 각 열이 7920 개의 행을 포함하는 제1 파트와 180 개의 행을 포함하는 제2 파트로 구분될 수 있다.
블록 인터리버(124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트들을 열 방향으로 각 열의 제1 파트에 라이트한다.
즉, 블록 인터리버(124)는 도 14 및 도 15와 같이 제1 컬럼의 제1 파트를 구성하는 1 번째 행부터 7920 번째 행에 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(Y21) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 제1 파트를 구성하는 1 번째 행부터 7920 번째 행에 비트 그룹(Y22), 비트 그룹(Y23),..., 비트 그룹(Y43) 각각에 포함된 비트들을 라이트한다.
이와 같이, 블록 인터리버(124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트들을 각 열의 제1 파트에 비트 그룹 단위로 라이트한다.
이후, 블록 인터리버(124)는 복수의 비트 그룹 중에서 각 열의 제1 파트에 라이트된 비트 그룹을 제외한 나머지 비트 그룹들에 포함된 비트들을 분할하여 각 열의 제2 파트에 열 방향으로 라이트할 수 있다. 이때, 블록 인터리버(124)는 동일한 개수의 비트가 각 열의 제2 파트에 라이트되도록, 각 열의 제1 파트에 라이트된 비트 그룹을 제외한 나머지 비트 그룹들에 포함된 비트들을 열의 개수로 분할하고, 분할된 각 비트를 제2 파트의 각 열에 열 방향으로 라이트할 수 있다.
예를 들어, 도 14와 같이, LDPC 부호어의 마지막 비트 그룹인 비트 그룹(Y44)가 남은 경우, 블록 인터리버(124)는 비트 그룹(Y44)에 포함된 비트들을 2 개로 분할하고, 분할된 각 비트들을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
즉, 블록 인터리버(124)는 제1 컬럼의 제2 파트를 구성하는 1 번째 행부터 180 번째 행까지 비트를 라이트하고, 제2 컬럼의 제2 파트를 구성하는 1 번째 행부터 180 번째 행까지 비트를 라이트할 수 있다. 이때, 블록 인터리버(124)는 도 14와 같이 비트들을 각 열의 제2 파트에 열 방향으로 라이트할 수 있다. 즉, 제2 파트에서는 비트 그룹을 구성하는 비트들이 동일한 열에 라이트되지 않고, 복수의 열에 라이트될 수 있다.
한편, 상술한 예에서 블록 인터리버(124)는 제2 파트에 열 방향으로 비트들을 라이트하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 블록 인터리버(124)는 제2 파트의 복수의 열에 비트들을 행 방향으로 라이트할 수도 있다. 다만, 블록 인터리버(124)는 제1 파트에 대해서는 상술한 방식과 동일한 방식으로 비트들을 라이트할 수 있다.
구체적으로, 도 15를 참조하면 블록 인터리버(124)는 제 1 컬럼에서 제 2파트를 구성하는 1 번째 행부터 제2 컬럼에서 제2 파트를 구성하는 1 번째 행까지 비트들을 라이트하고, 제1 컬럼에서 제2 파트를 구성하는 2 번째 행부터 제2 컬럼에서 제2 파트를 구성하는 2 번째 행까지 비트들을 라이트하고,…, 제1 컬럼에서 제2 파트를 구성하는 180 번째 행부터 제2 컬럼에서 제2 파트를 구성하는 180 번째 행까지 비트들을 라이트할 수 있다.
한편, 블록 인터리버(124)는 각 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하게 된다. 즉, 블록 인터리버(124)는 도 14 및 도 15와 같이 복수의 열의 제1 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하고, 복수의 열의 제2 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드할 수 있다.
이와 같이, 블록 인터리버(124)는 도 13 내지 도 15에서 설명한 방식을 이용하여 복수의 비트 그룹을 인터리빙할 수 있다.
변조부(130)는 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑한다. 구체적으로, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱하고, 디멀티플렉싱된 LDPC 부호어를 변조하여 성상도에 맵핑할 수 있다.
이 경우, 변조부(130)는 복수의 비트 그룹 각각에 포함된 비트들을 이용하여 변조 심볼을 생성할 수 있다.
즉, 상술한 바와 같이, 블록 인터리버(124)의 각 열에는 서로 다른 비트 그룹에 포함된 비트들이 라이트되고, 블록 인터리버(124)는 각 열에 라이트된 비트들을 행 방향으로 리드하게 된다. 이 경우, 변조부(130)는 블록 인터리버(124)의 각 열에서 리드된 비트들을 변조 심볼의 각 비트에 맵핑시켜 변조 심볼을 생성하게 된다. 이에 따라, 변조 심볼의 각 비트는 서로 다른 그룹에 포함된 비트가 될 수 있다.
예를 들어, 변조 심볼이 C 개의 비트로 구성된 경우를 가정한다. 이 경우, 블록 인터리버(124)의 C 개의 열의 각 행에서 리드된 비트들이 변조 심볼의 각 비트에 맵핑될 수 있다는 점에서, 결국, C 개의 비트로 구성된 변조 심볼의 각 비트들은 C 개의 서로 다른 그룹에 포함된 비트들이 될 수 있다.
이하에서는 이를 보다 구체적으로 설명하도록 한다.
먼저, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱할 수 있다. 이를 위해, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱하기 위한 디멀티플렉서(미도시)를 포함할 수 있다.
디멀티플렉서(미도시)는 인터리빙된 LDPC 부호어를 디멀티플렉싱한다. 구체적으로, 디멀티플렉서(미도시)는 인터리빙된 LDPC 부호어에 대해 시리얼-투-패러럴(serial-to-parallel) 변환을 수행하여, 인터리빙된 LDPC 부호어를 일정한 개수의 비트를 갖는 셀(cell)(또는, 데이터 셀(data cell))로 디멀티플렉싱할 수 있다.
예를 들어, 도 16과 같이 디멀티플렉서(미도시)는 인터리버(120)에서 출력되는 LDPC 부호어 Q=(q0,q1,q2,...)를 입력받고, 입력된 LDPC 부호어 비트들을 순차적으로 복수의 서브 스트림 각각에 출력하여 입력된 LDPC 부호어 비트들을 셀로 변환하여 출력할 수 있다.
이 경우, 복수의 서브 스트림 각각에서 동일한 인덱스를 갖는 비트들이 동일한 셀을 구성할 수 있다. 이에 따라, 각 셀들은 (y0 ,0,y1 ,0,...,yη MOD -1,0)=(q0,q1,...,qηMOD-1), (y0 ,1,y1 ,1,...,yη MOD -1,1)=(qη MOD,qη MOD +1,...,q2 ×η MOD -1),... 와 같이 구성될 수 있다.
한편, 서브 스트림의 개수 Nsubstreams는 변조 심볼을 구성하는 비트의 개수 ηMOD와 동일하다. 이에 따라, 각 셀을 구성하는 비트의 개수는 변조 심볼을 구성하는 비트의 개수(즉, 변조 차수)와 동일할 수 있다.
예를 들어, 변조 방식이 QPSK인 경우 변조 심볼을 구성하는 비트의 개수 ηMOD=2이므로, 서브 스트림의 개수 Nsubstreams=2가 될 수 있고, 각 셀들은 (y0,0,y1,0)=(q0,q1), (y0 ,1,y1 ,1)=(q2 , q3), (y0 ,2,y1 ,2)=(q4,q5),...와 같이 구성될 수 있다.
한편, 변조부(130)는 디멀티플렉싱된 LDPC 부호어를 변조 심볼에 맵핑할 수 있다.
구체적으로, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 비트들(즉, 셀들)을 다양한 변조 방식을 이용하여 변조할 수 있다. 예를 들어, 변조 방식이 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우 변조 심볼을 구성하는 비트의 개수 ηMOD(즉, 변조 차수)는 각각 2,4,6,8,10,12 개가 될 수 있다.
이 경우, 디멀티플렉서(미도시)에서 출력되는 각 셀은 변조 심볼을 구성하는 개수만큼의 비트로 이루어진다는 점에서, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 셀 각각을 순차적으로 성상점(constellation point)에 맵핑하여 변조 심볼을 생성할 수 있다. 여기에서, 변조 심볼은 성상도(constellation)에서의 성상점에 대응된다.
다만, 경우에 따라, 상술한 디멀티플렉서(미도시)는 생략될 수 있다. 이 경우, 변조부(130)는 인터리빙된 비트들을 순차적으로 일정한 개수만큼 구분하고, 이를 성상점에 맵핑하여 변조 심볼을 생성할 수 있다. 이 경우, 변조부(130)는 인터리빙된 비트들을 변조 방식에 따라 ηMOD 개 비트씩 순차적으로 성상점에 맵핑하여 변조 심볼을 생성할 수 있다.
한편, 본 발명에서 표 4 내지 표 21 및 표 23 내지 표 31과 같이 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호어가 생성된 경우, 표 32 내지 표 56과 같이 정의되는 인터리빙 파라미터로 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하는 이유는 다음과 같다.
일반적으로 QPSK 방식을 이용하는 변조를 수행하는 경우, LDPC 부호어 비트들을 어떠한 방식으로 QPSK 심볼을 구성하는 두 개의 비트에 맵핑하는지에 따라 부호화/복호화 성능의 차이가 발생할 수 있다.
특히, 패리티 검사 행렬에서 하나의 검사 노드에 두 개의 패리티 비트가 연결되는 경우 두 개의 패리티 비트를 하나의 QPSK 심볼에 맵핑하면 우수한 성능을 얻을 수 있다. 또한, 패리티 검사 행렬에서 하나의 검사 노드에 연결된 두 개의 패리티 비트를 하나의 QPSK 심볼에 맵핑하는 경우 우수한 성능을 보일 수 있다. 또한, 패리티 검사 행렬에서 하나의 검사 노드에 하나의 패리티 비트만이 연결된 경우가 다수인 경우, 두 개의 검사 노드를 선택하여 이에 연결된 두 개의 패리티 비트를 하나의 QPSK 심볼에 맵핑하면 우수한 성능을 얻을 수 있다.
따라서, 본 발명에서는 상술한 바와 같이 표 4 내지 표 21 및 표 23 내지 표 31과 같이 정의되는 패리티 검사 행렬에 기초하여 생성된 LDPC 부호어 비트들에 대해 수학식 21 및 표 32 내지 표 56에 기초하여 그룹 인터리빙을 수행한 후 인터리빙된 LDPC 부호어 비트들을 QPSK 변조하는 경우, 하나의 검사 노드에 연결된 두 개의 패리티 비트가 동일한 QPSK 심볼에 맵핑되거나 선택된 두 개의 검사 노드에 연결된 두 개의 패리티 비트가 동일한 QPSK 심볼에 맵핑될 수 있게 된다. 이에 따라, 부호화/복호화 성능이 향상되고 버스트 에러(burst error)에 강인해질 수 있다.
구체적으로, 그룹 인터리버(122)에서 수행되는 비트 그룹 단위의 인터리빙에 따라 블록 인터리버(124)의 복수의 열 각각에 라이트/리드되는 비트 그룹의 순서가 결정된다는 점에서, 그룹 인터리버(122)에서 수행되는 비트 그룹 단위의 인터리빙에 따라 변조 심볼에 맵핑되는 비트들이 결정될 수 있다.
이에 따라, 그룹 인터리버(122)는 변조 심볼에 맵핑되는 비트들의 신뢰도와 LDPC 부호의 부호어 비트들의 성능을 고려하여, 일정한 개수의 연속된 비트 그룹에 속하는 비트들 즉, 일정한 개수의 동일한 검사 노드에 연결된 비트들이 동일한 QPSK 심볼에 맵핑되도록 LDPC 부호어 비트들을 비트 그룹 단위로 인터리빙하게 된다. 이를 위해, 그룹 인터리버(122)는 수학식 21 및 표 32 내지 표 56에 기초하여 LDC 부호어 비트들을 비트 그룹 단위로 인터리빙하게 된다.
이하에서는 본 발명의 일 실시 예에 따른 그룹 인터리버(122)의 설계 방법에 대해 설명하도록 한다. 다만, 설명의 편의를 위해, 상술한 표 32 내지 표 56 중에서 표 33을 일 예로 π(j)를 정의하는 방식에 대해 설명하도록 한다.
QPSK 변조 방식의 경우, 블록 인터리버(124)는 2 개의 열로 구성되며, 2 개의 열의 동일한 행에서 리드되어 출력되는 2 개의 비트들이 동일한 QPSK 심볼을 구성하게 된다. 따라서, LDPC 부호어를 구성하는 복수의 비트 그룹 중에서 연속된 비트 그룹의 비트들이 동일한 QPSK 심볼에 맵핑되기 위해서는, 연속된 비트 그룹에 속하는 비트들이 블록 인터리버(124)의 2 개의 열 각각에서 동일한 행에서 라이트되어야 한다.
즉, 패리티 검사 행렬에서 하나의 검사 노드에 연결된 두 개의 패리티 비트가 동일한 QPSK 변조 심볼에 맵핑되기 위해서는, 두 개의 패리티 비트 각각이 속하는 연속된 두 개의 비트 그룹에 속하는 비트들이 블록 인터리버(124)의 2 개의 열 각각에서 동일한 행에서 라이트되어야 한다.
한편, 부호화/복호화 성능이 우수해지기 위해, LDPC 부호어를 구성하는 45 개의 비트 그룹(즉, 0 번째부터 44 번째 비트 그룹까지) 중 25 번째 비트 그룹부터 44 번째 비트 그룹까지에서 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 QPSK 심볼에 맵핑되어야 하는 경우, 도 17a와 같이 블록 인터리버(124)의 첫 번째 열의 제1 파트의 4321 번째 행부터 7920 번째 행까지 26 번째 비트 그룹, 28 번째 비트 그룹,..., 42 번째 비트 그룹, 44 번째 비트 그룹이 라이트되었다고 가정하면, 두 번째 열의 제1 파트의 4321 번째 행부터 7920 번째 행까지에는 25 번째 비트 그룹, 27 번째 비트 그룹,..., 41 번째 비트 그룹, 43 번째 비트 그룹이 라이트되어야 한다.
이때, 부호화/복호화 성능에 영향을 주는 인자는 동일한 변조 심볼에 어떠한 비트 그룹이 맵핑되는지라는 점에서(즉, 상술한 예와 같이 동일한 변조 심볼에 25 번째 비트 그룹부터 44 번째 비트 그룹까지에서 연속된 2 개의 비트 그룹이 맵핑), 나머지 비트 그룹들은 블록 인터리버(124)에 랜덤하게 라이트되는 것으로 가정할 수 있다.
즉, 상술한 예에서, 0 번째 비트 그룹부터 24 번째 비트 그룹은 블록 인터리버(124)에서 25 번째 비트 그룹부터 44 번째 비트 그룹이 라이트되고 남은 영역인 제1 파트의 나머지 행 및 제2 파트에 랜덤하게 라이트될 수 있다. 일 예로, 도 17a와 같이 제1 파트의 나머지 행에는 3 번째 비트 그룹, 22 번째 비트 그룹, 7 번째 비트 그룹,..., 2 번째 비트 그룹, 23 번째 비트 그룹, 11 번째 비트 그룹, 0 번째 비트 그룹, 13 번째 비트 그룹,..., 12 번째 비트 그룹, 16 번째 비트 그룹이 라이트되고, 제2 파트에는 8 번째 비트 그룹이 라이트된다고 가정할 수 있다.
다만, LDPC 부호어 비트들이 도 17a와 같이 블록 인터리버(124)의 각 열에 비트 그룹 단위로 라이트될 경우, 25 번째부터 44 번째 비트 그룹에 포함된 비트들은 연속적인 QPSK 심볼에 맵핑되게 되어 버스트 에러에 취약하게 되는 문제가 발생될 수 있다.
이에 따라, 25 번째부터 44 번째 비트 그룹에 포함된 비트들이 연속적인 QPSK 심볼에 맵핑되지 않도록, 도 17a와 같은 블록 인터리버(124)의 각 행을 랜덤하게 인터리빙(row-wise random interleaving)하여, 도 17b와 같이 블록 인터리버(124)에 라이트되는 비트 그룹의 순서를 변경할 수 있다.
결국, 그룹 인터리버(122)가 표 33과 같은 순서로 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하면, LDPC 부호어를 구성하는 복수의 비트 그룹들이 도 17b에 도시된 순서로 블록 인터리버(124)에 라이트될 수 있으며, 이에 따라, 연속된 2 개의 비트 그룹 각각에 포함된 패리티 비트들이 동일한 QPSK 심볼에 맵핑되도록 할 수 있다.
즉, 부호화부(110)에서 정보어 부분 행렬이 표 6과 같이 정의되고 패리티 부분 행렬이 이중 대각 구조를 갖는 패리티 검사 행렬에 기초하여 7/15의 부호율로 LDPC 부호화를 수행하고, 그룹 인터리버(122)에서 표 33에 의해 정의되는 π(j)에 기초하여 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하는 경우, LDPC 부호어를 구성하는 복수의 비트 그룹들이 도 17b와 같이 블록 인터리버(124)에 라이트될 수 있으며, 결국, 20 개의 비트 그룹에서 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 변조 심볼에 맵핑될 수 있다.
한편, 도 17a 및 도 17b에서는 25 번째부터 44 번째 비트 그룹까지의 20 개의 비트 그룹 중 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 변조 심볼에 맵핑되는 것으로 설명하였으나 이는 일 예에 불과하며, 패리티 검사 행렬 및 부호율 등에 따라 동일한 변조 심볼에 맵핑되는 연속된 비트 그룹의 개수는 다양하게 변경될 수 있다. 즉, 다른 구조를 갖는 패리티 검사 행렬 및 다른 부호율로 LDPC 부호화를 수행하는 경우 동일한 변조 심볼에 맵핑되는 연속된 비트 그룹의 개수는 다양하게 변경될 수 있다.
이하에서는 본 발명의 다른 일 실시 예인 표 36을 일 예로 π(j)를 정의하는 방식에 대해 설명하도록 한다.
QPSK 변조 방식의 경우, 블록 인터리버(124)는 2 개의 열로 구성되며, 2 개의 열의 동일한 행에서 리드되어 출력되는 2 개의 비트들이 동일한 QPSK 심볼을 구성하게 된다. 따라서, LDPC 부호어를 구성하는 복수의 비트 그룹 중에서 연속된 비트 그룹의 비트들이 동일한 QPSK 심볼에 맵핑되기 위해서는, 연속된 비트 그룹에 속하는 비트들이 블록 인터리버(124)의 2 개의 열 각각에서 동일한 행에서 라이트되어야 한다.
즉, 패리티 검사 행렬에서 하나의 검사 노드에 연결된 두 개의 패리티 비트가 동일한 QPSK 변조 심볼에 맵핑되기 위해서는, 두 개의 패리티 비트 각각이 속하는 연속된 두 개의 비트 그룹에 속하는 비트들이 블록 인터리버(124)의 2 개의 열 각각에서 동일한 행에서 라이트되어야 한다.
한편, 부호화/복호화 성능이 우수해지기 위해, LDPC 부호어를 구성하는 45 개의 비트 그룹(즉, 0 번째부터 44 번째 비트 그룹까지) 중 39 번째 비트 그룹부터 44 번째 비트 그룹까지에서 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 QPSK 심볼에 맵핑되어야 하는 경우, 도 18a와 같이 블록 인터리버(124)의 첫 번째 열의 제1 파트의 6841 번째 행부터 7920 번째 행까지 40 번째 비트 그룹, 42 번째 비트 그룹, 44번째 비트 그룹이 라이트되었다고 가정하면, 두 번째 열의 제1 파트의 6841 번째 행부터 7920 번째 행까지에는 39 번째 비트 그룹, 41 번째 비트 그룹, 43 번째 비트 그룹이 라이트되어야 한다.
이때, 부호화/복호화 성능에 영향을 주는 인자는 동일한 변조 심볼에 어떠한 비트 그룹이 맵핑되는지라는 점에서(즉, 상술한 예와 같이 동일한 변조 심볼에 39 번째 비트 그룹부터 44 번째 비트 그룹까지에서 연속된 2 개의 비트 그룹이 맵핑), 나머지 비트 그룹들은 블록 인터리버(124)에 랜덤하게 라이트되는 것으로 가정할 수 있다.
즉, 상술한 예에서, 0 번째 비트 그룹부터 38 번째 비트 그룹은 블록 인터리버(124)에서 39 번째 비트 그룹부터 44 번째 비트 그룹이 라이트되고 남은 영역인 제1 파트의 나머지 행 및 제2 파트에 랜덤하게 라이트될 수 있다. 일 예로, 도 18a와 같이 제1 파트의 나머지 행에는 13 번째 비트 그룹, 10 번째 비트 그룹, 0 번째 비트 그룹,..., 36 번째 비트 그룹, 38 번째 비트 그룹, 6 번째 비트 그룹, 7 번째 비트 그룹, 17 번째 비트 그룹,..., 35 번째 비트 그룹, 37 번째 비트 그룹이 라이트되고, 제2 파트에는 1 번째 비트 그룹이 라이트된다고 가정할 수 있다.
다만, LDPC 부호어 비트들이 도 18a와 같이 블록 인터리버(124)의 각 열에 비트 그룹 단위로 라이트될 경우, 39 번째부터 44 번째 비트 그룹에 포함된 비트들은 연속적인 QPSK 심볼에 맵핑되게 되어 버스트 에러에 취약하게 되는 문제가 발생될 수 있다.
이에 따라, 39 번째부터 44 번째 비트 그룹에 포함된 비트들이 연속적인 QPSK 심볼에 맵핑되지 않도록, 도 18a와 같은 블록 인터리버(124)의 각 행을 랜덤하게 인터리빙(row-wise random interleaving)하여, 도 18b와 같이 블록 인터리버(124)에 라이트되는 비트 그룹의 순서를 변경할 수 있다.
결국, 그룹 인터리버(122)가 표 36과 같은 순서로 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하면, LDPC 부호어를 구성하는 복수의 비트 그룹들이 도 18b에 도시된 순서로 블록 인터리버(124)에 라이트될 수 있으며, 이에 따라, 연속된 2 개의 비트 그룹 각각에 포함된 패리티 비트들이 동일한 QPSK 심볼에 맵핑되도록 할 수 있다.
즉, 부호화부(110)에서 정보어 부분 행렬이 표 12과 같이 정의되고 패리티 부분 행렬이 이중 대각 구조를 갖는 패리티 검사 행렬에 기초하여 13/15의 부호율로 LDPC 부호화를 수행하고, 그룹 인터리버(122)에서 표 36에 의해 정의되는 π(j)에 기초하여 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하는 경우, LDPC 부호어를 구성하는 복수의 비트 그룹들이 도 18b와 같이 블록 인터리버(124)에 라이트될 수 있으며, 결국, 6 개의 비트 그룹에서 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 변조 심볼에 맵핑될 수 있다.
한편, 도 18a 및 도 18b에서는 39 번째부터 44 번째 비트 그룹까지의 6 개의 비트 그룹 중 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 변조 심볼에 맵핑되는 것으로 설명하였으나 이는 일 예에 불과하며, 패리티 검사 행렬 및 부호율 등에 따라 동일한 변조 심볼에 맵핑되는 연속된 비트 그룹의 개수는 다양하게 변경될 수 있다. 즉, 다른 구조를 갖는 패리티 검사 행렬 및 다른 부호율로 LDPC 부호화를 수행하는 경우 동일한 변조 심볼에 맵핑되는 연속된 비트 그룹의 개수는 다양하게 변경될 수 있다.
한편, 동일한 변조 심볼에 어떠한 연속된 비트 그룹이 맵핑되는지가 성능에 크게 영향을 주기 때문에, 도 17a 및 도 17b또는 도 18a 및 도 18b에서와 같이 동일한 변조 심볼에 맵핑되는 연속된 비트 그룹을 제외한 나머지 비트 그룹들은 복수의 열에 랜덤하게 라이트되는 것으로 가정할 수 있음은 상술한 바 있다.
따라서, 동일한 변조 심볼에 맵핑되는 비트 그룹이 동일하기만 하면 본 발명에서 제안하는 그룹 인터리버와 동일한 방식으로 인터리빙을 수행하는 것으로 볼 수 있다.
Figure 112019032105027-pat00145
예를 들어, 표 60의 A 및 A_perm는 도 17a 및 도 17b에서 로우-와이즈 랜덤 인터리빙을 수행하기 전/후의 π(j)를 나타내며, B_perm, C_perm, D_perm 및 E_perm는 연속된 비트 그룹을 제외한 나머지 비트 그룹들을 서로 다른 방식으로 복수의 열에 랜덤하게 라이트한 후 로우-와이즈 랜덤 인터리빙한 경우의 π(j)를 각각 나타낸다. 이와 같은 표 60을 참조하면, B_perm, C_perm, D_perm 및 E_perm는 동일한 변조 심볼에 맵핑되는 그룹이 A_perm와 같은 것을 알 수 있으며, 이에 따라 B_perm, C_perm, D_perm 및 E_perm도 A_perm와 동일한 인터리빙 방식이 이용되는 것으로 볼 수 있다.
한편, 상술한 예는 패리티 검사 행렬이 도 2와 같은 구조를 갖는 경우를 위한 인터리빙 패턴을 설명하는 방법을 나타낸다. 이하에서는, 패리티 검사 행렬이 도 4와 같은 구조는 갖는 경우에 인터리빙 패턴을 설계하는 방법에 대해 표 32를 일 예로 설명하도록 한다.
LDPC 부호어를 구성하는 복수의 비트 그룹 중 하나의 검사 노드에 연결된 패리티 비트로 이루어진 비트 그룹이 복수 개 존재하는 경우, 해당 비트 그룹들 중에서 선택된 두 개의 비트 그룹 각각에 포함된 비트들이 블록 인터리버(124)의 2 개의 열 각각에서 동일한 행에 라이트되어야 한다.
한편, LDPC 부호어를 구성하는 45 개의 비트 그룹(즉, 0 번째부터 44 번째 비트 그룹까지) 중 18 번째 비트 그룹부터 44 번째 비트 그룹까지가 하나의 패리티 비트에만 연결되어 있는 하나의 검사 노드에 연결된 패리티 비트로 이루어진 비트 그룹이고, 해당 비트 그룹 중에서 두 개의 비트들을 선택하여 총 2880(=8×360) 개의 QPSK 심볼을 생성해야 하는 경우를 가정한다.
이 경우, 도 19a와 같이 18 번째 비트 그룹부터 44 번째 비트 그룹까지에서 랜덤하게 선택된 8 개의 비트 그룹이 블록 인터리버(124)의 첫 번째 열의 제1 파트의 5041 번째 행부터 7920 번째까지 라이트되어야 하고, 랜덤하게 선택된 또 다른 8 개의 비트 그룹이 블록 인터리버(124)의 두 번째 열의 제1 파트의 5041 번째 행부터 7920 번째까지 라이트되어야 한다.
이때, 부호화/복호화 성능에 영향을 주는 인자는 얼마나 많은 QPSK 심볼이 하나의 패리티 비트에만 연결되어 있는 하나의 검사 노드에 연결된 패리티 비트들로 구성되었는지는 라는 점에서, 나머지 비트 그룹들을 블록 인터리버(124)에 랜덤하게 라이트되는 것으로 가정할 수 있다.
이에 따라, 상술한 예에서 선택되지 않은 29 개의 비트 그룹은 블록 인터리버(124)에서 선택된 그룹이 라이트되고 남은 제1 파트의 나머지 행 및 제2 파트에 랜덤하게 라이트될 수 있다. 일 예로, 도 19a와 같이, 제1 파트의 나머지 행에는 0 번째 비트 그룹, 17 번째 비트 그룹, 38 번째 비트 그룹,..., 37 번째 비트 그룹, 5 번째 비트 그룹, 3 번째 비트 그룹이 라이트되고, 제2 파트에는 8 번째 비트 그룹이 라이트된다고 가정할 수 있다.
다만, LDPC 부호어 비트들이 도 19a와 같이 블록 인터리버(124)의 각 열에 비트 그룹 단위로 라이트될 경우, 버스트 에러가 패리티 비트에만 집중적으로 발생하여, LDPC 부호의 부호화/복호화 성능이 심각하게 열화되는 문제가 발생될 수 있다. 이에 따라, 버스트 에러가 발생하더라도 패리티 비트에만 영향을 주지 않도록, 도 19a와 같은 블록 인터리버(124)의 각 행을 랜덤하게 인터리빙하여, 도 19b와 같이 블록 인터리버(124)에 라이트되는 비트 그룹의 순서를 변경할 수 있다.
결국, 그룹 인터리버(122)가 표 32와 같은 순서로 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하면, LDPC 부호어를 구성하는 복수의 비트 그룹들이 도 19b에 도시된 순서로 블록 인터리버(124)에 라이트될 수 있으며, 이에 따라, 하나의 패리티 비트에만 연결되어 있는 검사 노드에 연결된 패리티 비트들로만 구성된 QPSK 심볼을 생성 할 수 있다.
즉, 부호화부(110)에서 표 26에 의해 정의되는 패리티 검사 행렬에 기초하여 5/15의 부호율로 LDPC 부호화를 수행하고, 그룹 인터리버(122)에서 표 32에 의해 정의되는 π(j)에 기초하여 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙하는 경우, LDPC 부호어를 구성하는 복수의 비트 그룹들이 도 19b와 같이 블록 인터리버(124)에 라이트될 수 있으며, 결국, 16 개의 비트 그룹에서 연속된 2 개의 비트 그룹 각각에 포함된 비트들이 동일한 변조 심볼에 맵핑될 수 있다.
한편, 도 19a 및 도 19b에서는 18 번째부터 44 번째 비트 그룹까지 중 16 개의 비트 그룹만을 랜덤하게 선택하여 선택된 비트 그룹에 포함된 비트들로만 구성된 변조 심볼을 생성하는 것으로 설명하였으나 이는 일 예에 불과하며, 패리티 검사 행렬 및 부호율 등에 따라 동일한 변조 심볼에 맵핑되는 하나의 패리티 비트에만 연결되어 있는 검사 노드에 연결된 패리티 비트들에 대응하는 비트 그룹의 개수는 다양하게 변경될 수 있다.
한편, 송신 장치(100)는 변조 심볼을 수신 장치(1300)로 전송할 수 있다. 예를 들어, 변조부(130)는 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 이용하여 변조 심볼을 OFMD 프레임에 맵핑하고, 이를 할당된 채널을 통해 수신 장치(1300)로 전송할 수 있다.
도 20은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도이다. 도 20을 참조하면, 수신 장치(1500)는 복조부(1510), 멀티플렉서(1520), 디인터리버(1530) 및 복호화부(1540)를 포함한다.
복조부(1510)는 송신 장치(100)에서 전송한 신호를 수신하여 복조한다. 구체적으로, 복조부(1510)는 수신된 신호를 복조하여 LDPC 부호어에 대응되는 값을 생성하고, 이를 멀티플렉서(1520)로 출력한다. 이 경우, 복조부(1510)는 송신 장치(100)에서 사용된 변조 방식에 대응되도록 복조를 수행할 수 있다. 이를 위해, 송신 장치(100)는 변조 방식에 대한 정보를 수신 장치(1500)로 전송할 수 있으며, 또는, 송신 장치(100)는 수신 장치(1500)와의 사이에서 기정의된 변조 방식을 이용하여 변조를 수행할 수 있다.
여기에서, LDPC 부호어에 대응되는 값은 수신된 신호에 대한 채널 값으로 표현될 수 있다. 채널 값을 결정하는 방법은 다양하게 존재할 수 있으며, 일 예로, LLR(Log Likelihood Ratio) 값을 결정하는 방법이 될 수 있다.
LLR 값은 송신 장치(100)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 경판정(hard decision)에 따라 결정된 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(100)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.
멀티플렉서(1520)는 복조부(1510)의 출력 값을 멀티플렉싱하여 디인터리버(1530)로 출력한다.
구체적으로, 멀티플렉서(1520)는 송신 장치(100)에 구비된 디멀티플렉서(미도시)에 대응되는 구성요소로, 디멀티플렉서(미도시)에 대응되는 동작을 수행한다. 즉, 멀티플렉서(1520)는 디멀티플렉서(미도시)에서 수행된 동작을 역으로 수행하여, 복조부(1510)의 출력 값을 셀-투-비트(cell-to-bit) 변환하여 비트 단위의 LLR 값을 출력할 수 있다. 다만, 송신 장치(100)에서 디멀티플렉서(미도시)가 생략되는 경우, 수신 장치(1500)의 멀티플렉서(1520)는 생략될 수 있다.
한편, 디멀티플렉싱 동작의 수행 여부에 대한 정보는 송신 장치(100)로부터 제공되거나, 송신 장치(100)와 수신 장치(1500) 사이에 기저장되어 있을 수 있다.
디인터리버(1530)는 멀티플렉서(1520)의 출력 값을 디인터리빙하고, 이를 복호화부(1540)으로 출력한다.
구체적으로, 디인터리버(1530)는 송신 장치(100)의 인터리버(120)에 대응되는 구성요소로, 인터리버(120)에 대응되는 동작을 수행한다. 즉, 디인터리버(1530)는 인터리버(120)에서 수행된 인터리빙 동작을 역으로 수행하여 LLR 값을 디인터리빙한다.
이를 위해, 디인터리버(1530)는 도 21과 같이 블록 디인터리버(1531), 그룹 트위스트 디인터리버(1532), 그룹 디인터리버(1533) 및 패리티 디인터리버(1534)를 포함할 수 있다.
블록 디인터리버(1531)는 멀티플렉서(1520)의 출력을 디인터리빙하고, 이를 그룹 트위스트 디인터리버(1532)로 출력한다.
구체적으로, 블록 디인터리버(1531)는 송신 장치(100)에 구비된 블록 인터리버(124)에 대응되는 구성요소로, 블록 인터리버(124)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 블록 디인터리버(1531)는 복수의 열로 이루어진 적어도 하나의 행을 이용하여, 멀티플렉서(1520)에서 출력된 LLR 값을 각 행에 행 방향으로 라이트하고, LLR 값이 라이트된 복수의 행의 각 열을 열 방향으로 리드하여 디인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)에서 열을 2 개의 파트로 구분하여 인터리빙을 수행한 경우, 블록 디인터리버(1531)는 행을 2 개의 파트로 구분하여 디인터리빙을 수행할 수 있다.
또한, 블록 인터리버(124)에서 제1 파트에 속하지 않은 그룹에 대해 행 방향으로 라이트 및 리드한 경우, 블록 디인터리버(1531)는 제1 파트에 속하지 않은 그룹에 대응되는 값은 행 방향으로 라이트 및 리드하여 디인터리빙을 수행할 수도 있다.
이하에서는 도 22를 참조하여 블록 디인터리버(1531)에 대해 설명하도록 한다. 다만, 이는 일 예일 뿐이며, 블록 디인터리버(1531)는 다른 방법으로 구현될 수 있음은 물론이다.
입력 LLR vi(0≤i<Nldpc)는 블록 디인터리버(1531)의 ri 행, ci 열에 라이트된다. 여기에서,
Figure 112019032105027-pat00146
,
Figure 112019032105027-pat00147
이다.
한편, 출력 LLR qi(0≤i<Nc×Nr1)는 블록 디인터리버(1531)의 제1 파트의 ci 열, ri 행으로부터 리드된다. 여기에서,
Figure 112019032105027-pat00148
,
Figure 112019032105027-pat00149
이다.
그리고, 출력 LLR qi(Nc×Nr1≤i<Nldpc)는 블록 디인터리버(1531)의 제2 파트의 ci 열, ri 행으로부터 리드된다. 여기에서,
Figure 112019032105027-pat00150
,
Figure 112019032105027-pat00151
이다.
그룹 트위스트 디인터리버(1532)는 블록 디인터리버(1531)의 출력 값을 디인터리빙하고 이를 그룹 디인터리버(1533)으로 출력한다.
구체적으로, 그룹 트위스트 디인터리버(1532)는 송신 장치(100)에 구비된 그룹 트위스트 인터리버(123)에 대응되는 구성요소로, 그룹 트위스트 인터리버(123)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 그룹 트위스트 디인터리버(1532)는 동일한 비트 그룹 내에 존재하는 LLR 값의 순서를 변경하여 동일한 비트 그룹 내의 LLR 값을 재정렬할 수 있다. 한편, 송신 장치(100)에서 그룹 트위스트 동작이 수행되지 않는 경우 그룹 트위스트 디인터리버(1532)는 생략될 수 있다.
그룹 디인터리버(1533, 혹은 그룹-와이즈 디인터리버)는 그룹 트위스트 디인터리버(1532)의 출력 값을 디인터리빙하고 이를 패리티 디인터리버(1534)로 출력한다.
구체적으로, 그룹 디인터리버(1533)는 송신 장치(100)에 구비된 그룹 인터리버(122)에 대응되는 구성요소로, 그룹 인터리버(122)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 그룹 디인터리버(1533)는 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다. 이 경우, 그룹 디인터리버(1533)는 LDPC 부호어의 길이, 변조 방식 및 부호율에 따라 표 32 내지 표 56의 인터리빙 방식을 역으로 적용하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
패리티 디인터리버(1534)는 그룹 디인터리버(1533)의 출력 값에 대해 패리티 디인터리빙을 수행하고, 이를 복호화부(1540)으로 출력한다.
구체적으로, 패리티 디인터리버(1534)는 송신 장치(100)에 구비된 패리티 인터리버(121)에 대응되는 구성요소로, 패리티 인터리버(121)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다. 즉, 패리티 디인터리버(1534)는 그룹 디인터리버(1533)에서 출력되는 LLR 값들 중 패리티 비트들에 대응되는 LLR 값을 디인터리빙할 수 있다. 이 경우, 패리티 디인터리버(1534)는 수학식 8의 패리티 인터리빙 방식의 역으로 패리티 비트들에 대응되는 LLR 값을 디인터리빙할 수 있다.
다만, 패리티 디인터리버(1534)는 복호화부(1540)의 복호 방법 및 구현에 따라 생략될 수 있다.
한편, 도 20의 디인터리버(1530)는 도 21과 같이 3개 또는 4개의 구 성요소로 구성될 수도 있지만, 구성요소들의 동작을 하나의 구성요소로 수행될 수도 있다. 예를 들어, 비트 그룹들 Xa, Xb에 대하여 각각의 비트 그룹들에 속하는 하나의 비트들이 하나의 변조 심볼을 구성할 경우, 디인터리버(1530)에서는 수신된 하나의 변조 심볼을 기반으로 비트 그룹들에 대응되는 위치로 디인터리빙할 수 있다.
예를 들어, 부호율이 13/15이며 변조 방식이 QPSK인 경우, 그룹 디인터리버(1533)는 표 36을 기초로 디인터리빙을 수행할 수 있다.
이 경우, 비트 그룹 Y3(=X38), Y25(=X37) 각각에 포함된 하나의 비트씩이 하나의 변조 심볼을 구성하게 된다. 비트 그룹 Y3(=X38), Y25(=X37)에서 각각 한 비트씩이 하나의 변조 심볼을 구성하게 되므로, 디인터리버(1530)는 수신된 하나의 변조 심볼을 기반으로 비트 그룹 Y3(=X38), Y25(=X37)에 대응되는 복호화 초기 값으로 매핑할 수 있다.
복호화부(1540)는 디인터리버(1530)의 출력 값을 이용하여 LDPC 복호화를 수행할 수 있다. 이를 위해, 복호화부(1540)는 LDPC 복호화를 수행하기 위한 LDPC 디코더(미도시)를 포함할 수 있다.
구체적으로, 복호화부(1540)는 송신 장치(100)의 부호화부(110)에 대응되는 구성요소로, 디인터리버(1530)에서 출력되는 LLR 값을 이용하여 LDPC 복호화를 수행하여 에러를 정정할 수 있다
예를 들어, 복호화부(1540)는 합곱 알고리즘(sum-product algorithm)에 기반한 반복 복호 방식(iterative decoding)으로 LDPC 복호화를 수행할 수 있다. 여기에서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 bipartite 그래프 상에서 에지를 통해 메시지들(가령, LLR 값)을 교환하고, 변수 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
한편, 복호화부(1540)는 LDPC 복호화 시 패리티 검사 행렬을 이용할 수 있다. 이 경우, 복호화 시 이용되는 패리티 검사 행렬은 부호화부(110)에서 부호화 시 사용되는 패리티 검사 행렬과 동일한 구조를 가질 수 있으며 이에 대해서는 도 2 내지 도 4와 함께 상술한 바 있다.
한편, LDPC 복호화 시 이용되는 패리티 검사 행렬에 대한 정보 및 부호율 등에 대한 정보는 수신 장치(1500)에 기저장되어 있거나, 송신 장치(100)로부터 제공될 수 있다.
도 23은 본 발명의 일 실시 예에 따른 송신 장치의 인터리빙 방법을 설명하기 위한 흐름도이다.
먼저, 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성한다(S1710).
이후, LDPC 부호어를 인터리빙한다(S1720). 이 경우, LDPC 부호어를 구성하는 복수의 비트 그룹 중 연속된 비트 그룹 각각에 포함된 비트들이 동일한 변조 심볼에 맵핑되도록 LDPC 부호어를 인터리빙할 수 있다. 또는, LDPC 부호의 패리티 검사 행렬에서 하나의 패리티 비트에만 연결되어 있는 검사 노드의 수가 복수 개 존재하는 경우, 해당 검사 노드에 연결되어 있는 패리티 비트에 대응되는 비트 그룹들에 포함된 비트들이 선택적으로 동일한 변조 심볼에 맵핑되도록, LDPC 부호어를 인터리빙할 수 있다.
그리고, 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑한다(S1730). 즉, LDPC 부호어를 구성하는 복수의 비트 그룹 중 연속된 비트 그룹 각각에 포함된 비트들을 동일한 변조 심볼에 맵핑할 수 있다. 또는, LDPC 부호의 패리티 검사 행렬에서 하나의 패리티 비트에만 연결되어 있는 검사 노드의 수가 복수 개 존재하는 경우, 해당 검사 노드에 연결되어 있는 패리티 비트에 대응되는 비트 그룹들에 포함된 비트들을 선택적으로 동일한 변조 심볼에 맵핑할 수 있다.
이 경우, 복수의 비트 그룹 각각은 M 개의 비트로 구성되며, M은, Nldpc와 Kldpc의 공약수이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정될 수 있다. 여기에서, Qldpc는 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파리미터 값, Nldpc는 LDPC 부호어의 길이, Kldpc는 LDPC 부호어를 구성하는 정보어 비트들의 길이이다.
한편, S1720 단계는 LDPC 부호어를 구성하는 패리티 비트들을 패리티 인터리빙하고, 패리티 인터리빙된 LDPC 부호어를 복수의 비트 그룹으로 구분하고, 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하며, 순서가 재정렬된 복수의 비트 그룹을 인터리빙할 수 있다.
이 경우, 상술한 수학식 21에 기초하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
한편, 수학식 21에서 π(j)는 LDPC 부호어의 길이 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
일 예로, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 QPSK이고 부호율이 13/15인 경우, 상술한 표 36과 같이 정의될 수 있다.
한편, S1720 단계는 LDPC 부호어를 복수의 비트 그룹으로 구분하고, 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하며, 순서가 재정렬된 복수의 비트 그룹을 인터리빙할 수 있다.
이 경우, 상술한 수학식 21에 기초하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
한편, 수학식 21에서 π(j)는 LDPC 부호어의 길이 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
일 예로, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 QPSK이고 부호율이 5/15인 경우, 상술한 표 32와 같이 정의될 수 있다.
다만, 이는 일 예들일 뿐이며, 상술한 바와 같이 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬함에 있어 표 32 내지 표 56 중 어느 하나와 수학식 21이 이용될 수 있다.
한편, 복수의 비트 그룹을 인터리빙하는 경우, 복수의 비트 그룹을 비트 그룹 단위로 복수의 열 각각에 열 방향으로 라이트하고, 복수의 비트 그룹이 비트 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 복수의 비트 그룹 중 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 복수의 열 각각에 순차적으로 라이트한 후, 복수의 열 각각에서 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트 되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다.
한편, 본 발명에 따른 인터리빙 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 각 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 장치에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 송신 장치 110 : 부호화부
120 : 인터리버 130 : 변조부

Claims (4)

  1. 수신 장치에 있어서,
    송신 장치로부터 신호를 수신하는 수신부;
    QPSK(quadrature phase shift keying)에 따라 상기 신호를 복조하여 값들을 생성하는 복조부;
    상기 값들을 복수의 그룹으로 구분하고 상기 복수의 그룹을 디인터리빙하여, 디인터리빙된 값들을 제공하는 디인터리버; 및
    5/15의 코드 레이트 및 16200 비트의 코드 길이에 따른 LDPC(low density parity check) 코드에 기초하여 상기 디인터리빙된 값들을 디코딩하는 디코더;를 포함하며,
    상기 복수의 그룹은, 하기의 수학식에 기초하여 디인터리빙되는 수신 장치:
    Yπ(j)=Xj for (0≤j<Ngroup),
    여기에서, Xj는 상기 복수의 그룹 중 j 번째 그룹이고, Yj는 상기 디인터리빙된 복수의 그룹 중 j 번째 그룹이고, Ngroup는 상기 복수의 그룹의 총 개수이고, π(j)는 상기 디인터리빙을 위한 퍼뮤테이션 오더이고,
    상기 π(j)는 하기의 표와 같이 나타내어진다.
    Figure 112019032105027-pat00152
  2. 제1항에 있어서,
    상기 복수의 그룹 각각은, 360 개의 값들을 포함하는 것을 특징으로 하는 수신 장치.
  3. 수신 방법에 있어서,
    송신 장치로부터 신호를 수신하는 단계;
    QPSK(quadrature phase shift keying)에 따라 상기 신호를 복조하여 값들을 생성하는 단계;
    상기 값들을 복수의 그룹으로 구분하는 단계;
    상기 복수의 그룹을 디인터리빙하여, 디인터리빙된 값들을 제공하는 단계; 및
    5/15의 코드 레이트 및 16200 비트의 코드 길이에 따른 LDPC(low density parity check) 코드에 기초하여 상기 디인터리빙된 값들을 디코딩하는 단계;를 포함하며,
    상기 복수의 그룹은, 하기의 수학식에 기초하여 디인터리빙되는 수신 방법:
    Yπ(j)=Xj for (0≤j<Ngroup),
    여기에서, Xj는 상기 복수의 그룹 중 j 번째 그룹이고, Yj는 상기 디인터리빙된 복수의 그룹 중 j 번째 그룹이고, Ngroup는 상기 복수의 그룹의 총 개수이고, π(j)는 상기 디인터리빙을 위한 퍼뮤테이션 오더이고,
    상기 π(j)는 하기의 표와 같이 나타내어진다.
    Figure 112019032105027-pat00153
  4. 제3항에 있어서,
    상기 복수의 그룹 각각은, 360 개의 값들을 포함하는 것을 특징으로 하는 수신 방법.
KR1020190036169A 2014-02-19 2019-03-28 송신 장치 및 그의 인터리빙 방법 KR102014905B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461941676P 2014-02-19 2014-02-19
US61/941,676 2014-02-19
US201462001170P 2014-05-21 2014-05-21
US62/001,170 2014-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170112119A Division KR101965383B1 (ko) 2014-02-19 2017-09-01 송신 장치 및 그의 인터리빙 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190102326A Division KR102116088B1 (ko) 2014-02-19 2019-08-21 송신 장치 및 그의 인터리빙 방법

Publications (2)

Publication Number Publication Date
KR20190038511A KR20190038511A (ko) 2019-04-08
KR102014905B1 true KR102014905B1 (ko) 2019-08-28

Family

ID=54059693

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020150000671A KR101776275B1 (ko) 2014-02-19 2015-01-05 송신 장치 및 그의 인터리빙 방법
KR1020170055591A KR101776279B1 (ko) 2014-02-19 2017-04-28 송신 장치 및 그의 인터리빙 방법
KR1020170112119A KR101965383B1 (ko) 2014-02-19 2017-09-01 송신 장치 및 그의 인터리빙 방법
KR1020190036169A KR102014905B1 (ko) 2014-02-19 2019-03-28 송신 장치 및 그의 인터리빙 방법
KR1020190102326A KR102116088B1 (ko) 2014-02-19 2019-08-21 송신 장치 및 그의 인터리빙 방법
KR1020200061157A KR102329780B1 (ko) 2014-02-19 2020-05-21 송신 장치 및 그의 인터리빙 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020150000671A KR101776275B1 (ko) 2014-02-19 2015-01-05 송신 장치 및 그의 인터리빙 방법
KR1020170055591A KR101776279B1 (ko) 2014-02-19 2017-04-28 송신 장치 및 그의 인터리빙 방법
KR1020170112119A KR101965383B1 (ko) 2014-02-19 2017-09-01 송신 장치 및 그의 인터리빙 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020190102326A KR102116088B1 (ko) 2014-02-19 2019-08-21 송신 장치 및 그의 인터리빙 방법
KR1020200061157A KR102329780B1 (ko) 2014-02-19 2020-05-21 송신 장치 및 그의 인터리빙 방법

Country Status (5)

Country Link
US (2) US11012096B2 (ko)
KR (6) KR101776275B1 (ko)
CN (1) CN106165303B (ko)
CA (3) CA3013975C (ko)
MX (2) MX371227B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058374A (ko) * 2014-02-19 2020-05-27 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
EP3148087B1 (en) * 2014-05-21 2021-03-03 Sony Corporation Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
CA2864630C (en) 2014-08-14 2017-05-30 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 4/15, and low density parity check encoding method using the same
US9496896B2 (en) 2014-08-14 2016-11-15 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 5/15, and low density parity check encoding method using the same
CA2959616C (en) 2014-08-14 2021-05-25 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 16200 and code rate of 4/15, and low density parity check encoding method using the same
US9602243B2 (en) 2014-08-26 2017-03-21 Electronics And Telecommunications Research Institute Low density parity check encoder, and low density parity check encoding method using the same
KR102616481B1 (ko) * 2016-04-04 2023-12-21 삼성전자주식회사 수신 장치 및 그의 신호 처리 방법
EP3902142A1 (en) 2016-05-12 2021-10-27 MediaTek Inc. Qc-ldpc coding methods and apparatus
KR102547369B1 (ko) * 2016-05-18 2023-06-23 삼성전자주식회사 수신 장치 및 그의 디코딩 방법
US10630319B2 (en) * 2017-01-24 2020-04-21 Mediatek Inc. Structure of interleaver with LDPC code
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
JP6936854B2 (ja) 2017-02-06 2021-09-22 エルジー エレクトロニクス インコーポレイティドLg Electronics Inc. 行直交(row−orthogonal)構造を用いたLDPC符号の伝送方法及びそのための装置
MX2019011245A (es) 2017-03-22 2019-11-21 Idac Holdings Inc Intercalado por sub-bloque para sistemas de codificación polar, procedimientos y señalización.
KR102478169B1 (ko) * 2020-04-03 2022-12-16 한국전자통신연구원 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템
US20230198670A1 (en) * 2020-05-11 2023-06-22 Intel Corporation Method and apparatus for point-to-multi-point communications using combined block and codeword interleaving
CN116232538A (zh) * 2021-12-02 2023-06-06 华为技术有限公司 交织与调制方法、装置及系统
CN116192338B (zh) * 2023-04-25 2023-07-14 中国人民解放军国防科技大学 一种ldpc码的快速盲识别方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110182345A1 (en) 2008-10-03 2011-07-28 Jing Lei Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels
JP2012151653A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1593012B (zh) 2002-07-03 2015-05-20 Dtvg许可公司 一种用于通信系统中编码信号的装置和方法
US7376883B2 (en) 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
US7774675B1 (en) 2005-12-05 2010-08-10 Marvell International Ltd. LDPC codes and expansion method
US7971130B2 (en) 2006-03-31 2011-06-28 Marvell International Ltd. Multi-level signal memory with LDPC and interleaving
CA2655302C (en) 2006-06-15 2013-04-02 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8369448B2 (en) * 2006-09-18 2013-02-05 Availink, Inc. Bit mapping scheme for an LDPC coded 32APSK system
US8230299B2 (en) 2006-09-18 2012-07-24 Availink, Inc. Interleaving scheme for an LDPC coded QPSK/8PSK system
CN101277165A (zh) * 2007-03-30 2008-10-01 北京三星通信技术研究有限公司 Mimo-mmse-sic-harq通信系统
KR101285888B1 (ko) 2007-03-30 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
US8234538B2 (en) 2007-04-26 2012-07-31 Nec Laboratories America, Inc. Ultra high-speed optical transmission based on LDPC-coded modulation and coherent detection for all-optical network
EP2191644A4 (en) 2007-08-24 2015-01-07 Lg Electronics Inc DIGITAL BROADCASTING SYSTEM AND METHOD OF PROCESSING DATA IN A DIGITAL BROADCASTING SYSTEM
WO2009028886A2 (en) * 2007-08-28 2009-03-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
CN101889398B (zh) 2007-12-06 2013-10-23 三星电子株式会社 在使用低密度奇偶校验码的通信系统中用于信道编码和解码的方法和装置
KR101503059B1 (ko) 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
CN102100067B (zh) 2009-02-13 2013-04-24 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
TWI427936B (zh) 2009-05-29 2014-02-21 Sony Corp 接收設備,接收方法,程式,及接收系統
EP2337259B1 (en) * 2009-11-18 2021-08-25 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving data in a communication system
PT2536133E (pt) 2010-02-08 2015-02-12 Lg Electronics Inc Método e aparelho para recepção de um sinal de radiodifusão
JP5601182B2 (ja) 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2012099398A2 (en) 2011-01-18 2012-07-26 Samsung Electronics Co., Ltd. Apparatus and method for transmittng and receiving data in communication/broadcasting system
JP2012151656A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法
JP5637393B2 (ja) 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US8964896B2 (en) 2013-05-16 2015-02-24 Hughes Network Systems, Llc PLS header coding for efficient signaling of modulation and coding schemes for broadband satellite communications systems
WO2015016668A1 (en) 2013-08-01 2015-02-05 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101776275B1 (ko) 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602137B2 (en) * 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110182345A1 (en) 2008-10-03 2011-07-28 Jing Lei Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels
JP2012151653A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058374A (ko) * 2014-02-19 2020-05-27 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR102329780B1 (ko) 2014-02-19 2021-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법

Also Published As

Publication number Publication date
CN106165303A (zh) 2016-11-23
MX2016010776A (es) 2016-11-08
KR20190101341A (ko) 2019-08-30
CN106165303B (zh) 2019-12-20
KR101776275B1 (ko) 2017-09-07
US20190334556A1 (en) 2019-10-31
KR101776279B1 (ko) 2017-09-07
MX361269B (es) 2018-12-03
MX371227B (es) 2020-01-10
CA3013975C (en) 2020-02-18
KR20150098185A (ko) 2015-08-27
KR20190038511A (ko) 2019-04-08
KR101965383B1 (ko) 2019-04-03
KR20200058374A (ko) 2020-05-27
CA2940275A1 (en) 2015-08-27
KR20170104135A (ko) 2017-09-14
CA3064131A1 (en) 2015-08-27
US11563448B2 (en) 2023-01-24
KR102116088B1 (ko) 2020-05-27
CA2940275C (en) 2018-09-25
CA3064131C (en) 2021-09-07
KR20170053166A (ko) 2017-05-15
CA3013975A1 (en) 2015-08-27
US20210242887A1 (en) 2021-08-05
KR102329780B1 (ko) 2021-11-23
US11012096B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
KR102014905B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102513437B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102372356B1 (ko) 송신 장치 및 그의 인터리빙 방법
CN110932735B (zh) 发送设备及其交织方法
KR101986778B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102163692B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR20200116886A (ko) 송신 장치 및 그의 인터리빙 방법
KR102531095B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR101965371B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102053992B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102531733B1 (ko) 송신 장치 및 그의 신호 처리 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant