CN1064566A - 封装 - Google Patents

封装 Download PDF

Info

Publication number
CN1064566A
CN1064566A CN92101238A CN92101238A CN1064566A CN 1064566 A CN1064566 A CN 1064566A CN 92101238 A CN92101238 A CN 92101238A CN 92101238 A CN92101238 A CN 92101238A CN 1064566 A CN1064566 A CN 1064566A
Authority
CN
China
Prior art keywords
encapsulation
chip
jockey
substrate
die cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN92101238A
Other languages
English (en)
Inventor
卡尔斯特·拉斯·冈纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mhr Institutional Partners Iia LP
Original Assignee
Mhr Institutional Partners Iia LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mhr Institutional Partners Iia LP filed Critical Mhr Institutional Partners Iia LP
Publication of CN1064566A publication Critical patent/CN1064566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

本发明涉及VLSI芯片封装。衬底装置框架装 置及顶盖装置形成一个具有内模腔的外壳。设在模 腔中的第一连接装置与壳外的外接触装置形成电接 触。具有第二连接装置的芯片放置在模腔内。至少 一个互连膜与芯片相邻放置，并具有第三及第四连接 装置。第三连接装置(9，21)布置成与芯片上的第二 连接装置相接触。第四连接装置布置得与模腔内的 第一连接装置相接触。对于第三及第四连接装置中 选出者与第一及第二连接装置中选出者的连接分别 地设置了各欧姆接触。

Description

本发明涉及一种用于集成电路的封装。
用于电子元件的封装包括若干的电路元件，例如晶体三极管，二极管，电容器，电感及电阻。在许多情况下，多个元件连接在一个集成电路上。
由于若干的理由，集成电路芯片需要封装。集成电路需要机械载体，防止环境影响，还需要电源，信号端子及散热。
因而，封装的主要功能是作电路载体及保护、环境控制、功率配置、信号配置及导热。
通常，为了满足这些条件需要多于一个的封装层，芯片的封装构成了第一封装层。至少通常使用多于一层的封装，因为所需的多个功能超出了由单个第一层封装所能得到的功能。
超大规模集成（VLSI）芯片的出现不但简化了电路设计而且也简化了大部分封装设计。在很少的VLSI芯片上即可获得许多的电功能，这些芯片被装在封装中。这些芯片的封装安装在一个电路板上，如果需要的话，将一些分离元件也装在这个电路板上，与VLSI芯片装在一起，然而常常这些电路板变得非常复杂，因为在一个小区域中要集中极大数目的芯片端子。
当要获得较高的引线密度时，出现了一种对电路板的替代物，它利用混合工艺及陶瓷封装，例如：芯片载体，平板封装、插脚栅状阵列及更复杂的封装，这些封装能够作到由每个封装支承一个到多个百个的芯片。将数据个VLSI芯片和分离元件装在同一衬底上，并通过衬底上的多层导体将它们相互连接起来。但是仍然有必要将具有中等尺寸及有限数目焊区的多个VLSI燕片在一个或几个混合电路中互连起来，以便得到高性能的信号处理。
芯片及封装之间的连接一般利用导线键合、焊接或带式自动键合来完成。导线键合是最通用的芯片键合工艺。但是它有局限性。其限制之一在于散热主要受芯片的背面限制。
在最近一版的“微电子封装手册”）Rao.R.Tummala及Eugene  J.Rymaszewski著，1989年）中，将认为合理的利用TAB（带式自动键合）工艺的每芯片最大接点数据估计为600接点/芯片。考虑导线键合，其预计值为约260接点/芯片。按1988年的制造工艺，允许对采用导线键合工艺为257接点/芯片，对于采用TAB工艺为320接点/芯片。
由该说明书后文将会看到，所公开的一种封装超过了上述期望值。
现今的封装可分成两个主要类型：陶瓷封装及塑料封装。陶瓷封装一般具有较好的性能，而塑料封装则通常具有价廉的优点。
在现今封装的问题中所不希望的是互连各芯片的导线的电感。任何附加的或不必要的信号线的长度将导致该线中电感的增加及延缓了信号的传送。
尤其在高频应用中明显出现的另一问题是互连线起到了天线的作用，因而与其它信号线中的信号发生干扰。在导线键合处理的电路中，因而常常要注意使键合线的长度减至最小。
封装内不同的材料中的不同的热膨胀将会引起封装中芯片或其它元件的破损，因为膨胀产生失配。
散热及芯片冷却常常由于在芯片及顶盖之间的空间内填充了弱导热性能的低压气体或其它材料而削弱，其结果是导热物性差。
由于对每个线键合及每个焊区需要大的工作量，因而用于芯片与封装之间电接触的生产费用很高。
陶瓷衬底被证实为一种离子辐射（α粒子）源，由此产生保护电路免遭该辐射损害的问题。对此有时利用在陶瓷封装内的器件上涂上一种有机涂层来加以处理。
本发明的目的是提供一种用于集成电路的封装，它在集成电路与封装外侧的外部接线点之间提供连接，并且消除了封装中材料之间的热膨胀失配。
本发明的另一重要目的是提供一种用于集成电路的封装，采用由芯片的有源表面在两个主要方向上提供热路经改进由芯片到外界的热导。
本发明的另一目的是提供一种用于集成电路的封装，它对热应力问题提供了解决办法，这种问题常常是由于封装的元件中不同的热膨胀在封装中引起的。
本发明的又一个目的在于提供用于对包括在封装中芯片上的焊区与衬底上的焊区电连接的互连装置，并同时提供从芯片经由所述互连装置到外界的良好热导。
本发明的又一目的是对于超大规模或圆片尺寸的芯片提供没有多于750信号及电源端子的封装。
本发明的主要目的是利用设置根据权利要求1的封装来实现的。
本发明的第二个目的是借助在芯片的一个有源表面的两个主要方向上设置热通路来达到的。
本发明的其它目的及进一步构型由其余权利要求中所述的特征来实现。
以下是该说明书中的一个术语表及它们的含义：
凸块：
利用将压力集中在焊区上来保证互连腊上的焊区与芯片上焊区之间电连接的凸起金属块，利用它提高接触压力和/或保证互连腊与被键合的芯片非焊区之间的机械隔离。一个凸块比用于作电接触的接触元件具有较小的接触区。
芯片载体：
用于封装一半导体器件的封装形式。它具有围绕在其四周上的电端子或在其下方的焊区，而不用伸出的引线框架或插入式插脚。
互连膜：
一个互连膜包括多层导体及接触区，用于例如连接芯片接触膜上的焊区，并提供连接到封装外面的焊区的电接触。
芯片接触膜：
一个芯片接触膜是一种设在芯片上的具有多层导体的膜，用于接触到芯片上的焊区，为芯片上的电路之间提供互连及为接触互连膜提供焊区。
OLB：
是外部引线键合（Outer  Ledd  Bodding）的缩写，是将一互连膜的焊区连接到该封装中其它焊区的工序。
插脚栅状阵列（PGA）：
一种封装或互连图形，其特征为布置在规定的矩阵形式或阵列中的插入式电端子的多重性。
TAB：
即带式自动键合（lape-automated-bonding），是一种工序：使用热压键合将芯片连接到聚合物带上的刻成图形的金属上，例如聚酰亚胺带上的铜上，并接着利用外部引线键合放置到一个衬底或板上。
层（tier）：
为焊区提供空间的衬底区。该焊区的目的在于将衬底导体连接到互连或键合导线上。
为了全面地理解本发明及其它的目的与优点，以下将参照附图作出说明，附图为：
图1：根据本发明封装第一优选实施例的剖面部件分解侧视图;
图2：根据本发明的一个互连膜的局部剖视图;
图3-4：根据本发明封装的一实施例中提供接触到下一层封装的焊区及接触表面;
图5：设有调节相互特性阻抗的分流平面的三个导体的顶视图;
图6：描绘在图5中的三个导体的侧视剖面图;
图7：根据本发明的封装的另一实施例的剖面部件分解侧视图;
图8，9：在根据本发明的封装的一个实施例中对互连膜及对下一层封装提供接触的焊区及接触表面;
图10：根据本发明的封装又一实施例的剖面部件分解侧视图;
图11：衬底及芯片之间布置的一个密封箔;
图12：根据本发明封装又一实施例的剖面部件分解侧视图;
图13：具有适合布置在本发明封装中形状的一种原晶片大小的芯片的顶视图;
图14：具有适合布置在本发明封装中形装的一个芯片的顶视图;
图15：根据本发明的一种芯片接触膜的局部剖面图;
图16-17：根据本发明的一个互连膜的两个不同导体层中两个相互垂直方向上的导体;
图18：在根据本发明的封装的一个实施例中由凸块压的力连接提供的互连膜及衬底之间的接触;
图19：在根据本发明封装的一个实施例中由导线键合提供的互连膜及衬底之间的接触;
图20：在根据本发明的封装的一个实施例中利用OLB提供的互连膜及衬底之间的接触;
图21-23：在根据本发明的封装中布置填充材料的不同方式;
图24：根据本发明封装的一个实施例的密封环;
图25：根据本发明封装的一个实施例中从热源到外界的主要热通路。
第一优选实施例（图1）：
图1表示根据本发明封装的第一优选实施例的剖面剖部件分解侧视图。该封装的五个主要元件是：衬底A1，互连膜A2，具有在有源表面上接触焊区的芯片A3，填充物A4及顶盖A5。标号1及2为α粒子屏蔽层。
衬底最好是从上看去具有方形的元件，并且它设有一外围框架部分3用于提供一个凹部空间，该凹部空间通常具有与芯片A3形状相似的形状，用于将芯片A3及互连膜A2定位。该芯片形状的例子示于图13及14中。衬底设有第一焊区4，用于与互连膜上相应的接触元件5相接触。
在封装内部的第一焊区4与封装外部的第二焊区6形成电连接，用于与下一层封装接触。连接第一焊区4与第二焊区6的导体7设置成衬底上的多层厚膜导体。一些导体穿过绝缘的陶瓷或玻璃层。为了简化起见在图1中仅标出一个导体7。
第二焊区6至少设置在衬底的一侧上，最好是靠近在衬底的所有四个边缘上。这些第二焊区6被示于图1中的最右及最左端上并在该封装的两角部侧面上。
可以在衬底A1的周围框架部分3的边缘上设置导体（未示出），用于将封装上侧的焊区6与导体7或与衬底A1底侧的焊区6相连接。也可以利用包含导体的通孔（未示出）将衬底上侧的焊区与衬底下侧的焊区相连接。
根据本发明的第一优选实施例，设有其框架部分3的衬底A1设置了最底部的机械载体及连接到外部的电接触点。互连膜A2放置在芯片A3及衬底A1之间。于是芯片3面朝下地安装，也即用它的接触焊区8朝向互连膜A2上的接触元件。
图1中所示实施例中，一些芯片上的接触焊区8与衬底A1内侧上的接触焊区4对面放置。膜A2在其朝向芯片A3的一侧上具有接触元件9，该元件并与接触焊区8对面放置，并且在其朝向衬底及面对接触焊区4的一侧上具有接触元件5。这些接触元件9及5最好具有凸块的形状，并且该凸块形状具有比与之接触的对面接触焊区短的横向延伸。
图2表示互连腊A2的局部剖面图。该互连膜A2包括具有金属导体图形的四个层e，g，i，k中的导体及绝缘材料的三个层f，h，j，后者例如为导电图形层e，g，i，k之间的聚酰亚胺层。图2中标号为e的第一金属层中的导体设有金属凸块9，它最好是金的，用于通过压力连接与芯片上的焊区相接触，也即将芯片焊区压向互连膜A2上相应的凸块9，来保证了电接触。在互连膜的另一表面上，即在导电图形层k上设有金属凸块5，用于通过压力连接与衬底A1上的第一焊区4相接触。该多层互连膜提供了芯片焊区与衬底A1的第一焊区4之间的接触。该互连膜也可以设置用于芯片A3上不同焊区之间接触的导体。
在互连膜A2的顶层与底层之间具有许多互连路径。如图2所示，这些路径作成铜柱状11，用于导热及导电。在该冷却柱11周围设有绝缘材料，用于保证对中间层中的电导体的电绝缘。在顶层e及底层k上的金属凸块9及5位于该柱的两端上。这些金属凸块9及5各自被压向芯片及衬底。由此获得了最大的热导及电导，并且在沿着冷却柱11的热通路中的温度降被保持在最小值。这是一个非常重要的特征。这种热传递特性可以被视为一个单独的发明。
应注意到柱11不必是实心的，可以设置成穿过膜A2的金属化孔。
外部接触焊区6对称地沿封封的四周布置。在图3中所示的框架部分3的上表面看上去与封装的背侧的表面相似。因为这种对称性赢得了一些优点：
优点Ⅰ：相对于它对下一封装层上的焊区的连接转动该封装不会产生任何短路;
优点Ⅱ：该封装可能会相对于它对下一封装层上焊区的连接被倒置，而不会发生任何短路。
根据该第一优选实施例的封装可以包括沿衬底A1四周布置的896个外部接触焊区，其中的一些示于图1中。图3是在封装四周的框架部分3上的外部接触焊区6布置的顶视图。这些焊区可设置在衬底上或是在分离的引线框架上。共有三种类型的焊区6。
Ⅰ.电源配置焊区Vcc
Ⅱ.接地连接焊区gnd及
Ⅲ.数据线焊区12。
数据线焊区最好是方形的，而Vcc焊区及gnd爆区最好较大些并譬如具有矩形的形状。数据线焊区最好以三个一组地布置。每一组包括一个r焊区，一个s焊区及一个t焊区，以下将要详细描述。在封装上共有256个数据焊区组，这样总共就有768个数据焊区，封装的四个边的每个上具有面朝上的96个数据焊区，8个电源焊区及8个接地焊区，如图3中可看到的，并具有同样数目的面朝下的焊区。于是总共在封装上有128个矩形的电源/接地焊区及768个方形的数据焊区。以上给出的元件数的描述仅作为例子。应注意到在封装外部的接触点不一定要设置在封装的所有边上，也可以仅设置在一边或二边或三边上。
图4是图1中封装四周的衬底A1侧向凸出的框架部分3的四周部分顶视图。图4表示四个数据焊区给：r1，s1，t1及r2，s2，t2及r3，s3，t3及r4，s4，t-4每个数据焊区组与图5及6中所示的包括3个导体Kr，Ks，Kt的一个数据母线相连接。于是焊区r1被连接到Kr类的一个导体上，焊区s1被连接到Ks类的一个导体上，焊区t1被连接到Kt类的一个导体上，焊区r2连接到Kr类的一个导体上，如此连接下去。
图5表示三个平面导体Kr，Ks，Kt中一小段的顶视力。这些导体可能是平行于图中标以X的方向上的数据引线。图中最左端的导体Kr与图中最右端的导体Kt具有同样的宽度（见图6）。这两个外部导体Kr及Kt比中间导体Ks宽。图5中虚线部分表示导电分流平面s1，它被布置在导体Kr，Ks和Kt下面的一绝缘层的另一侧上。如图6所示。在数据引线上的电流总和及电压总和最好各自随时保持常数。
图6是表示两个导体材料及位于其间的一绝缘材料的剖面侧视图。图6中在所示对称轴线的两侧是对称的。在图6的顶部表示了三个导体Kr，Ks及Kt。导体Ks的宽度d1比外部导体Kr，Ks及Kt的宽度d3小。在三个导体Kr-Kt的下面是一个绝缘层13，它将导体与导电分流平面s1分隔开来。该分流平面s1的功能是调节导体之间的相互电容量，以便Kr及Ks之间的电容量与Kr及Kt之间的电容量相等，并且也与Ks及Kt之间的电容量相等。该分流平面在导体Kr下面延伸了一段距离d2。调节距离d1，d2，d3及d4可以调节其特性阻抗，以使得在组Kr，Ks及Kt中任何导体组合之间的特性阻抗均具有相同数值。这个特性阻抗依赖于这些距离间的相互关系。
这些导体Ks及Kr，Kt各自的相应宽度d1及d3可能会延导体长度分别发生变化，但导体的特性阻抗仍可保持常数。这可由调节距离d1至d4间的关系来达到。这是本领域中技术人员的常识。
互连膜A2也没有如上所述的导体。
再参照图1，顶盖A5，它譬如为方板的形状，被放置在填充材料4的上面并提供压着衬底A1框架部分3的严密的密封。该顶盖A5是有弹性的，它在组装好的封装中起将填充材料压向芯片的一个预拉伸弹簧的作用。
由于顶盖A5是有弹性的，它能够使压力从外部传递到填充材料上。由外部压力形成的力也加到使填充材料压向芯片的力上。这种来自外部的力可以是由大气压力及包含冷却液的加压冷却散热器（未示出）产生的。这种散热器可以设在顶盖的上方，衬底的下方或在这两个方向上。适合形式的散热器描述在我们同时待审查的申请SE910059607中。由于散热器并非根据本发明的封装的一部分，对此不再进一步描述。从外部加压的另一压源是用由弹簧加载的活塞。压在封装的顶盖A5上。也可以设置一种顶盖，它仅在四周区域即放置在框架部分3的区域上是有弹性的，而在中间部分是刚性的（未示出）。
在顶盖A5及芯片A3之间的填充材料4的作用是作为一个压力分配层。它将压力分配在芯片上，用以保证芯片整个表面的均匀导热及保证芯片焊区8及互连膜A2上的凸块P15之间的电接触。
根据本发明的一个变型，该填充材料4具有一定的可压缩性或吸收压力的能力，它用来使芯片A3压到互连膜A2上的压力在芯片上均匀地分配，如图21-23所示，后文中还要更详细的说明。
该封装在芯片A3上方及其下方设置了α粒子屏蔽层1，2，如图1中所示。屏蔽层2位于芯片A3及填充材料4之间，而屏蔽层1设成譬如在图2所示实施例中的互连膜A2中的i层。因而层i最好是覆盖整个互连膜范围的层，但要除去用于连接的孔，例如位于导电图形层之间的柱11。这样利用包含一个α粒子屏蔽层1的互连膜就能保护芯片使其免于受由下方衬底发射出的α粒子的损伤。芯片的有源面利用芯片与顶盖A5之间的保护屏蔽层2防止来自其上方的α粒子，如图1所示。此外利用芯片本身的非有源部分作进一步的保护。
根据一个变型的解决办法，顶盖AS包括一个α粒子屏蔽层。一种α粒子屏蔽层可以包括填充了铝或铜等金属粒子或金属的材料、如聚酰亚胺，或聚合物。
在封装中具有两个主要的热通路，如图1所示在封装外以箭头所指示的。一个热通路从芯片的有源表面经过互连膜A2及衬底A1导向外界。另一个热通路由芯片A3的有源表面经过芯片A3的非有源部分、α粒子屏蔽层2、填充材料4及顶盖A5导向外界。因为互连膜设有金属柱可改善热导率，由于具有两个主要的热通路，芯片的冷却效果是很有效的。
在本发明的第一优选实施例中，顶盖A5为0.8mm左右的厚度，填充材料4的厚度为250μm，α粒子屏蔽层2的厚为为1μm。芯片A3的厚度为0.5mm左右，而衬底A1的厚度为2.0mm左右。根据本发明第一优选实施例的封装包括896个外部接触焊区6。在其中放置芯片的模腔的面积为124.5×124.5mm2，而封装的外部尺寸为152.4×152.4mm2。应注意到上述给出的尺寸只能被看作是个例子。
在以下的说明中将更详细地描述衬底A1，互连膜A2，芯片A3，填充物A4及顶盖A5。
第二实施例（图7）：
参照图7，本发明的第二实施例包括安装在一个板状衬底B1上的分离引线框架14。衬底B1提供最底部的机械支承。在该实施例中，芯片B3面向上地安装在衬底上，而互连膜B2设在芯片的顶上。互连膜B2为芯片B3上的焊区及引线框架14上的焊区之间提供电接触。
引线框架14是具有开口的方形元件，其在中间的开口基本上与芯片B3的形状相对应。在距衬底B1的一个高度上，引线框架具有设有焊区16的第一架台15，该高度基本上相应于芯片B3的厚度。该框架还具有第二架台17，用于将顶盖B5安装到引线框架14上。
在互连膜B2的顶上设有填充材料B4，它被用作压力分配层。互连膜压向芯片的力利用填充材料B4分配到芯片上。
在下面对焊区及导体的描述中，应理解具有多个的焊区及导体，但在图中仅绘出了几个，这里被描述的也是几个焊区及导体。芯片B3设有芯片接触多层膜18，以下将参照图15做进一步地说明。
这种芯片接触膜也可以在上述第一实施例中设置。芯片接触膜18设有接触焊区19，用于与互连膜B2上的第一接触凸块20接触。第一接触凸块20设置在互连膜B2的下表面上，如图7所示。第一凸块20个别地与沿互连膜B2下表面边缘设置的第二凸块21相连接，如图7所示。第二凸块21提供与设在引线框架14中的第一引线框架焊区16的电接触。
第一引线框架焊区16个别地经过埋在导线框架14中的导体23与封装外部的引线框架14中的第二引线框架焊区22相连接。焊区与凸块之间的接触由压力连接来保证，也即每个凸块持续地被压在相应的焊区上。为了避免由于热膨胀或收缩使凸块滑出对应焊区的危险，该焊区的面积大于相应凸块的面积。焊区19，16一般地稍为高于围绕它的表面。
衬底B1具有朝向芯片B3的表面，并且该表面并非完全地平滑。当衬底由陶瓷材料制作时一般是这样的。由于衬底B1该表面的粗糙度，使芯片与衬底之间具有细微的间隙。为了清除该间隙在热通路上的阻碍，应使衬底的粗糙度保持在最小程度上。
根据本发明的第二实施例，该间隙利用设置一个膜24来填充，它的厚度和衬底及芯片的不规则度相对应，该膜24包括具有良好导热性能的一片软材料，它相当地软，例如软金属，譬如金或导热胶。如果衬底表从“山”顶到“谷”底的表面粗糙度为1μm，则金膜24的厚度应为1μm厚。如果封装组装好了，该金膜24就被挤压在芯片B3及衬底B1之间。在该工序时，金膜24被变形并具有这样的形状，致使它直接地与芯片B3的表面及直接地与衬底B1的表面相接触。于是该间隙就被金填满，它提供了从芯片B3到衬底B1的良好热导。用作该膜的另一材料是铅。也可以不用连续的层，在芯片怀衬底之间使用轻质导热材料的岛状物。
顶盖B5放置在填充材料B4上，它压着引线框架14提供严密的密封。该顶盖也被用作弹簧，提供将填充材料B4压向互连膜B2的压力。互连膜B2被压向芯片B3，而膜在沿边上被压向引线框架14。
利用芯片B3本身的非有源部分及膜24保护芯片B3免于受由下方陶瓷衬底发射的α粒子的损伤。当然也可以设置单独的保护屏蔽层，例如在芯片与衬底之间包括金属层的屏蔽层。芯片的有源表面是利用设有包括金属层的α粒子屏蔽层的互连膜B2防止来自上方的α粒子的。其它的保护是由包括金属的顶盖B5提供的。
根据本发明的一个变型，衬底是金属作的，这就消除了由衬底辐射α粒子的危险并进而改善了通过衬底的导热。这种本发明的变型相对于图7。在这个本发明的变型中引线框架最好由陶瓷材料作成。对于适合用的陶瓷材料的例子在该说明书的下文中给出。
图8表示一个引线框架变型的剖面侧视图。该引线框架设有在它底部的封装外部的外接触焊区25，26及27，用于与下一层封装相接触。同时在引线框架的上部的封装外部也具有外接触焊区28，29及30，用于保证与下一层封装中的相应接触装置相接触。下一层封装例如应是在我们同时待审查的申请SE9100596-7中的一种组件。焊区28，29，30，25，26及27与封装模腔内的焊区31相连接，用以和芯片互连膜B2相接触。
图9表示图8中引线框架的顶视图，其上具有焊区28，29及30。焊区31与焊区28，29及30形成电连接。
该引线框架的顶视图表明封装四周上外部焊区28，29，30的布置，它与上述图3中所示的周围框架部分3上的焊区可以具有相同的构型。
第三实施例（图10）：
图10是根据本发明第三个实施例的封装的剖面部件分解侧视图。其中五个主要的封装部件为：衬底c1，互连膜c2，在有源表面上具有接触焊区（未在图10中示出）的芯片c3，填充物c4及顶盖c5。
参照图10，本发明的该第三实施例与第二实施例有着许多相似处，但是引线框架是与衬底集成在一起的，并且封装还包括一个密封箔32，它允许使封装中在芯片c3以上的空间与以下的及沿芯片c3边上的空间之间有压力差。因而可用在芯片与衬底之间的空间中的低压或真空使芯片紧固或紧压在衬底上。该密封箔32是比芯片面积大的薄箔，它即覆盖了整个的芯片也覆盖了引线框架上第一架台33的一部分。该密封箔是被（eutectic）键合到第一架台33的上表面的，如图10示。
实施这个密封可以具有若干变换方式。根据一个实施例，该密封箔与互连膜结合在一起，既提供电的互连接又提供与衬底的紧密的密封（未示出）。该密封箔/互连膜可以覆盖整个芯片及延伸到引线框架的第一架台上，如图10中所示，或者它是从芯片的边缘伸延到周围框架部分的第一架台处的条带型式，如图11中所示。
根据另一实施例，具有一种单独的密封箔34，它包括一个仅沿着芯片边上的金属箔。该密封件可以既能沿着芯片D3的上部边缘放置，如图11中所示，也能在芯片的基部延着紧靠着衬底的芯片底部边缘放置（未示出）。参照图11，该密封件或箔34被共晶键合到芯片及衬底D1上。于是芯片D3及衬底D1之间的空间35以气密形式被隔离并具有一气体压力，该压力低于大气气压及低于图11中芯片D3上部封装空间中的压力。当组装该封装时该氏气体压力应准备就绪。另外可使用提供低气压力的抽气装置或真空装置（未示出）。
当然也可以将密封件或箔先置于芯片上然后再将其置于放置在衬底上的层或引线框架上。
第四实施例：
根据本发明的第四实施例（未示出），封装包括多个彼此连接或与衬底连接的分离芯片，从其它的方面看该封装是根据本发明的第一优选实施例实施的。
根据本发明的一个变型，利用粘结或模压将芯片放置到衬底上。胶最好仅施加在芯片中间部位的一小点上。根据本发明又一变型，芯片利用聚合物键合保持其位。
第五实施例：
根据本发明的一个变型，该封装包括一个衬底，一个在其有源表面上具有接触焊区的芯片，一个填充物及一个顶盖，但不包括任何互连膜。为了取代对芯片上不同电路的所有互相连接，采用了多层芯片接触膜，例如图15中所示的膜18。利用导线键合提供芯片焊区与衬底焊区之间的接触。这种键合的一个图绘于图19中并在下文中进一步描述。
在这个实施例（见图19）中，芯片面向上地安装在衬底上。该衬底设有第一键合焊区用于对芯片焊区作导线键合。这些衬底上的第一键合焊区围绕着芯片四周呈一方形图案。这些在衬底上的第一键合焊区连接到封装外部的第二接触焊区或插脚上（未示出），用于与下一层封装、譬如一组件相接触。
填充材料没有完全覆盖整个芯片，而在芯片的边缘上留出一个开着的空间，因而就有空间用来键合导线。在填充材料的顶上放置顶盖。
这样，本发明的第五实施例提供了一种封装，其中芯片利用被挤压在填充材料与衬底之间而固定到位。
第六实施例（图12）：
根据本发明的第六实施例，互连膜与顶盖作成整体。图12是根据本发明的第六实施例封装的剖面部件分解侧视图。在图12中一个顶盖E5的底侧上设有互连膜E2，它具有第一接触区36，最好是具有凸块形状的接触区。在衬底E1及顶盖E5之间放置一个芯片E3。在芯片E3及衬底E1之间具有填充材料E4，它被用作压力分配层。
芯片E3上设有接触焊区40，用于与顶盖E5上的接触区36相接触。凸块36个别地与位于顶盖四周并朝向衬底E1的表面上的第二接触区37相接触。当封装组装好时，该第二接触区37与第三接触区38形成接触，后者设在衬底E1四周框架部分39上。
第三接触区38被电连接到封装外部的外接触焊区41上。
应理解到上述实施例的多种组合及变型在本发明范围中是可以作到的。
衬底对于芯片提供了下方的机械支承并且用作为芯片与外界之间的导热通路。
衬底是由陶瓷、例如氧化铝（Al2O3）构成的，或者是由一些具有比较好的热导率的其它材料、例如金属、合金、聚合物或聚合复合物构成的、其它的陶瓷材料可能是氮化硅，碳化硅，氮化铝或一些类型的玻璃陶瓷。
衬底在互连膜与安装封装的壳体或组件之间提供用于电接触的导体。衬底上设有具有与互连膜接触的焊区的多层厚膜导体，这些导体已在以上对应图5及6描述过了。该陶瓷衬底最好是利用共燃技术（cofiring  techniqne）生产的。
互连膜与衬底之间的电接触可以由压力连接，导线键合或热压键合获得。此外可由熔焊或软焊来实现该电接触。
衬底导体焊区6与组件之间的电接触最好是利用压力连接或更专门的浮置连接器（floating  connector）来实现的。另外也可用熔焊或软焊来实现该电接触。
在本发明的范围中也可以为封装设置插脚，它们机械地布置在衬底上用于与壳体或组件中的导体接触。
在本发明的范围中也可以为封装设置插脚，它们机械地布置在衬底上用于与壳体或组件中的导体接触。
重要的是衬底要具有高的热导率，因为衬底的一个功能是将热从芯片传递到外界。普通的氧化铝的热导率K约为18W/（K·m）〔瓦/凯尔文·米〕。
由于衬底表面的粗糙度可能在芯片与衬底之间具有细微的间隙。为了使这些间隙对热通路的阻碍减到最小程度，衬底的粗糙度应保持在最小程度上。衬底可被抛光以便非常平滑。间隙中可以充入氮气或氦气。此外该间隙可被抽空。
也可利用放置金膜填充该间隙，金膜的厚度相应于衬底与芯片的不规则度。如果该衬底表面从“山”顶到“谷”底的粗糙度为1μm厚，则该金膜可为1μm厚。当封装组装时，该金膜24被挤压在芯片B3及衬底B1之间。在该工序过程中，金膜被变形并具有这样的形状，致使它直接与芯片B3的表面及直接地与衬底B1的表面相接触。
Al2O3具有的线热膨胀系数为7.0×10-6K-1。由于硅的热膨胀系数为2.33×10-6K-1，因而具有的失配为4.67×10-6K-1，因而具有的失配为4.67×10-6K-1。
根据本发明的封装并不局限在用于传统尺寸的芯片封装上，但“芯片”一词用于指包括至少一个集成电路组件的半导体材料本体。在根据本发明封装的第一实施例中，该半导体材料本体可包括552个电路组件。根据本发明的一个大规模芯片是具有平方分米数量级尺寸的一个晶片。
芯片A3包括一个半导体VLSI芯片本体42，并且该芯片可以设有一个芯片接触膜18，如图7中所示而在图15中表示得更为详细。该VLSI芯片本体42包括一个电路组件阵列CM。单个的电路组件被示于图13中，它们可利用芯片接触膜18互相连接。
电路组件CM可以包括存储组件，处理器组件或其它的电子电路以及不同类型电路的组合。该电路组件CM可以不止成一个24×24组件阵列，一个8×8组件阵列，一个2×2的组件阵列，或一个单个的组件。在单个的电路组件之间可以划出沟道。
超大规模VLSI芯片，如图13中所示的原晶片大小的芯片具有圆园角以便减小破碎的危险。图13中的芯片A3包括一个24×24的电路组件阵列CM。因此，在每个角上有6个组件不能被使用。在该晶片3中其余能工作的电路组件CM的数目为552（24×24-6×4）个。
图14表示包括8×8的电路组件阵列CM的一个方芯片的顶视图。
参照图15，在本发明的第一优选实施例中芯片接触膜18包括下述各层，她们的排列是自半导体VLSI芯片开始到：
A层：厚度例如为1μm的一个绝缘聚合物膜A。它具有带有导电通路3的孔，用于在半导体VLSI芯片本体42的焊区与芯片接触膜18中的导体之间提供电接触。
作为一个例子，5×5mm2的一个实际存储组件具有10个电源焊区及16个信号焊区，其聚合物膜有26个孔。
B层：厚度例如为100nm至1μm的导电层。该层由铝膜组成，它可用作对芯片中垂直线上全部电源焊区的互连。它也能在芯片焊区及连接到下面导电层、D层的接触通路之间提供导线。
C层1：厚度例如为1μm的一个绝缘聚合物膜。它具有用于所有内连的控。作为一个例子，5×5mm2的一个实际存储组件具有10个电源焊区及16个信号焊区，其聚合物膜具有20个孔，也即4个电源焊区孔及16个信号焊区孔，用于提供与芯片接触膜18中的导体的电接触。
D层：一个100nm厚的导电层D。这一导电层可以由铝薄膜构成，并且该层可以用于芯片商店一条水平线条商店全部电源焊区的互连。它还提供在互连膜A2、B2上用于与凸块9、20相接触的焊区19。
作为一个5×5mm2的实际存储器组件的例子，该d层具有20个通路，即与b层相接触得条电源通路和16条信号通路。它还提供与每个实际存储器组件相关的20个焊区，用于与互连膜的各相应凸块相接触。
上述各层利用专业技术人员公知的方法通过在一片预制的晶片的顶石制造各个层而构造到VLSI芯片上的。该导电层可以用，比如，物理汽相沉积或化学汽相沉积法沉积。
在本发明的第一个优选实施例中，导电层的材料是铝，然而，在本发明的范畴之内，也可用其它导电材料，比如，铜、金柯伐或钼。
对面积为10cm×10cm的大片子，考虑相互搭接的材料之间的热胀失配是非常重要的。Al2O3的热的线膨胀系数等于7×106K-1。对于硅灯语。33×106K-1，因此，其失配为4.67×106K\+1。这些材料的弹性常数分别是27×199Pa和16.7×109Pa。着就导致，当温度有变化时，弱材料相互间是刚性连接的话，在硅中就有126KPa/K的应力。这样，将芯片刚性地固着在衬底上可能导致在封装温度增加时芯片的开裂。
为防止这些机械应力问题，对衬底的键合是柔韧性的。在本发明的第一实施例中，不用任何粘合剂而让芯片放置在衬底上而简单地达到这一目的。芯片A3、B3保持着被压向衬底的位置。将芯片A3、B3压向衬底的力是由芯片A3、B3和顶盖A5、B5之间的材料提供的。
根据本发明的另一个实施例，芯片是靠芯片与衬底之间的低压的气体或液体保持在其位置。在该实施例中，环绕芯片的四周上，或放置芯片的模腔的四周上设有一个密封件，为了保持该低压并注意到芯片上面的材料和芯片下方间隙之间的压力差。所提供的低压甚至可以是真空。该压力差的力与摩擦力共同使芯片保持在位置上。
当芯片上的力是100KPa时，若与热力相比，芯片和衬底之间的摩擦仍是可忽略不计的。
对一个芯片可设置一个芯片接触膜，该膜具有用于接触芯片焊区的多层导体，切备有用压力连接而接触内连膜的焊区。
根据本发明的第一个实施例，芯片A3包括一个具有多个焊区8，19的芯片接触膜。在本发明的第一个实施例中，设置在芯片接触膜与互连膜之间的接触的焊区数目超过1200个。用压力接触是可行的，因而清除了热应力问题。
该芯片在与接触膜家畜的有源侧到处都有焊区。这就是一个重要的特点，因为它使得使用超大芯片成为可能，同时也说明必须将焊区安排在只沿着芯片的四周。这自然简化了VLSI的设计。
如上所述，一个芯片可以由一个整个晶片组成。该芯片可以包含一个大的电路，同类电路的阵列或多个不相同的电路。
因芯片设计不是根据本发明的实际封装的一部分，故不作进一步的介绍。
硅树脂的热导率K大约是125W/K·m
芯片内多数的热产生与芯片的具有有源表面和接触焊区一侧附近。因此有两个主要热径。
对于面朝上型式的，它们是：通过互连膜和填充物朝上传到顶盖，以及通过芯片的非有源部分向下传到衬底。
对于面朝下形式的，它们是：通过互连膜向下传到衬底，以及通过芯片的非有源部分和通过填充物向上传顶盖。
对两种情况，在各封装元件间的界面上读将存在着温度梯度。
互连膜包括一层或多层的聚合物膜，具有一层或多层的导电体。互连膜在芯片接触膜及衬底或与“封装的外界”之间提供电接触。
图16表示导体的一个顶视图，例如，处于一个互连膜的导体层g中的导体。该层g可以包括多个导线，全沿y一方向，如图16所示。在该互连膜中可以有与其它层接触的通路10（未示出）。图17表示导体的一个顶视图，例如，处于一个互连膜的导体层k。该层k可以包括多个导线，全沿x-方向，如图17所示。
在本发明的第一实施例中，导电层的材料是金或银。金用在接触凸块（比如见图2）。然而，再本发明的范畴之内，可以用其它导电材料，如金、柯伐或钼。
互连膜可被设置成各种不同的方式，如图18、图19以图20所示。
图18表示一个根据图1所示的第一实施例排列的衬底A1的一部分、互连膜A2的一部分及芯片A3的一部分的剖面侧视图。在第一实施例中，互连膜A2覆盖着整个芯片A3，并通过将芯片接触膜焊区19和互连膜内的电导凸块9连续不断地压在一起而达到它们之间的电接触（压力连接）。焊区19的面积比想对应的凸块9的接触面积大得多因而凸块9可以在焊区19内横向侧滑，而仍保持与焊区19的欧姆或电接触。芯片A3和互连膜A2之间的热膨胀失配，可以引起凸块侧滑。
同理衬底A1的焊区4的面积大于相对应的凸块5接触面，互连膜A2商店凸块5与衬底A1上的焊区4借助凸块5的侧滑达到她们之间的电接触，靠压力连接确保电接触。在该优选的实施例中，如图18所示，芯片是面朝下被固定的。
互连膜F2与衬底F1之间的电接触也可以用导线键合来实现，如图19所示，互连膜F2覆盖着整个芯片，沿互连膜F2的周边设有焊区44。衬底F1设有焊区45，用于与封装上的外焊区的连接。互连膜焊区44和衬底F1上的焊区45之间的电接触又键和导线46提供。芯片接触膜焊区和互连膜中的导电凸块之间的电接触靠压力连接达到（未示出）在此实施例中，芯片是被面朝上固定的。
依据本发明的另一种方式，由外引线的键合来实现互连膜与衬底之间的电接触，如图20所示。
为互连膜和衬底上的焊区之间提供电接触的另一种方法是熔接或焊接。
互连膜47的面积比芯片48大，互连膜47沿其周边设有适合于OLB（外引线键合）的接触面。衬底49设有与封装上的外焊区相连接的焊区50。适合于OLB的互连膜接触面积与衬底49上的焊区50之间的电接触由OLB提供。互连膜47设有超长度LE，因而收缩和膨胀均可发生，而不引起热应力问题。
芯片接触膜焊区和互连膜内的导电凸块之间的电接触由压力连接（未示出）达到。在本实施例中，芯片是被面朝下固定的，即将其有源表面朝向下边的衬底49。
然而，显而易见，OLB也是可用的，具有关于热应力问题的相同结果，当芯片被面朝上固定时亦然。
在本发明的第一优选实施例中，互连膜包括四层e，g，i，k导体层和三层绝缘层（与上述芯片接触膜相比）。
回头再参照图2，图中表明互连膜A2的一小部分的剖面，互连膜包括如下各层：
e层：一导电层e，例如7μm厚。该层包括多各不同的导线，其中的一些设有凸块9，用于接触芯片接触膜18上的焊区19（见图1，15，2）。在互连膜内有与其它层接触的通路10，11。其中一些通路设有金属柱11，通过互连膜一直通到最底下的导电层，图2中的k-层。
在5×5mm2的实际存储器组件正上方的互连膜的面积中，有10个电源焊区和16个信号焊区，而e层包括4个电源凸块和16个信号凸块。
f层：一绝缘聚合物膜，例如，25μm厚。它设有用于通路10、11的孔。
在5×5mm2的实际存储器足见正上方的互连膜的面积中，有26个焊区，该聚合物膜含有20个孔，即4个电源孔和16个信号焊区控，为导电层e层和导电层g层提供接触。
g层：一导电层，例如7μm厚，该g层包括多个15mm宽的导线，还有为与互连膜其它层相接触通路10。
h层：一绝缘聚合物膜，例如25μm厚。
该聚合物膜有通路10＝11的孔，为g层的导体和i层的导体提供电接触。
i层：一导电层，例如26μm厚。该层设有一接地面。该层包括一个面积与芯片面积相同的金属薄片，但有孔，为其它未与接地面连接的层内的导体提供接触，例如，g层与k层之间的接触，与i曾无电接触（未示出）。如图2所示，此处还有用于冷却柱11的孔。该层还起α粒子屏蔽层1的作用。如图1所示。在该优选实施例中，该层包括一个20μm的柯伐层，其上表面和下表面均被覆以3μm厚的铜层。
j层：一绝缘聚合物膜，例如，25μm厚。
该聚合物膜有带通路10、11的孔，为导电层间提供接触。
k层：一导电层，例如，7μm厚。该层k含有多个15mm宽的导线。此处的通路10、11，用语互连膜A2内的其它层的接触。这里的凸块5附着与k层上。为衬底上的焊区4提供压力连接。
各导电层与各绝缘层用位于每一导电层e、g、i、k和相对应绝缘层f、h、j之间的大约20μm厚的粘合剂99层固定。每一金属层含有其上表面和下表面均被覆以电导率较好的金属薄层的中心金属层。
导电层内材料的重要特性是热膨胀、热导率和电导率。
在第一第一优选实施例中，聚合物是聚酰亚胺，导电层含有铜和柯伐，而凸块9、5含有金。将aramid用于一些和所有的绝缘层仍属本发明的范畴，另一些导电材料包括因瓦（invar-镍铁合金）或钼。
在本发明的第二实施例中，多层互连膜以全部设置在互连膜同一表面的接触面积为芯片B3和为引线框架14提供接触，如上述附图7所示。
电源供给、接地连线和信号分配是由四个导电层处理的，如图2所示。一层i提供一个接地面和接地连线，而其它层e，g，k提供电源供给和信号分配。为芯片上的焊区供给大电流的电源分配是可能用互连膜作出的。
在本发明的第一优选实施例中，互连膜提供了由晶片大小的芯片至衬底上的厚膜焊区4的连线。
互连膜还可以设有参照图6和图5所述类型的导体。
聚酰亚胺的热线膨胀系数大约是200×10-6K-1aramid的热线膨胀系数大约是6×10-6K-1。然而聚合物是有弹性的，因此对热膨胀不像金属那样苛求。
铜的热线膨胀系数大约是18×10-6K-1，而铝的热线膨胀系数大约是7×10-6K-1。
在本发明的第一实施例中，互连膜被保持压在芯片A3和衬底A1之间的位置。点连接由压力连接制成，因而互连线的凸块9可以在芯片接触膜上的较大的焊区面积上侧滑，万一出现热膨胀失配，还仍可保持电接触。根据第一实施例，互连膜和衬底之间的接触还可用压力连接达到。
根据另一实施例，芯片接触膜与互连膜之间的电连接是靠压力连接形成的。但互连膜上的接触面积和衬底上的接触面积之间电连接是由键合实现，比如热压键合、熔接或焊接。互连膜被弹性地安装，起弹性足以使其在数点因着在衬底上，若发生热膨胀失配仍不会断裂。
聚酰亚胺的热导率大约是0.25W/K·m。对金属层的热导率优于200W/K·m。对铝K＝20W/K·m，而对铜K＝398W/K·m。
在顶层和底层之间有许多互连通路。如图2所示，这些通路被制成柱状，柱11由高热导率的材料组成，例如，铜可提供热导和电导。环绕着冷却柱11有绝缘材料，确保与中间层中的导体的电绝缘。顶层e和底层k设置了位于在柱11两端的金属凸块9、5。这些凸块9和5被安排分别压在芯片接触膜8上的焊区面积和衬底4上的焊区面积上。所以，热导和电导是最大程度的，而沿冷却柱11的热径内的温度降保持最小。
根据本发明的另一种实施例，互连膜上的凸块9和5分别压在芯片和衬底的非焊区面积上，而通路11只作为热径。
芯片被一连续不断的外力保持在其位置，使其从顶盖压向衬底。填充物的目的在于将外力分配在芯片的整个表面上，而把每个芯片接触膜焊区压向互连膜上的对应凸块。靠来自受压缩的填充物的力，互连膜凸块还压在衬底上的对应焊区上。
例Ⅰ：填充材料包含陶瓷，如图1所示的第一优选实施例。当填充物由陶瓷组成时，顶盖是有韧性的，以便作为提供将填充物压向芯片的力的弹簧，并把芯片、互连膜和衬底紧压在一起。顶盖可由一层薄金属组成，或由一薄陶瓷层组成。
根据本发明的其它实施例，填充物中的材料是有弹性的或有韧性的。
例Ⅱ：填充物材料汗有凝胶51，如图21所示。布置在芯片53和凝胶51之间的是膜密封件52，它致使在芯片和凝胶之间没有直接接触。凝胶把压力从顶盖（未示出）分配到整个芯片，并把膜密封件52压向芯片，压向衬底54。根据本发明的一种方式，膜密封件52含有带接触装置的互连膜，达到与芯片上和衬底上的焊区的压力连接（未示出）。密封件最好含有聚合物，但其它材料，例如金也是在本发明的范畴之内。凝胶最好是掺入一种导电材料而导电的。倒如掺银。因而提供了一个自芯片只顶盖的良好冷却路径（未示出）。
例Ⅲ：填充材料含有聚合物55，如图22中的剖面侧视图所示。聚合物把压力从顶盖（未示出）分配到整个芯片56，并将芯片压向衬底57。在芯片和凶狠地之间设有一互连膜58。聚合物没有盖住芯片，让开了边缘部分。聚合物可以含有填以氮化硼的硅树脂。
例Ⅳ：填充物含有冲气缓冲垫59，如图23所示。缓冲垫可以安置于顶盖60和芯片61之间。按本实施例的一个方案，缓冲垫由冲气薄金属膜管构成。
顶盖提供了上部机械支撑并保护了芯片，还作为向周围导热的路径。
在被发明的第一优选实施例中，如图1所示。顶盖是柔韧的，所以容许一来自外界的压力传递到填充材料上。它还起到一个为在顶盖和衬底间的填充材料提供压力的弹性作用。
在本发明的一个方案中，顶盖是刚性的，为顶盖下面的弹性填充材料提供适当的支撑。
该顶盖含有一种金属，如柯伐或一种陶瓷如氧化铝，或另一种具有相当好的热导率的材料、如一种合金。该顶盖还可以含有聚合物或聚合混合物。
可用于顶盖的材料的热线膨胀系数和热导早在本说明书中介绍过。
在一个封装中可以设置一个嘟噜的蜜蜂环用以提供相互接合的两个部分间的气眯缝。
图24是说明位于顶盖N2和衬底N3间的密封环N1的剖面侧视图。在一封装中可以设置一个蜜蜂环N1，为相合接合的两个不见间提供气密封。密封环可用陶瓷材料形成，如在本说明中已介绍过的衬底材料。
在密封环N1和顶盖N2之间连接处设有玻璃粘结剂N4。在衬底N3与密封环N1之间的连接出也设有玻璃粘结剂N5。衬底N3和玻璃粘结剂N5之间可设置多层厚膜导体N6，在各分离的导体N6之间设有隔离层N7。导体N6提供封装的内模腔与外接触焊区N8之间的电接触。因而，例如，图1中的焊区4可被连到导体N6。外接触焊区N8可被设置在衬底N3的下表面，如图24所示，以及设置在独立引线框架N9的上表面。引线框架N9可以设有一个或多个通孔N10，镀以厚膜导体，为厚膜导体N6和焊区N8之间提供接触。衬底N3可以设有通孔N10，在边缘设有导体N11一提供焊区和导体N6间的接触。
封装靠顶盖上的和衬底下的两个放热片冷却。放热片装载可固定封装的组件内。因放热片与组件不属于本发明实际封装的部分，因而对此不作详述。有关组件的详情，请参照我们的同时待审的专利申请SE9100596-7。
来自封装来的热传导由把封装挤压在散热器中的外力予以保证。在封装内设置一个匹配的内压力，一补偿外压力，并防止封装形变。等封装可被施加高至1bar的力时，在顶盖和衬底上有一个可观的力。对顶盖大小为122×122mm2的封装可施加/400N的力。
在图1中，用箭头指明了自芯片A3的有源表面外界环境的两个基本的热路径。图25表明了相同的热路径，并指明了响应的对热传导的阻力r11至r15。参照图25，下表表明了本发明第一优选实施例众个基本元件的近似热阻rt
材料 热导率（k1)［W/K·m］ 热径距(l)［m］ 热阻(rt =1/kt)［K·m2/W］
顶盖A5(柯伐） k15 l5 r15
填充物A-4 k14 l4 r14
Si3 k13 l3 r13
互连膜A2 k12 l2 r12
氧化铝衬底A1 k11 l1 r11
左侧一列列出热径上的元件，第2列列出了相应的热导率k。第3列列出每层的厚度，与热径长度l等同。最右一列表明了一个封装各元件层的热阻rt＝1/kt。
在图25中，标出了一个热产生部件，表明是产生热的芯片A3的部分。一般来说是在芯片的有源表面上。传出封装的两条热径都起源与该部分。在图25中被标明朝上的热径自芯片的有源表面经芯片A3的非有源表面、再经填充材料A4和顶盖A5到外界。
在图25中被表明向下的热径自芯片的有源表面，经互连膜A2和充氮的间隙，在经衬底A1到外界。
对从芯片沿着芯片产生热的有源表面向上的路径到外界的热阻率的计算的，得到为下列结果：
R上＝r13+r14+r15〔K·m2/W〕
相似地对沿芯片产生热的有源表面向下的路径的热阻率的计算，同样可表达为下列结果：
R下＝r12+r11〔K·m2/W〕
层的热阻依赖与散热的面积A。所以热阻R由热阻率除以面积A来计算（R＝rt/A）
根据本发明封装的第一优选实施例的芯片面积为A＝15×10-3m/+2。
由原晶片大小的芯片。沿向上热路径到外界的热阻是：
R上＝r上/A〔K/W〕
而沿向下热径到外界的热阻是：
R下＝r下/A〔K/W〕
因为总的冷却容量依赖R上和R下，故自芯片到外界的总热阻是：
R总＝R上＊R下/（R上+R下）〔K/W〕

Claims (45)

1、一种VLSI芯片的封装，其特征在于下列组合：
a)按顺序用机械方法设置的一个衬底装置(Al、Bl、Cl、El)、一个框架装置(3、14、39)和一个顶盖装置(A5、B5、C5、E5)，构成一个外壳，该外壳具有一个内模腔、设置于所说的模腔内部的、与在所说的外壳的外部的外接触装置(6、22、41)作由接触的第一连接装置(4、16、38)；
b)一个设置于所说的模腔内部的芯片装置(A3、B3、C3、E3)，该芯片具有第二连接装置(8、19、40)；
c)至少一个毗邻所说的芯片装置(A3、B3、C3、E3)的互连膜装置(A2、B2、C2、E2)，该互连膜具有第三连接装置(9、21、36)和第四连接装置(5、20、37)，其中至少某些第三连接装置(9、21、36)是处于能构成与所说的芯片装置上的至少某些所说的二连接装置(8、19、40)相接触的位置，其中至少某些四连接装置(5、20、37)处于能形成于所说的模腔内部的至少某些所说的第一连接装置(4、16、38)相接触的位置，并且在于各欧姆接触各自设置在被选中的所说的三连接装置(9、21、36)和四连接装置(5、20、37)之上，以实现与被选中的所说的第一连接装置(4、16、38)和二连接装置(8、19、40)相连接。
2、一种如权利权利要求1所述的封装，其特征在于，
一个将顶盖装置（A5、B5、C5、E5）压向所说的衬底装置的压力装置，所说的芯片装置（A3、B3、C3、E3）被浮置在模腔之内部，即不作任何键合，而保持在受来自所说的压力装置装置的所说的压力的位置上。
3、一种如权利要求1所述的封装，其特征在于，
a）在所说的模腔内，至少在衬底装置和芯片装置之间设置的比大气压低的低压，所说的芯片装置（A3、B3、C3、E3）被浮置于所说的模腔内部，即不作任何键合，而保持在受来自所说的压力装置的所说的压力的位置上。
4、一种如权利要求3所述的封装，其特征在于，
一个再所说的芯片装置（C3、D3）上背着所述芯片装置（C1、D1）一侧设置的密封薄片装置（32、34），它伸展与整个芯片面积，至少覆盖其边缘，并伸展到所说的芯片装置的边缘之外，以气密方式被固定在所说的芯片装置外部的所说的模腔部件上;
一个被设置在芯片装置（C3、D3）外部的所说的薄片装置（32、34）所说的芯片装置（C3、D3）和所说的衬底装（C1、D1）包围的第一容积和内的第一低压;
一个设置在所说的第一容积外部的模腔容积内的二低压;所说的地低压强于所说的第二低压;
所说的顶盖（C5）被大气压压向所说的模腔。
5、一种如权利要求所述的封装，其特征在于，
所说的密封薄片装置和所说的互连膜装置是同一个元件，它的第三连接装置设置在覆给所说的芯片装置的部分，而它的四连接装置靠近它的边缘设置（图10）。
6、一种如权利要求2至5中任何一项所述的封装，其特征在于，
在所说的模腔内设置一吸收压力的填充物装置（A4、B4、C4、E4）。
7、一种如权利要求6所述的封装，其特征在于，
所说的吸收压力填充物装置是从下列物品：凝胶、聚合物以及至少一个可变形的充气垫中选出的。
8、一种如前述的权利要求中的任一项所述的封装，其特征在于，
所说的顶盖装置（A5、B5、C5、E5）是可变形的;
所说的模腔是以气迷方式被隔开的，其内部气压低于大气压力。
9、一种如前述的权利要求中的任一项所述的封装，其特征在于，
所说的顶盖装置（A5、B5、C5、E5）至少在中心部分是非弹性的，在所说的中心部分面向所说的模腔的一侧是平的;以及一个提供压力的装置，把所说的顶盖装置压向所说的衬底装置，提供一个大小能贯穿所说内部元件的压力。
10、一种如前述各权利要求中任何一项所述的封装，其特征在于，
至少在所说的芯片装置和所说的衬底装置之间设置至少具有阻碍α粒子特性的一个模（1、2、i、24），所说的膜是从下列材料：填充有金属例子的塑料或金属，例如，铝或铜，或等同物中选出的。
11、一种如权利要求10所述的封装，其特征在于，
至少一种所说的α粒阻碍膜（ⅰ）被包括在所说的互连膜装置内（图5）。
12、一种如前述各权利要求中任何一项所述的封装，其特征在于，
所说的芯片装置（A3、L2）被安装在所说的衬底装置（A1，L1）和所说的芯片装置之间。
13、一种如权利要求12所述的封装，其特征在于，
至少某些用于接触所说的芯片装置上的第二连接装置（8）的第三连接装置（9）和用于欲接触放置于所说的模腔内部的第一接触装置（4）的第四连接装置（5）相互背向地安置，并通过所说的互连膜装置（A2）的材料相连接。
14、一种如权利要求12或13所述的封装，其特征在于，
所说的模腔内部的第一连接装置和所说的互连膜装置上的第四连接装置相互接触地放置，并且相互固定地连接，例如，焊接或熔接。
15、一种如前述权利要求中任何一项所述的封装，其特征在于，
在所说的衬底装置（49）上的第一连接装置（50）被设置在所说的衬底装置朝想模腔的一侧并在环绕所说的芯片装置（48）的区域内。
16、一种如前述权利要求中任何一项所述的封装，其特征在于，
所说的芯片装置被至于所说的模腔内部，其所说的第二连接装置背向于所说的衬底装置;而所说的互连膜装置（F2）被安排在所说的芯片装置上背向衬底装置一侧;在所说的模腔的内部的第一连接装置（45）被安置在环绕所说的芯片装置的区域内;以及对所说的互连膜装置（F2）上的第三连接装置（44）和所说的第一连接装置（45）提供键合（46）。
17、一种如权利要求1至12、15和16中任何一项所述的封装，其特征在于，
所说的在模腔内部的第一连接装置（16）被安置于内部的环形架台装置（15）之上;所说的互连膜装置（B2）的宽度覆盖了所说的芯片装置以及至少所说的架台装置（15）的一部分，在其与所说的第一连接装置（16）对齐的环行部分具有所说的第四连接装置（21）（图2）。
18、一种如权利要求1至12及15至17中任何一项所述的封装，其特征在于，
所说的衬底装置（B1）和所说的框架装置（14）是分离的单元;以及所说的第一连接装置（15）和所说的外部接触装置（16）在所说的框架装置内提供了相互的电接触。
19、一种如权利要求18所述的封装，其特征在于，
所说的框架装置（14）是由一种陶瓷制造的，而衬底装置是由一种金属制成的。
20、一种如权利要求1至11及17至19中任何一项所述的封装，其特征在于，
所说的芯片装置是倒置的，并在背向与所说的衬底装置一侧具有所说的第二连接装置，且被模压到所说的衬底装置（F1）之上。
21、一种如前述权利要求中任何一项所述的封装，其特征在于，
设置一个冷却装置，以冷却所说的衬底装置（Al）的外部。
22、一种如前述权利要求中任何一项所述的封装，其特征在于，
设置一个冷却装置，以冷却所说的顶盖装置（A5）的外部。
23、一种如权利要求1至11及15至22中任何一项所述的封装，其特征在于，
所说的芯片装置（B3）被设置在所说的模腔的内部，它具有的第二连接装置（B19）背向于所说的衬底装置（B1）;及将一种具有良好热导的软衬底层，诸如软金属，例如金、或导热膏，放置于所说的芯片装置和所说的衬底之间（F2）。
24、一种如权利要求1至11及15至24中任何一项所述的封装，其特征在于，
所说的芯片装置被置于所说的模腔内部，其所说的第二连接装置背向于所说的衬底装置;及将具有良好热导的软衬底的数个搭板，诸如软金属，例如金、或一种导热膏，被分配在所说的芯片装置和所说的衬底装置间的界面内。
25、一种如权利要求1至11及15至24所述的封装，其特征在于，
所说的芯片装置被置于所说的模腔内部，它具有的第二连接装置背向于所说的衬底装置;所说的衬底装置的内侧被抛光至平滑。
26、一种如权利要求1至11及15至25所述的封装，其特征在于，
所说的芯片装置被置于所说的模腔内部，其第二连接装置背向于所说的衬底装置（E1）;而所说的互连膜装置（E2）以整体方式被被设置在所说的顶盖装置（E5）上。
27、一种如权利要求26所述的封装，其特征在于，
互连膜装置被至于所说的顶盖装置的内侧，呈聚合物和金属引线图形层相间的数层，连接通路在适当位置被至于所说的引线图形层之间。
28、一种如前述权利要求中任何一项所述的封装，其特征在于，
当所说的第一连接装置（4）之一适合于与所说的第四连接装置（5）之一形成接触时，所说的连接装置之一上，最好是所说的第四连接装置（5）上设有一个凸块，它是一个金属突起物，具有显著比与之相接触的连接装置小的外表面（图1和图5）。
29、一种如前述权利要求中任何一项所述的封装，其特征在于，
当所说的第二连接装置（8）之一适用于与所说的第三连接装置（9）之一形成接触时，所说的连接装置之一上，最好是所说的第三连接装置上设置一个凸块，它是一个金属突起物，具有显著比与之相接触的连接装置小的外表面（图1和图5）。
30、一种如前述权利要求中任何一项所述的封装，其特征在于，
所说的互连膜装置包括数个聚合物和金属引线图形层（e，f，g，h，i，j，k）相间的层，通路（11）在适当的位置被至于所说的引线图形层（e，g，k）之间（图5）。
31、一种如权利要求28～30中任何一项所述的封装，其特征在于，
所说的通路是镀金属的通孔。
32、一种如前述权利要求中的任何一项所述的封装，其特征在于，
包括作为引线间绝缘体的聚合物的多岑层引线图形（18）被设置在面向所说的互连膜装置一侧的芯片装置（42）上，所说的多层引线图形（18）具有金属化的通路（43），用于所说的金属引线图形（18）见的连接，且连到芯片装置上的焊区（19）以及模腔内的第一内连接装置（图5）。
33、一种如权利要求32所述的封装，其特征在于，
所说的第三和第四连接装置的表面是呈在聚合物膜商店金属表面的形式，所说的金属表面至少设置了两层电导率不同的金属。
34、一种如权利要求33所述的封装，其特征在于，
最外金属层至少是以点状（9，15）设置的。
35、一种如前述权利要求中的任何一项所述的封装，其特征在于，
在所说的封装外部的接触装置（6，22，41）被沿着封装的至少一个其边缘的横边，最好沿着封装的全部横边地设置在封装的至少一个宽边上（图3）。
36、一种如权利要求35所述的封装，其特征在于，
所说的在封装的外部的接触装置（6）被置于一横向突起的架台装置（3，14，39）上。
37、一种如权利要求35或36所述的封装，其特征在于，
所说的在封装外部的接触装置包括，加长的伸展在封转边缘的接触装置（gnd，Vcc），用于接地和接电源电压（图3）。
38、一种如权利要求35～36中任何一项所述的封装，其特征在于，
所说的封装外部的接触装置被置于平行于封装边缘的至少两个平行线（28，29，30）内（图3和图9）。
39、一种如前述的权利要求中任何一项所述的封装，其特征在于，
使所说的模腔内部的第一连接装置（4）与所说的封装外部的接触装置（6）形成接触的引线（7）有下列三种类型：接地引线、电源供给引线、和一组三根平衡数据引线（Kr，Ks，Kt），所说的三根数据引线（Kr，Ks，Kt）的电流总和及电压总和分别随时保持常数。
40、一种如权利要求39所述的封装，其特征在于，
所说的数据引线（Kr，Ks，Kt）布置成三根平行的、对称的、并排放置的引线，具有险乎关系的尺寸，以致在他们随机组合中均可提供相同的特性阻抗。
41、一种如权利要求40所述的封装，其特征在于，
最外侧的数据引线（Kr，Kt）比位于它们中间的数据引线（Ks）粗，而数据引线的宽比率是固定的。
42、一种如权利要求39～41述的封装，其特征在于，
设置非连接引线（S1）的平面平行与设置所说的数据引线（Kr，Ks，Kt）的平面，与所说的数据引线是电绝缘的，并覆盖在最外侧数据引线（Kr，Kt）上面的预定距离之间延展的平面。
43、一种如权利要求39～42述的封装，其特征在于，
所说的数据引线的宽度延着它们的路径上是变化的，但同时保持它们间的特性阻抗为常数。
44、一种如前述权利要求中任何一项所述的封装，其特征在于，
所说的模腔内部的第一连接装置与外壳外部的接触装置（N8）之间的电连接在一平行于衬底装置中的外壳宽边的平面内延伸，并从至少一个垂直于平行于所述宽边的平面延伸到外部的接触装置（N8）。
45、一种如前述权利要求中任何一项所述的封装，其特征在于，
所说的芯片为原晶片尺度。
CN92101238A 1991-03-01 1992-02-29 封装 Pending CN1064566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9100597A SE9100597D0 (sv) 1991-03-01 1991-03-01 Kapsel foer vlsi-wafer
SE9100597-5 1991-03-01

Publications (1)

Publication Number Publication Date
CN1064566A true CN1064566A (zh) 1992-09-16

Family

ID=20382022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN92101238A Pending CN1064566A (zh) 1991-03-01 1992-02-29 封装

Country Status (10)

Country Link
US (1) US5406025A (zh)
EP (1) EP0573519A1 (zh)
JP (1) JPH06504880A (zh)
CN (1) CN1064566A (zh)
AU (1) AU1349492A (zh)
IL (1) IL101107A0 (zh)
SE (1) SE9100597D0 (zh)
TW (1) TW214609B (zh)
WO (1) WO1992016091A1 (zh)
ZA (1) ZA921536B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102680749A (zh) * 2011-03-14 2012-09-19 英飞凌科技股份有限公司 用于可释放地容纳半导体芯片的器件
CN103871972A (zh) * 2014-03-31 2014-06-18 华为技术有限公司 法兰、半导体功率器件和集成电路板
CN105164801A (zh) * 2013-08-28 2015-12-16 京瓷株式会社 元件收纳用封装件以及具备该元件收纳用封装件的安装结构体

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
DE4237632A1 (de) * 1992-11-07 1994-05-11 Export Contor Ausenhandelsgese Schaltungsanordnung
JP3210503B2 (ja) * 1993-09-30 2001-09-17 株式会社東芝 マルチチップモジュールおよびその製造方法
DE4408356A1 (de) * 1994-03-14 1995-09-21 Ralf Dipl Ing Bierschenk Vorrichtung zur Adaptierung von Schaltkreisen
US5782891A (en) * 1994-06-16 1998-07-21 Medtronic, Inc. Implantable ceramic enclosure for pacing, neurological, and other medical applications in the human body
US5870290A (en) * 1994-11-30 1999-02-09 Intel Corporation Interface adapter board having arrays of interstitial connectors and an intermediate switching circuit
JPH0997661A (ja) * 1995-10-02 1997-04-08 Sumitomo Metal Ind Ltd 電子部品用ソケット
DE69709978T2 (de) * 1996-04-30 2002-11-21 Denki Kagaku Kogyo Kk Wärmeableitende Abstandhalter für elektronische Einrichtungen
US5996221A (en) * 1996-12-12 1999-12-07 Lucent Technologies Inc. Method for thermocompression bonding structures
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
DE19739591A1 (de) * 1997-09-10 1999-03-11 Wuerth Elektronik Gmbh & Co Kg Recyclingfähige Leiterplatte, bestehend aus einem Folien- und Trägersystem
US6275381B1 (en) 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
US6207476B1 (en) 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
EP2134990B1 (de) * 2007-03-19 2011-09-21 Conti Temic Microelectronic GmbH Gehäuse mit vorrichtung zum fixieren eines elektronischen bauteils
US8999764B2 (en) * 2007-08-10 2015-04-07 International Business Machines Corporation Ionizing radiation blocking in IC chip to reduce soft errors
KR101341586B1 (ko) * 2007-08-30 2013-12-16 삼성전자주식회사 반도체 집적 회로 장치 및 이의 제조 방법
CN102362188A (zh) * 2009-03-27 2012-02-22 爱德万测试株式会社 测试装置、测试方法及制造方法
US8587114B2 (en) * 2010-10-05 2013-11-19 International Business Machines Corporation Multichip electronic packages and methods of manufacture
CN103404248B (zh) * 2012-11-13 2016-06-15 华为技术有限公司 散热器及散热系统
AU2018250311B2 (en) * 2017-04-07 2023-04-13 The Texas A & M University System Reflectometry devices and methods for detecting pipe defects
CN116266564A (zh) * 2021-12-17 2023-06-20 超威半导体公司 用于集成电路设备组件的石墨烯涂层散热器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546411A (en) * 1983-10-31 1985-10-08 Kaufman Lance R Mounting of a compact circuit package to a heat sink or the like
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4855868A (en) * 1987-01-20 1989-08-08 Harding Ade Yemi S K Preformed packaging arrangement for energy dissipating devices
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
US4835847A (en) * 1988-04-20 1989-06-06 International Business Machines Corp. Method and apparatus for mounting a flexible film electronic device carrier on a substrate
US4974317A (en) * 1988-09-12 1990-12-04 Westinghouse Electric Corp. Method of making for RF line replacable modules
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102680749A (zh) * 2011-03-14 2012-09-19 英飞凌科技股份有限公司 用于可释放地容纳半导体芯片的器件
CN102680749B (zh) * 2011-03-14 2015-08-05 英飞凌科技股份有限公司 用于可释放地容纳半导体芯片的器件
CN105164801A (zh) * 2013-08-28 2015-12-16 京瓷株式会社 元件收纳用封装件以及具备该元件收纳用封装件的安装结构体
CN105164801B (zh) * 2013-08-28 2017-11-14 京瓷株式会社 元件收纳用封装件以及具备其的安装结构体
CN103871972A (zh) * 2014-03-31 2014-06-18 华为技术有限公司 法兰、半导体功率器件和集成电路板

Also Published As

Publication number Publication date
JPH06504880A (ja) 1994-06-02
US5406025A (en) 1995-04-11
TW214609B (zh) 1993-10-11
SE9100597D0 (sv) 1991-03-01
EP0573519A1 (en) 1993-12-15
ZA921536B (en) 1993-02-24
IL101107A0 (en) 1992-11-15
AU1349492A (en) 1992-10-06
WO1992016091A1 (en) 1992-09-17

Similar Documents

Publication Publication Date Title
CN1064566A (zh) 封装
CN1264207C (zh) 半导体器件及其制造方法
US7514782B2 (en) Semiconductor device
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
US5777847A (en) Multichip module having a cover wtih support pillar
CN1495893A (zh) 半导体器件及其制造方法
CN1773698A (zh) 芯片向下的球栅阵列封装及其制造方法
CN1110846C (zh) 半导体装置的制造方法
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN100347857C (zh) 功率半导体装置
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1694248A (zh) 半导体器件及其制造方法
KR102508945B1 (ko) 양방향 반도체 패키지
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1822364A (zh) 半导体器件
CN1875481A (zh) 半导体装置及其制造方法
JPH0677357A (ja) 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法
CN1225750A (zh) 半导体封装的制造方法和集合电路基板
CN1196576A (zh) 塑料封装的半导体器件及其制造方法
CN106847781A (zh) 功率模块封装及其制造方法
CN1855400A (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
US11264318B2 (en) Semiconductor device, method for manufacturing the same, and semiconductor module
US20070175660A1 (en) Warpage-reducing packaging design
CN1499617A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication