TW214609B - - Google Patents

Download PDF

Info

Publication number
TW214609B
TW214609B TW081101494A TW81101494A TW214609B TW 214609 B TW214609 B TW 214609B TW 081101494 A TW081101494 A TW 081101494A TW 81101494 A TW81101494 A TW 81101494A TW 214609 B TW214609 B TW 214609B
Authority
TW
Taiwan
Prior art keywords
package
wafer
contact
connection
film
Prior art date
Application number
TW081101494A
Other languages
English (en)
Original Assignee
Carlstedt Elektronik Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carlstedt Elektronik Ab filed Critical Carlstedt Elektronik Ab
Application granted granted Critical
Publication of TW214609B publication Critical patent/TW214609B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

21460^ 五、發明説明（1 ) 經濟部屮央桴準而Α工消赀合作社印製 射奘 本發明涤Μ於積««路之封装。 發明之背暑 霣子姐件的封装包括諸如霣晶麵•二極β，電容器•電 感器及《阻器等若干《路阻件。在許多情形中•偽將好幾 個姐件集合在一届積體霣路上。 積體電路晶片因各棰理由需要封裝。積體霣路需要機械 支承|對抗瓌«的保護，電源，信號接頭以及去除热量等 〇 因此•此種封装的主要功能為《路支承及保驩，大氣管 制，功率分Κ，信《分佈及熱悬傅導等。 因此•必需一道Μ上的層次來滿足埴些條件。晶片封装 構成第一曆次的封装。通常均採用至少一道Μ上的蹰次， 因為，需要的功能數目可能超« —道單獨第一曆封装上的 可用數目。 播大型晶體（VLSI)晶片的出現不僅籣化了霣路設計而 且也簡化了大部分封裝設計。故可在安装成封装的幾俚極 大型憒《晶Η上完成許多的《氣功能。將逭些晶片封裝安 装於一個霣路板上。如有必要•則將部分個別姐件與極大 型稹《晶片封裝一起安裝於此種霣路板上。但是，霣路板 卻常常成為非常複雜，因為•係將高大»目的晶片接頭集 中在一«微小面稹上。 當採用諸如晶片載《，牖平封装•針柵排列Μ及更複雜 封裝等拼合技術及Μ瓷封裝來達成更离的接蠊密度時·就 (請先間請背而之注*.事項洱填寫本|-.、 裝· 訂 線- 本紙»尺度边用中BB家楳毕(CNS)*r4規格(210X297公;it) 214609 五、發明説明（2) 經#部屮央^半而贝工消价合作社印 會出現有Μ霣路板的變換方法，遠些方法均能使每僩封装 支承自一僩晶片至一百僩以上的*片。並可將好雉届極大 型積《晶片與個別姐件故置在同一基霣上以及將它們纆由 基霣上的多層導體予以相互連接。可是，卻仍然必須在一 條或幾條拼合《路內將許多極大型稹«晶片與瑭度尺寸及 有限數目的墊座相互連接起來，以期達成高性能的信號處 理。 晶片與封裝之間的連接普通均由嫌接合，焊接，或走帶 自動化接合等完成。線接合為最替通的晶片接合技術•但 是，它卻有其限制。限制中的一項為热逸敗主要偽以晶片 的背部為限。 在 1989年由 Rao R. Tum^ala及Eugeue Z. Ryeaszewski 所著"微霣子封裝手冊〃的最新販中，係贍預期每個晶片 採用走薄自動化接合（TAB )技術可行之最大數目的連接 速率定為每片6 00儸連接。《於《接合，預期為每片大約 260俚11接。1988年的製造技術由線接合所促成者為每片 257儸連接Μ及由走帶自動化接合（TAB )所促成者為每 片320個連接。 和本銳明害中後文所表示的情形一樣•所說明的封装則 超《上面的期望。 可將今天的封装分成兩大類別•陶瓷封装和塱》封裝。 _瓷封裝一般具有較佳性能，而塱除封裝通常具有成本較 低之優點。 先前枋妬的間鼷 (請先閲ΪΑ背而之注意事項洱填筠本t、 裝- 線. 本紙张尺度逍用中《 Η家«準（CNS) Ή規格（2丨0x297公；it) 5 2l4_ Λ 6 156 五、發明説明（3) 經濟部中央標^;0A工消1Ϊ·合作社印製 在有 之埭路 必要長 遲延。 高頻 能可能 是故， 滅至鼉 封装 而造成 熱去 具有不 科的損 用K 項線接 陶瓷 因而， 此棰情 有機塗 g明夕 Μ今日封装的問《中間，那《是相互邃接不同晶片 中所不需要的《感。一條信號埭路的任何額外或不 度均會加入該埭路中的增大《感以及信號傅播時的 應用中特 充作為天 在實施線 小 〇 中的不同 封裝的晶 除與晶片 良導熱因 害。 在晶片與 合及每個 基霣已被 產生保護 況的方法 層。 目的 別明顯的一項另外問a則為相互連接的功 線，因而*干援其他信at繚路上的信號。 接合的電路中，常常注意將線接合的長度 材料之不同热膨脹亦能因嫌脹的錯誤匹配 片或其他姐件之破裂。 冷卻亦常常受到填充晶片與帽藎間之空間 而具有不良辱熱特性之低懕氣體或其他材 封装之間提供霣氣接觸的生產成本即因每 座墊所需要的廣泛工作而成為高昂。 艦定為_子輻射來源（阿伐粒子）之一 * 霣路不受此種輻射侵援的問《。有時處理 為在陶瓷封裝中所裝入的裝置上提供一種 本發明之目的為提供稹11«路的封裝•此種封裝侏在此 種封裝的外部上面提供積《«路與外界連接器之間的連接 .問時消除有Μ封装材料之間的热膨脹賭誤匹配的問理。 本發明之另一重要目的為提供一種稹《«路的封裝’此 本紙5lt尺度边用中β國家標毕（CNS) ΤΜ規格（210X297公:¢)
Tk 先 閲 in 背 而 之 意 事 項 填 寫 木 6 2^4^09 五、發明説明（4 ) 種封装提供自晶片至周園的改良等熱方法為在來自晶片的 活性表面之兩個主要方向中提供導熱路徑。 本發明之另一目的為庞供—種積《電路的封装，此種封 装對«常因封装姐件中的不同热膨脹所產生在封装中的熱 應力問S提供解決方法。 本發明之仍—另外目的為提供用Μ將一個晶片上的墊座 轚氣連接至封裝中所含基質上的墊座之相互連接装置並同 時提供自晶片經由相互連接裝置通至周圃的良好導热路徑 有裝 具封 供的 提片 為晶 的寸 目尺 外片 另薄 一 或明 再大銳 之極藜 明之粧 發頭之 本接明 源琎 霣 及 號 信 上 % 個 範 利 専 請 申 據 根 供 提 為 法 方 的 的 目 要 主 之。 明裝 發封 本的 成項 逹 1 第 百 項 画 範 利 專 講 申 他 。其 徑由 路係 热均 導發 目供闋 項搮及 二中的 苐向目 之方他 明要其 發主之 本僩明 成兩發 達的本 面 表 性 活 之 Η 晶 白 來 在 為 法 方 的 的 經濟部屮央標準A工消费合作社印製 下 的 義 意 定 預 其 及 句 辭 用 所 中 軎 明 說 本。 Μ 的 有 成 為 達 的 所 著。 色 跟單 特 所淸 之 文份 Η 力£ 晶懕合 輿將接 座為被 垫法保 的方確 上其或 * , \ 接摧及 連醚* 互力 相金颸 層起鵾 1 突接 保之加 確Μ增 >接. Ρ氣而 BU1B因 ί的， 〃 間座 撺之蟄 碰座至 、， 墊中 的樂 準 家 " β 中 用 逍 度 足 % 紙 本 i賴 7
21460Q Λ 6 Π 6 五、發明説明（5 ) 經濟部屮央榀準杓卩工消货合作社印製 片之相互連接鎮與非垫座®域間之拥械分雛。一俚碰撞的 接觸Ε小於它與其完成霣氣接觸的接觸元件。 *晶片載（Chip Carrier)用Μ容纳半等艚装置的 —種封装。它具有醒饒其周邊的《氣接頭·成其侧邊下面 的焊接塱，而非延伸的引》框架或插入式针鯽。 ''相互連接膜〃 （Interconnection film) —暦相互埋 接膜由多層導體及接觸區姐成，用Μ接觸例如一層晶片接 觸膜上的墊座Μ及提供輿所埋接至封裝外部的垫座之接觴 Ο "晶片接觸膜〃 （Chip contact film )—層晶>1接觸 膜躭是具有設在晶片上的多靥導《之»曆，用Μ接觸晶片 上的垫座，提供晶片上的電路之間的相互壤接Μ及提供用 Μ接觸相互連揍赖的墊座。 "外引嫌接合# ( 0LB ) 0 LΒ為外引嫌接合的镰寫。此 種製程為將一曆相互連接膜之墊座接合至封装中的其他墊座。 *針檷排列"（Pin — grid array) PGA為一種封装或 相互連接設計，其特色為配置成一種規定矩陣格式或排列 的多届插座入式《氣接頭。 w走铕自動化接合〃 （TAB )走箝自動化接合為將矽晶 Η利用热壓缩接合予Μ接合至諸如聚亞胺上的钃等聚合驩 磁箝上的型樣化金鼷，而後，由外引》接合予以放在一基 霣或《路板上的製程。 (Tier)為搌供垫座用空間的基質區。埴些垫座 (請先閲讀背而之注意亊項孙塡鸾本一、 裝- 線- 本紙尺度遑用+ β B家樣準(CNS)T 4規格(210x297公*) 8 214609 Λ ΙΗ3 五、發明説明（6 )
線 麵 金 合 接 或 接 連 互 相 至 接 邃Μ 等 霣明 基銳 將厘 為篛 途之 用式 的HL 計 解 了 全 完： 更中 之其 點· 優明 和說 的列 目下 外之 另取 其所 及_ 明附 發合 本配 對照 成參 達請 為在 現 分 面 雅 斷 立 之 之 分 例 部 實 一 體 的 具 _ 用 接 愛 連 1 互 第 相 装 履 封 一 之 之 明 明 發 發 本 本 據。據 依Η依 示視示 表惻表 1 面 2 围醱圖 解 圓 次 的 中 例 霣 體 具 装。 封面 之表 明觸 發接 本及 據座 依墊 對之 Μ觸 用接 示供 表提 4裝 至封 3 層 圖階 根 三 的 面 平 路 。 分 Η 之 視 用 側 抗 面 阻 斷 性 之 特XS 互 導 相 根 節 三 調 示 供 所 有 〇 5 設圈 示視示 表俯表 5之 6 Β 搏圔 DH 導 斷 解 分M 立 的 例 實 M 具 1 另 裝 封 之 明 發 本 據 依 示 。 表圖 7視 圓側 面 相 的。 中面 例表 實觸 體接 具及 裝座 封墊 之之 明觸 發接 本供 據提 依f 對'⑷ M層 用階 示 一 表次 9 及 ，膜 8 接 圖連 互 (請先閲1,?背而之注意-f項#蜞寫本t、 經漪部屮央桴準而A工消作合作社印製 分 0 立 的 例 货 體 具 l·. 夕 另 j 再 装 封 之 明 發 本 據。 依圓 示視 表側 10面 圖斷 解 分 Μ 立 0的 萡例 屬寅 金Μ 封具 密装 的封 置外 配另 所一 間再 之之 片明 晶發 與本 質據 基依 示示 表表 1 2 ΙΑ 1Χ _ _ 吠 形 的 中 裝 封 之 明 發 本 據 依 在 它。Μ· 配視 於俯 遘的 有片 具晶 。 示寸 _ 表尺 視13片 側圈薄 解 之 边 度 尺 張 紙 本 CN: /1 準 家 9 五、發明説明（7) 經濟部屮央標準而只工消费合作社印奴 14表示採用遘於將它配置在依據本發明之封裝中的形 吠之晶片俯視匾。 _15表示依據本發明之晶片接觸膜之一部分的斷面騙。 匾16至17表示依據本發明之相互速接膜之兩道不同等« 靥内的兩届相互垂直方向中的導體。 圓18表示由依據本發明之封裝具《實例中的碰捕所颸力 連接而提供的基質與相互連接膜曆之間的接觸。 19表示相互連接膜層與依據本發明之封装具《寅例中 的金臈垛接合所供基質之間的接觸。 圈20表示相互埋接膜曆與依據本發明之封装具《實例中 的外引埭接合（0LB )所供基霣之間的接觸。 匾21至23表示將填料材料S置在依據本發明之封裝中的 不同方法。 24表示根據遵照本發明之封装具體實例的密封環圈。 圈25表示依據本發明之封裝具«實例中自熱源通至周圃 的主要傅熱路徑。 笛一 '亘Μ窗例· ΜΗ 1 圈1為表示依據本發明之第一具《«例的封装之立《分 解斷面«視鼷。此種封装的五涸主要姐件為：基質Α1·相 互連接膜Α2_活性表面上具有接_塾之晶片A3·填料Α4及 帽籯Α5。參考《11 1及2偽指阿伐粒子的屛蔽而言。 此種基質為最好具有一播自上方所見的正方形狀的元件 並且它設置有提供空心的周邁框架部分3.其一般形狀類 (請先閲讀背而之注-事項朴蜞寫木^、 本紙ft尺度边用中《困家猱半（CNS)T4規格（21(1X29/公*) 10 五、發明説明（8 ) 經濟部屮央標準：；Γβ工消费合作杜印¾. 似晶片A3的形狀，用以將晶片A3及相互連接膜A2定位。茲 將此種矗Η形狀之實例表示在画13及15B中。此種基質設 有第一垫座4 *用以連接相互連接膜上的對懕接«元件5 0 封装内部上之第一垫座4予Μ«氣地連接至此種封装外 部上的第二整座6 ·用Μ接觭封裝的次一階曆。將第一墊 座4與第二墊座6連接的導體7乃係充作為基質上的多層 厚膜等體。此種導體的一部分則通《隔離陶瓷或玻璃層的 下面。為了籣單計，只將一個導體7表示在_ 1中。 將第二墊座6設在基霣的至少一個側面上並且最好是接 近基質的全部四個邊緣。將逭些第二墊座6表示為達到遘 處右方及逭處左方並且係在鼸1封装的兩個無頭奵側面上 0 可以在基《Α1之周邊框架部分3的邊蝝上設置有導« ( 未在矚中表示），用Μ將封装頂面上的墊座6與基霣底面 上的導體7或墊座6連接起來。亦可將基霣頂面上的墊座 與基質底面上的垫座由包含導《(未在臞中表示）的通孔 埋接起來k & 依據為具«實例之本發明的第一具《«例’具有其 框架部分3的基質A1乃》提供最底下的拥械支承及通至外 部的《氣接觸。相互埋接膜A2則放在晶片A3與基質A1之間 。如此一來，係將晶片A3安裝為面部向下，亦即，Μ其接 觸垫8面向相互壤接_Α2上的接《元件9。 在圔1所示之具«實例中，晶片上的某些接觸垫8之放 (請先閲讀背而之注*事項#媾寫本^ Γ 本紙張尺度遑《 t國Β家«準(CNS) Τ4規格(210X297公*) 214柳 五、發明説明（9 ) Λ fi Π 6 經濟部屮央榀準劝A工消代合作杜印製 置位置則係正對基質A1内部上的接_垫4。相互連接顧 A2係以其侧面上的接觸元件9指向晶片A3並Μ位置正對接 觸垫8，Κ及它亦Μ其供面上的接«元件5指向此基質並 正對接觸墊4。接觸元件9及5所具有之礮》形式的横向 延伸部分最好是比它們其完成接觸的對立接觸墊為短。 圔2 圖2表示相互連接膜Α2之一部分的斷面圔。相互連接膜 Α2由作為具有金臞等《型樣的四層e，S ，i ，kM及諸 如導《型樣暦e ，s，i ，k間之聚亞胺等隔離材料的三 層f ，h，j之等«姐成。_2中表示為e的第一金鼷層 中之等髑設有最好是黄金的金_碰攜9 *用以藉®力連接 接觸晶片上的》座，也躭是說，確保《氣接觸的方法為將 晶Η墊座抵住相互連接_ A2上的對應碰摧9。在相互連接 膜之對立表面上，亦即，導《型樣層k上·設有金靨碰攜 5 ·用K藉壓力連接接觴基質A1上的第一垫座4。此禰多 蹰相互連接期A2乃係提供晶片墊座與基霣A1上的第一螯座 4之間的接觸。此種相互連接膜亦可提供晶片A3上的不同 墊座之間的接觸用導髑。 在此種相互連接膜A2的頂》與底層之間具有許多相互連 接道路。和麵2所表示的情形一樣，係將埴些道路製造為 飼的類似縱行11* K提供等热及導《。鋦蓍冷卻縱行Η四 周的《具有隔艫材料•以確保與中間磨内等**的®氣隔離 。將頂層e與底層k上的金鼷碰摑9和5定位在縱行的兩 端上。並將金屬碰撞9及5分別«向暴片及基質°因而· (請先閲讀背而之注意事項再蜞窍木< 本紙張尺度遑用中《國家«準（CNS) <f 4規格（210x297公龙） 12 五、發明説明（ίο) Λ 6 η 6 紹濟部屮央你準π工消^合作社印^ 使導熱及導霣均達到最大Κ及將沿蓍冷卻縱行11的導热路 徑的溫度下降保持最小。埴是一項«簠要特色。可將逭些 熱傅轤特性視為一項獨立發明。 應注意*縱行11無須為實心固Μ，但卻可予以設置為穿 遢膜層Α2的金靨化满口。 m.2L. 外部接觸墊6的位置均係對稱地沿著封装的周圍。圈3 中所表示的框架部分3之頂部表面看來類似封裝之相反側 面上的表面。由於此種對稱，故贏得了若干優點： 優酤I _:將封装Μ其速接為準旎轉至封装之次一階層上的 墊座時不♦產生任何短路。 優點H :可將封裝K其連接為準予Μ上下巔倒轉至封装之 次一階曆上的垫座而未產生任何短路。 依據第一具《實例之封裝可能包括沿著基質Α1之周邊所 配置的8 96個外部接觸整6，並係將埴些接觸墊的一部分 表示在匾1中。臞3為表示封裝周邊上的框架部分3上的 外部接觸墊6之配置的俯視圖。可將這些接觸墊設置於基 質上或一個獨立引線框架上。具有三種型式的接觸墊6。 I · «灌分佈墊Vcc · Π ♦地線連接墊end ，>乂及 η *資枓嫌路垫12。 此種資料線垫座12最好為正方形，而Vcc S及gnd垫最 好為較大並且具有例如矩形形狀。將資料«塱座配置為三 (請先閲請背而之注意事項再填寫木ί 本紙ft尺度逍用中a B家《準(CNS) T4規格（210X297公;«:) 13 五、發明説明（11) Λ fi Π 6 Μ.濟部屮央桴準Χ;Ε: Η消价合作社印¾. 届的姐別。每姐均包括一個7墊，一個sll及一僑t墊， 和下面所詳细說明的情形一樣。在此種封裝上共有25 6姐 資料》，因而，共有7 68個資料墊。在此種封装的四邊之 每一邊上•具有面向上方的96届資料墊* 8儸電源墊及8 β地線垫，和圓3中所見的悄形一樣，以及相同數目的面 向下方墊座。如此一來，在此種封裝上共有128届矩形形 吠的電源/地線墊座Μ及768個正方形狀的資料墊座。上 面所舉的元件數目說明只是列為實例而已。所懕注意的· 即無需將封装外部上的接觸提供在封装的全部側邊上，但 卻可予以攆供在僅涤一邊，兩邊或三邊上而已。 睡4 匾4為表示來自騮1封装之周邊上的基霣Α1之横向突起 框架部分3周邊的一部分之俯視·。·4表示四姐資料塾 ，Γ 1 * Si，tl 及 Γ2，S 2， t 2 in r 3 · S3 * t 3 ID Γ 4 * S4，t 4. ° 將每姐資料墊均予M連接至由圔5及6所示三届等《Kr， K·，Kt所姐成之資料匯流排。如此一來，將墊Sri連接至 型式IU的導體•將墊座51連接至型式Κ»的辱體· Μ及將墊 座“連接至型式Kr的導體並由此類推。 鼸R B5表示三個平面専*1· K·，Kt短件的俯視圓•此等 導鱷可為Μ函式中表示為X的方向並聯進行的資料引線。 圓中埴處左邊的導度和逭處右方的導《者IU相同 (見圖6)。此兩外部導《 IU及IU均比中間導《 IU為K。 5中的虚鐮表示被配置在専MKr· Κ«及下面的隔離曆 (請先閱請背而之注意事項#填寫木{ 裝- 線· 本紙5fc尺度边Λ1中《«家《準（CNS) Ή規格（210X297公 14 21460¾ Λ 6 Β <5 五、發明説明（12) 經濟部屮央標準：：工消许合作社印^ 之另一側邊上的等《分路平面S1。資料引嫌上面的電潦總 和及霄壓總和最好是分別為時問常數。 M. 6 . 國6為表示在中間具有隔離材料的兩曆等Η材料的斷面 倒視·。疆6在一條表示對稱嫌的兩遏上面是對稱的。在 匾6之頂上，表示有三届導βΚ»·，K·及iU。導MK·之寬度 dl小於外部導B Kr·及1U之寬度d3。在三個導體1U至IU下面 ，具有將它們與等體分路平面S1分麯的隔離靥13。分路平 面S1的功能乃在讕節辱Μ之間的相互電容，因而•使輿 K«之間的霣容和一IU輿IU之間的《容κ及Κ«輿Kt之閜的« 容相同。此種分路平面延伸在等鱷Kr下面一段距離d2。》 調節距離dl，d2· d3及d4時，即可調節其特性阻抗，因而 ，使其特性阻抗在姐別，匕及中的任何導《姐合之間 均為同一数值。此種特性阻抗視埴些距鐮之間的相互闞係 而定。 導體Κ«與iU，IU之俚別宽度d 1及d 3可能沿著埴些導«的 長度而分別不同，但卻仍可保捋逋些専傾的特性阻抗固定 不變。可達成此舉的方法為調節距離dl至d4之間的藺係。 這一黏為精於本行技術者人士中間的普通常識。 亦可將相互連接賴A2設有依據上面銳明的導《。 仍然參照圏1·例如以其形狀製造為正方形板片的帽Μ Α5放在填料材料4上方以及它係提供抵住基《Α1之框架部 分3的緊密封閉。帽ΜΑ5窗有彌性並且在裝R妥當的封裝 中它係作用為將填料材料《向晶片的預先張》禪簧。 (請先閲請背而之注意事項再蜞寫木f 本紙ft尺度逍用中《國家槔準(CNS)T4規格（2丨0x297公；Jt) 15 五、發明説明（13) Λ 6 15 6 經濟部中央榀準而Α工消费合作社印製 由於帽Μ Α5富有彌性•故{^使Κ力自外部轉移至填料材 枓。得自外部壓力的力量亦會《加令填料材料壓向晶片的 力量。來自外部的壓力可由大氣壓力與含有冷卻液«的加 颳冷卻熱榷（未在圈中表示）提供。可能此種热權設置在 帽蓋的頂上，基質下面·或兩者的下面。茲將通合型式的 热權說明在我們共同待命申謫案第SE 9100596-7號中。由 於此棰熱槽並非依據本發明之封装的一部分，故未將它們 在此予Κ進一步說明。來自外部的壓力之變換來源則為壓 住封裝糈蓋Α5的弹簧活塞。亦可具有只在周邊區域附近窗 有彌性的轜藎，而埴裡它係停留於框架部分3上，因而， 在中央部分内是堅硬的（未在中表示）。 晶Η A3與帽蓋Α5之間的填料材料4的功能係充作為壓力 分佈曆。它將饜力分佈於晶片上面· Μ確保晶Η之鳌届表 面上的均匀導热以及確保相互連接顏Α2上的晶片墊座8與 碰擄Ρ15之間的《氣接觸。 依捶本發明之一棰變換型式，填料材料4所癱有的某種 壓縮能力或壓力吸收能力乃係被用來將晶片A3®住相互連 接膜Α2的力最予以均匀地分佈在晶片上面，和圓21至23中 所表示的情形一槔，並將此種情形予Μ更詳细說明於下文 中 Ο 此種封裝你將阿伐粒子屏蔽1 · 2提供在此種晶片上面 以及將晶ΗΑ3的下面，和圈1中所表示的情形一樣。將屏 蔽2定位在晶片A3與填料材料4之間，而在圓2表示之具 β例中，例如將屏蔽1提供在相互連接膜Α2中作為賵次i (請先閱請背而之注*事項#硯寫本ί 本紙張尺度遑《中《國家榣毕(CHS)TM規格(210x297公*) 16 “46⑽ 五、發明説明（14)
Λ β It G 經浒部中央橾準：：ΓΑ工消价合作社印 。如此一來•除了諸如等電型樣靥間之縱行11等連接用的 洞口外•靥次i最好就是蓋住相互連接_之轚届範_的一 暦。因而*防止晶片發生可能由包含阿伐粒子屏蔽1的相 互連接_自基質下面放射阿伐粒子的情形。而晶片與崤蓋 A5之間的保罐屏蔽2亦防止晶片在活性表面發生來自上方 的阿伐粒子，和黼1中所表示的情形一樣。進一步的保謂 係由晶片的非活性部分本身所提供的。 依據另一項變換解決方法，帽藎A5刖由一種阿伐粒子屏 蔽姐成° 一種眄伐粒子屏蔽可由像聚亞肢，或填有金饜粒 子的聚合《，或者例如鋁或鋦等金屬的材料姐成。 此等封装中具有兩條主要導热路徑，和採用筋頭指出_ 1所示封裝時所表示的情形一樣。一條热徑係自晶片之活 性表面起，經由相互連接膜A2並通過基《Α1而至周_。另 -條热徑係自晶片A3之活性表面起，經由晶片A3之非活性 部分，通«阿伐粒子屏蔽2，穿《填料材料4及帽MA5而 至周。由於係將相互連接膜因改良之導热係數提供有金 鼷縱行並且具有兩條主要熱徑，故晶片的合成冷卻非常有 效。 在本發明之第一愛用具體*例中，帽蘯A5的厚度大約為 0.8公厘，填料材料4的厚度為250激米·以及阿伐粒子 屏蔽2的厚度為1微米。晶片A3的厚度大約為0.5公厘以 及基質A1的厚度大約為2.0公厘。依據本發明之第一變用 具《*例的封装包含有896 β外部接觸整6。其中晶Η所 在的内腔面《為124.5 X 124.5平方公厘Μ及封裝的外部 (請先閲讀背而之注意事項洱填寫本'^ 本紙Λ尺度遑用中國國家準(CNS)T4規格（210X297公《) 17
lt G 五、發明説明（15) 尺寸為152. 寸只應視為 有Μ本說明軎中進一 晶片A3 ，填 笛二里W奮 4 X 154.4 霣例而已。 料Α4Μ及帽 俐，豳7 平分公厘。所應注意的•即上列尺 步提出的基質Α1*相互連接膜Α2, 蘯Α5等則具有更詳细的說明。 參照 7 並係一板片 支承。在本 上Κ及相互 晶片Β3上的 引線框架 方形元件。 •本發明之 的獨立引線 具Μ實例中 連接膜Β2係 轚座與引埭 14為Μ其中 它以其第一 經濟部屮央桴準杓Λ工消奸合作社印3i 16，此種高度 17«於將帽蓋 在相互連接 料材料Β4。由 佈於此晶片上 在墊座及導 導« *但卻只 晶片Β3設有一 15予Μ進一步 此種晶片接 Η接觴膜18設 大致對應 Β5安裝在 膜Β2的頂 填料材料 0 、 體之下列 將雉個予 晶片接》 銳明於後 觭膜亦可 有接觴墊 第二具《實例包含 框架14。基質Β1提 •係將晶片Β3安裝 在晶片的頂上。相 框架14上的墊座之 間洞口大致對應於 曆15在距基質Β1的 於晶片Β3之厚度。 引嫌框架14上。 上·具有作用為一 Β4令相互連接膜壓 基質Β1上所安装 供最底下的楗械 於基霣上面部向 互連接膜Β2提供 間的霣氣接觸。 晶片Β3形狀的正 高度處設有垫座 它以其第二層 壓力分佈層的填 住晶Η的力量分 (請先閲1,?背而之注意事項#堝寫本{| 一接觸碰插20。将第 說明中•應知係具有許多的墊座和 Κ表示在麵7中並在此予Μ說明。 多層次Κ18>並躭此種膜醑參照_ 〇 予以捉供在上述第一具《例中。晶 19·用Μ接觸相互連接膜Β2上的第 碰撞20配置在相互遵接膜Β2之底部 本紙張尺度遑用中«家楳準<CNS)T4規怙（210X297公*) 18 五、發明説明（^
Λ fi \\G 經濟部屮央榀準而卩工消伢合作社印製 表面上•和國7中所表示的情形一樣。第一碰插20均個別 與第二碰撞21完成接觸•逭些第二碰撞的配置均係沿著相 互連接膜B2的底部表面邊緣，和_7中所表示的情形一樣 。第二碰撞21提供與第一引埭框架塱座16的霣氣接觸*而 埴些第一引鐮框架墊座均涤予Μ設在引埭框架14中。 將第一引繚框架垫16經由等«I 23予Μ偁別霣氣地連接至 封装外部上面的引線框架14中的第二引線框架墊22·並係 將此種導《23予以埋置在引嫌框架14中。由壓力壤接來確 保墊座與碰撞之間的接觸，亦即*令每偭碰撞持績不斷地 壓住對應墊座。為期消除热蟛脹或熱收縮時有碰撞滑離對 應塾座的風險計•墊座所包含的面積大於對應踫撞。故墊 座19· 16 —般均稍大於包圍它的表面。 基質Β1係Μ其表面指向晶片Β3Μ及此種表面不可眭是完 全平潸的。當基質你用W瓷材料製成畤•此種情形是普通 的。由於基霣Β1的表面粗梅不平•故在晶片與基霣之間可 能具有輕微間隙。為期使此種間隙對熱徑的影響減至最小 計*故將此種基質的粗糙不平保持於一最小值。 依據本發明之第二具體實例，填充此種間隙的方法為將 瞑層24設有對應於基《及晶Η的不規則性的》度。此檷_ »24由具有良好導熱特性並為比較柔软睹如柔软金鼷例如 黄金的溫和材料或者等热软膏製成。如果基霣表面係以其 ''丘頂〃至*谷底"的粗描不平為1微米，則黄金_鱅 24的厚度可能為1微米。於装配此種封装時，係將黄金R 跚24搞壓在晶ΗΒ3與基霣Β1之間。在此種處理期間，係將 本紙Λ尺度边用中βΒ家樣準（CNS)T4規格(210x297公;it) 19 五、發明説明（ 經濟部屮央標準而A工消1\··合作杜印Μ 黃金膜曆24變形並予K成形，因而*使它與晶片B3之表面 完成直接接觸Μ及與基質B1之表面成為直接接觸。如此一 來•即將此種間隙填有黄金，佌種黄金提供至晶片Β 3至基 霣Β1的極佳等热。膜曆24用的變換材料則為鉛。亦可將溫 和導熱材料之島區提供在晶片與基質之間Μ取代一連鑛曆 〇 將帽蓋Β5放在填料材料4上面並且它係緊密封住引線框 架14。亦係將此種幅蓋用作為彌簧*以提供將垓料材料 Β4壓向相互連接鎮Β2的力最。將相互連接膜B2S向晶片 Β3並且沿蕃邊緣壓向引線框架14。 由晶片之非活性部分本身及膜曆2 4來防止晶片Β3發生可 能係自陶瓷基質下面所放射的阿伐粒子。當然，亦可將例 如包括一金颺曆的一種獨立保護屏蔽攞供在晶片與基質之 間。由相互連接膜Β2來防止晶片的活性表面發生來自上方 的阿伐粒子，此種相互連接瞋攞供阿伐粒子屏蔽的方法包 含金羼層。其他保護則由包含金饜的帽MB 5垅供。 依據本發明之一種變換型式，為基質係用金钃製成*如 此一來，消除來自基質的阿伐粒子輻射的風瞼並進而改良 經由*質的等熱係數。本發明之此種型式對應於圓7。在 本發明之此種型式中，引嫌框架最好是用陶瓷材料製造° 茲將《合_瓷材料的*例列舉在本脫明軎之下文中° M ft _8表示引綠框架的一種變換型式的斷面脚視。此種 框架乃係在其底下部分上之封裝外部上設有外部接觸墊 (請先閲請背而之注意事項#塡¾木f 本紙诔尺度遑用中β«家楳準(CNS)T4規格（2丨0X297公:«：) 20 五、發明説明（18) A 6 15 6 經濟部屮央標準^:工消仲合作社印製 25 , 26及27，用K接觸封装的次一階層。在引線框架之頂 上部分上的封装外部亦具有外部接觸墊28，29及30，用Μ 確保與次一封裝階曆中的對應接觸装置的接《。此種次一 封裝階麕例如可為一棋姐，和我們共同待命申請案第SE 9100596-7號中所說明的情形一樣。將塾座28，29，30、 · 25，26及27等連接至封裝腔内之墊座31·用Μ接觸晶片相 互連接膜Β 2。 腦9 園9表示_8中具有墊座28，29及30的引埭框架之俯視 圃。並係將垫座31¾氣地連接至塱座28· 29及30。表示故 在封裝周瑾四周的外部墊座28，29，30之引埭框架俯視圏 可具有和上述_3中所示周邊框架部分3上的轚座一樣的 造形。 第芑县W奮俐，BMO 10為表示依據本發明之第三具«*例的封装立«分解 斷面供視鼷。此種封裝的五個主要姐件為：基霣C1，相互 連接膜C2·在活性表面上具有接觸墊（未在 10中表示） 之晶片C3·填料C4M及帽MC5。 參照画10·本發明之第三具《寅例與第二具《寅例具有 許多類似性•但其引埭框架卻你與基《成1SMM及此種封 裝亦包含一密封金鼷箔32· Μ促成封裝内部在高於晶Η C3的空間與沿著晶片C3脚邊並在其下面的空間之間的《力 差別。如此一來•即將此晶片由晶片輿基*間之空間內的 低壓或輿空所固定並予以連接至基質。此種密封金廳萡 (請先閱請背而之注意事項再蜞寫木f 本紙張尺度边用中· «家«準{CNS)T4規格(2丨0 x 297公;«：) 21
9 Q β A 6 G ΛΠ 五、發明説明（19) 經濟部屮央標準^只工消费合作社印^ 32為一稀薄金鱈萡•其面積大於晶片，此種金屬萡蓋住整 個晶片並亦蓋住第一暦33在引嫌框架上的一部分。並係將 此種密封金賙萡32予Μ易熔接合至刪10中的第一曆33的頂 部表面。 具有好幾種賁施此種密封的變換方法。依據一項具《賁 例，係將此種密封金颺萡輿相互連接謓结合並提供相互霣 氣連接Μ及與基質的嚴緊密封（未在圖中表示）。此種密 封金羼萡/相互連接膜可Μ藎住《届晶片並伸張至引線框 架上的第一曆，和 10所表示的情形一樣，或者它可以條 紋形式自晶片邊緣伸至周邊框架部分上的第一層，和圈 11所表示的情形一樣。 圖1 1 依據另一具«買例，具有只沿著晶片側遏包含一金鼷化 箔的獨立密封金騰箔34。此棰密封可能係沿著麵11中所表 示的晶片D3之頂緣或者偽在晶片沿著接近基質（未在園中 表示）的底部晶Η邊緣的基座處。參照_11，係將密封與 金鼷萡34予Μ易熔接合至晶片及基質D1。如此一來•即係 Μ不透氣方式隔離晶片D3與基質D1之間的空間35並以其氣 «壓力低於大氣氣»懕力Μ及低於圖11中的晶HD3上方的 封装腔中的《力。於装配封装時•即將此種低微氣髑懕力 ffi置妥當。躭變換方式言，邐具有所配置的抽氣装置或輿 空裝置（未在鼷中表示）· Μ提供較低的氣《壓力。 自然，亦可將此種密封或金颺萡遠接至墨片•而後.壤 接至停留於基霣上的一道膜暦或引鑲框架。 (請先間請背而之注意事項孙填寫木{ 本紙張尺度遑用中《國家«準(CNS) 1M規彷（2丨0x297公:《：) 22 五、發明説明（20) Λ 6 Π 6 經沭部屮央標準X0A工消ϊν·合作杜印製 箪四亘髑窨俐 依據本發明之第四具艚實例（未在圈中表示），此種封 裝包括予Μ相互連接或予以連接至基質的許多獨立晶片， 並且自其他特色而言，係依據本發明之第一愛用具髑實例 來配置此種封裝的。 依據本發明之一種型式*係將晶片由粘貼或染色予Μ埋 接至基質。最好是將此棰粘膠只塗至晶片中央部分中的一 涸小點。依據本發明之再一種另外型式，係由聚合體接合 將晶片保持成逋當位置。 第7Γ县W窗俐 依據本發明之一種變換型式，此種封裝係由基霣，在其 活性表面上具有接觸塱的晶片•填料及帽Μ姐成，但卻並 未包含任何相互連接_。取而代之，悌由例如圓15中所表 示的一種_狀18的多曆晶片接__來提供通至晶片上的不 同電路的全部連接。利用金靨嫌接合來提供晶片垫座與基 霣墊座之間的接觸。茲將此種接合之例示圖表示在匾19中 並予以進一步銳明於下。 在此具婧《例中（見_19)，係將晶片以面部向上安装 於基《上。此種基質設有第一接合墊座，以供金鼷垛接合 至晶片塑座之用。將基霣上的埴些第一接合蟄座按一種正 方形型樣配置於晶片周邊的四周。並將基霣上的逭些第一 接合墊座予Κ連接至封裝外部上的第二接觴塾或針脚（未 在圃中表示），用以接觸例如横姐的次一封装階靨。 填料材料並未S住轚届晶片•而偽留有沿蓍晶片邊緣的 (請先IU1M背而之注意事項洱填寫木f 裝_ 線- 本紙Λ尺度边用中國《家《準（CNS)V4規格（210x297公:*) 23 -— 五、發明説明έι ) (請先閲讀背而之注意事項#填窍木{ —處開故空間*因而·具有供接合金靨線用的空間。所配 置在填枓材料頂上的刖為帽蓋。 如此一來，本發明之第五具體實例所提供的封装躭是那 裡將晶片予K保持成缠當位置的方法為予Μ擠壓在填料與 基質之間的装置。 第六亘W富俐》匾12 依據本發明之第六具體實例•其相互連接膜與帽蓋成整 «。圓12為表示依據本發明之第六具«賁例的封装之立體 分解斷面側視圓。帽蓋Ε5在其匾12中的底邊處設有具備最 好是碰攜形狀的第一接觸區36之相互連接膜Ε2。將晶片 Ε3定位在基霣Ε1與棺ΜΕ5之間。在晶ΗΕ3與基質Ε1之間， 則具有其作用功能作為一壓力分佈靨的填料材料Ε4β 晶片Ε3設有接觸垫座40，用Μ與帽蓋Ε5上的接觸@ 36完 成接觸。碰撞36均與位於沿著帽蓋周邊引向基霣Ε1的表面 上之第二接觸垫37成個別接«。於装配此種封装時，接觸 區37均與所提供在基質Ε1之周邊框架部分39上的第三接觸 38完成接觸。並係將此種第三接觸區予以霣氣地速接至封 Μ濟部屮央標準灼Α工消费合作社印製 上解範1 部了之_sa_ 外所明i 裝發d 本 在 係 均 0 變 及 合 姐 多 許 的 例。« 41體 墊具 觸述 接上 部為 外， 的的 的 行 可明 内銳 之 ft 特 Μ Μ 的 « 某 與 片 晶 為 用 作 及 Μ 承 支 械 機 部 底 的 用 片 墨 供 提 霣 基 種 此 4 2 本紙Λ尺度逍用中《國家猱準（CNS> 規格（210x297公址) C * AJ 0^ 6 » - 五、發明説明（22) 周_瓖 此種 係數的 或聚合 化矽* 某霣的 境之間 基霣在 某些其 髑複合 氮化鋁 雷氫轱 的専熱路徑 諸如礬土 （ 他材料所構 物等。在其 或某種玻璃 色 經濟部屮央榀準而A工消1Ϊ·合作杜印9Ϊ. 此種 或棋姐 導》及 係Μ黼 產的。 相互 合或热 接來完 基霣 或者更 接或焊 在本 埴些針 中的等 某g的 基質係 之間的 用Μ接 5及6 連接膜 壓埔接 成接觸 導體垫 具Μ的 接來完 發明之 鼷予Κ Μ。 籌鶴者 提供相互連 電氣接觸用 觸相互連接 為準。陶瓷 與基質之間 合等所達成 〇 6與横姐之 浮動連接器 成接觸。 範圍内，將 拥械地配置 盧 A 1 2 〇 3 ) 成•例如 他的可行 陶瓷。 接膜與將 的導體。 膜的盩座 基霣最好 的霣氣接 。躭變換 間的霣氣 完成。就 封装設有 於基霣上 的陶瓷或具有良好热導 ，金屬，合金，聚合體 陶瓷品中為氮化矽•碳 封装安装於其中的殼套 此種基霣設有多層厚膜 ，此種導體之上文說明 是用相互堍製技術所生 觸可由壓力連接，線接 方式言•可由熔接或焊 接觸最好是由懕力連接 變換方式言*則可用熔 針腳亦颶可行，並係將 ，用以接觸殼套或横姐 (請先閲讀背而之注意事項洱填寫本{ 基霣镰有高 能之一躭是將 導係數K為每 大的熱傅導 热量自晶Η Ke 1 ν i η公尺 係數是重 轉移至周 大約18瓦 要的•因為•基質的功 園環埔。普通馨土的熱 (W / Κ * m )。由於 本紙5艮尺度遑用中ββ家«毕(CNS)T4規格（210x297公；It) 25 五、發明説明（23)
A 6 U G 經濟部屮央桴準杓α工消仲合作社印31 基質表面的粗链不平，故在晶片輿基質之間具有輕徽間隙 。為期使此種間隙對熱徑的影響減至最小計*係將基質的 粗糙不平保持為最小值。可將基質磨光，Μ期達到非常平 滑。此種間隙不是填有爾氣就是《有氦氣。躭變換方式言 ，可將此種間隙抽成具空。 亦可填充此棰間隙的方法為提供其厚度對應於基質與晶 片之不規則形狀的黃金膜。如果基質表面的粗糙不平自a 丘頂'’至、、谷底"的變化為1微米·則黃金膜的厚度可能 為1微米。在此種處理期間·會使黃金瞋變形並予W成形 ，因而，使它與晶片B3的表面成為直接接觸Μ及與基質 Β1的表面完成直接接《。如此一來•將此種間隙填滿黄金 ，此種黃金提供自晶片至基質的十分良好導热。 蓽笛的熟瞅腊者盧 礬土 （AU〇3 )所具有的線性热膨脹係數等於7.0 X 1〇-βΚ-1 。就矽而言，它為SJSxiO-eK-1 ，如此一來， 則具有4.67/10^1(-1的錯誤匹配。 晶Η 依據本發明之封裝並非以供傅统尺寸的晶片用之封裝為 限•而係將、、晶片〃一詞用於一個本雅的半等《材料’此 棰本《包括至少一個稹《«路m姐。在依據本發明之封裝 的第一愛用具《«例中•此種半導《材料本«則可能包括 5 52個«路横姐。依據本發明之大型晶Η就是具有平方公 寸等级尺寸的薄片。 晶片A3係由一個半導《極大型稹體（VLSI)晶片本體 (請先間請背而之注意事項再碼寫木( 本紙張尺度逍用中《家《毕(CNS) 规彷(210X297公龙） 26 Μ 6 五、發明説明孕4 ) 42姐成Μ 15中所更 42包括一 姐CM由晶 霣路横 霣路Μ及 C Μ配置為 X 2個模 間，可具am 及此種晶片可設有 詳细表示的情形一 列電路棋姐CM。可 Η接觸膜18予以彼 姐CM可由記憶器棋 不同型式霣路的姐 24 X 24個棋姐的排 姐的排列，或一個 有劃埭通過。 晶片接觸膜18，和圈7及圓 樣。此種極大型積Μ晶片本艚 將_13中所表示的儸別電路横 此相互連接。 姐，«理器横姐•或其他霣子 合姐成。可將此棰霣路棋姐 列，8 X 8個棋姐的排列* 2 單獮棋姐。在個別霣路棋姐之 13所示薄片尺寸晶 Μ期減低破裂風險 CM的排列。由於此 類似圆 形角隅· 電路播姐 法使用的6個棋姐。薄片3 數目則為552 ( 24 X 24- 6 Η的極大型稹鱷晶片均具有園 。圓1 3的晶片A 3包括2 4 X 2 4個 種原因，故每個角隈中均有無 中有作用的霣路棋姐CM之其餘 X 4 ) ° M 4 匾14表示包括8 X 8個霄路横姐CM排列的正方形晶Μ俯 (請先閲請背而之注意肀項孙填寫木{ Μ濟邶屮央榀準XJA工消1V合作杜印製 η 視匾 上 _向 觸所 接片 片晶 晶« -積 例型 寅大 體極 具Η 用導 愛半 _ 種 第此 之自 明和 發 -·· 本靥樣 的各一 15列形 麵下情 照括的 參包舉 18列
與 口 Μ 洞本 之片 有'晶 具Μ 所» 它型 。大 Α極 腰Μ »専 合半 聚供 離提 隔Κ 的用 厚偽 米43 微徑 1路 如導 例傳 \1/ A 本紙张尺度边用中國国家样毕（CNS)T4規格（210X297公；Jt) 27 五、發明説明（25)
Λ (ί Π G 經沭部屮央榀準而A工消tv·合作杜印51 42上的螌座輿晶片接觸鎮18中的導Η之間的電氣接觸 。舉具有10届霣源塱及16俚信號塾的5 X 5平方公厘 之目檷記憶器棋姐寶例說吧，此棰聚合體膜具有26届 洞口。 Β)例如100毫撤米（Nanoneter )至1微米厚度的傅導 曆B。此層由一鋁雇姐成並可將它用來連接晶片上的 垂直線中的全部電源墊座。它亦可提供晶片墊座與連 接至次一傅導暦（D曆）之接觸道路之間的金属線。 C) 例如1微米厚度的隔離聚合«曆C。它具有全部相互 逋接用的洞口。舉具有10個霄源墊座及16個信號墊座 之5 X 5平方公厘的目檷記憶器棋姐實例銳吧，此種 聚合《棋姐具有20涠洞口，亦即，4倨霣源洞口和 16個信號塾座洞口，用Μ提供與晶片接觸謓18中的導 體的電氣接觭。 D) 100«微米厚度的傅等層。此曆可由一鋁曆姐成Μ及 可將它用來相互連接晶片上的水平線中的全部®源墊 座。它亦提供接觴墊座19,用Μ接觸相互連接膜Α2, Β 2上的碰播。 舉5 X 5平方公厘之目檷記懦器棋姐的寅例說吧，此 播D®具有20條道路，亦即，用於接觸b層的4條® 源道路及16條信號道路。它亦樨供Μ於每届目禰記憧 器棋姐的20®塱座，用Μ接觸相互連接膜上的對«碰 摑。 將Κ上各霸接合至ft大型稹《晶的方法為採用對稍於
(請先閲請背而之注意事項#填寫木A 裝- 線. 本紙張尺度逍用中《Β家榫準（CNS)T4規彷（2丨0x297公；») 28 ci 4 -X 2 6C ΛΠ 五、發明説明亡6 ) (請先閲ift背而之注*事項洱堝寫i; 本行技術人士所已知的方法將各曆次設置於一儷製前薄片 的頂上。例如可用物理蒸汽沉積或化學蒸汽沉積來沉積埴 些傳導磨次。 在本發明之第一愛用具《*例中*傳導曆中的材料為鋁 。但是，在本發明之範圃内卻係採用例如網，黄金* Kovar*或鉬等其他導霣材料。 思Η的槠械者盧及熟膝Bi特色 就面積為1平方公寸的大型晶體言•非常重要的一點為 考盧彼此上面所停留的材料之間的熱睡脹錯誤匹配。礬土 (AU〇3 )之線性熱膨脹係數等於7.0 ΧίΟ-βΚ-1 。就矽 而言，它為 S.SSxlO-n-1 ，因而，具有 4.67^10-1-1 的錯誤匹配◊埴些材料的彈性常數分別為27XlOePa及 16.7xlOe Pa 。當具有溫度變化時•如係將逋些材料予Μ 相互《性接合起來*此舉所產生在矽中的張力為126 kPa/ K。如此一來，於將晶片剛性地連接至基質時所可能產生 的，為當湩度在封裝内《加時•則會將晶片撕裂。 經濟部屮央標準工消1ν·合作杜印3i 為期防止埴些櫬械應力問題計，對於基質的接合均亩有 彈性。在本發明之第一具體赏例中，達成此舉的方法僅係 令晶片停留於基霣上而已而不用任何粘劑。將晶片A3、 B3保持成適當位置的方法為予以壓向基霣。將晶片A3· B3懕向基霣的力》係由晶片Α3· B3與帽蓋A5，B5之間的材 料所提供。 依據本發明之另一具《貢例•係由晶片與基質之間的氣 «或液《中的低壓力將晶片予Μ保持在遘當位置中。在此 本紙张/?·度遑W中《國家楳毕(CNS) T 4垛格（210X297公*) 29 五、發明説明亡7) Λ fi η 6 經濟部屮央榀準而Α工消仲合作社印3i 具體買.例中•具有鐃將晶片置於其中的县片邊緣四周的 緊密封閉，Μ期保持此種低壓力並觀察晶片上面的材料與 晶片下面的間隙之間所具有的壓力差。此種所搮供的低Κ 力甚至可能為真空。此種S力差與磨擦一起的力量才將基 片保持在遘當位置中。 當晶片上的力量為如此方式，Μ致該項壓力為l〇〇kPa時 ，則與熱的力量相比時，晶片與基質之間的磨擦仍可略而 不計。 黑片的雪氢特色 可將晶片設有一暦晶片接觸膜Μ及用以接觸晶片墊座的 多層導體並且提供用Κ由懕力連接來接觸相互連接膜的S 座。 依據本發明之第一具體寘例•晶片A3係由具有許多墊座 8 ，19的晶片接觴膜18姐成。提供晶片接觸膜與相互速接 _間之接觸的墊座8 · 19之數目在本發明之第一具體實例 中超過1200。此舉之得Κ可行係藉採用壓力連接·因而， 消除熱應力問題。可以完成許多連接•因為，晶片大致足 以提供這麽多墊座用的充分空間。 晶片可Μ墊座放在用於接（W晶片接觸膜的活性側面上的 任何所在。埴是一種重要特色•因為，它使採極大型晶片 得Μ成為可行並且它也消除了將墊座只放在沿著晶片周邊 的需要。此舉自然地籣化了《大型積《化的設計。 和上文所述的情形一樣·一個晶片可由一個鏊Μ薄片姐 成。此種薄片可包含一條大型《路· 一種排列的相岡霣路 (請先閲讀背而之注意肀項#填鸾木{ 裝· 訂 線. 本於張尺度边用中«家«準(CNS>T4規格(210x297公;《：) 30
五、發明説明（28) (請先閲讀背而之注意事項洱堝寫木！ί 或許多不同霄路。 由於晶片設計並非依據本發明之實際封裝的一部分*故 未將它予Μ進一步說明。 县片的鳙離恃色 矽所具有之熱導係數Κ為大約12 5 W / ( Κ ：»： m )。 晶片中的大部分热量均產生在晶片具有活性表面及接觭 墊座的側面附近。具有來自那裡的兩條主要熱徑。 就面部向上的型式言*它們為：向下通邊相互連接膜及 填料朝向帽蓋·K及向下通遇晶片之非活性部分朝向基質 〇 躭面部向下的型式言，它們為：向下通過相互連接膜至 基質，Μ及向上通過晶片之非活性部分並纆由填料朝向帽 蓋0 在兩種情形中，均在封裝姐件之間的界面處具有溫度梯 度0 相万逋榇ΙΒ 經濟部屮央榀準妁0:工消伢合作社印製 此、種相互埋接膜由一曆或數層聚合體膜Μ及一層或數層 霣氣導體姐成。此種相互連接膜提供晶片接觸瞑與基質或 "封裝外界"之間的霣氣接觸。 an r 及 17 圃16表示例如一層互連接祺中的等《曆s内之俯視導 _。此棰g層可能包括全部MY袖方向等向的許多等Μ 嫌路•和圖16中所表示的情形一樣。並可具有用κ接觸相 互速接膜中的其他_蹰的道路1 〇 (未在中表示）。 本紙ft尺度遑用中《«家楳毕（CNS) Τ4規格（210x297公龙） 31 五、發明説明（29) M濟部屮央榀準而A工消IV合作社印3i 17表示例如一靥相互連接膜中的等SI暦K之俯視。此種 K層可能包括全部KX軸方向等向的許多導體繚路•和鼸 17中所表示的情形一樣。 在本發明之第一愛用具體實例中·導體曆中的材料為黃 金和鋦。將黃金用在接觸碰撞中（例如見圓2)。可是， 在本發明之範圃内，卻係採用例如黃金，Kovar或鉬等其 他等電材料。 可以好幾種不同方法提供此種相互連接膜，和匾18， 19及20中所表示的情形一樣。 匾1 8 圖18表示依據圓1所示第一具《實例所配置的基質A1之 一部分，相互連接膜A2之一部分Μ及晶片A3之一部分的斷 面側視圔。在此第一具《實例中，相互連接膜Α2蓋住整俚 晶Η A3以及晶片接觴膜墊座19與相互連接膜中的傳笋碰撞 9之間的霣氣接觸係藉將它們連續饜在一起（懕力連接） 所完成。墊座19的面積大於對應碰撞9之接《面積很多1 因而•碰搐9可在墊座19内横向滑動並仍然保持與墊座 19的劻姆或霣氣接觸。由於晶ΗΑ3與相互連接膜Α2之間的 熱脃脹錯誤匹Ε，故可造成碰攜的滑動。 為了相同原因•基霣Α1的墊座4之面租大於對應碰摑5 的接觸面横，Μ及相互埋接膜Α2上的碰摑5與基貢Α1的塱 座4之間的《氣接觸係由滑動碰所完成，以確保壓力 連接所產生的《氣接《。在此項Hi宙具《霣例中•和匾 18中所表示的情形一樣，係將晶片安装為面部向下。 (請先閲請背而之注意事項孙蜞窍木{ 裝· 訂_ 線· 本紙張尺度边用中《«家«準(CNS) T4規怙(210x297公釐） 32 9 α 6 4 X 2 β 6 Λ π I _ 五、發明説明（30) 相5埋接膜F2與基質F1之間的電氣接觸亦可由線接合完 成’和圓19中所表示的情形一樣。此種相互連接PF2蓋住 整個晶片以及將它設有沿著相互連接膜F2邊緣的墊座44。 將基質F1設有連接在封裝上的外部垫座的墊座45。相互連 接縝垫座44與基質F1上的墊座45之間的《氣接觸係由接合 線46所提供。晶片接觸膜墊座與相互連接膜中的傳導碰撞 之間的霣氣接_則由臛力連接（未在圖中表示）所完成。 在此具IS實例中*係將晶Η安裝為面邰向上。 (請先閲請背而之注意事項#蜞宵本{ 依據本 接》係由 發明之另一特色 外引線接合所完 ，相互連接膜與基霣之間的霣氣 成，和圔20中所表示的情形一樣 經濟部屮央桴準而Α工消伢合作社印31 提供相 為熔接或 相互連 接縝47並 的接觸面 座50。遘 垫座50之 膜47設有 热應力問 晶片接 接觸悌由 互連接膜 焊接。 接_ 47所 設有通於 積。基質 於外引線 間的霣氣 «大長度 Η。 觸Μ墊座 壓力連接 與基質上的墊座之間的接觸之變換方法 包含的面檟大於晶片43以及此棰相互埋 沿著相互連接ϋ47的邊緣作外引線接合 49設有被連接至封裝上的外部墊座的墊 接合的相互連接膜接觸區與基質49上的 接觸係由外引嫌接合所搮供。相互連接 LE>因而，可發生收縮及膨脹而未引起 與相互連接膜中的傅等鎰撞之間的霣氣 (未在中表示）所完成。在此項具》 本紙Λ尺度遢用中《家«竿(CNS)T4規怙（210x297公*) 33
五、發明説明（31) 實例中•係將晶片安装為面部向下，亦即，Μ其活性表面 朝向基質49的下面。 不遇，顯然，亦可採用外引線接合•並於將晶片安装為 面部向上時具有闢於熱懕力問題的相同结果。 相？迪榇睹的椭槭特色 在本發明之第一愛用具體實例中，其相互連接膜包括四 個導體層e ，g ，i ，k及三個隔離層（與上述晶片接觸 膜相比）。 回來參照將相互連接膜A2之一微小部分的一段表示於其 中的圓2 ·此種相互連接膜包括下列各層： e)例如7微米厚度的傅等層e。此層由許多不同導體埭 路姐成K及它們的一部分並設有用以接觸晶片接觸膜 18上的墊座19的碰撞9 (見圖1，圖15，圈2)。堪 具有用Μ接處相互連接膜中的其他各靨的道路10* 11。這些道路中的一部分並係提供直線通《相互連接 瞑行至圓2最底下傳導層（k層）的金鼷縱行11。在 具有10個霣源墊座及16個信號墊座並直接在5 X 5平 方公厘的目標記憶器横姐上面的相互連接膜區域中， 此種e曆包括4個霣源碰撞及16個信號碰插。 f )例如25微米厚度的隔離聚合《瞬。它設有道路1〇· 11用的洞口。在具有26個墊座並直接位於5 X 5平方 公厘的目檷記懦器横姐上面的相互埋接膜區域中，此 種聚合《腰包含20個洞口 •亦即· 4個《源洞口及 16涸信號垫座洞口 · Μ促成傅等e層與傅導g層之間 本紙张尺度遑用中《 Η家楳準（CNS)T4規格（210x297公放） (請先閲請背而之注意事項#蜞寫本·'· 裝· 線_ 經濟部屮央榀準工消作合作社印製 34 46 ⑽ Λ 6 Π 6 五、發明説明（32) (請先閲請背而之注*市項#碭寫本/ 的接觸。 g) 例如7微米厚度的傳等層。此種g層由許多15公厘寬 的導體線路姐成。遢有用以接觸相互連接膜中的其他 各層的道路10。 h) 例如25微米厚度的隔離聚合體膜。此種聚合體膜具有 道路10，11用的洞口，Μ促成g層導《與i曆導體之 間的接觸。 i )例如26微米厚度的傅導層。此曆提供地線平面。此層 所包含的金圈頁片具有和晶片面積一樣的相同面積， 但它所具有之洞口乃在促成其他各層導體之間的接觴 而未接觸地線平面，例如· g曆與k曆之間的接觸而 未《氣的接觸i層（未在圈中表示）。和·2中所表 示的情形一樣•亦具有冷卻縱行11用的洞口。此種i 曆亦係作用為阿伐粒子屏蔽1 ，和圔1中所表示的情 形一樣。在此項愛用具Η實例中，此層所包括之20微 米Kovar層與3微米的飼β —起Μ住在頂部表面及底 部表面上。 經濟部中央榀非乃A工消"合作杜印 j )例如25微米厚度的隔維聚合雅膜。此種聚合髁膜具有 闞於道路10· 11的润口 •以促成傳導層之間的接觸。 k)例如7微米厚度的傅等曆。此種k®由許多15公厘霣 的等《嫌路姐成。具有用Μ接《相互連接膜A2中的其 他各層的道路10，11。並有連接至k曆的碰撞5 ，以 便對基質上的墊座4捉供®力連接。 將逭些傅導膜層與放在每一傅専He ，g · i ，k與對 本紙張尺度遑用中《困家楳準（CNS) TM規格（210X297公;it) 35 五、發明説明（3¾ (請先閲-^背而之注悉事項洱堝对木一,' 應隔難層f * h，j之間的大約20撖米厚粘劑99層一起連 接至隔離曆。每道金羼層均可由與具有較佳等霣係數的較 稀膜層一起董住頂部表面及底部表面的中央金牖層姐成° 傳等曆中的材料之重要特性為熱膨脹•等熱性及導電性 〇 在此第一愛用具體實例中，聚合«為聚亞胺•及傳導層 包括銅及Kovar ，而碰撞9 * 5則由黃金製成。在本發明 之範圈内亦將Aranid用在某些或全部隔離靥中。另外的導 «材料尚包括不變網或鉬金靨。 在本發明之第二具體*例中，此種多層相互連接膜乃係 由全部位於相互連接膜之同一表面上的接觴面積提供晶片 B3和與引埭框架14的接觸•和Μ於上面匾7所述的情形一 樣。 相百迪培瞄的g親待色 電源，地線連接及信號分配均係由四道専®層來處理’ 和_2中所表示的情形一樣。一道i 1提供地線平面和地 埭連接以及其他的e ，s * k層提供《源和信號分配。對 經濟部屮央伐準·-工消fr合作社印製 晶片上的墊座供應高霣流之雷源分配則可用相互連接膜辦 到。 在本發明之第一愛用具《«例中，相互連接膜則提供自 薄片尺寸晶片在基質上的厚膜墊座4的連接。 相互連接瞬亦可設有Μ於上文圓6及_5所述型式的導 體° 相互谏掩_的熟廉瞄恃色 本紙張尺度边用中B B家榀準（CNS) T4規格（210X297公;《：) 36 Λ 6 It 6 五、發明説明（34) 聚亞胺之嫌性熱膨脹涤數為大約200 ΧΐίΠ·1 Μ及 A「amid之線性热膨脹係數為大約6 X 10— «Ί1 °但是，此 種聚合體卻富有彈性、為了埴種原因•熱膨脹並非和就金 屬言的一樣璽要。飼的嫌性热Κ脹係數為大約18Χ ιο-βκ-1及鋁的線性热班脹係数為大約ΖδΧίΟ^ΙΤ1 。諸 如上述i層由Kovar及鋦製成的膜靥•其埭性熱臃脹係數 為大約7 X lcn-1 。 在本發明之第一具體實例中•將此種相互連接膜保持在 逋當位置中的方法為在晶片A3與基質A1之間予以壓縮。霣 氣連接係由壓力連接完成，因而，相互連接膜之碰撞9可 於如係热臃脹錯誤匹配時在晶片接觸膜上的更大墊座面積 8上面滑動，但卻仍保持霣氣接《。依據此第一具《寘例 •基霣與相互連接膜之間的接觸亦係由壓力連接完成。 (請先閲ift背而之ίΐ-ή-?事項#填寫4, 笔與. 的區合 間觸接 之接縮 賴的臛 接上热 壤_如 互接例 相連由 與互係 腰相卻 觸但接 接-連 片成氣 晶完霣 ，所的 例接間 實連之 嫌力® 具壓觸 1 由接 另偽的 據接上 依連質 氣基 經濟部屮央榀準Λ只工消#合作社印製 予 置 位破 。處未 成幾仍 完好 所在 合 Μ 接足 等為 接況 焊情誤 或的猎 接性至 熔彌選 時 配 匹 脹 膨 色 待 的 腰 接 0 万 相 種 此 將 0 有係 苗如 為於 置並 配質 膜基 接至 連接 互連 相 Μ 約 大 為 k 數 谋 热 専 的 胺 亞 聚 Ε X Κ 觸 金 。所 11m中 k μ 2κη 言 \和 而 W 。 鋁 〇〇 路 躭39道 〇 I- 接 mk 連 κ . 互 K 言相 \ 而多 W 網許 C «有 20及具 於}間 優m之 則 Η« 數Κ底 係ί輿 热 \)| 等 W頂 之 m在 »20 本紙ft尺度逍用中«家«準（CNS) T4規格（210x297公4t) 37 3 4609 Λ fi 15 6 五、發明説明（35) (請先鬩15背而之注意事項再填寫大八· 表示的情形一揉•适些道路的製成均有如由具有高導熱係 数的材料所製成的縱行11’例如•提供専热K及導霄的網 。在冷卻縱行11的周園埋具有隔雛材料，Μ確保與中間層 等髑的霣氣隔雕。頂曆e及底）Sk均設有位於此種縱行兩 嫌上的金屬碰攜9，5 °埴些碰攜9及5的配置乃在分SI1 壓住晶片接觸膜8上的墊區及基霣4上的墊區。於是’使 等然係数及専電係數達到最大並且將沿著冷卻縱行11的熱 徑中的溫度降保持於一最小值。 依據本發明之一項變換具《實例，相互連接膜上的碰摑 9及5分別壓住晶片和基霣的非墊座區Μ及道路11僅係作 用為熱徑而巳。 ί!料 將晶片保持在通畨位置中的方法為賴一股連績施加力最 將它自帽蓋壓向基霣。填料之目的為將此股力量分配在晶 片表面上並使每個晶片接«祺墊座壓住相互連接祺上的對 應碰播。亦將相互連接膜的碰摑由來自颳雜填料的力置壓 住基質上的對應墊座。
實例I 經濟部屮央標準而只工消奸合作杜印製 填料材料4由陶瓷姐成•和_1所示第一愛用具S3®例 中的情形一樣。當此種填料由陶瓷製成時*帽番必定富有 彌性，Μ期作用為提供一股力衋的彌簧，將填料Κ向晶片 •以及將晶Η ·相互連接_與* W壓緊在一起。而則 可包括一道稀薄金臞或一薄曆陶瓷。 依據本發明之其他具《*例，《料中的材料均胃镡 本紙張尺度边用中國國家標毕（CNS)T4規格（210X297公龙） 38 五、發明説明（u) 3 6 性或可撓性
填料材 晶Η 53與 片與凝膠 圖中表示 晶片及歷 52由具有 晶片和基 密封最好 本發明之 加入例如 帽蓋的良 料由凝膠51姐 凝膠5 1之間配 之間設有物理 )的壓力分佈 向基質54。依 接觸裝置的相 霣上之墊座的 是由聚合體姐 範醒Μ内。此 銀的傅導材料 好冷卻路徑（ 成，和圔2 1所表 置有一種腰層密 此種凝膠 53上並亦 接觸。 於晶片 據本發 互連接 壓力連 成•但 種凝膠 。如此 未在_ 明之一棰 膜姐成， 接（未在 是諸如金 最好是可 一來，它 中表示） Λ 6 1$ 6 示的情 封52， 將來自 將膜層 型式· 此種密 騸中表 雇的其 以傳導 即會提 形一樣。在 因而•在晶 帽蓋（未在 密封52騮向 瞑層密封 封完成對於 示）。此種 他材料亦屬 *其方法為 供自晶片至 裝- 訂· 線. ( 經濟部屮央榀準X;AX消仪合作杜印製 此棰填料材料由聚合厢55姐成，和圓22中以斷面側視圈 所例示的情形一樣。此種聚合體將來自帽蓋的®力（未在 圖中表示）分佈於晶片56上並將晶片®向基質57。將相互 連接膜58設置在晶Η與基K之間。此棰聚合«並未Μ住晶 Η向外通至邊緣的全程。此種聚合《由充有氮化硼的聚矽 氧姐成。
g例IV 本紙張尺度边用中《«家楳率（CNS>T4規怙（210x297公货） 39 214609 Λ 6 ___H_G 五、發明説明（37) 經濟部屮央伐準而A工消#合作社印製 此種填料材料由充有氣體的墊子59姐成，和圔23所例示 的情形一樣。此種墊子可位於帽蓋60與晶片61之間。依據 本發明之一種型式，此棰墊子係由充有氣供的稀薄金钃膜 管组成。 蜷著 帽蓋的椭Μ特铒 此種帽蓋提供頂部機械支承與晶片的保護Κ及作用為通 往周圏的導熱路徑。 在圃1所示本發明之第一愛用具體賞例中，帽蓋Α5為富 有彈性，因而，它促成壓力得Μ自外部轉移至填料材料。 它亦係作用為對處於帽蓋與基霣之間的填料材枓提供颸縮 力量的彈簧。 按本發明之一種型式•此種帽藎是疆硬的•以提供帽蓋 下面的彌性填料材料的潘定支承。 此種帽蓋包括諸如Kovar的金屬或諸如礬土的陶瓷，或 者具有相對良好倒熱偽數例如合金的另外材料。此種帽蓋 亦可由聚合賴或聚合《複合物姐成。 色 特 熱 的 0 帽 情 熱 導 及 數 係 脹 膨 熱 性 線 之 枓 材 的Μ 。 帽中 於文 用本 可在 將明 已說 先Μ 早予 況 亂 互 的 u 1i 相 N K 圈 予 環 供 封 提 密 M的 用 間 , 之 中N3 裝。質 封封基 在密與 供氣N2 提透蓋 圏不帽 環的在 封間位 密之定 立分示 獨部表 I 兩為 將的24 可合圈 接 本紙張尺度遑用中國困家烊準(CNS)T4規怙(210X297公；it) (請先閱1,?背而之注*-卞項外蜞窍夫_ 40 r214609 Λ 6 W 6 五、發明説明（38) 經濟部屮央標平/(.JE::工消奸合作社印52. 斷面側視。可將一密封環圈N1提供在封装中，用K提供 予Μ相互接合的兩β部分之間的不透氣密封。可將此種密 封瓖圈設置為類似本說明軎中早先所說明之基質材料的陶 瓷材料。 在密封環臞m與帽蓋Ν2的接合中，提供有一條玻璃粘合 帶N4。亦將玻璃粘合帶N5設置在基質N3與密封環圈Ml之間 的接合中。可在基質H3與玻璃粘合帶N5之間提供有多層厚 膜等體N6並在個別等雅之間具有隔離層N7。埴些等體N6可 提供封装内腔與外部接觸墊N8之間的鼋氣接觸。如此一來 •例如可將圖1中的蝥座4連接至導«Ν6。可將外部接觸 墊N8設在黼24所示基質N3的底部表面上Μ及獮立引線框架 H9的頂部表面上。可將引埭框架H9設有一個或好幾個通孔 Ν10 ，埴些通孔均可鍍有厚膜等體，用以提供厚膜等體 Ν6與墊座Ν8之間的接觸。基霣Ν3亦可設有通孔H10以及邊 緣上的導體Nil ·用以提供垫座與導《Ν6之間的接觴。 自县Η至固圈的令而g[軌 冷卻封装的方法不是將熱楢設於帽蘊頂上就是設在基筲 下面，或兩者都闬。也將此種熱榷設在可將封裝安裝於其 中的横姐内。由於熱榷及携姐均非依據本發明之實際封装 的一部分，故不將它予以進一步說明。就有Μ横姐的進一 步資訊言•應參照我們共同待命的專利權申請案第SE — 9100596 - 7 號。 確保自封裝傅専热量的方法為以外部®力拥壓热檐之間 的封装。封装内之匹配内部壓力的搌供乃在補價外部）Ε力 (請先閲¾背而之注意事項-4填窍< t 本紙張尺度边用中«家楳準（CNS)T4規格（210x297公；¢) 41 9 ο64 2 66 ΛΠ 五、發明説明$9 ) 並防止封装荽形。當可對封装施加之壓力高達1巴時，即 對帽蓋及基質加有相當力量。可對其帽蓋大小為122公厘 X 122公厘的封装施加的力量逹1400牛頓（Ν)。 画25 在圖1中*自晶片A3之活性表面至周圍的兩條主要熱徑 由莳頭表示。圖25例示相同的熱徑並且將對於導熱的對應 電阻係數表示為r t i至r t 5。參照圖2 5，下表表示本發明 之第一愛用具體賁例中的五個主要姐件之近似熱阻係數r (請先閱讀背而之注意卞項#填寫" 經濟部屮央榀毕工消费合作社印製 材料 導熱係數 熱徑距離 熱阻係數 (k,) (1) (r,= l/k,) [W/K*m] [m] [K*m2/W] 帽 M A5(Kova「） ι5 填料A4 Κ l, fii； 3 Κ3 1, 相互迪接晚Λ2 κ： 12 坍土莊筲Λ 1 k丨丨 l, 左邊的縱行列舉熱徑中的姐件Μ及在第二縱行中列舉對應 的導熱係數。第三縱行列辑每一層的厚度•此種厚度和熱 本紙5良尺度边用中as家槔準(CNS)'T4規格（2丨0X297公Λ) 42 214609
Λ 6 It G 五、發明説明令0 ) 經濟部屮央榀準XJA工消#合作社印5i 徑長度1相乒33«處右邊的縱行表示封装之籲別姐件膜曆 的热阻係數rt=l/kt。 在_25中•表示有一生熱部分*此一部分例示那裡產生 热量的晶Η A3之部分。亦即，一般在晶片之活性表面内。 將热量引出封装的兩條熱徑均源自該部分。在匾25中予Μ 表示為热徑方向朝上的路徑你自晶片的活性表面起經由晶 片A3之非活性部分，通過填料材料4及帽蓋Α5而至周圍環 埦。_25中予>乂表示為热徑方向朝下的路徑係自晶Η之活 性表面起經由相互缠接縝Α2，通過充有氮氣的間隙及基質 Α1而至周_環塽。 自晶片的生热活性表面起沿著路徑方向朝上計算4自晶 片至周画的熱阻係數時會提供下列结果： r t « = r «3+ r t4+ r te C K X m Z/W ] 同樣I自晶片的生热活性表面起沿著路徑方向朝下*計 算熱阻偽數時會提供下列结果： Γ down= Γ t2+ Γ tl C K X m 52 / W 3 膜層的热阻亦視烴由其發生热逸敗的面積A而定。所以 ，計算熱咀R的方法為將熱阻偽數rt除以面撗A (R = r t / A ) ° 依據本發明之第一®用具臞實例所具有之晶片面積為A = 15X 10-%2。沿著頂部热徑自薄片尺寸晶片至周圃的热 阻則為： RUP =rUP/A 〔K/W〕 Μ及沿著热徑路徑向下而至屑画的热阻為： (請先閱請背而之注悉事項孙填窍夂 本紙ft又度边和中明家榣半（CNS) ΤΜ規格（210x297公*) 43 Λ Π Π 6 五、發明説明（41)
Rd〇w„ =rdown/A 〔K/W〕 由於總冷卻能力視RUJ>及Rd<JW„而定，故自晶片至周函 的總热阻為：
Rtot =Rup:Rdown/ (Rup+Rdown) 〔K/W〕 (請先閲讀背而之注意事項再填窍， 裝· 線- 經浒部屮央榀準而A工消奸合作社印蚁 t紙Λ尺度边用中《困家楳準（CNS)T4規格（210X297公；¢) 44

Claims (1)

  1. 蛭濟部中央標準Λ印裝 3 gi4009
    六，申請專利範面 1 ·-種槿大型積« (VLSI)晶片之封裝，其特點為下列姐合 <a> 基質装置（Al ; Bl ; Cl ; El) *框架裝置（3 ; 14 ; 39) ·及依次序K機械方式所設置的帽蓋裝置（A5; B5 ; C5 ; E5)，以搌供具有一内腔的般套，並將第 —連接装置（4 ; 16; 38)提供在内腔之内部上輿般 套外部上的外部接觸装置（6 ; 22; 41)成《氣接觸 • (b) 晶片装置（A3; B3; C3; E3)具有第二邃接裝置（8; 19; 40)並係予Μ提供在空腔内部* ^ 鄰接晶片裝置（A3 ; Β3 ; C3 ; Ε3)並具有第三及第四 連接裝置（9，5 ; 21，20; 36，37)的至少一涸相 互連接裝置（Α2; Β2; C2; Ε2)，在埴些*接装置中 ，係將第三連接裝置（9 ; 21; 36)中的至少一部分 定位來與晶Η装置上的第二連接装置U; 19; 40) 之至少一部分完成接觸，Μ及將第四連接裝置（5; 20·; 37)中的至少一部分予以定位來與空腔内部的 第一連接装置（4 ; 16; 38)之至少一部分完成接觸 ，因為，係在所埋揮的第三與第四連接装置（9，5 ;21 * 20 ； 36 · 37)中間之間届別地提供靨別歐姆 接觴，用Μ完成所埋揮的第一與第二連接装置U， 8 ; 16，22 ; 38，40)之間的連接。 2. 根據申請專利範園第1項之封装，其中： (a) 將帽藎装置（A5 ; B5 ; C5 ; E5)懕向基質装置的壓力 (請先聞讀背面之注意事項再填寫本页) •装. -打· .線 甲 4(210X297*2：;#) hi AT B7 C7 D7 Λ、申請專利範® 經濟部中央揉準局印製 装置，以及 (b) 利用來自壓力裝置的壓力予以浮動地安裝在空腔内 部（亦即，沒有任何接合）並予Μ保持β當位置的晶 片装置（A3 ; Β3，C3，Ε3)。 3. 根據申請專利範圏第1項之封裝，其中> 將以大氣霡力為準的低Κ力提供在空腔内部，至少 係在基質装置輿晶片装置之間，Μ及 <b> 利用Μ大氣壓力為準之低壓力將晶片装置（A3; B3 ;C3; Ε3)予以浮動地安装在空腔内部（亦即，沒有 任何接合）並予以保持在进當位置上。 4. 根據申誚專利範圃第3項之封装*其中將一種密封金颶 箔裝置（32; 34)提供在予以_離基質裝置（Cl; D1)的晶 片裝置（C3; D3)之俩面上，此棰基質裝置延伸於至少爱 住其邊緣的基片區上並伸至晶片邊緣以外且係以不透氣 方式予以連接在晶片裝置外面的一部分空腔上，並係以 其第一低®力予Κ提供在晶片装置（C3; D3)及基質装置 (C1; ίΠ)外部由金羼箔裝置（32; 34)所蓋住的第一容積 中*其第二低Κ力係予以提供在第一容積外面的空腔容 積中|第一低懕力大於第二低壓力•並係由大氣壓力將 帽蓋装置（C5)予Μ壓向空腔的。 5. 根據申謫專利範國第4項之封装，其中密封金鼷萡装置 及相互連接_裝置為一俚相同元件，此種元件係Μ其第 三連接装置提供在其蓋住晶片裝置的部分處及以其第四 連接装置掮供在其邊緣附近（·11)。 2 {請先《讀背面之注意事項再滇奪本頁) •装· •打. .線· f 4 (210X297 公 41) 214809 Α7 Β7 C7 D7 i、申請專利範® (請先閱讀背面之注意事項再填^本頁) 6· 根據申謫專利範圃第2項之封装，其中將一種應力吸收 填料裝置（Α4; Β4; C4; Ε4)提供在空腔内。 7 · 根據申請專利範酾第6項之封裝，其中在下列項目中間 選擇一種懕力吸收填料裝置：凝膠，聚合腰Κ及至少一 儷富有彈性的充氣蟄子。 8* 根據申請專利範園第1，2，3，4，5，6或7項之封裝， 其中帽蓋裝置富有彈性Μ及將空腔以一種不透氣方式予 Μ隔離並且以其内部氣Μ壓力低於大氣氣體壓力。'丨 9. 根據申諝專利範園第1，2，3，4，5，6或7 _之封装， 其中帽蓋裝置（Α5; Β5; C5; Ε5)至少在其中央部分中是 值硬的以及在此中央部分中於其供面轉向空腔時它為平 面；以及其臞力提供裝置係將帽躉裝置以此種份量懕向 基霣裝置，俾提供内部姐件上的一股壓力。 10. 根據申請専利範圍第1項之封装，其中將具有阿伐粒子 阻播特色的至少一道膜曆（1 ; 2 ; ί ;24)至少予ΜΚ 置在晶片裝置與基質裝置之間，此種膜層係從下列材料 中間選··择的：聚亞胺或金羼，例如鋁或銅等。 11. 根據申請専利範園第10項之封裝，其中將阿伐粒子阻擂 膜層U)中的至少一道加在相互連接顏裝置中（圏5 >。 經濟部中央搮準局印^ 12. 根據申請専利範围第1項之封裝’其中將晶片装置（A3; L3)位於Μ第二連接装置（8)轉向基質装置（A1;L1)的 空腔内部；Μ及將相互連接膜裝置（A2; L2)予K配置在 基質装置（Al; L1)與晶Η装置（A3; L3)之間。 13. 根據申請專利範圈第12項之封装·其中用以接觸矗片装 f 4(210X297 公省) 214G09 A7 B7 C7 D7 六、申請專利範面 (請先閑讀背面之注意事項再填^本頁) 置上的第二連接装置（8 )之第三連接装置（9 )的至少一 部分以及用以接觸位於空腔内部之第一接觸装置（4)的 第四連接装置（5)均係予Μ放置為相互對立以及娌由相 互連接膜装置（Α2)的材料予以連接起來。 14. 根據申讅専利範園第12或13項之封装，其中將空腔内部 之第一連接装置以及相互連接膜装置上之第四連接装置 予以故置成相互接觸以及例如藉焊接或熔接予以相互固 定地連接起來。 15. 根據申請専利範園第1，2，3，4，5，6或7項之封装， 其中將基質裝置（49)上的第一連接装置（50)予Κ放置在 基質裝置予Μ轉向空腔的側面上，但卻係在Χ圈鏑晶片装 置（48)的區域中。 16. 根據申請専利範園第1，2, 3, 4，5, 6或7項之封装， 其中將晶片裝置放在以第二連接裝置轉離基霣装置的空 腔内部；將相互連接膜装置（F2)予Μ配置在晶片装置轉 離基質装置的側面上；將位於空腔内部之第一連接裝置 (45) 予放在園嫌晶片裝置的區域中；以及將埭接合 (46) 予以提供在相互連接膜装置（F2)上的第三連接装置 (44)與第一連接装置（45)之間。 經濟邡中央搮準扃印裝 17. 根據申謫専利範圃第1，2· 3· 4，5，6或7項之封裝· 其中將空腔内部的第一埋接装置（16)予以放在一内部周 邊靥装置（15)上；Μ及相互連接臢装置（Β2)所具有之延 伸部分乃偽蓋住晶片装置及曆次裝置（15)的至少一部分 •並係Μ其周邊部分内之第四連接装置（21 )輿第一連 -4 - Τ4(210Χ297 公廣） 214C Α7 Β7 C7 D7 力、申請冬利範® {請先閱讀背面之注意事項再填寫本頁) 接裝置（16)相符合的（ 7 )。 18. 根據申請專利範園第1項之封裝，其中基質装置（B1)和 框架装置（14)均為獨立單元；Μ及將相互成霣氣接觸的 第一速接装置（15)及外部接觸装置（16)予Κ提供在框架 裝置中。 19. 根據申請専利範圃第18項之封装，其中框架装置（14)用 _瓷材料製造及基霣裝置由金靥製造。 20. 根據申謫專利範圃第1，2，3· 4，5，6或7項之封裝， 其中以第二連接装置轉難基質装置並予Μ棋製於基質装 置（F1)時，才轉動晶片装置。 21. 根據申請專利範圃第1，2· 3，4，5，6，7，12或13項 之封裝*其中冷卻装置的攞供乃在冷卻基質裝置（Α1)的 外部。 22. 根據申請專利範匾第1，2，3，4，5，6，7· 12或13項 之封装，其中冷卻裝置的提供乃在冷卻帽藎装置（Α5)的 外部。\ 23. 根據申專利範園第1，2，3* 4· 5，6，7，12或13項 之封裝，其中冷卻裝置的摁供乃在冷卻*質裝置（A1)之 外部以及帽蓋装置（A5)之外部。 經濟部中央揉準局印裝 24. 根據申請專利範園第1，2，3，4，5，6或7項之封裝， 其中將晶片裝置U3)M第二連接装置（B19)轉雕基霣裝 置（B1)時予以放在空腔内：以及將具有良好導热性諸如 柔軟金羼的溫和物質，例如，黄金，或導热软膏的膜靥 (24)予Μ放在晶Η装置與基質装置之間（麵7 )。 甲4(210X297 公廣） Α7 Β7 C7 D7 4G09 、、申請專利範圊 (請先閱讀背面之注意事項再琪奪本百) 25. 根據申請専利範圔第1，2，3，4，5，6或7項之封裝， 其中Μ第二連接装置轉離基質装置時，將晶片裝置予Μ 放在空腔内；以及將具有良好導熱係數諸如柔軟金屬的 溫和物《•例如黄金，或等热軟膏的數儸補片予以散佈 在晶片装置與基霣装置之間的界面中。 26. 根據申讅專利範園第1，2, 3, 4, 5, 6或7項之封装· 其中令第二連接裝置轉艫基質装置時•將晶Η装置予Μ 放在空腔内；Μ及將基霣装置之内面予Μβ光為平》的 0 27. 根據申謫専利範圃第1項之封装*其中Μ第二連接装置 轉離基質装置（Ε1)時，將晶片装置（Ε3)予Μ放在空腔内 ;以及將相互連接膜裝置（Ε2)Κ整體方法予以攆供在帽 蓋裝置（Ε5)上。 28. 根據申謫専利範圍第27項之封装，其中將相互速接膜装 置提供在帽蓋裝置的内部側面上作為交錯聚合《與金羼 引媒型樣膜曆的好幾層，並且將連接路徑攞供在金鼷引 線型樣HI靥之間的通當位置中。 經濟部中央橾準扃印装 29. 根據申請專利範園第1，2，3，4，5, 6, 7，12或13項 之封裝，其中如係第一連接装置（4)中的一儸癯於與第 四連接裝置（5)中的一個完成接觸的情形’則係將最好 是第四連接装置（5)的埋丨接装置中的—個提供有一僩碰 撞，此種碰播具有一突起部分，其外表相當小於它與其 完成接觸的連接装置（圈1及2)。 30. 根據申請專利範園第1，2，3，4，5，6，7，12或13項 Τ 4 (210X297 公; Α7 Β7 C7 D7 214GQQ 六'申犄專利範面 之封装，其中如係第二埋接裝置（8)中的一僩遽於輿第 三連接裝置（9)中的一個完成接觸的情形，則將最好為 第三連接裝置的連接装置中的一個提供有一儸碰摑*此 種碰撞為一金羼突起部分·其外表相當小於它正輿其完 成接觸的連接装置（圓1及2)。 31. 根據前述申請専利範園第1項之封装，其中相互連接膜 裝置包括好幾層的交錯聚合體與金羼引線型樣膜《 (e ，f ，g ，h，i · j ，k>，並且係將連接路徑（11) 提供在金鼸引線型樣層（e，S，k)之間的通當位置中 (圈 2 ) ° 32. 根據申請專利範園第28項之封装，其中該等路徑均為鍍 有金羼的道路洞口。 33. 根據申請專利範圃第1· 2· 3，4，5，6，7，12，13 ， 18，27，28，31或32項之封装，其中將由聚合髓姐成作 為引線之間的隔離器之多曆引嫌型樣（18)予MS置於以 其側面轉向相互連接膜裝置時的晶片裝置（42)上，此種 多層引_線型樣（18)具有金屬化路徑（43) ·以供金靥引線 型樣之間的連接Μ及連接至空腔中的晶片裝置上之墊座 (19)和連接至内部第一速接裝置之用（圈15)。 34. 根據申謫專利範園第31項之封裝，其中第三及第四連接 裝置之表面為聚合S3膜上的金羼表面形式，逋些金属表 面均係予以設置在具有不同傳導係數的不同金羼之至少 兩個膜靥上。 35. 根據申請專利範園第34項之封裝，其中最外面的金臑） f 4 (210X297 公廣) .................................>.....................装..............................打......一 .....................線 (請先閱讀背面之注意事項再濞^本頁) 經濟部中央揉準扃印装 214609 AT B7 C7 D7 〃、申請專利範® 之設置至少為點形的樣子（9，5)。 36. 根據申請專利範國第1項之封裝，其中*將封裝外部上的 接觸裝置（6 ; 22; 41)至少予Μ設置在此種封装沿著其 邊緣附近的封装之至少一處横側的一道宽邊上，並且最 好是沿著封装的全部横俩的（圈3 )。 37. 根據申請専利範圓第36項之封裝，其中將封装外部上的 接觸裝置（6)予以設置在横向地突起層次裝置（3 ; 14 ；39)上。 38. 根據申請専利範圍第36或37項之封装，其中封装外部上 的接觸装置含有長形接觸裝置（gnd ，Vee)，M供連接 地線及沿著封装邊緣延伸的霉源之用（圔3>。 39. 根據申請専利範圍第36或37項之封裝，其中將封装外部 上的接觸装置予以提供在至少兩條平行線（28, 29* 30)中，此兩平行線並係平行地延伸至封裝的邊緣（圈3 及9 )。 40. 根據申請專利範圃第1項之封裝，其中在封装空腔内部 之第一_連接裝置（4 )與其外部上面的接觸装置（6 )之間 完成接觸的引線（7)均為下列三種型式：地線引線，霄 ®源引線，Μ及分別為霣料引線（，1U)上的三條 平衡資料引線（Kr，K·，Kt)，《流總和及《颳級和並為 時間常數的姐別。 (請先聞讀背面之注意事項再填其本頁) •装. .打. _線· 經濟部中央揉準局印製 置寸間 設尺之 線互合 引相姐 料的意 資此任 將如的 中有們 其具它 ，並在 装線供 封引提 之稱抗 項對阻 40面性 第平特 園的的 範供同 利提相 專排將 請並 ， 申條而 據三因 根為， 7 4(210X297 公廣） 214609 Α7 Β7 C7 D7 力、申請專利範面 〇 42. 根據申請専利範園第41項之封裝，其中兩條最外面的資 料引嫜（IU · Kt)比放在它們之間的資料引嫌為寬K及資 料引嫌之間的寬度比是固定的。 43. 根據申請専利範圃第40，41或42項之封裝*其中將一條 非連接引總（S1)予以提供在與將資料引繚（Kr· K·* Kt)設於> 其中的平面並聯的平面内，此種平面係以資料 引線予Μ電氣隔離並藎住延伸在其間且為最外面資料引 繚（Kr，Kt)上面的預定距難的區域。 44. 根據申講専利範圈第40，41或42項之封装•其中資料引 線（Kr·* Kt)的宽度沿著其路徑為變化不定*同時並 將它們之間的特性阻抗保持常歟不變。 45. 根據申講専利範園第1，2，3，4，5，6* 7，12，13 ， 18，27，28，31，32，36，37，40，41 或 42 項之封装， 其中將空腔内部的第一*接裝置與般套外部上的接觸裝 置（N8)之間的《氣連接予K引導在與基霣裝置中的殻套 »邊成_的平面内Μ及在與平行於此寬邊的平面相垂 直之至少一僩平面內偽予Μ脫鏵該平面而引導至外部接 觸裝置（Ν8)的。 46. 根據申諝専利範匯第1，2，3，4，5，6，7，12，13 ， 18， 27· 28. 31· 32， 36， 37， 40， 41或 42項之封裝 * (诔先聞讀背面之注意事項再填其本頁) .¾. .打. •線. 蛭濟部中央揉準局印装 寸 9 R 片 薄 成 製 片 晶 | 將 中 其 f 4(210X297 公廣)
TW081101494A 1991-03-01 1992-02-28 TW214609B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9100597A SE9100597D0 (sv) 1991-03-01 1991-03-01 Kapsel foer vlsi-wafer

Publications (1)

Publication Number Publication Date
TW214609B true TW214609B (zh) 1993-10-11

Family

ID=20382022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081101494A TW214609B (zh) 1991-03-01 1992-02-28

Country Status (10)

Country Link
US (1) US5406025A (zh)
EP (1) EP0573519A1 (zh)
JP (1) JPH06504880A (zh)
CN (1) CN1064566A (zh)
AU (1) AU1349492A (zh)
IL (1) IL101107A0 (zh)
SE (1) SE9100597D0 (zh)
TW (1) TW214609B (zh)
WO (1) WO1992016091A1 (zh)
ZA (1) ZA921536B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
DE4237632A1 (de) * 1992-11-07 1994-05-11 Export Contor Ausenhandelsgese Schaltungsanordnung
JP3210503B2 (ja) * 1993-09-30 2001-09-17 株式会社東芝 マルチチップモジュールおよびその製造方法
DE4408356A1 (de) * 1994-03-14 1995-09-21 Ralf Dipl Ing Bierschenk Vorrichtung zur Adaptierung von Schaltkreisen
US5782891A (en) * 1994-06-16 1998-07-21 Medtronic, Inc. Implantable ceramic enclosure for pacing, neurological, and other medical applications in the human body
US5870290A (en) * 1994-11-30 1999-02-09 Intel Corporation Interface adapter board having arrays of interstitial connectors and an intermediate switching circuit
JPH0997661A (ja) * 1995-10-02 1997-04-08 Sumitomo Metal Ind Ltd 電子部品用ソケット
DE69709978T2 (de) * 1996-04-30 2002-11-21 Denki Kagaku Kogyo Kk Wärmeableitende Abstandhalter für elektronische Einrichtungen
US5996221A (en) * 1996-12-12 1999-12-07 Lucent Technologies Inc. Method for thermocompression bonding structures
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
DE19739591A1 (de) * 1997-09-10 1999-03-11 Wuerth Elektronik Gmbh & Co Kg Recyclingfähige Leiterplatte, bestehend aus einem Folien- und Trägersystem
US6275381B1 (en) 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
WO2008113336A2 (de) * 2007-03-19 2008-09-25 Conti Temic Microelectronic Gmbh Gehäuse mit vorrichtung zum fixieren eines elektronischen bauteils
US8999764B2 (en) * 2007-08-10 2015-04-07 International Business Machines Corporation Ionizing radiation blocking in IC chip to reduce soft errors
KR101341586B1 (ko) * 2007-08-30 2013-12-16 삼성전자주식회사 반도체 집적 회로 장치 및 이의 제조 방법
CN102362188A (zh) * 2009-03-27 2012-02-22 爱德万测试株式会社 测试装置、测试方法及制造方法
US8587114B2 (en) * 2010-10-05 2013-11-19 International Business Machines Corporation Multichip electronic packages and methods of manufacture
US8399265B2 (en) * 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
CN103404248B (zh) * 2012-11-13 2016-06-15 华为技术有限公司 散热器及散热系统
EP3041040B1 (en) * 2013-08-28 2018-06-13 Kyocera Corporation Element housing package and mounting structure provided with same
CN103871972A (zh) * 2014-03-31 2014-06-18 华为技术有限公司 法兰、半导体功率器件和集成电路板
US11340185B2 (en) * 2017-04-07 2022-05-24 The Texas A&M University System Reflectometry devices and methods for detecting pipe defects
CN116266564A (zh) * 2021-12-17 2023-06-20 超威半导体公司 用于集成电路设备组件的石墨烯涂层散热器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546411A (en) * 1983-10-31 1985-10-08 Kaufman Lance R Mounting of a compact circuit package to a heat sink or the like
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4855868A (en) * 1987-01-20 1989-08-08 Harding Ade Yemi S K Preformed packaging arrangement for energy dissipating devices
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
US4835847A (en) * 1988-04-20 1989-06-06 International Business Machines Corp. Method and apparatus for mounting a flexible film electronic device carrier on a substrate
US4974317A (en) * 1988-09-12 1990-12-04 Westinghouse Electric Corp. Method of making for RF line replacable modules
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly

Also Published As

Publication number Publication date
US5406025A (en) 1995-04-11
ZA921536B (en) 1993-02-24
IL101107A0 (en) 1992-11-15
SE9100597D0 (sv) 1991-03-01
WO1992016091A1 (en) 1992-09-17
AU1349492A (en) 1992-10-06
JPH06504880A (ja) 1994-06-02
CN1064566A (zh) 1992-09-16
EP0573519A1 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
TW214609B (zh)
TWI380412B (en) Integrated circuit package system for stackable devices and method of manufacture thereof
TWI261940B (en) Circuit device and manufacturing method of the same
TW454240B (en) Improved contact and deep trench patterning
TW409376B (en) Bond pad design for integrated circuits
TW533757B (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
TWI273715B (en) Structures and methods for heat dissipation of semiconductor integrated circuits
TWI352420B (en) Stacked semiconductor device and fabrication metho
TW452948B (en) Semiconductor device and the manufacturing method thereof, circuit board and electronic machine
CN105867034B (zh) 硅基液晶面板及相关方法
TWI283464B (en) Resin encapsulated type semiconductor device
CN103035596B (zh) 用于芯片级封装的电连接
TW201122885A (en) Integrated circuit, method for designing the same, and corresponding computer readable storage memory medium
CN104182743B (zh) 发散式感测装置及其制造方法
CN102062974B (zh) 液晶成像器及其制作方法
TW507352B (en) Semiconductor module and producing method therefor
CN109872968A (zh) 半导体装置组合件、半导体装置及其制作方法
TW436788B (en) Semiconductor memory device having pads effectively disposed in the interior
JP2013080916A (ja) シート及びその製造方法
TWM289225U (en) Flexible memory module
JPS6080264A (ja) 半導体装置
TWI378547B (en) Multi-chip stacked package structure
TW200845337A (en) Electronic device with connection bumps
JP2007227827A5 (zh)
TWI267993B (en) Elastic bump layout method and its packaging body