CN106409753B - 减小dmos色差的方法及装置 - Google Patents

减小dmos色差的方法及装置 Download PDF

Info

Publication number
CN106409753B
CN106409753B CN201510450439.9A CN201510450439A CN106409753B CN 106409753 B CN106409753 B CN 106409753B CN 201510450439 A CN201510450439 A CN 201510450439A CN 106409753 B CN106409753 B CN 106409753B
Authority
CN
China
Prior art keywords
dmos
oxide layer
alloy
silicon
silicon slag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510450439.9A
Other languages
English (en)
Other versions
CN106409753A (zh
Inventor
陈定平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510450439.9A priority Critical patent/CN106409753B/zh
Publication of CN106409753A publication Critical patent/CN106409753A/zh
Application granted granted Critical
Publication of CN106409753B publication Critical patent/CN106409753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明实施例提供一种减小DMOS色差的方法及装置。该方法包括：依据预设光罩对DMOS进行接触孔腐蚀，预设光罩用于遮挡DMOS的预设区域，以保留预设区域的氧化层；在DMOS的表面淀积铝硅铜合金，以使铝硅铜合金与氧化层互融；湿法腐蚀铝硅铜合金中的铝和铜，以使铝硅铜合金中的硅留在氧化层的表面；依据干法扫硅渣方法去除氧化层的表面上的硅。本发明实施例通过对现有的光罩进行改进，以使DMOS进行接触孔腐蚀时，保留该预设区域的氧化层，湿法腐蚀淀积在氧化层上的铝硅铜合金使硅留在氧化层的表面，干法扫硅渣时硅被腐蚀的速度大于氧化层被腐蚀的速度，保证干法扫硅渣后氧化层上出现的凹坑较小，大大改善了DMOS产品的外观。

Description

减小DMOS色差的方法及装置
技术领域
本发明实施例涉及半导体器件制作工艺领域，尤其涉及一种减小DMOS色差的方法及装置。
背景技术
双扩散金属氧化物半导体(Double Diffused Metal Oxide Semiconductor，简称DMOS)集成电路用耗尽型金属氧化物半导体(Metal Oxide Semiconductor,简称MOS)晶体管作负载管，用增强型MOS晶体管作驱动管组成反相器，并以该反相器作为集成电路的基本单元。
现有技术中DMOS产品的制作工艺包括接触孔腐蚀，在接触孔腐蚀过程中，特定区域如切割道和封装对位标志区域的氧化层容易被腐蚀掉，导致该特定区域的硅衬底暴露出来，在后续铝硅铜合金淀积过程中，铝硅铜合金直接与硅衬底接触并互融，通过湿法腐蚀铝铜后在硅衬底表面上留下硅渣，干法扫硅渣后硅衬底表面出现较大凹坑，影响DMOS产品的外观。
发明内容
本发明实施例提供一种减小DMOS色差的方法及装置，以改善DMOS产品的外观。
本发明实施例的一个方面是提供一种减小DMOS色差的方法，包括：
依据预设光罩对DMOS进行接触孔腐蚀，所述预设光罩用于遮挡所述DMOS的预设区域，以保留所述预设区域的氧化层；
在所述DMOS的表面淀积铝硅铜合金，以使所述铝硅铜合金与所述氧化层互融；
湿法腐蚀所述铝硅铜合金中的铝和铜，以使所述铝硅铜合金中的硅留在所述氧化层的表面；
依据干法扫硅渣方法去除所述氧化层的表面上的硅。
本发明实施例的另一个方面是提供一种减小DMOS色差的装置，包括：
腐蚀模块，用于依据预设光罩对DMOS进行接触孔腐蚀，所述预设光罩用于遮挡所述DMOS的预设区域，以保留所述预设区域的氧化层；
淀积模块，用于在所述DMOS的表面淀积铝硅铜合金，以使所述铝硅铜合金与所述氧化层互融；
湿法腐蚀模块，用于湿法腐蚀所述铝硅铜合金中的铝和铜，以使所述铝硅铜合金中的硅留在所述氧化层的表面；
干法扫硅渣模块，用于依据干法扫硅渣方法去除所述氧化层的表面上的硅。
本发明实施例提供的减小DMOS色差的方法及装置，通过对现有的光罩进行改进，以使DMOS进行接触孔腐蚀时，DMOS的预设区域被预设光罩遮挡，以保留该预设区域的氧化层，淀积的铝硅铜合金与氧化层互融，湿法腐蚀铝硅铜合金中的铝和铜后，铝硅铜合金中的硅留在氧化层的表面，干法扫硅渣时硅被腐蚀的速度大于氧化层被腐蚀的速度，保证干法扫硅渣后氧化层上出现的凹坑较小，大大改善了DMOS产品的外观。
附图说明
图1为本发明实施例提供的减小DMOS色差的方法流程图；
图2为本发明实施例提供的减小DMOS色差的装置的结构图。
具体实施方式
图1为本发明实施例提供的减小DMOS色差的方法流程图。本发明实施例针对现有技术中干法扫硅渣后硅衬底表面出现较大凹坑，提供了减小DMOS色差的方法，该方法的具体步骤如下：
步骤S101、依据预设光罩对DMOS进行接触孔腐蚀，所述预设光罩用于遮挡所述DMOS的预设区域，以保留所述预设区域的氧化层；
本发明实施例针对现有技术中的光罩进行了改进，以使DMOS进行接触孔腐蚀时，改进后的光罩能够遮挡所述DMOS的预设区域，该预设区域具体为切割道和封装对位标志的区域，避免DMOS进行接触孔腐蚀时，预设区域的氧化层被腐蚀，即接触孔腐蚀后，预设区域的上层保留有氧化层，硅衬底不被暴露出来。
步骤S102、在所述DMOS的表面淀积铝硅铜合金，以使所述铝硅铜合金与所述氧化层互融；
在所述DMOS的表面淀积铝硅铜合金，该铝硅铜合金淀积在所述氧化层后，该铝硅铜合金和氧化层互融。
步骤S103、湿法腐蚀所述铝硅铜合金中的铝和铜，以使所述铝硅铜合金中的硅留在所述氧化层的表面；
通过湿法腐蚀所述铝硅铜合金中的铝和铜，则湿法腐蚀后所述氧化层的表面留下所述铝硅铜合金中的硅。
步骤S104、依据干法扫硅渣方法去除所述氧化层的表面上的硅。
所述铝硅铜合金中的硅与所述氧化层的选择比为1.5。
通过干法扫硅渣方法去除所述氧化层的表面上的硅，由于该铝硅铜合金中的硅与该氧化层的选择比为1.5，则在干法扫硅渣过程中，硅被腐蚀的速度大于氧化层被腐蚀的速度，所以干法扫硅渣后氧化层上出现的凹坑较小。
本发明实施例通过对现有的光罩进行改进，以使DMOS进行接触孔腐蚀时，DMOS的预设区域被预设光罩遮挡，以保留该预设区域的氧化层，淀积的铝硅铜合金与氧化层互融，湿法腐蚀铝硅铜合金中的铝和铜后，铝硅铜合金中的硅留在氧化层的表面，干法扫硅渣时硅被腐蚀的速度大于氧化层被腐蚀的速度，保证干法扫硅渣后氧化层上出现的凹坑较小，大大改善了DMOS产品的外观。
在上述实施例的基础上，所述干法扫硅渣方法为各向同性反应扫硅渣方法。所述各向同性反应扫硅渣方法采用的主刻气体为CF4和O2。
对于上述步骤S104中的干法扫硅渣方法，本发明实施例具体采用各向同性反应扫硅渣方法。目前干法扫硅渣方法采用机台Lam590，机台Lam590扫硅渣的反应模式是各向异性的，且以SF6为主刻气体，扫硅渣速率在4000A/Min左右，采用机台Lam590干法扫硅渣后硅衬底上的凹坑较大。本发明实施例采用机台AE2001，机台AE2001扫硅渣的反应模式是各向同性的，且以CF4/O2为主刻气体，采用机台AE2001的各向同性反应扫硅渣后可使氧化层上的凹坑较小。
所述铝硅铜合金的宽度大于或等于20微米。
由于机台AE2001侧腐蚀较大，铝硅铜合金条就不可太窄，具体若铝硅铜合金条的宽度小于15微米时可能发生飘铝异常，因此为了放置飘铝异常，铝硅铜合金条的宽度至少为20微米，即大于或等于20微米。
本发明实施例通过采用各向同性反应扫硅渣方法进行干法扫硅渣，进一步减小了氧化层上的凹坑，通过限定铝硅铜合金的宽度大于或等于20微米，可防止发生飘铝异常。
图2为本发明实施例提供的减小DMOS色差的装置的结构图。本发明实施例提供的减小DMOS色差的装置可以执行减小DMOS色差的方法实施例提供的处理流程，如图2所示，减小DMOS色差的装置20包括腐蚀模块21、淀积模块22、湿法腐蚀模块23和干法扫硅渣模块24，其中，腐蚀模块21用于依据预设光罩对DMOS进行接触孔腐蚀，所述预设光罩用于遮挡所述DMOS的预设区域，以保留所述预设区域的氧化层；淀积模块22用于在所述DMOS的表面淀积铝硅铜合金，以使所述铝硅铜合金与所述氧化层互融；湿法腐蚀模块23用于湿法腐蚀所述铝硅铜合金中的铝和铜，以使所述铝硅铜合金中的硅留在所述氧化层的表面；干法扫硅渣模块24用于依据干法扫硅渣方法去除所述氧化层的表面上的硅。
本发明实施例通过对现有的光罩进行改进，以使DMOS进行接触孔腐蚀时，DMOS的预设区域被预设光罩遮挡，以保留该预设区域的氧化层，淀积的铝硅铜合金与氧化层互融，湿法腐蚀铝硅铜合金中的铝和铜后，铝硅铜合金中的硅留在氧化层的表面，干法扫硅渣时硅被腐蚀的速度大于氧化层被腐蚀的速度，保证干法扫硅渣后氧化层上出现的凹坑较小，大大改善了DMOS产品的外观。
在上述实施例的基础上，所述铝硅铜合金中的硅与所述氧化层的选择比为1.5。
所述干法扫硅渣方法为各向同性反应扫硅渣方法。
所述各向同性反应扫硅渣方法采用的主刻气体为CF4和O2。
所述铝硅铜合金的宽度大于20微米。
本发明实施例提供的减小DMOS色差的装置可以具体用于执行上述图1所提供的方法实施例，具体功能此处不再赘述。
本发明实施例通过采用各向同性反应扫硅渣方法进行干法扫硅渣，进一步减小了氧化层上的凹坑，通过限定铝硅铜合金的宽度大于或等于20微米，可防止发生飘铝异常。
综上所述，本发明实施例通过对现有的光罩进行改进，以使DMOS进行接触孔腐蚀时，DMOS的预设区域被预设光罩遮挡，以保留该预设区域的氧化层，淀积的铝硅铜合金与氧化层互融，湿法腐蚀铝硅铜合金中的铝和铜后，铝硅铜合金中的硅留在氧化层的表面，干法扫硅渣时硅被腐蚀的速度大于氧化层被腐蚀的速度，保证干法扫硅渣后氧化层上出现的凹坑较小，大大改善了DMOS产品的外观；通过采用各向同性反应扫硅渣方法进行干法扫硅渣，进一步减小了氧化层上的凹坑，通过限定铝硅铜合金的宽度大于或等于20微米，可防止发生飘铝异常。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种减小DMOS色差的方法，其特征在于，包括：
依据预设光罩对DMOS进行接触孔腐蚀，所述预设光罩用于遮挡所述DMOS的预设区域，以保留所述预设区域的氧化层；
在所述DMOS的表面淀积铝硅铜合金，以使所述铝硅铜合金与所述氧化层互融；
湿法腐蚀所述铝硅铜合金中的铝和铜，以使所述铝硅铜合金中的硅留在所述氧化层的表面；
依据干法扫硅渣方法去除所述氧化层的表面上的硅。
2.根据权利要求1所述的方法，其特征在于，所述铝硅铜合金中的硅与所述氧化层的选择比为1.5。
3.根据权利要求1或2所述的方法，其特征在于，所述干法扫硅渣方法为各向同性反应扫硅渣方法。
4.根据权利要求3所述的方法，其特征在于，所述各向同性反应扫硅渣方法采用的主刻气体为CF4和O2。
5.根据权利要求4所述的方法，其特征在于，所述铝硅铜合金的宽度大于20微米。
6.一种减小DMOS色差的装置，其特征在于，包括：
腐蚀模块，用于依据预设光罩对DMOS进行接触孔腐蚀，所述预设光罩用于遮挡所述DMOS的预设区域，以保留所述预设区域的氧化层；
淀积模块，用于在所述DMOS的表面淀积铝硅铜合金，以使所述铝硅铜合金与所述氧化层互融；
湿法腐蚀模块，用于湿法腐蚀所述铝硅铜合金中的铝和铜，以使所述铝硅铜合金中的硅留在所述氧化层的表面；
干法扫硅渣模块，用于依据干法扫硅渣方法去除所述氧化层的表面上的硅。
7.根据权利要求6所述的减小DMOS色差的装置，其特征在于，所述铝硅铜合金中的硅与所述氧化层的选择比为1.5。
8.根据权利要求6或7所述的减小DMOS色差的装置，其特征在于，所述干法扫硅渣方法为各向同性反应扫硅渣方法。
9.根据权利要求8所述的减小DMOS色差的装置，其特征在于，所述各向同性反应扫硅渣方法采用的主刻气体为CF4和O2。
10.根据权利要求9所述的减小DMOS色差的装置，其特征在于，所述铝硅铜合金的宽度大于20微米。
CN201510450439.9A 2015-07-28 2015-07-28 减小dmos色差的方法及装置 Active CN106409753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510450439.9A CN106409753B (zh) 2015-07-28 2015-07-28 减小dmos色差的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510450439.9A CN106409753B (zh) 2015-07-28 2015-07-28 减小dmos色差的方法及装置

Publications (2)

Publication Number Publication Date
CN106409753A CN106409753A (zh) 2017-02-15
CN106409753B true CN106409753B (zh) 2019-06-14

Family

ID=58008977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510450439.9A Active CN106409753B (zh) 2015-07-28 2015-07-28 减小dmos色差的方法及装置

Country Status (1)

Country Link
CN (1) CN106409753B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326515A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
WO2003083582A1 (en) * 2002-03-25 2003-10-09 Advanced Technology Materials, Inc. Ph buffered compositions for cleaning semiconductor substrates
CN102443769A (zh) * 2010-10-11 2012-05-09 北大方正集团有限公司 Pvd假片的回收方法
CN104157568A (zh) * 2013-05-14 2014-11-19 北大方正集团有限公司 一种去除硅渣的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326515A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
WO2003083582A1 (en) * 2002-03-25 2003-10-09 Advanced Technology Materials, Inc. Ph buffered compositions for cleaning semiconductor substrates
CN102443769A (zh) * 2010-10-11 2012-05-09 北大方正集团有限公司 Pvd假片的回收方法
CN104157568A (zh) * 2013-05-14 2014-11-19 北大方正集团有限公司 一种去除硅渣的方法及装置

Also Published As

Publication number Publication date
CN106409753A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN102629591B (zh) 一种阵列基板的制造方法及阵列基板、显示器
CN103160831B (zh) 用于形成金属线的蚀刻液组合物及制造薄膜晶体管的方法
CN105762112A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN106795633A (zh) 蚀刻液组合物、多层膜的蚀刻方法和显示装置的制造方法
KR102265890B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR20190107159A (ko) 유전체 컨택트 에칭
WO2013025619A3 (en) Method and composition for removing resist, etch residue, and copper oxide from substrates having copper, metal hardmask and low-k dielectric material
CN103489902B (zh) 一种电极及其制作方法、阵列基板及显示装置
US9214436B2 (en) Etching of under bump mettallization layer and resulting device
CN106409753B (zh) 减小dmos色差的方法及装置
CN104600024A (zh) 半导体装置及其制造方法
KR20140143189A (ko) 무전해 구리 합금 캡핑
TWI663291B (zh) 用於銀奈米線的蝕刻劑組合物
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
CN105624679B (zh) 铜蚀刻液及其制备方法和应用、铜蚀刻方法
JP6287635B2 (ja) 半導体装置の製造方法および半導体装置
CN104576325B (zh) 一种制作碳化硅sbd器件的方法及其正面保护方法
KR102179756B1 (ko) 질화 금속막 식각액 조성물
KR20180041936A (ko) 금속막 식각액 조성물
CN110042393A (zh) 蚀刻液组合物
US20130153872A1 (en) Thin-film transistor substrate and method for fabricating the same, display
CN103730340A (zh) 一种提高背孔工艺中金属Ni掩膜选择比的方法
CN103094134A (zh) 一种增加芯片压焊块区域的金属层厚度的方法及芯片
CN109385281B (zh) 含银膜蚀刻液组合物及利用其的导电图案形成方法
CN103137544A (zh) 一种半导体芯片结构和芯片中金属熔丝的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.