CN106373877B - 干法气相化学蚀刻结构的方法和装置 - Google Patents

干法气相化学蚀刻结构的方法和装置 Download PDF

Info

Publication number
CN106373877B
CN106373877B CN201610592934.8A CN201610592934A CN106373877B CN 106373877 B CN106373877 B CN 106373877B CN 201610592934 A CN201610592934 A CN 201610592934A CN 106373877 B CN106373877 B CN 106373877B
Authority
CN
China
Prior art keywords
etching
water vapor
chamber
phase chemical
etching chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610592934.8A
Other languages
English (en)
Other versions
CN106373877A (zh
Inventor
约翰·诺伊曼
凯尔·S·勒布伊茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of CN106373877A publication Critical patent/CN106373877A/zh
Application granted granted Critical
Publication of CN106373877B publication Critical patent/CN106373877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

根据本发明，提供了一种干法气相化学蚀刻结构的方法，包括以下步骤：将该结构放置在蚀刻室中，该结构包括第一材料和第二材料，其中，第一材料选自硅、钼、锗、SiGe和钨，第二材料是二氧化硅或硅氮化物，并且第一材料的至少一个表面是露出的，以便能与气相化学蚀刻剂接触；以及用惰性气体氟化物或卤素氟化物气相化学蚀刻剂蚀刻第一材料；该方法进一步包括使蚀刻室暴露于水蒸气的步骤，使得蚀刻第一材料的步骤在水蒸气的存在下执行。

Description

干法气相化学蚀刻结构的方法和装置
技术领域
本发明涉及一种干法气相化学蚀刻结构的方法。本发明还涉及一种用于干法气相化学蚀刻结构的装置。
背景技术
本发明解决了在半导体制造领域中通常遇到并长期存在的问题。问题涉及包括硅和二氧化硅或硅氮化物的结构，其中，希望蚀刻结构的硅部分。该结构的二氧化硅和/或硅氮化物部分可以自身以掩模或以永久性的结构特征存在。问题是用于蚀刻硅的蚀刻过程也攻击二氧化硅和硅氮化物。人们非常希望提高硅比二氧化硅和硅氮化物的蚀刻选择率，由于这种类型的提高的选择率降低了所需的二氧化硅或硅氮化物的厚度，从而成功地经历硅蚀刻过程。这反过来又降低了成本，并且还提供了设计灵活性。选择率在本文被定义为所蚀刻的目标材料(例如，硅)的量比蚀刻的二氧化硅和/或硅氮化物蚀刻的量的比率。为了提高蚀刻选择率，已通过在蚀刻过程中的不同点处引入各种气体来做出各种提案。 US6290864提出了蚀刻剂和非蚀刻剂(诸如氦)的掺合料的应用。GB2473851 公开了氢作为具有蚀刻剂的掺合料的一部分的应用，并且US7041224公开了氢和/或氧作为具有蚀刻剂的掺合料的一部分的应用。WO2011/006895提出了在蚀刻过程的不同阶段中氧气和/或氧化性气体(诸如一氧化二氮、臭氧或二氧化氮) 的应用。这些氧化性气体可能需要有效的额外热量。
发明内容
本发明，在至少一些它的实施方式中，提供了一种具有提高的选择率的干法气相化学蚀刻结构的方法。可以理解的是，干法气相化学蚀刻是指使用气相化学蚀刻剂的蚀刻，它不需要在等离子体的存在下或者解离蚀刻剂的另一种高能方式进行蚀刻。还应理解的是，术语“气相”包括是指气态相中存在的蒸气相物质或升华的物质。
根据本发明的第一方面，提供了一种干法气相化学蚀刻结构的方法，包括以下步骤：
将所述结构放置在蚀刻室中，所述结构包括第一材料和第二材料，其中，所述第一材料选自硅、钼、锗、SiGe和钨，所述第二材料是二氧化硅或硅氮化物，并且所述第一材料的至少一个表面是露出的，以便能与气相化学蚀刻剂接触；以及
用惰性气体氟化物或卤素氟化物气相化学蚀刻剂蚀刻所述第一材料；
所述方法进一步包括使所述蚀刻室暴露于水蒸气的步骤，使得蚀刻所述第一材料的步骤在水蒸气的存在下执行。
本领域公知常识表明：在使用惰性气体氟化物或卤素氟化物蚀刻剂进行蚀刻期间，蚀刻室中存在水分会导致形成HF，HF反过来会蚀刻SiO2。US6939409 提供了这种公认智慧的实例。可预期这会导致硅比二氧化硅的蚀刻选择率较差。硅氮化物也受到HF攻击，因此可预期水分的存在也会导致硅比硅氮化物的蚀刻选择率较差。因此，非常令人惊奇的是，本发明能够产生极好且提高的蚀刻选择率。
使所述室暴露于水蒸气的步骤包括将水蒸气引入所述蚀刻室中，然后，在蚀刻所述第一材料的步骤之前，从所述蚀刻室中去除水蒸气。
可以循环地重复将水蒸气引入所述蚀刻室中的步骤、从所述蚀刻室中去除水蒸气的步骤和蚀刻所述基板的步骤。在这些实施方式中，在蚀刻所述第一材料的步骤之后并且在使所述蚀刻室暴露于水蒸气的后续步骤之前，可从所述蚀刻室中去除气相化学蚀刻剂。在循环地重复将水蒸气引入所述蚀刻室的步骤、从所述蚀刻室去除水蒸气的步骤和蚀刻所述基板的步骤之前，可以执行用惰性气体氟化物或卤素氟化物气相蚀刻剂蚀刻所述第一材料的初始步骤。
使所述蚀刻室暴露于水蒸气的步骤包括在将气相化学蚀刻剂引入所述蚀刻室的同时将水蒸气引入所述蚀刻室。可以使所述气相化学蚀刻剂和所述水蒸气连续地流入所述蚀刻室。或者，可以以一系列脉冲的方式同时将所述气相化学蚀刻剂和所述水蒸气引入所述蚀刻室。
可以将所述气相化学蚀刻剂和所述水蒸气分别引入所述蚀刻室。这可以通过使用用于所述气相化学蚀刻剂和所述水蒸气的单独的气管和气体入口来实现。或者，在将所述气相化学蚀刻剂和所述水蒸气引入所述蚀刻室之前，可以将它们混合在一起。这些方法可被用作使所述蚀刻室暴露于水蒸气的连续流或脉冲方法的一部分。
用于使所述室暴露于水蒸气的上述方法的组合可被利用在单个蚀刻过程中。
在蚀刻所述第一材料的步骤期间，水蒸气在所述蚀刻室中的分压可以小于气相化学蚀刻剂在所述蚀刻室中的分压。在蚀刻所述第一材料的步骤期间，水蒸气在所述蚀刻室中的分压比气相化学蚀刻剂在所述蚀刻室中的分压的比率可以小于0.5:1。
所述化学蚀刻剂可以是XeF2。或者，所述化学蚀刻剂可以是XeF4、XeF6、 KrF2、ClF3、BrF3或IF5。
或者，使所述蚀刻室暴露于水蒸气的步骤可以包括在至少5托(667Pa) 的压力下将水蒸气引入所述蚀刻室。所述水蒸气可以在至少10托(1333Pa)的压力下。所述水蒸气可在约12托(1600Pa)的压力下被引入所述蚀刻室中。
所述水蒸气可在低于30℃的温度下被引入所述蚀刻室。所述水蒸气可以在室温或略高于室温的温度(例如，比室温高5℃或更少)下。在一般情况下，没有必要使用高温的水蒸气。
所述蚀刻室可以暴露于水蒸气达小于20秒。
可以对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少2500、优选至少4000、更优选至少10000、最优选至少20000。在这些实施方式中，所述第一材料可以是硅。所述第二材料可以是二氧化硅。
在所述第二材料是硅氮化物时，可以对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少6000。所述第一材料可以是硅。
熟悉技术的读者将理解，硅氮化物样品的精确组成能够根据各自因素(诸如沉积条件)而变化。硅氮化物可被描述为SixNy，其中，x和y不固定并且通常分别接近3和4。
所述结构上存在的二氧化硅和硅氮化物可以通过任何合适的技术(诸如 CVD(化学气相沉积)或物理沉积方法)进行制造。可以使用硅的热氧化、低压CVD(LPCVD)或等离子体增强CVD(PECVD)。二氧化硅和硅氮化物可以作为膜存在，该膜可以是薄膜。
所述第一材料和所述第二材料的所有组合都在本发明的范围之内。
根据本发明的第二个方面，提供了用于本发明第一方面的方法中的所述结构的干法气相化学蚀刻的结构和装置，
其中，所述装置包括：
蚀刻室，所述结构被放置在所述蚀刻室中；
惰性气体氟化物或卤素氟化物气相化学蚀刻剂的第一源；
含有一定量的水的第二源；和
气体递送和去除系统，所述气体递送和去除系统包括控制器，所述控制器允许i)所述蚀刻室暴露于由所述第二源供给的水蒸气，并且允许ii)所述结构在水蒸气的存在下被由所述第一源供给的气相化学蚀刻剂蚀刻；
并且，所述结构包括第一材料和第二材料，其中，所述第一材料选自硅、钼、锗、SiGe和钨，所述第二材料是二氧化硅或硅氮化物，并且所述第一材料的至少一个表面是露出的，以便能与相化学蚀刻剂接触。
可以理解的是，关于本发明的第一方面所描述的任何特征也被描述在关于本发明的第二方面中，反之亦然。
虽然本发明已在前描述，但是它延伸至上文中或者下面的说明书、附图或权利要求中所陈述的特征的任何发明组合。
附图说明
将参照附图描述根据本发明的装置和方法的各实施方式，其中：
图1是示出本发明的第一装置的示意图；
图2是蚀刻前的测试晶片的截面图；
图3是蚀刻后的测试晶片的截面图；
图4是示出本发明的第二(连续流)装置的示意图；和，
图5a和图5b示出了蚀刻前(a)和蚀刻后(b)的硅上包括热生长的SiO2的测试晶片的截面图。
具体实施方式
图1示出了一种用于气相化学蚀刻结构(未示出)的装置，该装置包括气相蚀刻剂源12。在此实施例中，气相蚀刻剂是二氟化氙，并且化学蚀刻源12 含有气相二氟化氙，气相二氟化氙是固体二氟化氙的升华物，固体二氟化氙也存在于源12中。可以预期其它惰性气体氟化物和卤素氟化物。阀14可被打开和关闭，以允许中间室16(通常被称为扩展室)填充到二氟化氙的所需压力。待蚀刻的结构(未示出)被加载到蚀刻室18中。能够通过使用本领域很好理解的技术和装置来执行结构的加载。阀20能被打开和关闭，以控制气体相化学蚀刻剂引入到室18中，以便蚀刻该结构。该装置进一步包括贮存器22，贮存器被水部分地填充。阀24能被打开，以允许水蒸气进入蚀刻室18。贮存器22中存在的任何空气都被预先抽空，使得贮存器22中的气态气氛完全由水蒸气组成。具有阀26的排气线被连接到真空泵28。这使气体能从蚀刻室18中抽走。该装置包括具有阀30的辅助排气管，该辅助排气管使扩展室16能被真空泵28 进行抽空。该装置还包括控制器10，该控制器控制根据本发明的包括阀14、20、 24、26和30的装置的各种元件的操作。为表示简单起见，该装置的控制器10 和各种受控元件之间的互连未在图1中示出。该控制器可以是任何合适形式的，诸如PC、PLC或其它基于微处理器的装置。
现在将描述操作根据本发明的装置的方法。该贮存器22是在室温下。在室温下，水蒸气在其约17托的蒸气压下存在于贮存器22中的液体H2O上方。打开阀24，以允许水蒸气流入蚀刻室18。水从贮存器中存在的液体H2O蒸发，以在贮存器22中保持室温压力，只要阀24是打开的，则蚀刻室18中的水蒸气的压力升高到接近水的蒸气压。该装置可被容易地设计成：此过程进行得足够慢(诸如在几秒钟的时间内)，以使阀24可通过控制器10进行控制，从而在达到蚀刻室18中的目标水蒸气压时切断水蒸气到蚀刻室18的供给。显然，主室 18中的此目标蒸气压可对应于完全水蒸气压(full water vapour pressure)，或者可能反而达到比完全水蒸气压更小的目标压力。在将水蒸气引入室18期间，阀 26和阀20都是关闭的。在蚀刻室18已在所需压力下暴露于水蒸气达所需时间后，水蒸气通过打开阀26而被泵出主室18，直到达到蚀刻室18中的实际基准压力。主室18中的水蒸气的典型停留时间为几秒钟，并且在去除水蒸气后蚀刻室中的典型实际基准压力为约0.3托。从蚀刻室18中去除水蒸气完成了水蒸气吹扫(purge)循环。
然后形成蚀刻循环。阀14被打开，以允许二氟化氙蒸气填充扩展室16。然后，阀14被关闭。容纳有待蚀刻的结构的蚀刻室18由于用真空泵28通过阀 26进行降压而在所需基准压力(诸如0.3托)下。然后，阀26被关闭，阀20 被打开，并且二氟化氙气体从扩展室16流入蚀刻室18达所需量的时间。在此所需量的时间结束时，阀26被打开，以允许真空泵28对蚀刻室18进行降压。此过程可以通过阀20打开来进行，使得扩展室16被部分或完全地抽空。在这种情况下，扩展室16可以降压至一定压力(可以小于0.8托)。然后，阀20被关闭，并且阀30被打开，以将扩展室16完全抽空到所需的基准压力。所需的基准压力可以为约0.3托或更低。然后，阀30被关闭。这完成了蚀刻循环。蚀刻循环和水蒸气循环可以以循环方式重复，直到在蚀刻室18中从该结构蚀刻出所需量的材料。该过程中执行的第一步骤可以是蚀刻循环或水蒸气吹扫循环。该装置仅示意性的形式示于图1。熟悉技术的读者将理解，存在本领域众所周知的化学蚀刻系统的各种元件(诸如压力传感器和其它部件)，它们存在于该装置中但未在图1中示出。
执行了蚀刻含有硅的测试晶片的若干实验。图2示出了蚀刻前的测试晶片，通常标记为120。晶片120包括其上具有二氧化硅层或硅氮化物层124的硅基板122。更具体地，热生长1微米厚的二氧化硅层，并且通过LPCVD沉积0.3 微米厚的化学计量SixNy层。LPCVD掺杂的多晶硅的1微米厚的层126被沉积在二氧化硅层或硅氮化物层124的顶部上。1微米厚的光致抗蚀剂图案128形成在多晶硅层126的顶部上。图3代表用二氟化氙进行化学蚀刻后的测试晶片 120。与图2中使用的相同的附图标记被用于图3中表示相同的特征。在光致抗蚀剂128下蚀刻一定量的硅。该蚀刻硅的量的程度被称为底切(undercut)。测量底切，并且还测量二氧化硅层或硅氮化物层124的剩余厚度。通过这些测量，能够计算出蚀刻选择率。硅比二氧化硅或硅氮化物的蚀刻选择率是硅蚀刻底切距离比二氧化硅或硅氮化物膜厚的减少的比率。
这些实验与一些实验参数的结果一起示于表1。在所有的实验中，所使用的蚀刻室装备有石英盖，以最大限度地减少水分变化并且目视检查蚀刻过程。硅晶片在卡盘上被保留在蚀刻室中。该室和卡盘的温度被设定为24℃。对于各个蚀刻循环，二氟化氙在扩展室中以6托的压力存在，并且，在各个循环之间，蚀刻室被降压至低于0.3托。如果进行吹扫，则吹扫循环包括在将蚀刻室降压至低于0.3托之前使气体在蚀刻室中保持达5秒。各个实验包括对具有二氧化硅层的晶片和具有硅氮化物层的晶片进行分开的测试。
表1：对硅晶片的实验的结果。
Figure BDA0001059136330000071
实验#1：对照实验
在实验#1中，蚀刻是在蚀刻循环之间没有任何吹扫的情况下运行的。因此，该过程能被描述为基本上包括使晶片暴露于一系列二氟化氙的脉冲。这是典型的现有技术蚀刻过程，并且它产生了370的硅氮化物选择率和1378的二氧化硅选择率。
实验#2：水蒸气吹扫
在各个二氟化氙的脉冲之后，采用水蒸气进行的吹扫。在水蒸气吹扫期间蚀刻室中的水蒸气压为12托，并且这在将蚀刻室降压至低于0.3托之前保持5 秒钟。由于用水填充蚀刻室、保持水蒸气压和降压的步骤，水蒸气吹扫的增加为该过程额外增加了约17秒。所得的选择率示出了与对照实验相比显著增加。使用二氧化硅，存在大约350％的选择率增加；而使用硅氮化物，选择率提高了约2000％。注意到，硅的底切蚀刻距离与对照实验相比下降了约25％。不希望受到任何具体理论或推测的束缚，据信：二氟化氙可以与水进行反应，这降低了可用于蚀刻硅的二氟化氙的量。在许多应用中，最大限度地提高硅对硅氮化物和二氧化硅的选择率是最关键的要求，并且此要求比整体硅蚀刻速率更重要。此外，可能改变水在室中的蒸气压，以提供根据需要调节硅蚀刻速率和选择率的手段。例如，较低的水蒸气压可以用于提高硅蚀刻速率的目的。另一种可能性是利用不同的蚀刻次序，其中，水蒸气吹扫仅在已使用若干蚀刻脉冲之后进行。另一种可能性是使用连续流蚀刻过程，其中，在气流停止并将蚀刻室抽空之前，二氟化氙(或其它蚀刻剂)在指定的蚀刻室压力下流动特定的时间段。然后，水蒸气的脉冲或流可以在指定的压力下被引入蚀刻室达指定的时间。可重复进行连续蚀刻且偶尔停止以引入水蒸气的这个过程，直到该蚀刻过程已经完成。
实验#3-7：对比实验
进行若干其它实验进行对比。在实验#3中，在蚀刻步骤之前增加了17秒延迟。其他方面，这个实验与对照实验#1相同。17秒延迟对应于执行水蒸气吹扫步骤所花费的总时间。与对照实验#1相比，选择率没有显著变化，虽然蚀刻的硅的总量增加了约10％。这可以通过在蚀刻循环之间晶片的冷却进行说明，由于已知较低的温度提高了二氟化氙蚀刻硅的蚀刻速率。实验#3示出了，在蚀刻循环之间简单地引入时间延迟不是提高蚀刻选择率的驱动力。
实验#4遵循与实验#2相同的程序，除了使用氮气代替水蒸气进行吹扫。氮气被引入到12托的压力，这与实验#2中的蚀刻室中存在的水蒸气压相同。所得的选择率与对照实验#1类似，尽管硅蚀刻速率似乎提高。实际上，有一些证据表明，该蚀刻速率比实验#3中获得的更大。这将与在蚀刻循环之间提供晶片的进一步冷却的氮气的气氛相一致，预期这将提高蚀刻速率。实验#4 证明了，提高的选择率不能简单地看作是在蚀刻循环之间12托压力下气体吹扫的结果。
实验#5和实验#6使用氧气代替水蒸气。这些实验的目的是研究氧气是否是提高的选择率的主要贡献者。6～12托的氧气压力用于测试是否相同数量的氧原子或相同数量的摩尔的O2将解释提高的选择率。然而，在这两种情况下，与使用水蒸气吹扫观察到的350％和2000％的提高相比，在观察到的选择率中似乎仅有不超过55％的相对适度的提高。硅蚀刻速率似乎至少与对照蚀刻一样快。
实验#7使用分子氢气吹扫，以查看氢是否是提高的选择率的主要来源。在这种情况下，在蚀刻循环之间使用12托的H2。选择率对于硅氮化物似乎更差，而对于二氧化硅稍有改善(29％提高)。硅蚀刻速率与对照蚀刻大致相同。
实验证明，蚀刻循环之间的水蒸气吹扫的使用能够提供硅相较于二氧化硅和硅氮化物的蚀刻选择率的显著提高。这些提高显示出与水蒸气的使用特定相关。尤其，其益处不能用水吹扫步骤延迟蚀刻的额外时间、在一定的压力下吹扫气体的使用本身，或者水的单独作用的原子成分进行解释。
使用连续流蚀刻系统进行进一步测试，连续流蚀刻系统使水蒸气随着蚀刻气体流动。该系统示于图4，并且含有与图1所示的元件相同的大量元件。与图1中使用的相同的附图标记已被用于图4中表示这些相同元件。晶片(或样品-未示出)被加载到蚀刻室(18)中，蚀刻室也被称为处理室，并且通过打开主真空阀26和压力控制阀140将该室18降压到合适的低压，例如在0.3托下。室18中的压力通过压力传感器150进行监控，压力传感器150通过压力控制阀 140而用于达到设定点。压力控制阀140被设定在过程蚀刻压力的设定点，例如1托。压力控制阀可以是已知为APC(自动压力控制器)的类型。大约在同一时间，XeF2流和H2O蒸气流通过打开源阀14和用于XeF2的控制阀100和 102以及用于水蒸气的控制阀200和202而开始的。MFC(质量流量控制器) 101和201被设置成对于XeF2和H2O正确的流速。晶片蒸气的源是真空气密的贮存器300，它预先被水部分填充并进行空气抽空。在室温下，水上方的空间在其约17托的蒸气压下被H2O填充。
这些流被保持蚀刻过程的持续时间，并且室压力通过压力控制阀140被保持的压力设定点。在该过程结束时，阀100和102被关闭，并且如果使用水蒸气，阀200和202也被关闭。压力控制阀140被完全打开，以将该室降压至低压，例如，在0.3托下，并且若干泵/吹扫循环通过关闭主真空阀26，使排出气 103(通常是N2)流动，直至诸如30托的压力，关闭阀103，然后打开阀26，并在取出该晶片前重复此过程数次。
控制器10(诸如PC或PLC控制器)被提供，诸如图1中的10，但为表示简单起见，未在图4中示出。通常存在附加的阀(未示出)以降压或吹扫 MFC101和201。此连续流过程可以与脉冲系统集成。提高的水蒸气流速可以通过提高容器300中的水的温度来实现。或者，可以使用水喷雾器。
作为对SiO2选择率更灵敏的检测，使用连续流操作运行另一种类型的测试晶片。这种类型的测试晶片(XO)由Si基板50组成，在该Si基板上进行热生长SiO2的1微米层52(图5a)。然后，SiO2层用节距为2500um的500um方形孔的阵列进行图案化，使得约4％的晶片区域是暴露的Si。SiO2膜在蚀刻之前和之后都在晶片的表面上，使得与具有在蚀刻的Si层下的SiO2层的测试晶片相比能进行更精确的厚度测量(厚度测量值是沿着晶片的直径的5个点上取平均以进一步提高精度。)蚀刻过程在基板中产生了凹坑(图5b)，并且蚀刻的量能够通过侧面蚀刻(或“底切”)进行光学表征。相同的机器设定和设置用于这些测试晶片，正如用于其它类型的测试晶片。
表2：使用SiO2掩膜(XO)的连续XeF2/H2O流实验。
Figure BDA0001059136330000111
在表2中，通过运行编号8充当用于210秒蚀刻循环的对照点，能够看出创建使用H2O与蚀刻气体的益处所使用的条件。通过将9.6sccm的H2O添加到 30sccm的对照XeF2气流，我们可以看到在Si/SiO2选择率从804:1到>27419:1 的非常显著的提高。也观察到蚀刻速率(底切值)的提高。
不希望受到任何特定理论或推测的束缚，据信，痕量的水与游离的F自由基结合并中和游离的F自由基，游离的F自由基被认为是负责于蚀刻二氧化硅和硅氮化物。
许多修改和变化是可能的。例如，能够仅在某些蚀刻步骤之间执行水蒸气吹扫步骤。另一种可能性是在停止连续流蚀刻并执行水蒸气吹扫之前执行连续流蚀刻达所需的一段时间。水蒸气的脉冲或流可以在指定的压力下被引入蚀刻室达指定的时间。在此之后，能重新开始连续流蚀刻过程。如果必要的话，可以多次重复连续流蚀刻的停止和水蒸气吹扫的执行。虽然本发明已对使用二氟化氙蚀刻硅进行例示，但是能够利用其它蚀刻剂并蚀刻其它材料。例如，诸如钼、锗、SiGe和钨的材料可以使用本发明进行选择性蚀刻。可以替代地使用其它蚀刻剂，诸如KrF2、XeF4、XeF6、ClF3、BrF3和IF5。

Claims (19)

1.一种干法气相化学蚀刻结构的方法，包括以下步骤：
将所述结构放置在蚀刻室中，所述结构包括第一材料和第二材料，其中，所述第一材料选自硅、钼、锗、SiGe和钨，所述第二材料是二氧化硅或硅氮化物，并且所述第一材料的至少一个表面是露出的，以便能与气相化学蚀刻剂接触；以及
用惰性气体氟化物或卤素氟化物气相化学蚀刻剂蚀刻所述第一材料；
所述方法进一步包括使所述蚀刻室暴露于水蒸气的步骤，使得蚀刻所述第一材料的步骤在水蒸气的存在下执行；
其中，将所述气相化学蚀刻剂和所述水蒸气单独引入所述蚀刻室。
2.根据权利要求1所述的方法，其中，使所述蚀刻室暴露于水蒸气的步骤包括将水蒸气引入所述蚀刻室中，然后，在蚀刻所述第一材料的步骤之前，从所述蚀刻室中去除水蒸气。
3.根据权利要求2所述的方法，其中，循环地重复将水蒸气引入所述蚀刻室中的步骤、从所述蚀刻室中去除水蒸气的步骤和蚀刻所述结构的步骤。
4.根据权利要求3所述的方法，其中，在循环地重复将水蒸气引入所述蚀刻室的步骤、从所述蚀刻室去除水蒸气的步骤和蚀刻所述结构的步骤之前，执行用惰性气体氟化物或卤素氟化物气相蚀刻剂蚀刻所述第一材料的初始步骤。
5.根据权利要求1所述的方法，其中，使所述蚀刻室暴露于水蒸气的步骤包括在将气相化学蚀刻剂引入所述蚀刻室的同时将水蒸气引入所述蚀刻室。
6.根据权利要求5所述的方法，其中，使所述气相化学蚀刻剂和所述水蒸气连续地流入所述蚀刻室。
7.根据权利要求5的方法，其中，以一系列脉冲的方式同时将所述气相化学蚀刻剂和所述水蒸气引入所述蚀刻室。
8.根据权利要求1的方法，其中，所述气相化学蚀刻剂是XeF2。
9.根据权利要求1的方法，其中，使所述蚀刻室暴露于水蒸气的步骤包括在至少5托的压力下将水蒸气引入所述蚀刻室。
10.根据权利要求9所述的方法，其中，在至少10托的压力下将所述水蒸气引入所述蚀刻室。
11.根据权利要求1的所述方法，其中，在蚀刻所述第一材料的步骤期间，水蒸气在所述蚀刻室中的分压小于气相化学蚀刻剂在所述蚀刻室中的分压。
12.根据权利要求1所述的方法，其中，在低于30℃的温度下将所述水蒸气引入所述蚀刻室。
13.根据权利要求1所述的方法，其中，在小于20秒内将所述水蒸气引入所述蚀刻室。
14.根据权利要求1所述的方法，其中，对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少2500。
15.根据权利要求1所述的方法，其中，对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少4000。
16.根据权利要求1所述的方法，其中，对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少10000。
17.根据权利要求1所述的方法，其中，对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少20000。
18.根据权利要求14-17中任一权利要求所述的方法，其中，所述第二材料是硅氮化物，并且，对所述结构进行化学蚀刻，所述第一材料比所述第二材料的蚀刻选择率为至少6000。
19.用于对根据权利要求1所述的方法中的所述结构进行干法气相化学蚀刻的装置，其中，所述装置包括：
蚀刻室，所述结构被放置在所述蚀刻室中；
惰性气体氟化物或卤素氟化物气相化学蚀刻剂的第一源；
含有一定量的水的第二源；和
气体递送和去除系统，所述气体递送和去除系统包括控制器，所述控制器允许i)所述蚀刻室暴露于由所述第二源供给的水蒸气，并且允许ii)所述结构在水蒸气的存在下被由所述第一源供给的气相化学蚀刻剂蚀刻，其中所述第一源由第一室提供，所述第二源由独立于所述第一室的第二室提供，且所述水蒸气与所述气相化学蚀刻剂被单独泵送；
并且，所述结构包括第一材料和第二材料，其中，所述第一材料选自硅、钼、锗、SiGe和钨，所述第二材料是二氧化硅或硅氮化物，并且所述第一材料的至少一个表面是露出的，以便能与气相化学蚀刻剂接触。
CN201610592934.8A 2015-07-23 2016-07-25 干法气相化学蚀刻结构的方法和装置 Active CN106373877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/807,399 US10079150B2 (en) 2015-07-23 2015-07-23 Method and apparatus for dry gas phase chemically etching a structure
US14/807399 2015-07-23

Publications (2)

Publication Number Publication Date
CN106373877A CN106373877A (zh) 2017-02-01
CN106373877B true CN106373877B (zh) 2021-07-23

Family

ID=56551217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610592934.8A Active CN106373877B (zh) 2015-07-23 2016-07-25 干法气相化学蚀刻结构的方法和装置

Country Status (6)

Country Link
US (1) US10079150B2 (zh)
EP (1) EP3121839A1 (zh)
JP (1) JP6837302B2 (zh)
KR (1) KR102639973B1 (zh)
CN (1) CN106373877B (zh)
TW (1) TWI724007B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
GB2580858B (en) * 2018-09-07 2021-07-21 Memsstar Ltd A method for detecting defects in thin film layers
US20220051898A1 (en) * 2018-12-21 2022-02-17 Showa Denko K.K. Etching method using halogen fluoride and method for producing semiconductor
WO2021079780A1 (ja) * 2019-10-25 2021-04-29 昭和電工株式会社 窒化ケイ素のエッチング方法及び半導体素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195423A1 (en) * 1999-10-26 2002-12-26 Reflectivity, Inc. Method for vapor phase etching of silicon
CN1461493A (zh) * 2000-12-18 2003-12-10 住友精密工业株式会社 清洗方法和腐蚀方法
US20040113097A1 (en) * 2002-12-17 2004-06-17 International Business Machines Corporation Apparatus and techniques for scanning electron beam based chip repair
US7027202B1 (en) * 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
CN101023508A (zh) * 2004-06-17 2007-08-22 点35微结构有限公司 用于微结构蚀刻的改进方法和设备
US20120100470A1 (en) * 2009-06-18 2012-04-26 Hoya Corporation Mask blank, transfer mask, and method of manufacturing a transfer mask
CN104620363A (zh) * 2012-09-17 2015-05-13 应用材料公司 差别氧化硅蚀刻

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193055A (ja) 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
JP3417239B2 (ja) 1997-01-17 2003-06-16 三菱電機株式会社 マイクロエレクトロメカニカルデバイスの作製方法
US6290684B1 (en) 1998-03-02 2001-09-18 Herrick Family Limited Partnership Punctum plug having a collapsible expanded section and distal tip extending substantially perpendicular thereto and method of inserting same
US6290864B1 (en) 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6736987B1 (en) 2000-07-12 2004-05-18 Techbank Corporation Silicon etching apparatus using XeF2
WO2009036215A2 (en) 2007-09-14 2009-03-19 Qualcomm Mems Technologies, Inc. Etching processes used in mems production
DE102009027681A1 (de) 2009-07-14 2011-01-20 Bundesdruckerei Gmbh Verfahren und Lesen von Attributen aus einem ID-Token
GB2473851C (en) 2009-09-25 2013-08-21 Memsstar Ltd Improved selectivity in a xenon difluoride etch process
US9257292B2 (en) * 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195423A1 (en) * 1999-10-26 2002-12-26 Reflectivity, Inc. Method for vapor phase etching of silicon
CN1461493A (zh) * 2000-12-18 2003-12-10 住友精密工业株式会社 清洗方法和腐蚀方法
US20040113097A1 (en) * 2002-12-17 2004-06-17 International Business Machines Corporation Apparatus and techniques for scanning electron beam based chip repair
US7027202B1 (en) * 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
CN101023508A (zh) * 2004-06-17 2007-08-22 点35微结构有限公司 用于微结构蚀刻的改进方法和设备
US20120100470A1 (en) * 2009-06-18 2012-04-26 Hoya Corporation Mask blank, transfer mask, and method of manufacturing a transfer mask
CN104620363A (zh) * 2012-09-17 2015-05-13 应用材料公司 差别氧化硅蚀刻

Also Published As

Publication number Publication date
CN106373877A (zh) 2017-02-01
JP6837302B2 (ja) 2021-03-03
US20170025282A1 (en) 2017-01-26
US10079150B2 (en) 2018-09-18
TW201710555A (zh) 2017-03-16
EP3121839A1 (en) 2017-01-25
JP2017028291A (ja) 2017-02-02
KR102639973B1 (ko) 2024-02-22
TWI724007B (zh) 2021-04-11
KR20170012144A (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
KR102564160B1 (ko) 펄스된 저주파수 ｒｆ 전력에 의한 고 선택도 및 저 응력의 탄소 하드마스크
CN106373877B (zh) 干法气相化学蚀刻结构的方法和装置
EP0500670B1 (en) Method for halide etching in the presence of water of semi-conductor substrates
US10354884B2 (en) Vapour etch of silicon dioxide with improved selectivity
TWI569322B (zh) 高選擇性蝕刻系統與方法
US5294568A (en) Method of selective etching native oxide
EP0597792A2 (en) Device and method for accurate etching and removal of thin film
TWI479561B (zh) 基板處理方法及基板處理裝置
WO1998032163A1 (en) Gas phase silicon etching with bromine trifluoride
JP3965167B2 (ja) 熱処理方法及び熱処理装置
US20230395400A1 (en) Etching method and etching apparatus
TW202202647A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
Guillemin et al. Etching mechanisms of SiO 2 and SiN x: H thin films in HF/Ethanol vapor phase: toward high selectivity batch release processes
US8703003B2 (en) Selective etching of semiconductor substrate(s) that preserves underlying dielectric layers
JP2010109335A (ja) シリコン酸化膜の除去方法及び処理装置
KR102334832B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2005161493A (ja) マイクロ構造体の製造方法とその製造装置
KR20200106846A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR100272185B1 (ko) 이산화실리콘막의 에칭방법
WO2021117368A1 (ja) エッチング方法およびエッチング装置
KR20220113268A (ko) 성막 방법
WO2019064434A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2002050609A (ja) 半導体基板の処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant