CN106356303B - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN106356303B CN106356303B CN201510443534.6A CN201510443534A CN106356303B CN 106356303 B CN106356303 B CN 106356303B CN 201510443534 A CN201510443534 A CN 201510443534A CN 106356303 B CN106356303 B CN 106356303B
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- layer
- layers
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 126
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 119
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 87
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 239000007790 solid phase Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 description 18
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000007810 chemical reaction solvent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上交替形成多个硅层和锗层；执行固相外延再生长退火工艺以使所述硅层和锗层转变为硅锗层；形成被隔离结构分隔的多个硅锗鳍片。本发明提出的半导体器件的制作方法，硅锗层中的锗浓度可根据需要通过控制硅层和锗层的厚度来实现，即，可以容易获得各种锗浓度的硅锗层，非常好控制硅锗鳍中的锗掺杂浓度。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体技术的发展，逐渐使用高K电介质材料诸如鳍式场效应晶体管(FinFET)的新型结构来克服随着技术节点的降低而带来的诸如漏电流增大问题。锗是一种熟知的半导体材料，具有远大于硅的电子迁移率和空穴迁移率，因此锗是非常好的集成电路的材料。因此，如何在16/14nm技术节点在鳍式场效应晶体管(FinFET)使用锗材料引起极大关注。
然而，如何在集成电路或半导体器件中引入锗材料一直是业界的难点，基于此，本申请提出一种新的制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，在所述半导体衬底上交替形成多个硅层和锗层；执行固相外延再生长退火工艺以使所述硅层和锗层转变为硅锗层；形成被隔离结构分隔的多个硅锗鳍片。
进一步地，所述硅层为非晶硅层，所述锗层为非晶锗层。
进一步地，所述硅层和锗层厚度不同。
进一步地，通过控制所述硅层和锗层的厚度来控制所述硅锗层中的锗浓度。
本发明另一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，所述半导体衬底包括为用于形成硅鳍的区域和用于形成硅锗鳍的区域，去除所述用于形成硅锗鳍的区域中的一部分半导体衬底材料；在所述用于形成硅锗鳍的区域的半导体衬底上交替形成多个硅层和锗层；执行固相外延再生长退火工艺以使所述硅层和锗层转变为硅锗层；形成被隔离结构分隔的多个鳍片。
进一步地，，在所述用于形成硅锗鳍的区域的半导体衬底上交替形成多个硅层和锗层包括：在所述半导体衬底上交替形成多个硅层和锗层；去除所述多个硅层和锗层位于所述用于形成硅鳍的区域的部分，保留位于所述用于形成硅锗鳍的区域的部分。
进一步地，所述硅层为非晶硅层，所述锗层为非晶锗层
进一步地，所述硅层和锗层厚度不同。
进一步地，通过控制所述硅层和锗层的厚度来控制所述硅锗层中的锗浓度。
进一步地，所述形成被隔离结构分隔的多个鳍片包括：刻蚀所述半导体衬底，形成多个沟槽；向所述多个沟槽内填充隔离材料；执行凹陷刻蚀去除部分隔离材料，以形成多个隔离结构以及被所述多个隔离结构分隔的多个鳍片，所述鳍片包括硅鳍和硅锗鳍。
本发明提出的半导体器件的制作方法，硅锗层中的锗浓度可根据需要通过控制硅层和锗层的厚度来实现，比如当需要锗浓度较高时，可在形成硅层和锗层时，使锗层厚度较大，而硅层厚度较小，这样后续形成的硅锗层中锗浓度较大。相反，当需要锗浓度较低时，可在形成硅层和锗层时，使硅层厚度较大，而锗层厚度较小，这样后续形成的硅锗层中锗浓度较小。当需要使硅锗层中硅锗浓度接近时，可以使硅层厚度和锗层厚度大致相同。即，本实施例中，硅层厚度和锗层厚度，不是都是一样的厚度，而是根据硅锗层中锗掺杂浓度的要求，进行调整，且非常简单。换句话说，采用本发明提出的制作方法，可以容易获得各种锗浓度的硅锗层，非常好控制硅锗鳍中的锗掺杂浓度。
本发明再一方面提供一种采用本发明上述方法制备的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底上形成至少一个硅锗鳍，其中所述用于形成硅锗鳍的硅锗材料通过固相外延再生长退火工艺形成。
本发明提出的半导体器件，其硅锗鳍中的锗浓度易于控制，可根据需要设置硅锗中锗掺杂量，以获取期望性能。
本发明又一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一实施方式的制作方法的步骤流程图；
图2A～图2E示出了根据本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图3示出了根据本发明另一实施方式的制作方法的步骤流程图；
图4A～图4F示出了根据本发明另一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图5示出了根据本发明一实施方式的半导体器件结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图1以及图2A～图2E对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，执行步骤S101，提供半导体衬底，在所述半导体衬底上交替形成多个硅层和锗层。
如图2A所示，提供半导体衬底200，在半导体衬底交替形成多个硅层201A和锗层201B。
半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
硅层201A为非晶硅层，其采用本领域常用的物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)等常用沉积工艺形成，厚度可以根据需要设置为同样地，锗层201B也非晶锗层，其采用本领域常用的物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)等常用沉积工艺形成，厚度可以根据需要设置为作为示例，在本实施例中，硅层201A和锗层201B通过原子层沉积(ALD)方法形成，厚度为
在本实施例中，示意性表示出相互交替的4层非晶硅层和4层非晶锗层，然而其仅是示意性的，具体可以根据需要合成合适数量的非晶硅层和非晶锗层，且非晶硅层和非晶锗层的总厚度根据所要形成的鳍片的高度确定，比如要在半导体衬底200上形成高度为的鳍片，则多个硅层201A和锗层201B的总厚度可以为或者大于
接着，执行步骤102，执行固相外延再生长退火工艺以使所述多个硅层和锗层转变为硅锗层。
如图2B所示，执行固相外延再生长退火工艺以使所述多个硅层201A和锗层201B转变为硅锗层202。具体地，执行退火工艺，以使硅层201A中的硅原子扩散到锗层201B中，锗层201B中的锗原子扩散到硅层201A中，使所述多个硅层201A和锗层201B进行固相外延(SolidPhase Epitacy Regrowth)再生长，由多个交替的硅层和锗层转变为硅锗层。其中退火工艺可采用快速热退火(RTA)、快速加热(RTP)、激光退火等。优选地，快速热退火(RTA)，将退火工艺的退火温度快速升到700℃～1000℃，退火工艺时间可以根据需要设定，比如可为10秒到30分钟。通过该退火工艺，不仅使非晶硅层和非晶锗层转变为硅锗层，而且使非晶硅层和非晶锗层晶化而收缩，引入应力，增强了载流子迁移率。
进一步地，在本实施例中，硅锗层中的锗浓度可根据需要通过控制硅层和锗层的厚度来实现，比如当需要锗浓度较高时，可在形成硅层和锗层时，使锗层厚度较大，而硅层厚度较小，这样后续形成的硅锗层中锗浓度较大。相反，当需要锗浓度较低时，可在形成硅层和锗层时，使硅层厚度较大，而锗层厚度较小，这样后续形成的硅锗层中锗浓度较小。当需要使硅锗层中硅锗浓度接近时，可以使硅层厚度和锗层厚度大致相同。即，本实施例中，硅层厚度和锗层厚度，不是都是一样的厚度，而是根据硅锗层中锗掺杂浓度的要求，进行调整，且非常简单。换句话说，采用本实施例的制作方法，可以容易获得各种锗浓度的硅锗层，非常好控制硅锗鳍中的锗掺杂浓度。
接着，执行步骤103，刻蚀所述半导体衬底，形成多个硅锗鳍片。
如图2C所示，通过构图并刻蚀半导体衬底200形成多个硅锗鳍片230。鳍片的数量根据需要进行设置，比如可形成一个或者更多个，在本实施例中，以形成4个鳍片为例进行说明。鳍片203的形成可以通过适合的工艺包括光刻和刻蚀工艺，例如传统的反应离子蚀刻(RIE)工艺进行。一般而言，光刻工艺包括：首先在半导体衬底200上形成光致抗蚀剂层，接着使构图通过曝光转移到抗蚀剂上，然后进行曝光后的烘焙工艺，以及显影抗蚀剂从而形成掩膜层，然后将掩膜上的图形刻蚀到半导体衬底200，最后去除掩膜层。在半导体工艺制程中，掩模层通常可以包括数种掩模材料的任何一种，包括但不限于：硬掩模材料和光刻胶掩模材料。高分子有机化合物或其它有机材料形成的光刻胶掩膜材料在氧、氟、氯等反应气体中很容易被腐蚀，在等离子刻蚀中会被迅速降解，因此采用硬掩膜代替有机材料作为掩膜材料。
为了提高集成电路中的器件密度，获得较小的尺寸和间距，可以通过将用于曝光的辐射波长降低到深紫外(DUV)、远紫外(FUV)或极紫外(EUV)范围内执行光刻步骤；还可以通过将常规光刻工艺与刻蚀工艺结合，通过多次曝光或刻蚀来获得较小的特征尺寸及特征间距；或者采用侧壁图像转移(Sidewall Image Transfer,SIT)技术形成小于临界尺寸(Critical Dimension,CD)的线宽。在本发明一实施例中，采用193nm准分子激光刻蚀技术形成一个或者更多个鳍片203。
进一步地，为了在后续形成隔离结构来使所述多个鳍片彼此隔离，在本实施中，优选地，在刻蚀形成所述多个鳍片时，刻蚀深度优选高于所形成鳍片的高度，这样可以在形成鳍片的同时形成用于形成隔离结构的槽。
接着，执行步骤104，用隔离材料填充所述半导体衬底。
如图2D所示，以隔离材料层204填充半导体衬底200，隔离材料层204的高度与鳍片203高度一致，可以理解的是，可先形成较厚的隔离材料层204(高度高于鳍片203)，当隔离材料层204形成之后，通过CMP工艺去除高于鳍片203的部分来形成最终的隔离材料层。隔离材料204可选用合适的隔离材料，比如硅氧化物，其可通过本领域熟知的CVD、PVD、ALD等方法形成。作为示例，在本实施例通过CVD工艺形成二氧化硅层，作为隔离材料层204。
最后，执行步骤105，刻蚀所述隔离材料以形成位于所述鳍片两侧的隔离结构。
如图2E所示，通过凹陷刻蚀工艺(recess etch)刻蚀隔离材料层204以形成隔离结构205，以使所述多个鳍片203彼此分离。所述蚀刻工艺可以为干法蚀刻工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述干法蚀刻的源气体可以包括CF4、CHF3或其他碳氟化合物气体。作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如形成栅极、或形成源漏极的步骤，其都包括在本实施制作方法的范围内。
实施例二
下面将参照图3以及图4A～图4F对本发明另一实施方式的半导体器件的制作方法做详细描述。
首先，执行步骤S301，提供半导体衬底，所述半导体衬底包括用于形成硅鳍的区域和用于形成硅锗鳍的区域，去除所述用于形成硅锗鳍的区域中的一部分半导体衬底材料。
如图4A所示，提供半导体衬底400，所述半导体衬底400包括为用于形成硅鳍的区域400A和用于形成硅锗鳍的区域400B，去除所述用于形成硅锗鳍的区域400B中的一部分半导体衬底材料。
半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构作为示例，在本实施例中，半导体衬底400的构成材料选用单晶硅。
去除所述用于形成硅锗鳍的区域400B中的一部分半导体衬底材料，可以通过适合的工艺包括光刻和刻蚀工艺，例如传统的反应离子蚀刻(RIE)工艺进行。一般而言，光刻工艺包括：首先在半导体衬底400上形成光致抗蚀剂层，接着使构图通过曝光转移到抗蚀剂上，然后进行曝光后的烘焙工艺，以及显影抗蚀剂从而形成掩膜层，该掩膜层使用于形成硅锗鳍的区域400B暴露，而用于硅鳍的区域400A被遮蔽，然后将掩膜上的图形刻蚀到半导体衬底400，最后去除掩膜层。该去除部分的半导体衬底的厚度与所要形成的鳍片的高度一致或接近，比如要形成高度为的鳍片，则需要在用于形成硅锗鳍的区域400B去除或略大约的半导体衬底材料。在半导体工艺制程中，掩模层通常可以包括数种掩模材料的任何一种，包括但不限于：硬掩模材料和光刻胶掩模材料。高分子有机化合物或其它有机材料形成的光刻胶掩膜材料在氧、氟、氯等反应气体中很容易被腐蚀，在等离子刻蚀中会被迅速降解，因此采用硬掩膜代替有机材料作为掩膜材料。优选地，该硬掩膜层为SiN或SiN/SiO2材料。在本实施例中，该硬掩膜层401材料为SiN，厚度为
接着，执行步骤302，在所述半导体衬底上交替形成多个硅层和锗层。
如图4B，在半导体衬底400上交替形成多个硅层402A和锗层402B。硅层402A为非晶硅层，其采用本领域常用的物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)等常用沉积工艺形成，厚度可以根据需要设置为同样地，锗层402B也非晶锗层，其采用本领域常用的物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)等常用沉积工艺形成，厚度可以根据需要设置为作为示例，在本实施例中，硅层402A和锗层402B通过原子层沉积(ALD)方法形成，厚度为
在本实施例中，示意性表示出相互交替的4层非晶硅层和4层非晶锗层，然而其仅是示意性的，具体可以根据需要合成合适数量的非晶硅层和非晶锗层，且非晶硅层和非晶锗层的总厚度根据所要形成的鳍片的高度确定，比如要在半导体衬底200上形成高度为的鳍片，则多个硅层402A和锗层402B的总厚度可以为或者大于
接着，执行步骤303，去除所述多个硅层和锗层位于所述用于形成硅鳍的区域的部分，保留位于所述用于形成硅锗鳍的区域的部分。
如图4C所示，去除所述多个硅层402A和锗层402B位于用于形成硅鳍的区域400A的部分，保留位于用于形成硅锗鳍的区域400B的部分。该过程可通过本领域常用的光刻和刻蚀工艺完成，首先在半导体衬底400上形成光致抗蚀剂层，然后通过曝光显影等操作定义出光刻胶图形，该图形使用于硅鳍的区域400A暴露，而用于形成硅锗鳍的区域400B被遮蔽，然后以该光光刻胶为掩膜通过常用的湿法刻蚀或干法刻蚀去除所述多个硅层402A和锗层402B位于形成硅鳍的区域400A的部分。其中，湿法刻蚀工艺包括采用合适的一种或多种反应溶剂来去除所述部分，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。此外，还可包括形成硬掩膜层，并通过光刻将图形转移到该硬掩膜层上，并以该硬掩膜层为掩膜进行刻蚀，去除所述多个硅层402A和锗层402B位于形成硅鳍的区域400A的部分。硬掩膜可以例如氮化硅、二氧化硅层或者二者的复合层。
接着，执行步骤304，执行固相外延再生长退火工艺以使所述多个硅层和锗层转变为硅锗层。
如图4D所示，执行固相外延再生长退后工艺以使所述多个硅层402A和锗层402B转变为硅锗层403。具体地，执行退火工艺，以使硅层402A中的硅原子扩散到锗层402B中，锗层402B中的锗原子扩散到硅层402A中，使所述多个硅层402A和锗层402B进行固相外延(SolidPhase Epitacy Regrowth)再生长，由多个交替的硅层和锗层转变为硅锗层。其中退火工艺可采用快速热退火(RTA)、快速加热(RTP)、激光退火等。优选地，快速热退火(RTA)，将退火工艺的退火温度快速升到700℃～1000℃，退火工艺时间可以根据需要设定，比如可为30分钟到10小时。通过该退火工艺，不仅使非晶硅层和非晶锗层转变为硅锗层，而且使非晶硅层和非晶锗层晶化而收缩，引入应力，增强了载流子迁移率。
进一步地，在本实施例中，硅锗层中的锗浓度可根据需要通过控制硅层和锗层的厚度来实现，比如当需要锗浓度较高时，可在形成硅层和锗层时，使锗层厚度较大，而硅层厚度较小，这样后续形成的硅锗层中锗浓度较大。相反，当需要锗浓度较低时，可在形成硅层和锗层时，使硅层厚度较大，而锗层厚度较小，这样后续形成的硅锗层中锗浓度较小。当需要使硅锗层中硅锗浓度接近时，可以使硅层厚度和锗层厚度大致相同。即，本实施例中，硅层厚度和锗层厚度，不是都是一样的厚度，而是根据硅锗层中锗掺杂浓度的要求，进行调整，且非常简单。换句话说，采用本实施例的制作方法，可以容易获得各种锗浓度的硅锗层，非常好控制硅锗鳍中的锗掺杂浓度。
接着，执行步骤305，刻蚀所述半导体衬底，形成多个浅沟槽，并用隔离材料填充所述多个浅沟槽。
如图4E所示，通过构图并刻蚀半导体衬底400形成多个浅沟槽404。浅沟槽的形状数量与所要形成的鳍片形状和数量对应，比如在本实施例中，要形成5个鳍片，则刻蚀所述半导体衬底形成6个浅沟槽，且该6个浅沟槽的形状和位置与所要形成的鳍片的形状和位置对应，以使得在夹在两个浅沟槽404之间的半导体衬底形状为所要形成的鳍片的形状。浅沟槽404的形成可以通过适合的工艺包括光刻和刻蚀工艺，例如传统的反应离子蚀刻(RIE)工艺进行。一般而言，光刻工艺包括：首先在半导体衬底400上形成光致抗蚀剂层，接着使构图通过曝光转移到抗蚀剂上，然后进行曝光后的烘焙工艺，以及显影抗蚀剂从而形成掩膜层，然后将掩膜上的图形刻蚀到半导体衬底400，最后去除掩膜层。在半导体工艺制程中，掩模层通常可以包括数种掩模材料的任何一种，包括但不限于：硬掩模材料和光刻胶掩模材料。高分子有机化合物或其它有机材料形成的光刻胶掩膜材料在氧、氟、氯等反应气体中很容易被腐蚀，在等离子刻蚀中会被迅速降解，因此采用硬掩膜代替有机材料作为掩膜材料。
为了提高集成电路中的器件密度，获得较小的尺寸和间距，可以通过将用于曝光的辐射波长降低到深紫外(DUV)、远紫外(FUV)或极紫外(EUV)范围内执行光刻步骤；还可以通过将常规光刻工艺与刻蚀工艺结合，通过多次曝光或刻蚀来获得较小的特征尺寸及特征间距；或者采用侧壁图像转移(Sidewall Image Transfer,SIT)技术形成小于临界尺寸(Critical Dimension,CD)的线宽。在本发明一实施例中，采用193nm准分子激光刻蚀技术形成一个或者更多个浅沟槽404。
进一步地，为了便于在后续形成多个被隔离结构彼此隔离的鳍片，在本实施中，优选地，在刻蚀形成所述多个浅沟槽时，刻蚀深度优选高于所形成鳍片的高度，这样就无需再进行额外的开始工艺。
当刻蚀形成多个浅沟槽404后，以隔离材料层填充多个浅沟槽404。可以理解的是，可先形成较厚的隔离材料层(高度高于半导体衬底400)，当隔离材料层填充完毕之后，通过CMP工艺去除高于半导体衬底400的部分。隔离材料可选用合适的隔离材料，比如硅氧化物，其可通过本领域熟知的CVD、PVD、ALD等方法形成。作为示例，在本实施例通过CVD工艺形成二氧化硅层，作为隔离材料。
最后，执行步骤306，刻蚀所述隔离材料以形成多个浅沟槽隔离结构，并形成被所述多个浅沟槽隔离结构彼此隔离的鳍片。
如图4F所示，通过凹陷刻蚀工艺(recess etch)刻蚀隔离材料层以形成隔离结构405，并形成被所述多个浅沟槽隔离结构彼此隔离的鳍片，所述鳍片包括硅鳍406A和硅锗鳍406B。所述蚀刻工艺可以为干法蚀刻工艺，刻蚀深度与所要形成的鳍片高度一致，比如要形成的鳍片，则通过过凹陷刻蚀工艺(recess etch)刻蚀隔离材料层，去除的隔离材料，并形成高度为的鳍片。干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述干法蚀刻的源气体可以包括CF4、CHF3或其他碳氟化合物气体。作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如形成栅极、或形成源漏极的步骤，比如去除应掩膜层的步骤，其都包括在本实施制作方法的范围内。
实施例三
本发明还提供一种采用实施例一或二中所述的方法制作的半导体器件，其包括：半导体衬底500，在所述半导体衬底500上形成有硅鳍501A和硅锗鳍501B，以及使硅鳍501A和硅锗鳍501B彼此分离的隔离结构502，其中所述用于形成硅锗鳍501B的硅锗材料通过固相外延生长工艺形成。
半导体衬底500可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构作为示例。在本实施例中，半导体衬底500的构成材料选用单晶硅。
硅鳍501A和硅锗鳍501B通过构图半导体衬底500而形成，其中鳍片的数量根据需要进行设置，比如可形成一个或者更多个，在本实施例中，以形成5个鳍片为例进行说明。用于形成硅锗鳍501B的硅锗材料与实施例一或二中类似的方法固相外延生长工艺形成。
隔离结构502可采用诸如局部氧化、浅沟槽隔离结构等隔离结构。作为示例，在本实施例中，隔离结构502采用浅沟槽隔离结构，并且可以采用诸如未掺杂硅玻璃(USG)等的隔离材料来进行填充。
实施例四
本发明另外还提供一种电子装置，其包括前述的半导体器件。
由于包括的半导体器件具有更高的性能，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上交替形成多个硅层和锗层，所述硅层为非晶硅层，所述锗层为非晶锗层；
执行固相外延再生长退火工艺以使所述硅层和锗层转变为硅锗层；
形成被隔离结构分隔的多个硅锗鳍片，
其中，通过控制所述硅层和锗层的厚度来控制所述硅锗层中的锗浓度。
2.根据权利要求1所述的制作方法，其特征在于，所述硅层和锗层厚度不同。
3.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括为用于形成硅鳍的区域和用于形成硅锗鳍的区域，去除所述用于形成硅锗鳍的区域中的一部分半导体衬底材料；
在所述用于形成硅锗鳍的区域的半导体衬底上交替形成多个硅层和锗层，所述硅层为非晶硅层，所述锗层为非晶锗层；
执行固相外延再生长退火工艺以使所述硅层和锗层转变为硅锗层；
形成被隔离结构分隔的多个鳍片，
其中，通过控制所述硅层和锗层的厚度来控制所述硅锗层中的锗浓度。
4.根据权利要求3所述的制作方法，其特征在于，在所述用于形成硅锗鳍的区域的半导体衬底上交替形成多个硅层和锗层包括：
在所述半导体衬底上交替形成多个硅层和锗层；
去除所述多个硅层和锗层位于所述用于形成硅鳍的区域的部分，保留位于所述用于形成硅锗鳍的区域的部分。
5.根据权利要求3-4之一所述的制作方法，其特征在于，所述硅层和锗层厚度不同。
6.根据权利要求3所述的制作方法，其特征在于，所述形成被隔离结构分隔的多个鳍片包括：
刻蚀所述半导体衬底，形成多个沟槽；
向所述多个沟槽内填充隔离材料；
执行凹陷刻蚀去除部分隔离材料，以形成多个隔离结构以及被所述多个隔离结构分隔的多个鳍片，所述鳍片包括硅鳍和硅锗鳍。
7.一种采用权利要求1-6之一所述方法制备的半导体器件，包括：半导体衬底，在所述半导体衬底上形成至少一个硅锗鳍，其中用于形成硅锗鳍的硅锗材料通过固相外延再生长退火工艺形成。
8.一种电子装置，其特征在于，包括如权利要求7所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510443534.6A CN106356303B (zh) | 2015-07-24 | 2015-07-24 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510443534.6A CN106356303B (zh) | 2015-07-24 | 2015-07-24 | 一种半导体器件及其制作方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106356303A CN106356303A (zh) | 2017-01-25 |
| CN106356303B true CN106356303B (zh) | 2019-12-13 |
Family
ID=57842973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510443534.6A Active CN106356303B (zh) | 2015-07-24 | 2015-07-24 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106356303B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107644809A (zh) * | 2017-08-17 | 2018-01-30 | 北京工业职业技术学院 | 鳍式场效应晶体管的栅极制备方法及栅极 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1799136A (zh) * | 2003-05-30 | 2006-07-05 | 国际商业机器公司 | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 |
| CN104167361A (zh) * | 2013-05-17 | 2014-11-26 | 国际商业机器公司 | Finfet结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
-
2015
- 2015-07-24 CN CN201510443534.6A patent/CN106356303B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1799136A (zh) * | 2003-05-30 | 2006-07-05 | 国际商业机器公司 | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 |
| CN104167361A (zh) * | 2013-05-17 | 2014-11-26 | 国际商业机器公司 | Finfet结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106356303A (zh) | 2017-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102184592B1 (ko) | 핀 및 게이트 구조물을 갖는 집적 회로 및 그 제조 방법 | |
| US10872893B2 (en) | Dual nitride stressor for semiconductor device and method of manufacturing | |
| US9704974B2 (en) | Process of manufacturing Fin-FET device | |
| KR102099195B1 (ko) | 다층형 순응성 기판들을 갖는 비-평면형 반도체 디바이스들 | |
| KR20180121321A (ko) | 비대칭 컨택을 구비한 finfet 디바이스를 위한 구조 및 방법 | |
| KR20200008522A (ko) | 핀 폭 균일성을 달성하기 위한 핀형 전계 효과 트랜지스터 패터닝 방법 | |
| US11195936B2 (en) | Semiconductor structure | |
| US9293341B2 (en) | Mechanisms for forming patterns using multiple lithography processes | |
| KR20170028817A (ko) | 더미 핀의 상이한 높이 | |
| US10020227B2 (en) | Stress memorization technique for strain coupling enhancement in bulk finFET device | |
| US20170194321A1 (en) | Semiconductor device with epitaxial source/drain | |
| US9711368B2 (en) | Sidewall image transfer process | |
| US20150014772A1 (en) | Patterning fins and planar areas in silicon | |
| KR20190002273A (ko) | FinFET을 위한 하이브리드 방위를 갖는 집적 회로 구조물 및 방법 | |
| CN109119470B (zh) | 边界间隔物结构以及集成 | |
| US20190214315A1 (en) | Gate-last semiconductor fabrication with negative-tone resolution enhancement | |
| TWI579899B (zh) | 半導體裝置之製造方法 | |
| CN106356303B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| TWI748496B (zh) | 半導體結構及形成半導體結構的方法 | |
| US9564317B1 (en) | Method of forming a nanowire | |
| US20230411168A1 (en) | Fin structures | |
| US20230260796A1 (en) | Method of manufacturing semiconductor devices | |
| US11316029B2 (en) | Sacrificial fin for contact self-alignment | |
| US20230063984A1 (en) | Semiconductor structure and related methods | |
| US20240222377A1 (en) | Gate stack of forksheet structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |