CN106330189A - 一种电荷域电容数字转换电路 - Google Patents

Abstract

本发明提供了一种电荷域电容数字转换电路，其特征是包括：基准电压产生模块、电荷域模数转换器、电荷域电压转电荷放大电路和时钟产生电路。电荷域电压转电荷放大电路将接收到的差分电压信号Vip和Vin进行放大处理得到Qop和Qon并输出到电荷域模数转换器的差分模拟电荷输入端；电荷域模数转换器将接收到的差分电荷进行转换得到数字量化码。该电荷域电容数字转换电路可以广泛应用于各类触摸屏等各类电容感应系统中。

Description

一种电荷域电容数字转换电路

技术领域

本发明涉及一种小信号处理电路，具体来说是一种采用电荷域电容数字转换电路。

背景技术

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。任何电子系统中，数字处理器只能处理数字信号，因此必需将各类模拟小信号进行检测并转换为数字数字信号。模拟电信号通常是由传感器所产生，比如压电传感器、光度传感器、温度传感器、超音速传感器、速度传感器或湿度传感器，尤其是近年发展快速应用于微机电(MEMS)的传感器，已广泛的应用于不同的消费电子领域。随着近年来触摸屏技术的普及，其所使用的电容感应传感器得到大范围应用。

这些应用都是通过传感器再经过放大器再接至ADC。图1所示为现有技术中感应电容转换装置的功能方块图。如图1所示，感应电容转换装置1包括传感器10、感测放大器20、偏压电路30以及ADC 40，其中感测放大器20将传感器10的输出信号进行放大处理，再通过ADC 40转换成数字信号，而偏压电路30提供适当的偏压电压给感测放大器20与ADC。

图2所示为图1的较详细示意图，其中传感器10的电气模型是以电容CS以及等效输入阻抗R表示，电容CS因外在环境变化所导致的电容变化为ΔCS，而在偏压电压Vbias下，电容CS的变化产生电压变化ΔVCS，经感测放大器20放大后输入给ADC 40。以第一级Σ-ΔADC的架构为例，ADC 40具有第一级转换电路41以及比较器45，其中第一级转换电路41包括减法器42、加法器43、延迟器44以及数模转换器(DAC)46，DAC 46将比较器45的数字输出电压Vout转换成模拟信号，经减法器42取出感测放大器20的输出信号与DAC 46的输出信号的差额，再经加法器43加上延迟器44的输出信号，并输出给延迟器44，以完成整个ADC操作。

如图3所示为现有技术中常用电压反向感测放大器电路，因为运放输入端电压为零，又因为同相输入端接地，由此得出反相输入端实际上也是接地的。这就意味着所有的输入电压Vi跨接在电阻器R1两端，所有输出电压Vo跨接在电阻器R2两端。因此，流入反相输入端的电流之和是Vi/R1+Vo/R2＝0即Vo＝-R2/R1*Vi。因此，电压增益是G＝-(R2/R1)，即反馈电阻器的电阻除以输入电阻器的电阻的负值。

现有技术方案的缺点为需要高质量的放大器，以便将非常低的感应电容电压转换到ADC可处理的电压范围内，而建置该放大器需占用相当大的硬件开销，使得电路成本升高，同时放大器的偏置(Offset)及增益(Gain)，噪声(Noise)，均会增加信号的误差。因此，需要一种低功耗电容数字转换器，通过ADC将待测组件的电容变化信号转换成数字信号的转换装置，省去感测电路中的运算放大器，进而进一步减小硬件开销。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种不使用高增益运放的新型低功耗电荷域电容数字转换电路。

本发明的目的可以通过以下技术方案实现：

一种电荷域电容数字转换电路，其特征是包括：基准电压产生模块、电荷域模数转换器、电荷域电压转电荷放大电路和时钟产生电路；

所述电荷域电容数字转换电路的连接关系为：电荷域电压转电荷放大电路将接收到的差分电压信号Vip和Vin进行放大处理得到Qop和Qon并输出到电荷域模数转换器的差分模拟电荷输入端；电荷域模数转换器将接收到的差分电荷进行转换得到数字量化码；

时钟产生电路的第一控制信号产生端口输出时钟Clkr到电荷域电压转电荷放大电路的Clkr时钟输入端口和电荷域模数转换器的Clkr时钟输入端口，时钟产生电路的第二控制信号产生端口输出时钟Clks到电荷域电压转电荷放大电路的Clks时钟输入端口和电荷域模数转换器的Clks时钟输入端口，时钟产生电路的第三控制信号产生端口输出时钟Clk到电荷域电压转电荷放大电路的Clk时钟输入端口和电荷域模数转换器的Clk时钟输入端口，时钟产生电路的第四控制信号产生端口输出时钟Clkn到电荷域电压转电荷放大电路的Clkn时钟输入端口和电荷域模数转换器的Clkn时钟输入端口，时钟产生电路的第五控制信号产生端口输出时钟Clkt到电荷域电压转电荷放大电路的Clkt时钟输入端口和电荷域模数转换器的Clkt时钟输入端口；

基准电压产生电路的第一基准电压产生端口输出基准电压1到电荷域电压转电荷放大电路的基准电压1输入端口和电荷域模数转换器的基准电压1输入端口，基准电压产生电路的第二基准电压产生端口输出基准电压2到电荷域电压转电荷放大电路的基准电压2输入端口和电荷域模数转换器的基准电压2输入端口，基准电压产生电路的第三基准电压产生端口输出基准电压3到电荷域模数转换器的基准电压3输入端口，基准电压产生电路的第四基准电压产生端口输出基准电压4到电荷域模数转换器的基准电压4输入端口。

所述的电荷域电压转电荷放大电路，其特征是包括：第一正端电荷存储节点、第一负端电荷存储节点、第二正端电荷存储节点和第二负端电荷存储节点、一个连接在第一和第二正端电荷存储节点之间的正端电荷传输控制开关、一个连接在第一和第二负端电荷存储节点之间的负端电荷传输控制开关、连接到第一正端电荷存储节点的正端电容、连接到第二正端电荷存储节点的正端容值可编程电容、连接到第一负端电荷存储节点的负端电容、连接到第二负端电荷存储节点的负端容值可编程电容、连接到第一正端电荷存储节点的第一正端电压传输开关、连接到第一正端电荷存储节点的第二正端电压传输开关、连接到第二正端电荷存储节点的第三正端电压传输开关和连接到第二正端电荷存储节点的第四正端电压传输开关、连接到第一负端电荷存储节点的第一负端电压传输开关、连接到第一负端电荷存储节点的第二负端电压传输开关、连接到第二负端电荷存储节点的第三负端电压传输开关和连接到第二负端电荷存储节点的第四负端电压传输开关；

所述电荷域电压转电荷放大电路的连接关系为：正端电容的一端连接到第一正端电荷存储节点，另一端连接到电荷传输控制时钟Clk；正端容值可编程电容的一端连接到第二正端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；正端电荷传输控制开关的控制端连接到传输信号Clkt，正端电荷传输控制开关两端连接到第一和第二正端电荷存储节点Nip和Nop；第一正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到正电压输入端Vip，开关控制信号接Clks；第二正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到正端输出电压Vop，开关控制信号接Clkt；负端电容的一端连接到第一负端电荷存储节点，另一端连接到电荷传输控制时钟Clk；负端容值可编程电容的一端连接到第二负端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；负端电荷传输控制开关的控制端连接到传输信号Clkt，负端电荷传输控制开关两端连接到第一和第二负端电荷存储节点Nin和Non；第一负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到负端电压输入端Vin，开关控制信号接Clks；第二负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到负端输出电压Von，开关控制信号接Clkt。

所述电荷域电压转电荷放大电路，其特征是：在完成一次电压传输处理后，输入压和输出电压之间的关系如下：

V_on-V_op＝-[V_in-V_ip]·C₅₀₃/C₅₀₉

其中：C₅₀₃和C₅₀₉分别为正端电容和正端容值可编程电容的电容值。

所述的电荷域电压转电荷放大电路，其特征在于所述电荷传输控制开关在传输电荷时电荷注入节点与输出节点之间存在一个电势差，若电荷以负电荷形式传输则该电势差为正，若电荷以正电荷形式传输则该电势差为负。

所述的电荷域电容数字转换电路，其特征是所述电荷域模数转换器包括：N级基于电荷域信号处理技术的流水线子级电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；最后一级(第N+1级)N-bit Flash模数转换器电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码；其中N和R均为正整数。

所述的所述电荷域模数转换器，其特征是所述电荷域流水线子级电路包括：2个本级电荷传输控制开关、2个电荷存储节点、6个连接到电荷存储节点的电荷存储电容、M个电荷比较器，M个受比较器输出结果控制的基准电荷选择电路，2M+2个电压传输开关，其中M为正整数。

所述的电荷域流水线子级电路，其特征是其单端形式包括：一个电荷传输控制开关，电荷传输控制开关的一端接上一级电荷域流水线子级电路的电荷存储节点，另一端是本级电路的电荷存储节点，所述本级电路的电荷存储节点分别通过第一电容连接控制时钟，通过第二电容连接基准信号，同时还连接到一个或多个比较器的输入端，并通过一个电压传输开关连接到基准电压，所述基准信号由一个受比较器结果控制的基准信号选择电路产生；所述电荷域子级流水线电路除最后一级的全差分形式由两组连接方式相同的上述单端形式电荷域子级流水线电路互补连接构成，控制时钟的工作相位和单端形式相同。

本发明的优点是：所设计的电荷域电容数字转换电路不使用高增益运放，具有低功耗和高速特点。

附图说明

图1为现有装置用以将电感应电容转换至电压的功能方块图。

图2为图1的较详细示意图。

图3为现有电阻反馈型电压放大电路原理示意图。

图4为本发明电荷域电容数字转换电路结构框图。

图5为本发明电荷域电压转电荷放大电路原理图。

图6为本发明电荷域电压转电荷放大电路工作波形图。

图7为本发明电荷域模数转换器电路框图。

图8为本发明电荷域流水线子级电路框图。

具体实施方式

下面将结合附图对本发明优选实施方案进行详细说明。

参见图4所示，一种电荷域电容数字转换电路，包括基准电压产生电路、电荷域模数转换器、电荷域电压转电荷放大电路和时钟产生电路。

图4所示电路的连接关系为：电荷域电压转电荷放大电路将接收到的差分电压信号Vip和Vin进行放大处理得到Qop和Qon并输出到电荷域模数转换器的差分模拟电荷输入端；电荷域模数转换器将接收到的差分电荷进行转换得到数字量化码；

时钟产生电路的第一控制信号产生端口输出时钟Clkr到电荷域电压转电荷放大电路的Clkr时钟输入端口和电荷域模数转换器的Clkr时钟输入端口，时钟产生电路的第二控制信号产生端口输出时钟Clks到电荷域电压转电荷放大电路的Clks时钟输入端口和电荷域模数转换器的Clks时钟输入端口，时钟产生电路的第三控制信号产生端口输出时钟Clk到电荷域电压转电荷放大电路的Clk时钟输入端口和电荷域模数转换器的Clk时钟输入端口，时钟产生电路的第四控制信号产生端口输出时钟Clkn到电荷域电压转电荷放大电路的Clkn时钟输入端口和电荷域模数转换器的Clkn时钟输入端口，时钟产生电路的第五控制信号产生端口输出时钟Clkt到电荷域电压转电荷放大电路的Clkt时钟输入端口和电荷域模数转换器的Clkt时钟输入端口；

基准电压产生电路的第一基准电压产生端口输出基准电压1到电荷域电压转电荷放大电路的基准电压1输入端口和电荷域模数转换器的基准电压1输入端口，基准电压产生电路的第二基准电压产生端口输出基准电压2到电荷域电压转电荷放大电路的基准电压2输入端口和电荷域模数转换器的基准电压2输入端口，基准电压产生电路的第三基准电压产生端口输出基准电压3到电荷域模数转换器的基准电压3输入端口，基准电压产生电路的第四基准电压产生端口输出基准电压4到电荷域模数转换器的基准电压4输入端口。

图5所示为本发明电荷域电压转电荷放大电路原理图。电荷域电压转电荷放大电路包括：第一正端电荷存储节点Nip、第一负端电荷存储节点Nin、第二正端电荷存储节点Nop和第二负端电荷存储节点Non、一个连接在第一和第二正端电荷存储节点Nip和Nop之间的正端电荷传输控制开关501、一个连接在第一和第二负端电荷存储节点Nin和Non之间的负端电荷传输控制开关502、连接到第一正端电荷存储节点Nip的正端电容503、连接到第二正端电荷存储节点Nop的正端容值可编程电容509、连接到第一负端电荷存储节点Nin的负端电容504、连接到第二负端电荷存储节点Non的负端容值可编程电容510、连接到第一正端电荷存储节点Nip的第一正端电压传输开关505、连接到第一正端电荷存储节点Nip的第二正端电压传输开关507、连接到第二正端电荷存储节点Nop的第三正端电压传输开关513和连接到第二正端电荷存储节点Nop的第四正端电压传输开关511、连接到第一负端电荷存储节点Nin的第一负端电压传输开关506、连接到第一负端电荷存储节点Nin的第二负端电压传输开关508、连接到第二负端电荷存储节点Non的第三负端电压传输开关514和连接到第二负端电荷存储节点Non的第四负端电压传输开关512。

上述电路的连接关系为：正端电容的一端连接到第一正端电荷存储节点，另一端连接到电荷传输控制时钟Clk；正端容值可编程电容的一端连接到第二正端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；正端电荷传输控制开关的控制端连接到传输信号Clkt，正端电荷传输控制开关两端连接到第一和第二正端电荷存储节点Nip和Nop；第一正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到正电压输入端Vip，开关控制信号接Clks；第二正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到正端输出电压Vop，开关控制信号接Clkt；负端电容的一端连接到第一负端电荷存储节点，另一端连接到电荷传输控制时钟Clk；负端容值可编程电容的一端连接到第二负端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；负端电荷传输控制开关的控制端连接到传输信号Clkt，负端电荷传输控制开关两端连接到第一和第二负端电荷存储节点Nin和Non；第一负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到负端电压输入端Vin，开关控制信号接Clks；第二负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到负端输出电压Von，开关控制信号接Clkt。

图6所示图5所示电路的工作时序控制波形示意图。控制时钟Clk和Clkn为相位相反时钟，开关控制信号Clkr、Clks和Clkt为相位不交叠时钟。

在t0时刻以前，所有电荷存储节点上存储着各自独立的电荷，所有电压传输开关和电荷传输控制开关均处于关闭状态，电路处于未启动。

当t0时刻到来时，Clkr的状态发生变化，Clkr由低电平向高电平切换，第一正端电压传输开关507、第三正端电压传输开关511、第一负端电压传输开关508和第三负端电压传输开关512导通；第一正端电荷存储节点Nip被第一正端电压传输开关复位到基准电压1Vr1；第二正端电荷存储节点Nop被第三正端电压传输开关复位到基准电压2 Vr2；第一负端电荷存储节点Nin被第一负端电压传输开关复位到基准电压1 Vr1；第二负端电荷存储节点Non被第三负端电压传输开关复位到基准电压2 Vr2。

当t1时刻到来时，Clkr和Clks的状态发生变化，Clkr变为低电平，Clks由低电平向高电平切换；第一正端电压传输开关507、第三正端电压传输开关511、第一负端电压传输开关508和第三负端电压传输开关512关断，第二正端和负端电压传输开关导通；第一正端电荷存储节点Nip被第二正端电压传输开关连接到输入电压Vip；第一负端电荷存储节点Nin被第二负端电压传输开关连接到输入电压Vin；第二正端和第二负端电荷存储节点No保持Vr2不变。

当t2时刻到来时，控制时钟Clks、Clk和Clkn的状态发生变化，Clks变为低电平，Clkn由低电平向高电平切换，Clk由高电平向低电平切换，此时由于各电荷存储节点上连接的电容上所存储电荷不会发生突变，所有电荷存储节点上的电压就会发生阶跃变化，第一正端和第一负端电荷存储节点上的电压被拉低，而第二正端和第二负端电荷存储节点上的电压被拉高，由于此时电荷存储节点上的电荷不存在泄放通路，第一正端和第二正端电荷存储节点上的电压将保持不变并且存在一个明显的电压差，第一负端和第二负端电荷存储节点上的电压将保持不变并且也存在一个明显的电压差。

当t3时刻到来时，电荷传输控制开关的开关控制信号Clkt变为高电平，电荷传输控制开关301导通，第一正端和第二正端电荷存储节点间便存在一个电荷泄放通路，第一负端和第二负端电荷存储节点间便存在一个电荷泄放通路，由于此时电荷存储节点上的电压存在一个明显的电压差，即V_Nip小于V_Nop，V_Nin小于V_Non，该电压差的存在会导致存储节点之间产生感生电场，导致电荷存储节点上存储的电荷在感生电场的作用下发生转移，假设电荷以电子的形式运动，则会引起第一正端和第一负端电荷存储节点的电压升高，第二正端和第二负端电荷存储节的电压降低，随着电荷的不断转移两电荷存储节点之间的电压差不断减小，引起电荷存储节点之间的感生电场逐渐减小，电荷转移速度不断降低，电压变化速率也随之降低，若两个电荷传输控制开关一直导通，则该电荷传输转移过程将会一直持续，直到电荷存储节点Nip和Nop以及Nin和Non之间的电压相等，感生电场为0。

随着t4时刻的到来，Clkt变为低电平，电荷传输控制开关关断，电荷存储节点之间存在电荷泄放通路被断开，电荷存储节点之间的电荷转移工作结束。由于不存在泄放通路，电荷存储节点上的电压将保持不变。电荷由第一正端和第一负端电荷存储节点向第二正端和第二负端电荷存储节点的传输工作完成。

上述过程中，若电荷传输过程中没有损失，假设正端电容和正端容值可编程电容的电容值分别为C₅₀₃和C₅₀₉，根据电荷守恒定理，t₁到t₄之间电荷有效传输，计算C₅₀₃上传出的电荷QS。

Q_S＝C₅₀₉·(V_op-V_P)＝[(V_r1-V_ip)-(V_S-V_L)]·C₅₀₃ (1)

经整理后，可得：

Q_S＝-V_ip·C₅₀₃+Q_T (2)

其中，Q_T＝(V_L+V_r1-V_S)·C₅₀₃，V_L、V_P和V_S均为固定电压，V_L为t3时刻前Nip点的电压，V_P为t3时刻前Nop点的电压；V_S为t4时刻Nip点的电压。在电路完成设计之后，忽略基准电压变化带来的扰动，Q_T为一个常数。对公式(2)进行差分处理后，由于电路结构为差分结构，正端电容和负端电容的容值大小相等，正端和负端容值可编程电容的电容值也相等，Q_T将被消去，得到下式：

Q_S,diff＝-[V_in-V_ip]·C₅₀₃ (3)

V_on-V_op＝-[V_in-V_ip]·C₅₀₃/C₅₀₉ (4)

电压传输完成之后，输出电压与输入电压的关系同样为放大系数为-C₅₀₃/C₅₀₉的线性关系。

如图7所示，本发明设计的电荷域模数转换器包括：N级基于电荷域信号处理技术的流水线子级电路、最后一级(第N+1级)N-bit Flash模数转换器电路、延时同步寄存器和数字校正电路模块。另外工作模式控制模块也是模数转换器工作所必须的辅助工作模块，该模块未在图中标识出来。

图7中电路基本工作原理如下：差分输入电荷包Qop和Qon，当第一级流水线子级电路的电荷传输控制开关打开时，该电荷包被传输到第一级流水线子级电路；流水线子级电路接收电荷包完成之后立即将该电荷包同基准信号进行比较量化，得到本级的k1位量化输出数字码，本级比较器的k1位量化输出数字码将输出到延时同步寄存器，量化输出数字码还将会控制本级基准信号对电荷包进行相应大小的加减处理，得到本级的大小为Qp1－Qn1余量电荷包，在时钟相位切换之后，本级电路的余量电荷包通过下一级的电荷传输控制开关进入第二级子级电路并且重复上述过程，产生k2位量化输出数字码输出到延时同步寄存器；以次类推，当第N级子级流水线电路完成本级转换工作时将得到大小为Qpn－Qnn的余量电荷包，并产生kn位量化输出数字码输出到延时同步寄存器；当第N级子级电路的大小为Qpn－Qnn的余量电荷包通过电荷传输控制开关量传输到最后一级(第N+1级)N-bit Flash模数转换器电路时，该级电路将对接收到的电荷包进行最后一级的模数转换工作，并将本级电路的kn+1位输出数字码输入到延时同步寄存器，不过该级电路只完成模数转换，不进行余量处理；延时同步寄存器，对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块，其中第一级输出的k1位量化输出数字码将延时N个时钟周期，第二级输出的k2位量化输出数字码将延时N－1个时钟周期，以此类推，第N级输出的k1位量化输出数字码将延时1个时钟周期，最后一级输出不延时；数字校正电路模块将接收同步寄存器的输出数字码，并对接收的数字码进行移位相加，以得到模数转换器的R位数字输出码；其中N为正整数。

图7中电荷域模数转换器电路中相邻两级子级电路的工作受两组多相时钟的控制，工作状态完全互补，并且子级电路的级数和每级电路的位数k均可灵活调整。例如对于R＝14的14位模数转换器，可以采用12级1.5bit/级+1级2bit Flash共13级的结构，也可以采用4级2.5bit/级+3级1.5bit/级+1级3bit Flash共8级的结构。

本发明设计的电荷域模数转换器包括以下内容：N级基于电荷域信号处理技术的电荷域流水线子级电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；最后一级(第N+1级)N-bit Flash模数转换器电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码。

图8所示即为电荷域流水线子级电路原理图。电路由全差分的信号处理通道构成，整个电路包括：2个本级电荷传输控制开关、2个电荷存储节点、6个连接到电荷存储节点的电荷存储电容、M个电荷比较器，M个受比较器输出结果控制的基准信号选择电路，2M+2个电压传输开关，其中M为正整数。电路正常工作时，前级差分电荷包首先通过电荷传输控制开关传输并存储在本级电荷存储节点，比较器对差分电荷包输入所引起的节点之间的电压差变化量与基准电压3和基准电压4进行比较，得到本级N位量化输出数字码D1～DM；数字输出码D1～DM将输出到延时同步寄存器，同时D1～DM还将会分别控制本级的基准信号选择电路，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容底板，对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后，电路完成本级差分余量电荷包由本级向下一级传输，基准电压2对本级差分电荷存储节点进行复位，完成电荷域流水线子级电路一个完整时钟周期的工作。

图8中可以看出本发明电荷域流水线子级电路除，其单端形式包括：一个电荷传输控制开关，电荷传输控制开关的一端接上一级电荷域流水线子级电路的电荷存储节点，另一端是本级电路的电荷存储节点，所述本级电路的电荷存储节点分别通过第一电容连接控制时钟，通过第二电容连接基准信号，同时还连接到一个或多个比较器的输入端，并通过一个电压传输开关连接到基准电压，所述基准信号由一个受比较器结果控制的基准信号选择电路产生；所述电荷域子级流水线电路除最后一级的全差分形式由两组连接方式相同的上述单端形式电荷域子级流水线电路互补连接构成，控制时钟的工作相位和单端形式相同。

对于图7中本发明设计的电荷域流水线模数转换器的最后一级(第N+1级)基于电荷域信号处理技术的流水线子级电路N-bit Flash模数转换器电路，该子级电路将只需对接收到的电荷包进行最后一级的模数转换工作，并将本级电路输出数字码输入到延时同步寄存器，而不进行余量处理。去掉图8中的基准信号选择电路和受基准信号选择电路控制的4个电容即可。

本发明中所述电荷域电压转电荷放大电路的正端输出电压Vop端口即为电荷域模数转换器的Qop端口，负端输出电压Von即为电荷域模数转换器的Qon端口。本发明中所述的电荷传输控制开关可以采用发明号为201010291245.6的发明专利中所述的实施方式来实现，所述的电压传输开关可以采用通用MOS管或者BJT开关实现。本发明中所述的电荷比较器发明号为201010259903.3的发明专利中所述的实施方式来实现。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种电荷域电容数字转换电路，其特征是：包括基准电压产生电路、电荷域模数转换器、电荷域电压转电荷放大电路和时钟产生电路；

所述电荷域电容数字转换电路的连接关系为：电荷域电压转电荷放大电路将接收到的差分电压信号Vip和Vin进行放大处理得到Qop和Qon并输出到电荷域模数转换器的差分模拟电荷输入端；电荷域模数转换器将接收到的差分电荷进行转换得到数字量化码；

时钟产生电路的第一控制信号产生端口输出时钟Clkr到电荷域电压转电荷放大电路的Clkr时钟输入端口和电荷域模数转换器的Clkr时钟输入端口，时钟产生电路的第二控制信号产生端口输出时钟Clks到电荷域电压转电荷放大电路的Clks时钟输入端口和电荷域模数转换器的Clks时钟输入端口，时钟产生电路的第三控制信号产生端口输出时钟Clk到电荷域电压转电荷放大电路的Clk时钟输入端口和电荷域模数转换器的Clk时钟输入端口，时钟产生电路的第四控制信号产生端口输出时钟Clkn到电荷域电压转电荷放大电路的Clkn时钟输入端口和电荷域模数转换器的Clkn时钟输入端口，时钟产生电路的第五控制信号产生端口输出时钟Clkt到电荷域电压转电荷放大电路的Clkt时钟输入端口和电荷域模数转换器的Clkt时钟输入端口；

基准电压产生电路的第一基准电压产生端口输出基准电压1到电荷域电压转电荷放大电路的基准电压1输入端口和电荷域模数转换器的基准电压1输入端口，基准电压产生电路的第二基准电压产生端口输出基准电压2到电荷域电压转电荷放大电路的基准电压2输入端口和电荷域模数转换器的基准电压2输入端口，基准电压产生电路的第三基准电压产生端口输出基准电压3到电荷域模数转换器的基准电压3输入端口，基准电压产生电路的第四基准电压产生端口输出基准电压4到电荷域模数转换器的基准电压4输入端口。

2.根据权利要求1所述的电荷域电容数字转换电路，其特征是：所述电荷域电压转电荷放大电路包括第一正端电荷存储节点、第一负端电荷存储节点、第二正端电荷存储节点和第二负端电荷存储节点、一个连接在第一和第二正端电荷存储节点之间的正端电荷传输控制开关、一个连接在第一和第二负端电荷存储节点之间的负端电荷传输控制开关、连接到第一正端电荷存储节点的正端电容、连接到第二正端电荷存储节点的正端容值可编程电容、连接到第一负端电荷存储节点的负端电容、连接到第二负端电荷存储节点的负端容值可编程电容、连接到第一正端电荷存储节点的第一正端电压传输开关、连接到第一正端电荷存储节点的第二正端电压传输开关、连接到第二正端电荷存储节点的第三正端电压传输开关和连接到第二正端电荷存储节点的第四正端电压传输开关、连接到第一负端电荷存储节点的第一负端电压传输开关、连接到第一负端电荷存储节点的第二负端电压传输开关、连接到第二负端电荷存储节点的第三负端电压传输开关和连接到第二负端电荷存储节点的第四负端电压传输开关；

所述电荷域电压转电荷放大电路的连接关系为：正端电容的一端连接到第一正端电荷存储节点，另一端连接到电荷传输控制时钟Clk；正端容值可编程电容的一端连接到第二正端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；正端电荷传输控制开关的控制端连接到传输信号Clkt，正端电荷传输控制开关两端连接到第一和第二正端电荷存储节点Nip和Nop；第一正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到正电压输入端Vip，开关控制信号接Clks；第二正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到正端输出电压Vop，开关控制信号接Clkt；负端电容的一端连接到第一负端电荷存储节点，另一端连接到电荷传输控制时钟Clk；负端容值可编程电容的一端连接到第二负端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；负端电荷传输控制开关的控制端连接到传输信号Clkt，负端电荷传输控制开关两端连接到第一和第二负端电荷存储节点Nin和Non；第一负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到负端电压输入端Vin，开关控制信号接Clks；第二负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到负端输出电压Von，开关控制信号接Clkt。

3.如权利要求2所述电荷域电容数字转换电路，其特征是：所述电荷域电压转电荷放大电路在完成一次电压传输处理后，输入压和输出电压之间的关系如下：

V_on-V_op＝-[V_in-V_ip]·C₅₀₃/C₅₀₉

其中：C₅₀₃和C₅₀₉分别为正端电容和正端容值可编程电容的电容值。

4.如权利要求2所述的电荷域电容数字转换电路，其特征是：所述电荷传输控制开关在传输电荷时电荷注入节点与输出节点之间存在一个电势差，若电荷以负电荷形式传输则该电势差为正，若电荷以正电荷形式传输则该电势差为负。

5.根据权利要求1所述的电荷域电容数字转换电路，其特征是：所述电荷域模数转换器包括：N级基于电荷域信号处理技术的流水线子级电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；最后一级(第N+1级)N-bitFlash模数转换器电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码；其中，N和R均为正整数。

6.如权利要求5所述的电荷域电容数字转换电路，其特征是：所述电荷域流水线子级电路包括：2个本级电荷传输控制开关、2个电荷存储节点、6个连接到电荷存储节点的电荷存储电容、M个电荷比较器，M个受比较器输出结果控制的基准电荷选择电路，2M+2个电压传输开关，其中M为正整数。

7.如权利要求5所述的电荷域电容数字转换电路，其特征是：所述电荷域流水线子级电路其单端形式包括：一个电荷传输控制开关，电荷传输控制开关的一端接上一级电荷域流水线子级电路的电荷存储节点，另一端是本级电路的电荷存储节点，所述本级电路的电荷存储节点分别通过第一电容连接控制时钟，通过第二电容连接基准信号，同时还连接到一个或多个比较器的输入端，并通过一个电压传输开关连接到基准电压，所述基准信号由一个受比较器结果控制的基准信号选择电路产生；所述电荷域子级流水线电路除最后一级的全差分形式由两组连接方式相同的上述单端形式电荷域子级流水线电路互补连接构成，控制时钟的工作相位和单端形式相同。