CN106298964A - 结型场效应晶体管及其制作方法 - Google Patents
结型场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN106298964A CN106298964A CN201510296529.7A CN201510296529A CN106298964A CN 106298964 A CN106298964 A CN 106298964A CN 201510296529 A CN201510296529 A CN 201510296529A CN 106298964 A CN106298964 A CN 106298964A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor material
- material layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 145
- 230000005669 field effect Effects 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 106
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 description 11
- 239000012212 insulator Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 206010000060 Abdominal distension Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种结型场效应晶体管及其制作方法，包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。
Description
技术领域
本发明属于半导体器件及制造领域，特别是涉及一种结型场效应晶体管及其制作方法。
背景技术
随着半导体技术的不断发展，使得例如电脑以及周边数字产品日益更新。在电脑及周边数字产品的应用集成电路(IC)中，由于半导体工艺的快速发展，造成集成电路电源的更多样化需求，升压器(Boostconverter)、降压器(Buck converter)等各种不同组合的电压调节器被用来实现各种集成电路的不同电源需求，也成为能否提供各种多样化数字产品的重要因素之一。。
在各种电压调节电路中，结型场效应晶体管(Junction Field Effect Transistor，JFET)由于具有极为方便的电压调节性能，成为前级电压调节器的优良选择。与金属-氧化物层-半导体场效应管相比，结型场效应晶体管的栅电流比较大，但是比双极性晶体管小。同时，结型场效应晶体管的跨导比金属-氧化物层-半导体场效应管高，因此被用于一些低噪声、高输入阻抗的运算放大器中。。
现有的一种结型场效应晶体管如图1所示，所述结型场效应晶体管包括：半导体衬底11，由下至上依次堆叠于所述半导体衬底上的底栅12、沟道层13及顶栅14，以及位于所述底栅12、沟道层13及顶栅14两侧的所述半导体衬底11上的源区15及漏区16。该结型场效应晶体管的工作原理就是通过电压改变沟道层的导电性来实现对输出电流的控制。在该结型场效应晶体管中，所述顶栅14与所述底栅12相互隔离，又所述顶栅14与所述底栅12均通过离子注入的方法形成，因此在制备过程中需要非常精确地控制离子注入以及扩散的问题，特别是在形成所述底栅12的过程中更加复杂、难以控制。
虽然结型场效应晶体管由于其优良的性能得到广泛应用，但是由于在形成所述底栅12的过程中，离子注入以及扩散很难控制，使得器件性能和良率降低。因此，需要对目前结型场效应晶体管及其制作方法进行改进，以解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种结型场效应晶体管及其制作方法，用于解决现有技术中由于栅极中底栅的存在而导致的器件性能和良率降低问题。
为实现上述目的及其他相关目的，本发明提供一种结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中
所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；
所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。
作为本发明的结型场效应晶体管的一种优选方案，所述介电层为二氧化硅层。
作为本发明的结型场效应晶体管的一种优选方案，所述沟道层及所述源漏区具有相同类型的离子掺杂，且与所述栅极具有不同类型的离子掺杂。
作为本发明的结型场效应晶体管的一种优选方案，所述源漏区的上表面与所述栅极的上表面平齐。
本发明还提供一种结型场效应晶体管的制作方法，包括步骤：
提供半导体衬底，在所述半导体衬底上形成牺牲层；
在所述牺牲层上形成第一半导体材料层，并对所述第一半导体材料层进行离子注入；
在所述第一半导体材料层上形成第二半导体材料层，并对所述第二半导体材料层进行离子注入；
在所述第二半导体材料层上形成硬掩膜层；
图形化所述牺牲层、第一半导体材料层、第二半导体材料层及硬掩膜层；
去除所述牺牲层；
将得到的上述结构进行热氧化处理，以在所述半导体衬底表面及图形化的所述第一半导体材料层、第二半导体材料层两侧表面形成氧化物层；
去除部分所述氧化物层，仅保留位于所述第一半导体材料层与所述半导体衬底之间的所述氧化物层；
在所述半导体衬底上形成第三半导体材料层，并对所述第三半导体材料层进行离子注入以形成源漏区；
去除所述硬掩膜层。
作为本发明的结型场效应晶体管的制作方法的一种优选方案，所述牺牲层为SiGe层。
作为本发明的结型场效应晶体管的制作方法的一种优选方案，所述第一半导体材料层、第二半导体材料层及第三半导体材料层均为多晶硅层。
作为本发明的结型场效应晶体管的制作方法的一种优选方案，所述硬掩膜层为SiO2/SiN层。
作为本发明的结型场效应晶体管的制作方法的一种优选方案，对所述第一半导体材料层进行离子注入的离子类型与对所述第三半导体材料层进行离子注入的离子类型相同，且与对所述第二半导体材料层进行离子注入的离子类型不同。
作为本发明的结型场效应晶体管的制作方法的一种优选方案，采用选择刻蚀工艺去除所述牺牲层。
如上所述，本发明提供一种结型场效应晶体管及其制作方法，具有以下有益效果：所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。
附图说明
图1显示为现有技术中的的结型场效应晶体管的结构示意图。
图2显示为本发明的结型场效应晶体管的结构示意图。
图3至图4显示为本发明的结型场效应晶体管的工作原理示意图。
图5显示为本发明结型场效应晶体管的制作方法的流程示意图。
图6至图15显示为本发明的结型场效应晶体管的制作方法在各步骤中所呈现的结构示意图。
元件标号说明
11 半导体衬底
12 底栅
13 沟道层
14 顶栅
15 源区
16 漏区
21 半导体衬底
22 介电层
23 沟道层
24 栅极
25 源区
26 漏区
27 耗尽层
31 牺牲层
32 第一半导体材料层
33 第二半导体材料层
34 硬掩膜层
35 氧化物层
36 第三半导体材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图2，本实施例提供一种结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底21、介电层22、沟道层23、栅极及源漏区，其中
所述介电层22、沟道层23及栅极24由下至上依次堆叠于所述半导体衬底21上；
所述源漏区位于所述介电层22、沟道层23及栅极24两侧的所述半导体衬底21上。
作为示例，所述半导体衬底21可以为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的一种。
作为示例，所述介电层22为氧化物层，具体的，可以为二氧化硅层或氮氧化硅层，优选地，本实施例中，所述介电层22为二氧化硅层。
作为示例，所述源漏区包括位于所述介电层22、沟道层23及栅极24一侧的源极25及位于所述介电层22、沟道层23及栅极24另一侧的漏极26。所述沟道层23及所述源漏区具有相同类型的离子掺杂，且与所述栅极24具有不同类型的离子掺杂。
作为示例，所述源漏区的上表面与所述栅极24的上表面平齐。
请参阅图3至图4，所述结型场效应晶体管的工作原理为：当所述结型场效应晶体管处于平衡状态时，即所述源极25与所述栅极24不加电压，此时耗尽层27非常窄，所述沟道层23依然存在，在这种情况下所述结型场效应晶体管是导电的，如图3所示。当所述栅极24与所述源极25连在一起，施加电压后，电压Vds和Vds都可改变所述耗尽层27的宽度，并因此改变所述沟道层23的长度和厚度，进而使沟道电阻变化，从而导致Ids变化，以实现对输出信号的放大；当Vds较低时，所述结型场效应晶体管的沟道呈现为电阻特性，即所谓电阻工作区，此时漏极电流基本是随着电压Vds的增大而线性上升，但漏极电流随着栅极电压Vgs的增大而平方式增大；进一步增大施加电压，所述耗尽层27进一步变宽直至完全占据所述沟道层23，在这种情况下所述结型场效应晶体管不导电。
所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。
请参阅图5至图15，本发明还提供一种结型场效应晶体管的制作方法，包括步骤：
S1：提供半导体衬底21，在所述半导体衬底21上形成牺牲层31；
S2：在所述牺牲层31上形成第一半导体材料层32，并对所述第一半导体材料层32进行离子注入；
S3：在所述第一半导体材料层32上形成第二半导体材料层33，并对所述第二半导体材料层33进行离子注入；
S4：在所述第二半导体材料层33上形成硬掩膜层34；
S5：图形化所述牺牲层31、第一半导体材料层32、第二半导体材料层33及硬掩膜层34；
S6：去除所述牺牲层31；
S7：将得到的上述结构进行热氧化处理，以在所述半导体衬底21表面及图形化的所述第一半导体材料层32、第二半导体材料层33两侧表面形成氧化物层35；
S8：去除部分所述氧化物层35，仅保留位于所述第一半导体材料层32与所述半导体衬底21之间的所述氧化物层35；
S9：在所述半导体衬底21上形成第三半导体材料层36，并对所述第三半导体材料层36进行离子注入以形成源漏区；
S10：去除所述硬掩膜层34。
执行S1步骤，请参阅图5中的S1步骤及图6，提供半导体衬底21，在所述半导体衬底21上形成牺牲层31。
作为示例，所述半导体衬底21可以为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的一种。
作为示例，在所述半导体衬底21上外延生长牺牲层31，所述牺牲层31为SiGe层。
执行S2步骤，请参阅图5中的S2步骤及图7，在所述牺牲层31上形成第一半导体材料层32，并对所述第一半导体材料层32进行离子注入。
作为示例，在所述牺牲层31上外延生长所述第一半导体材料层32，所述第一半导体材料层32用以形成沟道层。所述第一半导体材料层32可以为单晶硅层、多晶硅层、SiC层或SiGe层，优选地，本实施例中，所述第一半导体材料层32为多晶硅层。
作为示例，形成所述第一半导体材料层32的工艺可以选用减压外延、低温外延、选择外延、液相外延、异质外延及分子束外延，优选地，在本实施例中，形成所述第一半导体材料层32的工艺为选择外延。
执行S3步骤，请参阅图5中的S3步骤及图8，在所述第一半导体材料层32上形成第二半导体材料层33，并对所述第二半导体材料层33进行离子注入。
作为示例，在所述第一半导体材料层32上外延生长所述第二半导体材料层33，所述第一半导体材料层32用以形成栅极。所述第二半导体材料层33可以为单晶硅层、多晶硅层、SiC层或SiGe层，优选地，本实施例中，所述第二半导体材料层33为多晶硅层。
作为示例，形成所述第二半导体材料33的工艺可以选用减压外延、低温外延、选择外延、液相外延、异质外延及分子束外延，优选地，在本实施例中，形成所述第二半导体材料层33的工艺为选择外延。
需要说明的是，对所述第二半导体材料层33进行离子注入的离子类型与S2步骤中对所述第一半导体材料层32进行离子注入的离子类型不同。
执行S4步骤，请参阅图5中的S4步骤及图9，在所述第二半导体材料层33上形成硬掩膜层34。
作为示例，在所述第二半导体材料层33上沉积所述硬掩膜层34。所述硬掩膜层34的沉积方法可以选用化学气相沉积法(CVD)、物理气相沉积法(PVD)或原子层沉积法(ALD)等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
作为示例，所述硬掩膜层可以为氧化物层或氮化物层，优选地，本实施例中，所述硬掩膜层34为SiO2/SiN层。
执行S5步骤，请参阅图5中的S5步骤及图10，图形化所述牺牲层31、第一半导体材料层32、第二半导体材料层33及硬掩膜层34。
作为示例，在所述硬掩膜层34上形成图形化的光刻胶层(未示出)，采用干法刻蚀工艺、湿法刻蚀工艺、干法/湿法刻蚀工艺刻蚀所述牺牲层31、第一半导体材料层32、第二半导体材料层33及硬掩膜层34。优选地，本实施例中，采用干法刻蚀工艺刻蚀所述牺牲层31、第一半导体材料层32、第二半导体材料层33及硬掩膜层34以完成对其图形化。刻蚀完成后，露出所述第一半导体材料层32、第二半导体材料层33及硬掩膜层34两侧的所述半导体衬底21，以供后续工艺生长所述第三半导体材料层36。
执行S6步骤，请参阅图5中的S6步骤及图11，去除所述牺牲层31。
作为示例，采用选择刻蚀工艺去除所述牺牲层31。即选择具有一定腐蚀选择比的腐蚀溶液采用湿法腐蚀工艺去除所述牺牲层31。所述腐蚀溶液满足在腐蚀所述牺牲层31的同时，不对其他结构造成损伤的条件。
需要说明的是，图形化的所述第一半导体材料层32、第二半导体材料层33及所述硬掩膜层34的俯视形状优选为哑铃状，即两端宽中间窄，这样的结构可以保证中间较窄处的所述牺牲层31被完全去除时两端仍有部分所述牺牲层31，以对位于其上的所述第一半导体材料层32、第二半导体材料层33及硬掩膜层34起到支撑作用，防止其坍塌。
执行S7步骤，请参阅图5中的S7步骤及图12，将得到的上述结构进行热氧化处理，以在所述半导体衬底21表面及图形化的所述第一半导体材料层32、第二半导体材料层33两侧表面形成氧化物层35。
作为示例，将得到的上述结构进行热氧化处理的工艺可以为炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等。
执行S8步骤，请参阅图5中的S8步骤及图13，去除部分所述氧化物层35，仅保留位于所述第一半导体材料层32与所述半导体衬底21之间的所述氧化物层35。
作为示例，可以采用干法刻蚀工艺、湿法刻蚀工艺、干法/湿法刻蚀工艺刻蚀去除部分所述氧化物层35，优选地，本实施例中，采用干法刻蚀工艺去除所述氧化物层35。仅保留的位于所述第一半导体材料层32与所述半导体衬底21之间的所述氧化物层35，即位于所述第一半导体材料层32正下方的所述氧化物层35即为所述结型场效应晶体管的介电层。
执行S9步骤，请参阅图5中的S9步骤及图14，在所述半导体衬底21上形成第三半导体材料层36，并对所述第三半导体材料层36进行离子注入以形成源漏区。
作为示例，作为示例，在所述半导体衬底21上外延生长所述第三半导体材料层36，所述第三半导体材料层36用以形成源极和漏极。所述第三半导体材料层36可以为单晶硅层、多晶硅层、SiC层或SiGe层，优选地，本实施例中，所述第三半导体材料层36为多晶硅层。
作为示例，形成所述第三半导体材料层36的工艺可以选用减压外延、低温外延、选择外延、液相外延、异质外延及分子束外延，优选地，在本实施例中，形成所述第三半导体材料层36的工艺为选择外延，在进行外延生长过程中，所述第三半导体材料层36仅在所述半导体衬底21上生长，而不会在所述硬掩膜层34上外延生长，避免了外延后去除所述硬掩膜层34上材料层的步骤，使得整个工艺过程更加简单。
需要说明的是，对所述第三半导体材料层36进行离子注入的离子类型与对所述第一半导体材料层32进行离子注入的离子类型相同。
执行S10步骤，请参阅图5中的S10步骤及图15，去除所述硬掩膜层34。
作为示例，可以采用干法刻蚀工艺、湿法刻蚀工艺、干法/湿法刻蚀工艺刻蚀去除所述硬掩膜层34，优选地，本实施例中，采用干法刻蚀工艺去除所述硬掩膜层34。
上述步骤执行完毕后，所得到结构中的所述氧化物层35即为介电层，所述第一半导体材料层32即为沟道层，所述第二半导体材料层33即为栅极，所述第三半导体材料层即为源极和漏极。
综上所述，本发明提供一种结型场效应晶体管及其制作方法，所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，例如，本发明也可以采用三外延层或多外延层。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种结型场效应晶体管，其特征在于，所述结型场效应晶体管包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中
所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；
所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。
2.根据权利要求1所述的结型场效应晶体管，其特征在于：所述介电层为二氧化硅层。
3.根据权利要求1所述的结型场效应晶体管，其特征在于：所述沟道层及所述源漏区具有相同类型的离子掺杂，且与所述栅极具有不同类型的离子掺杂。
4.根据权利要求1所述的结型场效应晶体管，其特征在于：所述源漏区的上表面与所述栅极的上表面平齐。
5.一种结型场效应晶体管的制作方法，其特征在于，包括步骤：
提供半导体衬底，在所述半导体衬底上形成牺牲层；
在所述牺牲层上形成第一半导体材料层，并对所述第一半导体材料层进行离子注入；
在所述第一半导体材料层上形成第二半导体材料层，并对所述第二半导体材料层进行离子注入；
在所述第二半导体材料层上形成硬掩膜层；
图形化所述牺牲层、第一半导体材料层、第二半导体材料层及硬掩膜层；
去除所述牺牲层；
将得到的上述结构进行热氧化处理，以在所述半导体衬底表面及图形化的所述第一半导体材料层、第二半导体材料层两侧表面形成氧化物层；
去除部分所述氧化物层，仅保留位于所述第一半导体材料层与所述半导体衬底之间的所述氧化物层；
在所述半导体衬底上形成第三半导体材料层，并对所述第三半导体材料层进行离子注入以形成源漏区；
去除所述硬掩膜层。
6.根据权利要求5所述的结型场效应晶体管的制作方法，其特征在于：所述牺牲层为SiGe层。
7.根据权利要求5所述的结型场效应晶体管的制作方法，其特征在于，所述第一半导体材料层、第二半导体材料层及第三半导体材料层均为多晶硅层。
8.根据权利要求5所述的结型场效应晶体管的制作方法，其特征在于，所述硬掩膜层为SiO2/SiN层。
9.根据权利要求5所述的结型场效应晶体管的制作方法，其特征在于：对所述第一半导体材料层进行离子注入的离子类型与对所述第三半导体材料层进行离子注入的离子类型相同，且与对所述第二半导体材料层进行离子注入的离子类型不同。
10.根据权利要求5所述的结型场效应晶体管的制作方法，其特征在于：采用选择刻蚀工艺去除所述牺牲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510296529.7A CN106298964B (zh) | 2015-06-02 | 2015-06-02 | 结型场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510296529.7A CN106298964B (zh) | 2015-06-02 | 2015-06-02 | 结型场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298964A true CN106298964A (zh) | 2017-01-04 |
| CN106298964B CN106298964B (zh) | 2019-03-12 |
Family
ID=57656219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510296529.7A Active CN106298964B (zh) | 2015-06-02 | 2015-06-02 | 结型场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298964B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755012A (en) * | 1971-03-19 | 1973-08-28 | Motorola Inc | Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor |
| CN102254951A (zh) * | 2009-10-08 | 2011-11-23 | 英特赛尔美国股份有限公司 | 耗尽型顶栅结型场效应晶体管(dtgjfet) |
| CN103811353A (zh) * | 2012-11-08 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种结型场效应晶体管及其制备方法 |
-
2015
- 2015-06-02 CN CN201510296529.7A patent/CN106298964B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755012A (en) * | 1971-03-19 | 1973-08-28 | Motorola Inc | Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor |
| CN102254951A (zh) * | 2009-10-08 | 2011-11-23 | 英特赛尔美国股份有限公司 | 耗尽型顶栅结型场效应晶体管(dtgjfet) |
| CN103811353A (zh) * | 2012-11-08 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种结型场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298964B (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
| CN103109371B (zh) | 集成鳍式场效应晶体管（finfet）及其制作方法 | |
| CN103545370B (zh) | 用于功率mos晶体管的装置和方法 | |
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| CN203967092U (zh) | finFET结构 | |
| CN104518010B (zh) | 集成电路和制造集成电路的方法 | |
| CN103855032B (zh) | 半导体器件的制造方法和用于半导体器件的装置 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| CN103545372A (zh) | 具有沟槽场板的FinFET | |
| CN106057806A (zh) | 竖直结型鳍式fet器件及制造方法 | |
| CN108258027A (zh) | 一种超级结功率晶体管及其制备方法 | |
| US20170288047A1 (en) | Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor | |
| CN106158957A (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN104576732B (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN106449404A (zh) | 半导体结构及其形成方法 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| US9536986B2 (en) | Enriched, high mobility strained fin having bottom dielectric isolation | |
| CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN104916540B (zh) | 一种应变沟道晶体管及其制备方法 | |
| US9929283B1 (en) | Junction field effect transistor (JFET) with first and second top layer of opposite conductivity type for high driving current and low pinch-off voltage | |
| CN102479816B (zh) | 金属氧化物半导体型场效应管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |