CN106298914B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106298914B CN106298914B CN201510252857.7A CN201510252857A CN106298914B CN 106298914 B CN106298914 B CN 106298914B CN 201510252857 A CN201510252857 A CN 201510252857A CN 106298914 B CN106298914 B CN 106298914B
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor substrate
- cover
- semiconductor devices
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片；步骤S2：在所述鳍片底部的侧壁上形成无定型硅的间隙壁，以覆盖所述鳍片底部，形成台阶形鳍片；步骤S3：在所述台阶形鳍片的表面形成衬垫氧化物层，以覆盖所述台阶形鳍片的表面；步骤S4：沉积隔离材料层并平坦化，以填充所述台阶形鳍片之间的间隙并覆盖所述台阶形鳍片；步骤S5：回蚀刻所述隔离材料层，以露出部分所述台阶形鳍片至目标高度。所述台阶形鳍片底部可以增加所述鳍片底部的尺寸，从而降低所述鳍片底部穿通的可能性，同时获得更好的短沟道效应，进一步提高了器件的迁移率和可靠性。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
现有技术中所述半导体器件的制备方法包括：首先提供衬底，在衬底上形成硬掩膜层；接着，图案化所述硬掩膜层，形成用于蚀刻衬底以在其上形成鳍片的多个彼此隔离的掩膜；接着，蚀刻衬底以在其上形成多个鳍片；接着，沉积形成多个鳍片之间的隔离结构；最后，蚀刻去除所述硬掩膜层。
随着半导体器件尺寸的不断缩小，在所述FinFET器件中鳍片底部的穿通成为FinFET器件的主要问题，其目前可以通过高剂量的穿通停止离子注入来解决鳍片底部的穿通，但是高剂量的穿通停止离子注入后，由于无规则掺杂波动和增加的杂质散播，将会影响器件的迁移率。
为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片；
步骤S2：在所述鳍片底部的侧壁上形成无定型硅的间隙壁，以覆盖所述鳍片底部，形成台阶形鳍片。
可选地，在所述步骤S2中，所述无定型硅的间隙壁从所述鳍片的中间部位延伸至底部。
可选地，所述步骤S2包括：
步骤S21：在所述半导体衬底上和所述鳍片的表面上形成无定型硅层，以覆盖所述鳍片；
步骤S22：蚀刻去除位于所述半导体衬底、所述鳍片顶部以及所述鳍片上部侧壁上的所述无定型硅层，以在所述鳍片底部的侧壁上形成所述间隙壁。
可选地，所述方法还进一步包括：
步骤S3：在所述台阶形鳍片的表面形成衬垫氧化物层，以覆盖所述台阶形鳍片的表面；
步骤S4：沉积隔离材料层并平坦化，以填充所述台阶形鳍片之间的间隙并覆盖所述台阶形鳍片；
步骤S5：回蚀刻所述隔离材料层，以露出部分所述台阶形鳍片至目标高度。
可选地，在所述步骤S3中，所述衬垫氧化物层通过原位水蒸气氧化的方法形成。
可选地，在所述步骤S4中，所述隔离材料层选用氧化物。
可选地，所述氧化物通过流动式化学气相沉积法形成。
本发明还提供了一种如上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
在本发明中为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，在所述方法中在形成鳍片之后，在所述鳍片的底部形成无定型硅的间隙壁，结合所述鳍片以形成台阶形鳍片，所述台阶形鳍片底部可以增加所述鳍片底部的尺寸，从而降低所述鳍片底部穿通的可能性，同时获得更好的短沟道效应，进一步提高了器件的迁移率和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1f为本发明中所述半导体器件的制备过程示意图；
图2为制备本发明所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
下面结合图1a-1f以及图2对本发明所述半导体器件以及制备方法做进一步的说明。
执行步骤101，提供半导体衬底101。
具体地，如图1a所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
接着在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
接着执行步骤202，在半导体衬底上形成多个鳍片102。
具体地，如图1a所示，所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体的形成方法包括：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片。
执行步骤203，在所述半导体衬底上和所述鳍片的表面形成无定型硅层103，以覆盖所述鳍片。
具体地，如图1b所示，在该步骤中沉积一无定型硅的薄层，以覆盖所述半导体衬底和所述鳍片的表面，其中，所述无定型硅层103的厚度并不局限于某一数值范围。
其中，无定型硅材料层(amorphous-Si)可以通过低温沉积的方法形成。
执行步骤204，蚀刻去除所述半导体衬底、所述鳍片顶部以及所述鳍片侧壁上部的所述无定型硅层，以在所述鳍片底部的侧壁上形成所述间隙壁1031。
具体地，如图1c所示，在该步骤中可以选用干法蚀刻或者湿法蚀刻所述无定型硅层。
可选地，所述间隙壁1031从所述鳍片的中间部位延伸至所述鳍片的底部，结合所述鳍片以形成上窄下宽的台阶形鳍片，如图1c所示。
在本发明中该步骤虽然和间隙壁的形成方法是一样的，但是其作用和现有技术中的间隙壁的作用并非相同，在本发明中，所述台阶形鳍片底部的所述无定型硅可以作为所述衬垫氧化物层和隔离材料层填充时的阻挡层，可以增加所述鳍片底部的尺寸，从而降低所述鳍片底部穿通的可能性，同时获得更好的短沟道效应。
执行步骤205，在所述台阶形鳍片的表面形成衬垫氧化物层104，以覆盖所述台阶形鳍片的表面。
具体地，如图1d所示，在该步骤中所述衬垫氧化物层通过原位水蒸气氧化的方法(ISSG)形成。
其中，所述衬垫氧化物层104的厚度并不局限于某一数值范围。
执行步骤206，沉积隔离材料层105，以覆盖所述鳍片。
具体地，如图1e所示，沉积隔离材料层105，以完全填充鳍片之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。
执行步骤207，回蚀刻所述隔离材料层105，至所述鳍片的目标高度。
具体地，如图1f所示，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。作为示例，实施高温退火，以使隔离材料层致密化，所述高温退火的温度可以为700℃-1000℃；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层中的氮化硅层，在一个实施例中，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离材料层，以露出鳍片的部分，进而形成具有特定高度的鳍片。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
在本发明中为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，在所述方法中在形成鳍片之后，在所述鳍片的底部形成无定型硅的间隙壁，以形成台阶形鳍片，所述台阶形鳍片底部可以增加所述鳍片底部的尺寸，从而降低所述鳍片底部穿通的可能性，同时获得更好的短沟道效应，进一步提高了器件的迁移率和可靠性。
图2为本发明一具体地实施方式中所述半导体器件制备流程图，具体地包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片；
步骤S2：在所述鳍片底部的侧壁上形成无定型硅的间隙壁，以覆盖所述鳍片底部，形成台阶形鳍片；
步骤S3：在所述台阶形鳍片的表面形成衬垫氧化物层，以覆盖所述台阶形鳍片的表面；
步骤S4：沉积隔离材料层并平坦化，以填充所述台阶形鳍片之间的间隙并覆盖所述台阶形鳍片；
步骤S5：回蚀刻所述隔离材料层，以露出部分所述台阶形鳍片至目标高度。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。在半导体器件的所述鳍片的底部形成无定型硅的间隙壁，所述台阶形鳍片底部的所述无定型硅可以作为所述衬垫氧化物层和隔离材料层填充时的阻挡层，以增加所述鳍片底部的尺寸，从而降低所述鳍片底部穿通的可能性，同时获得更好的短沟道效应，进一步提高了器件的迁移率和可靠性。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片；
步骤S2：在所述鳍片底部的侧壁上形成无定型硅的间隙壁，以覆盖所述鳍片底部，形成台阶形鳍片；
步骤S3：在所述台阶形鳍片的表面形成衬垫氧化物层，以覆盖所述台阶形鳍片的表面；
步骤S4：沉积隔离材料层并平坦化，以填充所述台阶形鳍片之间的间隙并覆盖所述台阶形鳍片。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述无定型硅的间隙壁从所述鳍片的中间部位延伸至底部。
3.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：在所述半导体衬底上和所述鳍片的表面上形成无定型硅层，以覆盖所述鳍片；
步骤S22：蚀刻去除位于所述半导体衬底、所述鳍片顶部以及所述鳍片上部侧壁上的所述无定型硅层，以在所述鳍片底部的侧壁上形成所述间隙壁。
4.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括：
步骤S5：回蚀刻所述隔离材料层，以露出部分所述台阶形鳍片至目标高度。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述衬垫氧化物层通过原位水蒸气氧化的方法形成。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，所述隔离材料层选用氧化物。
7.根据权利要求6所述的方法，其特征在于，所述氧化物通过流动式化学气相沉积法形成。
8.一种如权利要求1至7之一所述的方法制备得到的半导体器件。
9.一种电子装置，包括权利要求8所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510252857.7A CN106298914B (zh) | 2015-05-18 | 2015-05-18 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510252857.7A CN106298914B (zh) | 2015-05-18 | 2015-05-18 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298914A CN106298914A (zh) | 2017-01-04 |
| CN106298914B true CN106298914B (zh) | 2019-09-03 |
Family
ID=57631979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510252857.7A Active CN106298914B (zh) | 2015-05-18 | 2015-05-18 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298914B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070095062A (ko) * | 2006-03-20 | 2007-09-28 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960517B2 (en) * | 2003-06-30 | 2005-11-01 | Intel Corporation | N-gate transistor |
| KR20140148189A (ko) * | 2013-06-21 | 2014-12-31 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2015
- 2015-05-18 CN CN201510252857.7A patent/CN106298914B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070095062A (ko) * | 2006-03-20 | 2007-09-28 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298914A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105321943B (zh) | 非平面器件和应变产生沟道电介质 | |
| US9564486B2 (en) | Self-aligned dual-height isolation for bulk FinFET | |
| CN104488079B (zh) | 具有合并鳍和垂直硅化物的finfet | |
| CN103456770B (zh) | 具有嵌入式应变诱导图案的半导体装置及其形成方法 | |
| CN105932060B (zh) | 无轻掺杂漏极的半导体结构及其制造方法 | |
| CN105551959B (zh) | 新颖鳍结构及依斜型鳍的多临限电压形态及其形成方法 | |
| CN105431945B (zh) | 具有带有顶部阻挡层的自对准鳍的非平面半导体器件 | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| CN106206308A (zh) | 制造finfet器件的方法 | |
| CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| CN102446972A (zh) | 具有带凹口的鳍片结构的晶体管及其制造方法 | |
| CN106601678B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109346439A (zh) | 具有调节高度的三维主体的半导体器件 | |
| KR20220163469A (ko) | 반도체 장치 및 그 제조 방법 및 이를 포함하는 전자기기 | |
| CN106601677B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601683B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108122840B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601619B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601687B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106024713B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601675B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106298914B (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200319 Address after: 201203 floor 6, building 3, No. 18, Zhangjiang Road, free trade zone, Pudong New Area, Shanghai Patentee after: SMIC INTERNATIONAL NEW TECHNOLOGY R&D (SHANGHAI) Co.,Ltd. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corp. |
|
| TR01 | Transfer of patent right |