CN106297877B - 用于初始化阻变存储器的电路及阻变存储器 - Google Patents

用于初始化阻变存储器的电路及阻变存储器 Download PDF

Info

Publication number
CN106297877B
CN106297877B CN201610670888.9A CN201610670888A CN106297877B CN 106297877 B CN106297877 B CN 106297877B CN 201610670888 A CN201610670888 A CN 201610670888A CN 106297877 B CN106297877 B CN 106297877B
Authority
CN
China
Prior art keywords
transmission gate
resistance
storing device
gate
variable storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610670888.9A
Other languages
English (en)
Other versions
CN106297877A (zh
Inventor
孙海涛
刘璟
吕杭炳
刘琦
龙世兵
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Zhongke microelectronics Innovation Center Co.,Ltd.
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610670888.9A priority Critical patent/CN106297877B/zh
Publication of CN106297877A publication Critical patent/CN106297877A/zh
Application granted granted Critical
Publication of CN106297877B publication Critical patent/CN106297877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits

Abstract

本发明提供一种用于初始化阻变存储器的电路及阻变存储器。所述电路包括：第一传输门、第二传输门、第一非门、第二非门和限流管，其中第一传输门和第二传输门分别实现正常写驱动电路和外部高压信号输入通路的打开和关闭，第一非门用于第一传输门使能信号的取反，第二非门用于第二传输门使能信号的取反，限流管用于限制外部高压信号输入通路上的电流。本发明能够降低芯片设计的复杂程度，缩短设计周期，节省成本。

Description

用于初始化阻变存储器的电路及阻变存储器
技术领域
本发明涉及阻变存储器技术领域，尤其涉及一种用于初始化阻变存储器的电路及阻变存储器。
背景技术
阻变存储器(Resistive Random Access Memory，RRAM)与目前主流的非挥发性存储器Flash闪存相比具有诸多优势，如结构简单、制造成本低、易于集成、低操作电压、低功耗等。阻变存储器的每个存储单元是一个简单的两端器件，可以采用双极型或单极型器件，每个存储单元在制备完成后都处于一个高阻状态，需要先对存储单元进行初始化，在初始化完成之后，存储单元可以在较低的电压下完成置位(高阻态向低阻态转变)和复位(低阻态向高阻态转变)操作。
目前阻变存储器的电源电压一般是1.8V或3.3V，置位和复位操作电压可以通过适当的器件设计和电学操作条件控制在电源电压以下，而初始化电压往往要高于电源电压。现有技术中，用于初始化阻变存储器的电路一般采用电荷泵电路，将电源电压升压到需要的初始化电压。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
用于初始化阻变存储器的电路所生成的初始化电压相对于整个阻变存储器来说是一个高压，该升压电路的设计增加了芯片设计的复杂程度。
发明内容
本发明提供的用于初始化阻变存储器的电路及阻变存储器，能够降低芯片设计的复杂程度，缩短设计周期，节省成本。
第一方面，本发明提供一种用于初始化阻变存储器的电路，所述电路包括：第一传输门、第二传输门、第一非门、第二非门和限流管，其中，
所述第一传输门的C端和所述第二传输门的端连接于同一个外部使能信号；
所述第一非门用于将所述第一传输门的C端信号取反送入所述第一传输门的端；
所述第二非门用于将所述第二传输门的端信号取反送入所述第二传输门的C端；
所述第一传输门的输出端和所述第二传输门的输出端接于一点并连接到所述阻变存储器的行译码器；
所述第一传输门的输入端连接写驱动电路的输出端；
所述限流管接在所述第二传输门的输入端和外部高压信号之间。
可选地，所述限流管采用P沟道增强型MOSFET。
可选地，所述限流管的源极和所述第二传输门的输入端连接，所述限流管的漏极和外部高压信号连接。
可选地，所述限流管的栅极电压可调。
可选地，所述外部使能信号连接到所述阻变存储器的第一测试端口。
可选地，所述外部高压信号连接到所述阻变存储器的第二测试端口。
第二方面，本发明提供一种阻变存储器，所述阻变存储器包括上述用于初始化阻变存储器的电路。
本发明提供的用于初始化阻变存储器的电路及阻变存储器，包括第一传输门、第二传输门、第一非门、第二非门和限流管，其中第一传输门和第二传输门分别实现正常写驱动电路和外部高压信号输入通路的打开和关闭，第一非门用于第一传输门使能信号的取反，第二非门用于第二传输门使能信号的取反，限流管用于限制外部高压信号输入通路上的电流，在阻变存储器晶圆测试时使能外部高压信号输入通路，将外部高压信号引入阻变存储器以实现对存储单元的初始化，在阻变存储器电路设计时不用设计升压电路来产生初始化需要的高压，与现有技术相比，降低了芯片设计的复杂程度，缩短了设计周期，节省成本和芯片面积。
附图说明
图1为本发明一实施例提供的用于初始化阻变存储器的电路的结构示意图；
图2为利用本发明实施例提供的用于初始化阻变存储器的电路实现初始化的操作流程。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种用于初始化阻变存储器的电路，如图1所示，所述电路包括：第一传输门11、第二传输门12、第一非门13、第二非门14和限流管15，其中，
所述第一传输门11的C端和所述第二传输门12的端连接于同一个外部使能信号；
所述第一非门13用于将所述第一传输门11的C端信号取反送入所述第一传输门11的端；
所述第二非门14用于将所述第二传输门12的端信号取反送入所述第二传输门12的C端；
所述第一传输门11的输出端和所述第二传输门12的输出端接于一点并连接到所述阻变存储器的行译码器；
所述第一传输门11的输入端连接写驱动电路的输出端；
所述限流管15接在所述第二传输门12的输入端和外部高压信号之间。
具体地，本实施例中选用的阻变存储器采用电极型1T1R的存储阵列，首先在芯片设计时完成上述用于初始化阻变存储器的电路的设计，其中所述外部使能信号连接到芯片的某个测试端口，该信号可以由芯片内部逻辑产生，也可以连接到芯片外部，在初始化存储单元的过程中，该信号选定为低电平，而在初始化完成之后再将该信号固定为高电平；所述外部高压信号直接连接到芯片的另一个测试端口，以便在CP(Chip Probing，晶圆测试)测试时将所述外部高压信号直接引入芯片内部，所述外部高压信号从测试机获取。
所述电路中，限流管15用于限制外部高压信号输入通路上的电流，所述限流管15可以采用P沟道增强型MOSFET，能有效降低高压传输过程中的阈值损失同时起到电流钳制的作用；所述限流管15的源极和所述第二传输门12的输入端连接，所述限流管15的漏极和外部高压信号连接；通过调节所述限流管15的栅极电压可以控制初始化过程中的电流能力。第一传输门11和第二传输门12分别实现正常写驱动电路和外部高压信号输入通路的打开和关闭，避免使用单个晶体管来进行选通，有效降低了电压传输过程中的阈值损失，提升电压的传输效率；所述第一传输门11和所述第二传输门12的使能信号相互耦合，实现了一个外部使能信号对正常写驱动电路和外部高压信号输入通路两个通路的有效控制。
当外部使能信号为高电平时，所述第一传输门11打开同时所述第二传输门12关闭，此时写驱动电路工作，通过行译码器将写操作需要的电压送到选中单元的位线上，同时配合列译码器开启选中单元所串联的晶体管，完成对所述选中单元的写操作；当外部使能信号为低电平时，所述第一传输门11关闭同时所述第二传输门12打开，此时外部高压信号输入通路工作，外部高压信号通过所述限流管15和所述第二传输门12接入行译码器，进而将外部高压信号送到选中单元的位线上，同时配合列译码器完成对选中单元的初始化。
本发明实施例提供的用于初始化阻变存储器的电路，包括第一传输门、第二传输门、第一非门、第二非门和限流管，其中第一传输门和第二传输门分别实现正常写驱动电路和外部高压信号输入通路的打开和关闭，第一非门用于第一传输门使能信号的取反，第二非门用于第二传输门使能信号的取反，限流管用于限制外部高压信号输入通路上的电流，在阻变存储器晶圆测试时使能外部高压信号输入通路，将外部高压信号引入阻变存储器以实现对存储单元的初始化，在阻变存储器电路设计时不用设计升压电路来产生初始化需要的高压，与现有技术相比，降低了芯片设计的复杂程度，缩短了设计周期，节省成本和芯片面积。
利用本发明实施例提供的用于初始化阻变存储器的电路，如图2所示，整个初始化的操作流程包括：
S21、在阻变存储器芯片完成流片后，测试机台对芯片进行CP测试；
S22、以测试模式进入芯片，将编程电压结点通过芯片测试端口与测试机台的探针连接；
S23、通过测试机台的探针将存储单元初始化需要的高压信号送入存储单元的位线；
S24、输入编程命令触发整个存储阵列的编程操作，以实现阻变存储器的初始化。
本发明实施例还提供一种阻变存储器，所述阻变存储器包括上述用于初始化阻变存储器的电路。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种用于初始化阻变存储器的电路，其特征在于，所述电路包括：第一传输门、第二传输门、第一非门、第二非门和限流管，其中，
所述第一传输门的C端和所述第二传输门的端连接于同一个外部使能信号；
所述第一非门用于将所述第一传输门的C端信号取反送入所述第一传输门的端；
所述第二非门用于将所述第二传输门的端信号取反送入所述第二传输门的C端；
所述第一传输门的输出端和所述第二传输门的输出端接于一点并连接到所述阻变存储器的行译码器；
所述第一传输门的输入端连接写驱动电路的输出端；
所述限流管接在所述第二传输门的输入端和外部高压信号之间。
2.根据权利要求1所述的电路，其特征在于，所述限流管采用P沟道增强型MOSFET。
3.根据权利要求2所述的电路，其特征在于，所述限流管的源极和所述第二传输门的输入端连接，所述限流管的漏极和外部高压信号连接。
4.根据权利要求2所述的电路，其特征在于，所述限流管的栅极电压可调。
5.根据权利要求1所述的电路，其特征在于，所述外部使能信号连接到所述阻变存储器的第一测试端口。
6.根据权利要求1所述的电路，其特征在于，所述外部高压信号连接到所述阻变存储器的第二测试端口。
7.一种阻变存储器，其特征在于，所述阻变存储器包括如权利要求1至6中任一项所述的用于初始化阻变存储器的电路。
CN201610670888.9A 2016-08-15 2016-08-15 用于初始化阻变存储器的电路及阻变存储器 Active CN106297877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610670888.9A CN106297877B (zh) 2016-08-15 2016-08-15 用于初始化阻变存储器的电路及阻变存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610670888.9A CN106297877B (zh) 2016-08-15 2016-08-15 用于初始化阻变存储器的电路及阻变存储器

Publications (2)

Publication Number Publication Date
CN106297877A CN106297877A (zh) 2017-01-04
CN106297877B true CN106297877B (zh) 2019-01-08

Family

ID=57671294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610670888.9A Active CN106297877B (zh) 2016-08-15 2016-08-15 用于初始化阻变存储器的电路及阻变存储器

Country Status (1)

Country Link
CN (1) CN106297877B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060274593A1 (en) * 2003-12-05 2006-12-07 Renesas Technology Corp. Semiconductor integrated circuit device
CN102103893A (zh) * 2011-01-03 2011-06-22 钰创科技股份有限公司 产生存储器晶片的测试样式的装置及其方法
CN102169722A (zh) * 2010-02-25 2011-08-31 复旦大学 降低初始化或置位操作功耗的电阻随机存储器及其操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060274593A1 (en) * 2003-12-05 2006-12-07 Renesas Technology Corp. Semiconductor integrated circuit device
CN102169722A (zh) * 2010-02-25 2011-08-31 复旦大学 降低初始化或置位操作功耗的电阻随机存储器及其操作方法
CN102103893A (zh) * 2011-01-03 2011-06-22 钰创科技股份有限公司 产生存储器晶片的测试样式的装置及其方法

Also Published As

Publication number Publication date
CN106297877A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
TWI545568B (zh) 記憶體及其操作電壓開關電路的方法
US9548116B2 (en) Resistive memory with program verify and erase verify capability
CN104966532B (zh) 一次性可编程存储单元及电路
JP6955591B2 (ja) フラッシュメモリシステムに対する低パワー動作
US10102915B2 (en) Semiconductor device including nonvolatile memory configured to switch between a reference current reading system and a complimentary reading system
US8310856B2 (en) Ferroelectric memories based on arrays of autonomous memory bits
CN102314946B (zh) 电压开关电路和使用其的非易失性存储器件
US8913436B2 (en) Non-volatile memory (NVM) with word line driver/decoder using a charge pump voltage
US20170221563A1 (en) Non-Volatile SRAM Memory Cell, and Non-Volatile Semiconductor Storage Device
US11605422B2 (en) Memory circuit configuration
US8446754B2 (en) Semiconductor memory apparatus and method of driving the same
CN106158029B (zh) 页面缓冲器
CN106297877B (zh) 用于初始化阻变存储器的电路及阻变存储器
CN102568592B (zh) 非易失性存储器及其数据读取方法
WO2024001328A1 (zh) 可抑制编程干扰的flash型FPGA的配置控制电路
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
CN103680621A (zh) 具有电荷泵的nvm及其方法
US8116145B2 (en) Method and apparatus for programming auto shut-off
CN103219044B (zh) 非易失性存储装置的读出电路
TWI755829B (zh) 記憶體元件及其操作方法
CN101339807B (zh) 非易失性半导体存储器的编程方法及其电路
CN103000224A (zh) 一种对存储器芯片进行擦除的方法
CN106952664B (zh) 一种闪存灵敏放大器
CN104464789B (zh) 存储器系统
US8325538B2 (en) Circuit arrangement with a column latch and method for operating a column latch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211221

Address after: 230000 China (Anhui) pilot Free Trade Zone, Hefei, Anhui Province a1205-a1208, future center, Institute of advanced technology, University of science and technology of China, No. 5089, Wangjiang West Road, high tech Zone, Hefei

Patentee after: Hefei Zhongke microelectronics Innovation Center Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right