CN106252314A - 具有空心后板的电子器件 - Google Patents

具有空心后板的电子器件 Download PDF

Info

Publication number
CN106252314A
CN106252314A CN201510844723.4A CN201510844723A CN106252314A CN 106252314 A CN106252314 A CN 106252314A CN 201510844723 A CN201510844723 A CN 201510844723A CN 106252314 A CN106252314 A CN 106252314A
Authority
CN
China
Prior art keywords
regional area
layer
solid
substrate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510844723.4A
Other languages
English (en)
Other versions
CN106252314B (zh
Inventor
N·奥特利耶
R·富尔内尔
F·加内塞罗
F·居亚代
V·菲奥里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics France SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Publication of CN106252314A publication Critical patent/CN106252314A/zh
Application granted granted Critical
Publication of CN106252314B publication Critical patent/CN106252314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电子器件，具有后板，该后板包括衬底后层、衬底前层以及在衬底后层与衬底前层之间的电介质中间层。电子结构在衬底前层上并且包括电子部件和电气连接。衬底后层包括实心的局部区域以及空心的局部区域。空心的局部区域在所有的衬底后层上延伸。衬底后层并不覆盖对应于空心的局部区域的电介质中间层的至少一个局部区带。

Description

具有空心后板的电子器件
技术领域
本发明涉及电子器件的领域。
背景技术
一些电子器件包括板，该板包括厚的衬底后层、薄的衬底前层以及在衬底后层与衬底前层之间的薄的电介质中间层。电子结构在衬底前层上并且包括电子部件和电气连接。
通常，衬底由硅制成并且隐埋的电介质中间层由二氧化硅制成。隐埋的电介质中间层由离子注入获得。
在这样的电子器件中，电容耦合存在于后层与电子结构之间。该电容耦合引起电子结构的操作干扰，特别是当电子结构使用振荡信号时。
发明内容
一种电子器件，包括后板，其包括衬底后层、衬底前层以及在衬底后层与衬底前层之间的电介质中间层。电子结构可以在衬底前层上。电子结构可以包括电子部件和电气连接。
衬底后层可以包括至少一个实心的局部区域以及至少一个空心的局部区域，空心的局部区域可以在后层的整个或全部上，使得衬底后层并不覆盖电介质中间层的后面的至少一个局部区带。至少一个局部区带对应于空心的局部区域。因而，在后层与电子结构之间的不想要的电容耦合被有利地限制。
实心的局部区域可以在衬底板的厚度的方向上延伸，至少部分对应于电子结构的至少一个外部电气接触前焊盘。
空心的局部区域可以在衬底板的厚度的方向上延伸，至少部分对应于电子结构的至少一个电子部件。
空心局部区域可以至少部分地填充有至少一种电介质填充材料。电介质填充材料可以展示在后板的后面的平面中的后面。电介质填充材料可以覆盖实心的区域的后面，并且展示与后板的后面平行的后面。
中间层可以介于电介质填充材料与后板之间。实心的局部区域可以包括多个柱和/或蜂巢形分区。
另一个方面涉及制作电子器件的方法，该电子器件包括衬底后层、衬底前层和在后层与前层之间的电介质中间层。电子结构在衬底前层上并且包括电子部件和电气连接。电气连接可以包括至少一个外部电气接触前焊盘。
该方法可以包括局部地移除后层的材料下至中间层，以便于产生缺乏该后层的材料的至少一个空心的局部区域，并且使得至少一个实心的局部区域被留下。实心的局部区域可以在衬底板的厚度的方向上延伸，至少部分对应于电子结构的至少一个前外部电气接触焊盘。空心的局部区域可以在衬底板的厚度的方向上延伸，至少部分对应于电子结构的至少一个电子部件。
该方法可以进一步包括利用至少一种电介质填充材料至少部分地填充空心的局部区域。
附图说明
电子器件和制作的对应方法现在将通过由附图图示的非限制性的示例实施例进行描述，在附图中：
图1表示在初始状态中的穿过电子器件的部分截面；
图2表示根据方法步骤的穿过图1的电子器件的截面；
图3表示根据另一方法步骤的穿过图1的电子器件的截面；
图4表示图3的电子器件的后视图；
图5表示根据另一方法步骤的穿过图1的电子器件的截面；
图6表示根据另一方法步骤的穿过图1的电子器件的截面；
图7表示根据另一方法步骤的穿过图1的电子器件的截面；
图8表示根据方法变化的穿过图1的电子器件的截面；
图9表示图8的电子器件的后视图；以及
图10表示根据另一方法变化的图1的电子器件的后视图。
具体实施方式
在图1中图示了处于初始状态的电子器件1的一部分。电子器件1通常包括晶片2，该晶片2包括随后将从晶片单独切下的多个相邻电子器件。
电子器件1包括后板2，其包括衬底后层4、薄的衬底前层5以及在后层与前层之间的薄的电介质中间层6。
板3由硅制成并且隐埋，电介质中间层6由二氧化硅制成。中间层6可以通过在后板3中的深度上的离子注入获得。
电子器件1进而包括在衬底前层5上产生的电子结构7。电子结构7包括在衬底前层5上产生的多个电子部件8，以及作为在多个金属级上的层10形成的电气连接网络9。
在最后的金属级中，电气连接网络9包括用于外部电气接触的多个前焊盘11。电子部件8可以是晶体管、开关、电阻器、二极管、存储器、电容器或其它电子部件。
通常，电子部件8被置于电子器件1的中间区带中，并且前焊盘11被置于该中间区带与电子器件1的边缘之间的周界区带中。但是，前焊盘9可以被置于电子器件1的中间区带中而优选地没有任何部件在这些焊盘之下。
将被应用至电子器件1的处理货方法现在将进行描述。如图2中所示，电子器件1被安装在支撑晶片12上。这通过以临时方式将电子结构9的前面13通过粘合层12a固定到支撑晶片12上而完成。
接下来，通过光刻，掩膜15被产生在电子器件1的后面14上，掩膜15因而例如展现一个或多个通过开口16。换言之，在后板3的衬底后层4的后面上。
接下来，如图3所示，通过掩膜15的开口16对衬底后层4采取化学侵蚀或处理，下至电介质中间层6。电介质中间层6形成待处理的屏障。
由此，其接下来的是后层4随后包括一个或多个实心局部区域17和一个或多个空心局部区域18。每个空心局部区域18可以在衬底后层4的整个或全部厚度上被塑造。关于电子器件1的表面，实心局部区域或多个区域17以及空心局部区域或多个区域18是互补的。
以该方式，被挖空的衬底后层4因而不再覆盖电介质中间层6的后面的一个或多个局部区带19。这对应于中空局部区域或多个区域18。
根据图3和图4中所示的示例性实施例，衬底后层4展现多个实心局部区域17a在衬底后板3的厚度的方向上延伸或留存，这些实心局部区域17a分别对应电子结构7的前焊盘11。例如，由实心局部区域17a所覆盖的表面大于由前焊盘11所覆盖的表面并且在周围外悬。
根据一种变体，多个前焊盘11能够相对于衬底后层4的实心局部区域17a放置。
衬底后层4展现中空局部区域18a，其在电介质中间层6的表面的剩余部分的全部上延伸。更精确地，中空局部区域18a在衬底板3的厚度的方向上至少与电子结构7的电子部件9所处的区域对应而延伸，并且优选地在较大的表面上延伸。
因而，电子部件9并不经受或以受限方式经受与中空电介质后层4的材料的电容耦合。
然后可能的是进行支撑晶片12的和粘合层12a的掩膜15的移除。可能的是留下电子器件1以用于其随后的使用。由实心局部区域17a的后面形成的后面14的剩余部分形成用于在支撑件上安装的表面。
但是，仅移除掩膜15，可能的是进行后层4的空心局部区域18a利用电介质材料的填充。该填充可以以多种方式完成。
如图5中所示，可能的是利用电介质材料填充仅仅后层4的空心局部区域18a。例如，电介质层可以基于聚合物，使得该填充20展现在空心后层4的后面14的平面中延伸的后面21。因而，电子器件1被强化，并且用于将电子器件1安装在明确的支撑件上的表面由实心局部区域17a的后面并且由填充20的后面21形成。
如图6中所示，可能的是利用电介质材料填充仅仅后层4的空心局部区域18a并且材料层形成在实心局部区域17a的后面上。该填充22展现在空心后层4的后面14的后侧放置并与空心后层4的后面14平行的平面中延伸的后面23。因而，用于将电子器件1安装在明确的支撑件上的表面通过填充22的后面23形成。
如图7中所示，第一电介质材料的子层24可以首先形成在电介质中间层6的区带19上，在侧面或侧部上并且在实心局部区域17a的后表面上。然后，在子层24上，第二电介质材料的填充25可以被形成，例如参照图6所描述的。有利地，第一电介质材料展现比第二电介质材料的电介质常数更低的电介质常数。
以上所述的填充可以通过散布、通过涂抹、通过离心或者通过薄膜的层压而获得。
根据图8和图9中所示的另一示例性实施例，侵蚀或处理后层4的操作可以是使得空心的后层4不仅展现实心局部区域17a也展现形成加强柱的多个辅助实心局部区域17b。这些例如可以被放置为面向由电子部件9所覆盖的区带。优选地，这在注意在电子器件1的厚度的方向上没有柱放置在对应于对与衬底后层4的材料电容耦合最敏感的一个或多个电气部件时被完成。
根据图10所示的变体，侵蚀后层4的操作可以是使得该空心的后层4完全或在至少一个区域上展现(可选地与前述变体的至少一个结合)包括蜂巢形分区的实心局部区域17c。该分区的单元26(其局部地显露出电介质中间层6)形成空心的局部区域18。
在其之后，可能的是实施后层4的空心局部区域18的填充。这可以以等效于之前参照图4、5和6描述的方式而被完成。
从前述所得的是，虽然利用空心电介质后层4的材料被保护免受电容耦合影响，电子器件1可以展现适用于支撑接触焊盘11上的压力的机械阻力特性，而诸如电线之类的电气连接被放置在这些焊盘上。

Claims (22)

1.一种电子器件，包括：
后板，所述后板包括衬底后层、衬底前层以及在所述衬底后层与所述衬底前层之间的电介质中间层；
电子结构，所述电子结构在所述衬底前层上并且包括电子部件和电气连接；以及
所述衬底后层包括至少一个实心的局部区域以及至少一个空心的局部区域，其中所述至少一个空心的局部区域在所述衬底后层的整个厚度上延伸，使得所述衬底后层并不覆盖所述电介质中间层的后面的至少一个局部区带，其中所述至少一个局部区带对应于所述至少一个空心的局部区域。
2.根据权利要求1所述的电子器件，其中所述电子结构包括至少一个外部电气接触焊盘；并且其中所述至少一个实心的局部区域在所述后板的整个厚度上延伸并且置于所述至少一个外部电气接触焊盘之上。
3.根据权利要求1所述的电子器件，其中所述至少一个空心的局部区域置于所述电子结构的所述电子部件的至少一个电子部件之上。
4.根据权利要求1所述的电子器件，进一步包括填充所述至少一个空心的局部区域的至少一种电介质填充材料。
5.根据权利要求4所述电子器件，其中所述至少一个实心的局部区域具有后面；并且其中所述至少一种电介质填充材料具有与所述至少一个实心的局部区域的所述后面对准的后面。
6.根据权利要求4所述电子器件，其中所述至少一个实心的局部区域具有后面；其中所述电介质填充材料覆盖所述至少一个实心的区域的所述后面；并且其中所述电介质填充材料具有与所述至少一个实心的局部区域的所述后面平行的后面。
7.根据权利要求4所述的电子器件，进一步包括在所述至少一种电介质填充材料和所述至少一个实心的局部区域与所述电介质中间层之间的中间层。
8.根据权利要求1所述的电子器件，其中所述至少一个实心的局部区域包括多个柱以及蜂巢形分区中的至少一者。
9.一种电子器件，包括：
后板，所述后板包括衬底后层、衬底前层以及在所述衬底后层与所述衬底前层之间的电介质中间层；
在所述衬底前层上的电子结构，所述电子结构包括至少一个外部电气接触焊盘、电子部件以及电气连接；以及
所述衬底后层包括至少一个实心的局部区域以及至少一个空心的局部区域，
其中所述至少一个空心的局部区域在所述衬底后层的整个厚度上延伸，使得所述衬底后层并不覆盖所述电介质中间层的至少一个局部区带，所述至少一个空心的局部区域置于所述电子部件的至少一个电子部件之上，并且
其中所述至少一个实心的局部区域在所述后板的整个厚度上延伸并且置于所述至少一个外部电气接触焊盘之上。
10.根据权利要求9所述的电子器件，进一步包括填充所述至少一个空心的局部区域的至少一种电介质填充材料。
11.根据权利要求10所述电子器件，其中所述至少一个实心的局部区域具有后面；并且其中所述至少一种电介质填充材料具有与所述至少一个实心的局部区域的所述后面对准的后面。
12.根据权利要求10所述电子器件，其中所述至少一个实心的局部区域具有后面；其中所述电介质填充材料覆盖所述至少一个实心的区域的所述后面；并且其中所述电介质填充材料具有与所述至少一个实心的局部区域的所述后面平行的后面。
13.根据权利要求10所述的电子器件，进一步包括在所述至少一种电介质填充材料和所述至少一个实心的局部区域与所述电介质中间层之间的中间层。
14.根据权利要求9所述的电子器件，其中所述至少一个实心的局部区域包括多个柱以及蜂巢形分区中的至少一者。
15.一种制作电子器件的方法，所述电子器件包括板，所述板包括衬底后层、衬底前层以及在所述衬底后层与所述衬底前层之间的电介质中间层，所述电子器件还包括电子结构，所述电子结构在所述衬底前层上并且包括电子部件和电气连接，所述方法包括：
移除所述衬底后层的一部分下至所述电介质中间层，以便于定义至少一个空心的局部区域以及至少一个实心的局部区域；以及
其中所述至少一个空心的局部区域在所述衬底后层的整个厚度上延伸，使得所述衬底后层并不覆盖所述电介质中间层的后面的至少一个局部区带，其中所述至少一个局部区带对应于所述至少一个空心的局部区域。
16.根据权利要求15所述的方法，其中所述电子结构包括至少一个外部电气接触焊盘；并且其中所述至少一个实心的局部区域在所述后板的整个厚度上延伸并且置于所述至少一个外部电气接触焊盘之上。
17.根据权利要求15所述的方法，其中所述至少一个空心的局部区域置于所述电子结构的所述电子部件的至少一个电子部件之上。
18.根据权利要求15所述的方法，进一步包括利用至少一种电介质填充材料填充所述至少一个空心的局部区域。
19.根据权利要求18所述的方法，其中所述至少一个实心的局部区域具有后面；并且其中所述至少一种电介质填充材料具有与所述至少一个实心的局部区域的所述后面对准的后面。
20.根据权利要求18所述的方法，其中所述至少一个实心的局部区域具有后面；其中所述电介质填充材料覆盖所述至少一个实心的区域的所述后面；并且其中所述电介质填充材料具有与所述至少一个实心的局部区域的所述后面平行的后面。
21.根据权利要求18所述的方法，进一步包括在所述至少一种电介质填充材料和所述至少一个实心的局部区域与所述电介质中间层之间形成中间层。
22.根据权利要求15所述的方法，其中所述至少一个实心的局部区域包括多个柱以及蜂巢形分区中的至少一者。
CN201510844723.4A 2015-06-12 2015-11-26 具有空心后板的电子器件 Active CN106252314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1555362 2015-06-12
FR1555362A FR3037439A1 (fr) 2015-06-12 2015-06-12 Dispositif electronique a plaque arriere evidee.

Publications (2)

Publication Number Publication Date
CN106252314A true CN106252314A (zh) 2016-12-21
CN106252314B CN106252314B (zh) 2019-06-18

Family

ID=54260883

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510844723.4A Active CN106252314B (zh) 2015-06-12 2015-11-26 具有空心后板的电子器件
CN201520964578.9U Withdrawn - After Issue CN205159309U (zh) 2015-06-12 2015-11-26 电子器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201520964578.9U Withdrawn - After Issue CN205159309U (zh) 2015-06-12 2015-11-26 电子器件

Country Status (3)

Country Link
US (1) US9648724B2 (zh)
CN (2) CN106252314B (zh)
FR (1) FR3037439A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037439A1 (fr) * 2015-06-12 2016-12-16 St Microelectronics Sa Dispositif electronique a plaque arriere evidee.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336787A (zh) * 2000-06-27 2002-02-20 松下电器产业株式会社 陶瓷叠层器件
US6790751B2 (en) * 2001-10-04 2004-09-14 Denso Corporation Semiconductor substrate for a one-chip electronic device and related manufacturing method
TW200715952A (en) * 2005-10-13 2007-04-16 Phoenix Prec Technology Corp Circuit board structure of integrated optoelectronic component
CN205159309U (zh) * 2015-06-12 2016-04-13 意法半导体(克洛尔2)公司 电子器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US6765298B2 (en) * 2001-12-08 2004-07-20 National Semiconductor Corporation Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US7663064B2 (en) * 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
JP5669499B2 (ja) * 2010-09-24 2015-02-12 キヤノン株式会社 プリント回路板
US9209172B2 (en) * 2014-05-08 2015-12-08 International Business Machines Corporation FinFET and fin-passive devices
US10048299B2 (en) * 2014-05-28 2018-08-14 Intermountain Electronics, Inc. Electric power sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336787A (zh) * 2000-06-27 2002-02-20 松下电器产业株式会社 陶瓷叠层器件
US6790751B2 (en) * 2001-10-04 2004-09-14 Denso Corporation Semiconductor substrate for a one-chip electronic device and related manufacturing method
TW200715952A (en) * 2005-10-13 2007-04-16 Phoenix Prec Technology Corp Circuit board structure of integrated optoelectronic component
CN205159309U (zh) * 2015-06-12 2016-04-13 意法半导体(克洛尔2)公司 电子器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOKUJI YOKOMATSU；HARUKA TAKEUCHI等: "《2012 Fifth International Conference on Emerging Trends in Engineering and Technology》", 31 December 2012 *

Also Published As

Publication number Publication date
FR3037439A1 (fr) 2016-12-16
US20160366758A1 (en) 2016-12-15
CN205159309U (zh) 2016-04-13
US9648724B2 (en) 2017-05-09
CN106252314B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
CN108369208A (zh) 具有气体可渗透区域的气体传感器
CN102593094B (zh) 晶片封装体及其形成方法
US20140374918A1 (en) Asic element including a via
EP2256924A3 (en) Piezoelectric component and manufacturing method thereof
EP3144966A3 (en) Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
CN108346566B (zh) 半导体装置及其制造方法
CN104319245A (zh) 检测芯片内部节点电位的方法
DE102007041926A1 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
CN104465455A (zh) 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性
DE102014106220A1 (de) Sensorbauelement mit zwei Sensorfunktionen
CN106252314A (zh) 具有空心后板的电子器件
EP2778118A3 (en) Integrated structure with bidirectional vertical actuation
FR3068507B1 (fr) Realisation de regions semiconductrices dans une puce electronique
CN103839842B (zh) 用于制造电子元件的方法
CN107924977A (zh) 用于制造器件的方法和器件
CN104851861A (zh) 半导体组件及制造半导体组件的方法
CN108269730A (zh) 半导体器件及其制备方法
CN207217500U (zh) 集成电路和集成电路系统
CN106356389A (zh) 一种显示面板封装方法以及显示面板
US9312169B2 (en) Interconnection of several levels of a stack of supports for electronic components
CN104253021B (zh) 电场间隙器件与制造方法
US9475693B2 (en) ASIC element, in particular as a component of a vertically integrated hybrid component
CN102548223A (zh) 用于制造电路布置的方法
CN111557053B (zh) 用于制造电致发光装置的方法
CN107482029B (zh) 图像传感器及其封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: French Krol

Patentee after: STMICROELECTRONICS (CROLLES 2) S.A.S.

Country or region after: France

Patentee after: STMicroelectronics France

Address before: French Krol

Patentee before: STMICROELECTRONICS (CROLLES 2) S.A.S.

Country or region before: France

Patentee before: STMicroelectronics S.A.

CP03 Change of name, title or address