CN106241726A - Mems封装技术 - Google Patents

Mems封装技术 Download PDF

Info

Publication number
CN106241726A
CN106241726A CN201510852244.7A CN201510852244A CN106241726A CN 106241726 A CN106241726 A CN 106241726A CN 201510852244 A CN201510852244 A CN 201510852244A CN 106241726 A CN106241726 A CN 106241726A
Authority
CN
China
Prior art keywords
layer
mems
cmos
substrate
flexible membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510852244.7A
Other languages
English (en)
Other versions
CN106241726B (zh
Inventor
郑钧文
朱家骅
戴健轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106241726A publication Critical patent/CN106241726A/zh
Application granted granted Critical
Publication of CN106241726B publication Critical patent/CN106241726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

在一些实施例中，本发明提供了MEMS封装件。MEMS封装件包括MEMS IC，MEMS IC包括MEMS衬底、设置在MEMS衬底上方的介电层和设置在介电层上方的压电层。介电层包括由介电材料制成的柔性膜片，以及压电层包括位于柔性膜片上方的压电开口。CMOS IC包括CMOS衬底和电互连结构。CMOS IC接合至MEMS IC，因此电互连结构接近压电层并且因此CMOS IC包围位于柔性膜片上方的后腔。在电互连结构和压电层之间设置支撑层。支撑层具有设置在与柔性膜片垂直对准的位置处并且是部分后腔的支撑层开口。本发明的实施例还涉及MEMS封装技术。

Description

MEMS封装技术
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及MEMS封装技术。
背景技术
诸如加速度计、压力传感器和麦克风的微电子机械系统(MEMS)器件已经发现广泛应用于许多现代电子器件中。例如，MEMS压力传感器常见于汽车(例如，安全气囊系统)、平板电脑或智能手机中。
发明内容
本发明的实施例提供了一种微电子机械系统(MEMS)封装件，包括：MEMS IC，包括MEMS衬底、设置在所述MEMS衬底上方的介电层和设置在所述介电层上方的压电层，其中，所述介电层包括由介电材料制成的柔性膜片，并且其中，所述压电层包括位于所述柔性膜片上方的压电层开口；CMOS IC，包括CMOS衬底和电互连结构，其中，所述CMOS IC接合至所述MEMS IC，因此所述电互连结构接近所述压电层，并且因此所述CMOS IC包围位于所述柔性膜片上方的后腔；以及支撑层，设置在所述电互连结构和所述压电层之间，所述支撑层具有设置在与所述柔性膜片垂直对准的位置处并且是部分所述后腔的支撑层开口。
本发明的另一实施例提供了一种微电子机械系统(MEMS)封装件，包括：CMOS IC，包括CMOS衬底和设置在所述CMOS衬底上方的电互连结构，其中，所述电互连结构配置为将所述CMOS衬底的器件彼此电连接；介电层，设置在所述电互连结构上方并且包括由介电材料制成的柔性膜片；压电层，设置在所述介电层上方并且具有位于所述柔性膜片上方的压电层开口；以及覆盖衬底，设置在所述压电层上方，所述覆盖衬底具有设置在与所述柔性膜片垂直对准的位置处并且包围位于所述柔性膜片上方的后腔的覆盖衬底开口。
本发明的又一实施例提供了一种制造微电子机械系统(MEMS)封装件的方法，包括：形成由介电材料制成的柔性膜片，所述介电材料对应于介电层并且布置在MEMS衬底上方；在所述柔性膜片和所述介电层上方形成压电层，所述压电层具有与所述柔性膜片垂直对准的开口；在CMOS IC上方形成支撑层，所述支撑层具有与所述柔性膜片垂直对准的开口；以及通过所述压电层和所述支撑层接合所述MEMS衬底和所述CMOS IC，从而包围位于所述柔性膜片上方的后腔。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该指出，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了微电子机械系统(MEMS)封装件的一些实施例的截面图。
图2示出了MEMS封装件的一些其它实施例的截面图。
图3示出了MEMS封装件的一些其它实施例的截面图。
图4示出了MEMS封装件的一些其它实施例的截面图。
图5示出了用于制造MEMS封装件的方法的一些实施例的流程图。
图6示出了用于制造MEMS封装件的方法的一些实施例的流程图。
图7至图18示出了MEMS封装件在各个制造阶段的一些实施例的一系列截面图。
图19示出了用于制造MEMS封装件的方法的一些实施例的流程图。
图20至图32示出了MEMS封装件在各个制造阶段的一些实施例的一系列截面图。
图33示出了用于制造MEMS封装件的方法的一些实施例的流程图。
图34至图38示出了MEMS封装件在各个制造阶段的一些实施例的一系列截面图。
图39示出了用于制造MEMS封装件的方法的一些实施例的流程图。
图40至图48示出了MEMS封装件在各个制造阶段的一些实施例的一系列截面图。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、在…下方“、”下部“、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了途中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
此外，为便于描述，可以在此处使用“第一”、“第二”、“第三”等来区分一个图或一系列图的不同元件。“第一”、“第二”、“第三”等并不旨在描述对应的元件。因而，诸如例如关于第一图描述的第一介电层的“第一元件”不一定对应于诸如例如关于另一图描述的第一介电层的“第一元件”。
MEMS封装件通常包括MEMS管芯和位于共享封装组件(诸如引线框架)上的专用集成电路(ASIC)管芯。ASIC管芯包括接收和处理电信号的ASIC，电信号被转换并且从MEMS管芯的MEMS器件传输或传输至MEMS管芯的MEMS器件。通常地，ASIC管芯和MEMS管芯分别设置在封装组件上并且通过一个或多个接合线连接在一起，以及之后芯片级封装ASIC管芯和MEMS管芯(逐个芯片)。一些MEMS器件(例如，运动传感器、压力传感器、麦克风等)具有设置在其中的可移动或柔性膜片。该膜片位于封装组件中的开口上方以允许膜片与产生刺激的周围环境相互作用。为了消除性能退化，塑料盖覆盖MEMS器件的后侧，形成具有适用高度的腔作为芯片级封装的步骤。在一些设计中，这些塑料盖也可以位于ASIC管芯上方。封装这种MEMS器件的前述方法引入由ASIC和MEMS管芯之间的接合线生成的寄生电容。同样，形成用于从一个晶圆分割的许多MEMS器件的单独个体封装件的芯片级封装引入高成本和长工艺时间。
因此，本申请针对包括改进的制造方法和由此形成的MEMS封装件的MEMS封装技术。改进的方法使用晶圆级工艺以形成MEMS封装件。晶圆级工艺使用CMOS晶圆至MEMS晶圆的堆叠接合以连接CMOS器件和MEMS器件。此外，在一些实施例中，改进的方法将支撑层附接至CMOS晶圆，其中，支撑层具有与MEMS器件对准的开口以增加晶圆级后腔的高度。在一些额外实施例中，该方法也包括VHF保护层以防止受到工艺期间采用的氢氟酸蒸汽的损坏。本申请也公开了由改进的方法产生的MEMS封装件的半导体结构的一些实施例。
图1示出了根据一些实施例的MEMS封装件100的截面图。如图1所示，MEMS封装件100包括接合在一起的MEMS IC102和CMOS IC104。MEMS IC102包括具有由对应于介电层108的介电材料制成的柔性膜片118的MEMS器件。在这个实例中，当受到外部环境刺激时，至少部分柔性膜片118可以相对于MEMS IC102移动或垂直震荡。在一些实施例中，柔性膜片118和介电层108设置在MEMS衬底106上方。MEMS衬底106可以是包括硅、锗、碳化硅或III-V族材料的块状衬底。开口120设置在MEMS衬底内，与膜片118垂直对准。MEMS IC102还包括设置在柔性膜片118和介电层108上方的压电层110。在一些实施例中，压电层110可以包括诸如AlN(氮化铝)、PZT(Pb(Zr,Ti)O3)、ZnO(氧化锌)等的压电材料。压电层110配置为感测膜片118的运动以及通过底电极124和顶电极126将运动转换成电信号。底电极124设置在介电层108和压电层110之间，并且顶电极126设置在压电层110上。在一些实施例中，压电层开口122设置在与膜片118垂直对准的位置处，以将至少部分膜片118暴露于MEMSIC102和CMOS IC104之间的后腔140。
在一些实施例中，支撑层112设置在CMOS IC 104的前侧130上方，具有与膜片118垂直对准的支撑层开口128。在一些实施例中，支撑层112可以是由诸如块状硅的块状材料制成的衬底并且例如可以使用熔融接合接合至CMOS IC104。支撑层112可以接合至包括SiO2的熔融接合层。在一些实施例中，在熔融接合之后，削薄CMOS IC104以减小它的厚度。在一些实施例中，支撑层112的支撑层开口128可以是如图所示的通孔开口，其暴露CMOS IC104的部分前侧130，而在一些其它实施例中，支撑层开口128未夹断支撑层112，只要支撑层开口128具有适用的高度h。支撑层开口128的高度h依赖于应用。在一些实施例中，支撑层112的高度h可以在从约20μm至约250μm的范围内。
在一些实施例中，MEMS IC102还包括高掺杂半导体柱138。高掺杂半导体柱138可以是部分MEMS衬底106。高掺杂半导体柱138可以通过周围的介电材料142与MEMS衬底106分隔开。在一些实施例中，由于不完全填充，沟槽148设置在介电材料142内。沟槽148可以由多晶硅材料填充，多晶硅材料具有比介电材料142更好的填充特性。如图1所示，第一高掺杂半导体柱138a设置在开口120的一侧处，通过导电通孔144(诸如设置为穿过介电层108的钨通孔)连接至底电极124，并且第二高掺杂半导体柱138b设置在开口120的另一侧处，连接至顶电极126。金属接触件146可以设置在MEMS IC102的后侧134处的高掺杂半导体柱138上。
图2示出了根据一些其它实施例的MEMS封装件200的截面图。如图2所示，MEMS封装件200包括MEMS IC102和CMOS IC104，MEMS IC102和CMOS IC104在相应的前侧132、130处接合在一起，包围柔性膜片118上方的后腔140。MEMS IC102包括具有开口120的MEMS衬底106。柔性膜片118由对应于介电层108的介电材料制成并且设置在MEMS衬底106的开口120上方。具有压电层开口122的压电层110设置在柔性膜片118和介电层108上方，将顶电极126和底电极124分隔开。在一些实施例中，MEMS IC102还包括覆盖顶电极126和压电层110的VHF保护层202，VHF保护层202配置为保护顶电极126和压电层110不受工艺期间采用的氢氟酸蒸汽的损害。
在一些实施例中，压电层开口122的横向尺寸d3小于膜片118的横向尺寸d1。换句话说，压电层110直接设置在至少部分膜片118上方，配置为感测膜片的运动。在一些实施例中，介电层108的内侧壁226与压电层开口122的侧壁对准。在一些实施例中，MEMS衬底106的开口120具有大于膜片118的横向尺寸d1的横向尺寸d2。如图2的插图所示，在一些实施例中，压电层110的侧壁220是锥形并且邻近底电极124的侧壁224和顶电极126的侧壁222。侧壁222、224分别具有相对于压电层110的侧壁220向回凹进的中心部分。
在一些实施例中，支撑层112设置在CMOS IC104的前侧130上方，具有与膜片118垂直对准的支撑层开口128，支撑层开口128作为后腔140的部分。在支撑层开口128位于适当的位置的情况下，支撑层112附接至CMOS IC104以提供用于膜片118的操作的足够的后腔140而不损耗设置在支撑层112下面的CMOS IC104的电互连结构114的有效面积。在一些实施例中，支撑层112可以是接合至CMOS IC104的块状衬底。在一些实施例中，内部金属层250设置为穿过相对于外部金属层254更靠近支撑层开口128的位置处的支撑层112，外部金属层254也设置为穿过支撑层112。内部金属层250连接CMOS IC104的电互连器件114的金属互连层152和金属焊盘158。金属焊盘158可以连接至底电极124或顶电极126。外部金属层254将电互连结构114的金属互连层连接至接合焊盘156。接合焊盘156可以共晶接合至附接至MEMS IC102的相应的接合焊盘。在一些实施例中，内部和外部金属层250、254是由钨制成的直通孔，而在一些其它实施例中，内部和外部金属层250、254可以是由铝或铜制成并且沿着穿过支撑层112的锥形沟槽的侧壁设置并且在支撑层112的上表面上方延伸的共形金属层(如图1所示)。
在一些实施例中，衬底通孔(TSV)204a、204b设置为穿过CMOS IC104的CMOS衬底116并且在CMOS IC104的后侧136上方延伸。TSV204a、204b可以连接至CMOS IC104的CMOS器件(例如，晶体管)。在一些实施例中，TSV204a、204b可以通过设置在电互连结构114内的金属互连层和通孔互连件连接至底或顶电极124、126。介电层214可以设置在TSV204与CMOS衬底116之间，沿着通孔的侧壁和CMOS衬底116的后表面。CMOS衬底116通常是平坦的，具有基本均匀的厚度。此外，CMOS衬底116是n或p型，以及例如可以是诸如块状Si晶圆或绝缘体上硅(SOI)晶圆的硅晶圆。如果存在，SOI衬底通常由高质量硅的有源层组成，该有源层布置在处理晶圆上方并且通过埋氧层与处理晶圆分隔开。在一些其它实施例中，半导体衬底也可以是蓝宝石衬底、二元化合物衬底(例如，III-V族衬底)或其它更高阶的化合物衬底，其中，半导体衬底上形成有或未形成有附加绝缘或导电层。
图3示出了根据一些其它实施例的MEMS封装件300的截面图。如图3所示，支撑层312可以设置在CMOS IC104上方。在这个实施例中，支撑层312可以是附接至CMOS IC104的厚有机膜。例如，支撑层312可以包括诸如聚酰亚胺、SU-8、PMMA等的光刻胶材料。在一些实施例中，支撑层312可以是涂布(例如，旋转)在CMOS IC104的前侧130上并且然后烘烤的光刻胶材料。支撑层312具有位于支撑层312内的支撑层开口328，支撑层开口328可以在直接位于柔性膜片118之上的位置处形成。
图4示出了根据一些其它实施例的MEMS封装件400的截面图。如图4所示，MEMS封装件400包括CMOS IC404，CMOS IC404包括设置在CMOS衬底116上方并且具有设置在第一层间介电(ILD)层内的多个金属层的电互连结构114。柔性膜片118由对应于第二介电层406的介电材料制成并且设置在电互连结构114上方。压电层110设置在柔性膜片118和第二介电层406上方，以及顶和底电极126、124分别设置在压电层110的上和下表面处。在一些实施例中，顶电极126沿着压电层开口的侧壁延伸并且连接至在压电层110下方延伸的金属焊盘426。金属焊盘426可以连接至电互连结构114的金属互连层152并且还连接至CMOS IC404的有源器件和/或设置在CMOS IC404的后侧434处的TSV接触件422。CMOSIC404包括穿过CMOS衬底116和电互连结构114的开口424，开口424将柔性膜片118暴露于周围环境以接收刺激。MEMS封装件400还包括通过共晶接合接合至CMOS IC404的前侧432的覆盖衬底402。在一些实施例中，覆盖衬底402通过半导体材料和金属材料之间的半导体-金属接合接合至CMOS IC404。在一些实施例中，半导体材料包括Ge、Si、SiGe的至少一种或其它半导体材料。在一些实施例中，金属材料包括铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、金(Au)、镍(Ni)、锡(Sn)的至少一种或其它金属。覆盖衬底开口428设置在与柔性膜片118垂直对准的位置处的覆盖衬底402的前侧430。CMOS IC404和覆盖衬底402的接合包围覆盖衬底开口428和压电层开口122，在柔性膜片118上方形成后腔440以改进MEMS封装件400的MEMS器件的性能。
图5示出了根据一些实施例的用于制造MEMS封装件的方法500的流程图。在图1至图3中示出了MEMS封装件的实例。MEMS封装件通过以下步骤形成：将两种IC(例如，CMOS IC、MEMS IC或覆盖衬底)接合在一起，从而包围用于柔性膜片的充足的后腔。有利地，MEMS封装件可以通过晶圆级接合以及随后的分割工艺以形成单独的封装件来形成。晶圆级的形成和改进的连接方法(诸如，TSV或在表面上方延伸的穿过金属层)减少了MEMS器件和相应的IC器件之间的寄生电容。在一些实施例中，支撑层可以接合在两个IC之间或在接合之前涂布在两个IC之间，从而在其中形成开口以提供足够的后腔而不损耗接合IC的有效面积。
虽然公开的方法(例如，之后的方法500、600、1900、3300和3900)在下面示出和描述为一系列的步骤或事件，应理解的是，这些步骤或事件的示出顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文中示出和描述的那些之外的其它步骤或事件同时发生。此外，并不是所有示出的步骤对于实施本文中描述的一个或多个方面或实施例都是必需的。另外，本文中所描述的一个或多个步骤可以在一个或多个单独步骤和/或阶段中实施。
在步骤502中，在半导体衬底上方由对应于介电层的介电材料形成柔性膜片。
在步骤504中，在柔性膜片和介电层上方形成和图案化压电层以形成MEMS IC。压电层具有与柔性膜片垂直对准的开口。
在步骤506中，在CMOS IC上方形成支撑层。在支撑层的前侧处形成与柔性膜片垂直对准的开口。在一些实施例中，可以通过将半导体衬底熔融接合至CMOS IC形成支撑层。在一些其它实施例中，可以通过在CMOSIC上涂布厚有机膜形成支撑层。
在步骤508中，通过压电层和支撑层将MEMS IC和CMOS IC接合在一起，从而包围膜片上方的后腔。
图6示出了根据一些实施例的用于制造MEMS封装件的方法600的流程图。图1中示出了MEMS封装件的实例。
在步骤602中，接收MEMS衬底并且形成第一和第二组沟槽。之后第一和第二组沟槽由在MEMS衬底的前侧上方延伸的介电层填充。
在步骤604中，在介电层上方将形成柔性膜片的位置处形成和图案化蚀刻停止层。
在步骤606中，在蚀刻停止层上方形成和图案化底电极。
在步骤608中，在底电极上方形成和图案化压电层。
在步骤610中，在压电层和底电极上方形成和图案化顶电极。
在步骤612中，实施蚀刻以形成穿过顶电极、压电层和底电极的开口以暴露至少部分蚀刻停止层。
在步骤614中，去除蚀刻停止层。
在步骤616中，接收CMOS IC并且将支撑衬底接合至CMOS衬底的前侧。
在步骤618中，在与将形成的柔性膜片垂直对准的位置处形成开口，以及形成穿过支撑衬底的通孔。形成和图案化导电层以通过通孔连接CMOS IC内的互连层并且在支撑衬底上方延伸。
在步骤620中，通过导电层和设置在顶电极上方的接合焊盘将CMOSIC接合至半导体衬底，从而使得将形成的柔性膜片与支撑衬底的开口对准。
在步骤622中，在半导体衬底的后侧处实施平坦化并且通过半导体衬底实施蚀刻以暴露部分介电层，从而形成柔性膜片。
图7至图18示出了根据一些实施例的共同示出MEMS封装件的形成的一系列截面图。虽然关于方法600描述了图7至图18，但应理解的是，在图7至图18中公开的结构不限于方法600，而是可以单独作为独立于方法600的结构。同样地，虽然关于图7至图18描述了方法600，应理解的是，方法600不限于图7至图18中公开的结构，而是可以单独独立于图7至图18中公开的结构。
图7示出了根据一些实施例的对应于步骤602的截面图700。如图7所示，接收具有前侧708和后侧134的MEMS衬底106。MEMS衬底106可以由块状半导体晶圆制备，例如，包括单晶或单晶硅晶圆、或由例如锗、碳化硅、III族元素和/或V族元素组成的其它衬底。在一些实施例中，在MEMS衬底106的前侧708中形成第一和第二组沟槽702a、702b，分别围绕MEMS衬底106的第一和第二部分706a和706b。沟槽702由第一介电层142的环填充。在一些实施例中，在第一介电层142内形成更小的沟槽148，并且沟槽148由多晶硅材料704填充。之后例如施加化学机械抛光(CMP)工艺平坦化多晶硅材料704。之后制备(例如，掺杂)MEMS衬底106的第一和第二部分706以提供用于MEMS器件的电连接。虽然未在图7中示出，但MEMS衬底106可以由其它图案化工艺制备。例如，可选地，可以在这个步骤或之后形成TSV开口以为MEMS衬底106的后侧134处的接触件作准备以电连接MEMS器件。
图8示出了根据一些实施例的对应于步骤604的截面图800。如图8所示，在第一介电层142上方将形成柔性膜片的位置处形成和图案化蚀刻停止层802。蚀刻停止层802可以包括相对于第一介电层142具有高的蚀刻选择性的适用材料(诸如氧化物材料)。蚀刻停止层802的材料实例包括锗、铝、铜、多晶硅等。在一些实施例中，在形成蚀刻停止层802之前加厚第一介电层142。第一介电层142至MEMS衬底106的上表面的厚度基本上是将形成的柔性膜片的厚度。
图9至图10示出了根据一些实施例的对应于步骤606的截面图900和1000。如图9所示，在蚀刻停止层802和第一介电层142上方形成第二介电层108。在一些实施例中，第二介电层108由与第一介电层142相同的材料制成。导电通孔144形成为穿过第一和第二介电层142、108并且分别连接至MEMS衬底106的第一和第二部分706。如图10所示，在蚀刻停止层802和第二介电层108上方形成和图案化底电极层。在一些实施例中，图案化底电极层以形成与第一连接焊盘426分隔开的底电极124。在一些实施例中，底电极124与第一导电通孔144a接触并且第一连接焊盘426与第二导电通孔144b接触。在一些实施例中，导电通孔144可以是钨插塞。
图11示出了根据一些实施例的对应于步骤608的截面图1100。如图11所示，在底电极124上方形成和图案化压电层110。
图12示出了根据一些实施例的对应于步骤610的截面图1200。如图12所示，在压电层110和底电极124上方形成和图案化顶电极层。在一些实施例中，图案化顶电极层以形成与第二连接焊盘438分隔开的顶电极126。在一些实施例中，顶电极126通过压电层110连接至第一连接焊盘426并且底电极124通过压电层110连接至第二连接焊盘438。在一些实施例中，之后MEMS衬底可以准备用于接合工艺。如图12所示，在顶电极层上方可以形成接合焊盘156，或者接合焊盘156也可以形成为穿过顶电极层的开口和位于压电层110上方。形成在MEMS器件的外围处的接合焊盘156可以是包括诸如铝(Al)、锗(Ge)、金(Au)、铜(Cu)、锡(Sn)或合金的金属或半导体的矩形或圆形环。一些而接合焊盘158也可以形成在相对于接合焊盘156的内部位置处以提供电连接。
图13示出了根据一些实施例的对应于步骤612的截面图1300。如图13所示，实施蚀刻以形成穿过位于蚀刻停止层802上方的顶电极126、压电层110、底电极124和部分第二介电层108的开口122以暴露至少部分蚀刻停止层802。
图14示出了根据一些实施例的对应于步骤614的截面图1400。如图14所示，选择性地去除蚀刻停止层802。
图15示出了根据一些实施例的对应于步骤616的截面图1500。如图15所示，接收CMOS IC104并且支撑衬底112接合至CMOS IC104的前侧130。在一些实施例中，在接合之前已经通过一个或多个制造工艺制备了CMOS IC104。例如，CMOS IC104包括一个或多个有源元件。一系列的金属化平面和通孔互连件设置在形成在CMOS衬底116的上表面上方的IMD层114内。在一些实施例中，支撑层112和CMOS IC104通过诸如硅的半导体材料和诸如氧化硅的氧化物材料之间的熔融接合而接合。支撑层112具有根据应用而变化的高度h以为MEMS器件提供足够的后腔。在一些实施例中，高度h可以在从约20μm至约250μm的范围内。
图16示出了根据一些实施例的对应于步骤618的截面图1600。如图16所示，可以削薄支撑衬底112。在支撑衬底112中的与将形成的柔性膜片垂直对准的位置处形成开口128。通过图案化沿着衬底开口1602的侧壁并且在支撑衬底112的上表面上方延伸的导电层形成穿过支撑衬底112的衬底通孔(TSV)1604。在一些实施例中，TSV1604连接至CMOS IC104内的互连层。在一些实施例中，TSV1604形成为用于将实施的共晶接合。
图17示出了根据一些实施例的对应于步骤620的1700的截面图1700。如图17所示，CMOS IC104接合至包括MEMS衬底106和设置在MEMS衬底106上的多个层的MEMS IC102。在一些实施例中，CMOS IC104和MEMS IC102通过接合焊盘156和TSV1604之间的共晶接合而接合。通过包围将形成的柔性膜片上方的支撑衬底112的开口128和MEMS IC102的开口122形成后腔140。在一些实施例中，MEMS IC102通过半导体材料和金属材料之间的半导体-金属接合而接合至CMOS IC104。在一些实施例中，半导体材料包括Ge、Si、SiGe的至少一种或其它半导体材料。在一些实施例中，金属材料包括铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、金(Au)、镍(Ni)、锡(Sn)的至少一种或其它金属。在一些其它实施例中，MEMSIC102通过每种均包括Al、Cu、Ti、Ta、Au、Ni、Sn的至少一种或其它金属的两种金属材料之间的共晶接合而接合至CMOS IC104。在退火工艺中，将接合的材料互相挤压以形成材料的共晶相。例如，在从400℃至450℃的范围内的退火温度下形成Ge和Al之间的共晶接合。
图18示出了根据一些实施例的对应于步骤622的截面图1800。如图18所示，在MEMS衬底106的后侧134处实施诸如研磨的平坦化以暴露第一介电层142。之后将接触件146a、146b附接至第一和第二部分706a、706b。通过CMOS衬底116实施蚀刻以暴露部分第一介电层142，从而形成柔性膜片118。
图19示出了根据一些实施例的用于制造MEMS封装件的方法1900的流程图。图2中示出了MEMS封装件的实例。
在步骤1902中，接收MEMS衬底，在MEMS衬底的前侧上方形成介电层。在介电层上方将形成柔性膜片的位置处形成和图案化蚀刻停止层。
在步骤1904中，在蚀刻停止层上方形成和图案化底电极。
在步骤1906中，在底电极上方形成和图案化压电层和顶电极。
在步骤1908中，沿着顶电极的轮廓形成VHF阻挡层。
在步骤1910中，实施蚀刻以形成穿过VHF阻挡层、顶电极、压电层和底电极的开口以暴露至少部分蚀刻停止层。
在步骤1912中，去除蚀刻停止层。
在步骤1914中，接收CMOS IC并且将支撑衬底接合至CMOS衬底的前侧。
在步骤1916中，在与将形成的柔性膜片垂直对准的位置处形成开口。形成穿过支撑衬底的一些通孔并且形成和图案化导电层。导电层通过通孔连接至CMOS IC内的互连层并且在支撑衬底上方延伸。
在步骤1918中，CMOS IC通过导电层和设置在顶电极上方的接合焊盘接合至MEMS衬底，从而使得将形成的柔性膜片与支撑衬底的开口对准。
在步骤1920中，在CMOS IC的后侧上形成穿过CMOS衬底的导电层。
在步骤1922中，通过MEMS衬底实施蚀刻以暴露部分介电层，从而形成柔性膜片。
图20至图32示出了根据一些实施例的共同地示出MEMS封装件的形成的一系列截面图。虽然关于方法1900描述了图20至图32，但应理解的是，在图20至图32中公开的结构不限于方法1900，而是可以单独作为独立于方法1900的结构。同样地，虽然关于图20至图32描述了方法1900，但应理解的是，方法1900不限于图20至图32中公开的结构，而是可以单独独立于图20至图32中公开的结构。
图20示出了根据一些实施例的对应于步骤1902的截面图2000。如图20所示，接收具有前侧708和后侧134的MEMS衬底106。在第一介电层142上方将形成柔性膜片的位置处形成和图案化蚀刻停止层802。
图21示出了根据一些实施例的对应于步骤1904的截面图2100。如图21所示，在蚀刻停止层802和第一介电层142上方形成第二介电层108。在第二介电层108上方形成底电极层并且图案化底电极层以形成与第一连接焊盘426分隔开的底电极124。
图22示出了根据一些实施例的对应于步骤1906的截面图2200。如图22所示，在底电极层上方形成和图案化压电层110。在压电层110和底电极层上方形成和图案化顶电极层。在一些实施例中，将顶电极层图案化以形成与第二连接焊盘438分隔开的顶电极126。在一些实施例中，顶电极126通过压电层110连接至第一连接焊盘426并且底电极124通过压电层110连接至第二连接焊盘438。
图23示出了根据一些实施例的对应于步骤1908的截面图2300。如图23所示，沿着顶电极层的轮廓形成VHF阻挡层2302。在一些实施例中，VHF阻挡层2302是包括诸如Si3N4、Si2N2O等的氮化物或氧化物材料的共形衬垫。VHF阻挡层2302是相对化学惰性的，并且抵抗氢氟酸蒸汽的蚀刻。
图24示出了根据一些实施例的对应于步骤1901的截面图2400。如图24所示，实施蚀刻以形成穿过位于蚀刻停止层802之上的VHF阻挡层、顶电极层、压电层110、底电极层和部分第二介电层108以暴露至少部分蚀刻停止层802。
图25示出了根据一些实施例的对应于步骤1912的截面图2500。如图25所示，选择性地去除蚀刻停止层802。
图26示出了根据一些实施例的对应于步骤1914的截面图2600。如图26所示，类似于图15，接收CMOS IC104并且将支撑衬底112接合至CMOSIC104的前侧130。在一些实施例中，支撑衬底112和CMOS IC104通过熔融接合而接合。支撑衬底112具有根据应用而改变的高度h以为MEMS器件提供足够的后腔。在一些实施例中，高度h的范围可以在从约20μm至约250μm的范围内。
图27示出了根据一些实施例的对应于1916的截面图2700。如图27所示，在支撑衬底112中的与将形成的柔性膜片垂直对准的位置处形成开口128。一些内部金属层250(例如，250a、250b)和外部金属层254(例如，254a、254b)形成为穿过支撑衬底112。在一些实施例中，内部和外部金属层250、254可以是由钨制成的通孔。可以在支撑衬底112上方形成一些接合焊盘156和附加金属焊盘158，接合焊盘156和附加金属焊盘158附接至内部和外部金属层250、254。接合焊盘156可以是形成在MEMS器件的外围处的包括诸如铝(Al)、锗(Ge)、金(Au)、铜(Cu)、锡(Sn)或合金的金属的一系列单独的焊盘或连续的矩形或圆形环。附加金属焊盘158可以由与接合焊盘156在相同的工艺步骤中的相同材料制成并且形成在相对于接合焊盘156的内部位置处以提供电连接。
图28示出了根据一些实施例的对应于步骤1918的截面图2800。如图28所示，CMOS IC104接合至包括MEMS衬底106和设置在MEMS衬底106上的多个层的MEMS IC102。通过包围将形成的柔性膜片上方的支撑衬底112的开口128和MEMS IC102的开口122形成后腔140。
图29示出了根据一些实施例的对应于步骤1920的截面图2900。如图29所示，削薄CMOS衬底116并且在CMOS IC104的后侧136上形成穿过CMOS衬底116的导电层204(例如，204a、204b)。在一些实施例中，导电层204分别连接至电互连结构114的金属层。导电层204也可以连接至设置在CMOS IC104和MEMS IC102中的CMOS和/或MEMS器件。
图30至图32示出了根据一些实施例的对应于步骤1920的截面图3000、3100和3200。如图30所示，涂布光刻胶材料3002以覆盖CMOS IC104的后侧136。光刻胶材料配置为保护工件免受随后的蚀刻步骤的影响。削薄MEMS衬底106。如图31所示，通过MEMS衬底106实施蚀刻以暴露部分介电层142，从而形成柔性膜片118。如图32所示，在蚀刻之后去除光刻胶材料3002。
图33示出了根据一些实施例的用于制造MEMS封装件的方法3300的流程图。图3中示出了MEMS封装件的实例。
在步骤3302中，接收MEMS衬底，并且在MEMS衬底的前侧上方形成介电层。在介电层上方将形成柔性膜片的位置处形成和图案化蚀刻停止层。
在步骤3304中，在蚀刻停止层上方形成和图案化底电极。
在步骤3306中，在底电极上方形成和图案化压电层和顶电极。
在步骤3308中，沿着顶电极轮廓形成VHF阻挡层。
在步骤3310中，实施蚀刻以形成穿过VHF阻挡层、顶电极、压电层和底电极的开口以暴露至少部分蚀刻停止层。
在步骤3312中，选择性地去除蚀刻停止层。
在步骤3314中，接收CMOS IC和在CMOS衬底的前侧处形成的支撑层。
在步骤3316中，在与将形成的柔性膜片垂直对准的位置处形成开口。一些通孔形成为穿过支撑层，并且图案化导电层。导电层通过通孔连接至CMOS IC内的互连层并且在支撑层上方延伸。
在步骤3318中，CMOS IC通过导电层和设置在顶电极上方的接合焊盘接合至MEMS衬底，从而使得将形成的柔性膜片与支撑层的开口对准。
在步骤3320中，在CMOS IC的后侧上形成穿过CMOS衬底的导电层。
在步骤3322中，通过MEMS衬底实施蚀刻以暴露部分介电层，从而形成柔性膜片。
图34至图38示出了根据一些实施例的共同地示出MEMS封装件的形成的一系列截面图。虽然关于方法3300描述了图34至图38，但应理解的是，在图34至图38中公开的结构不限于方法3300，而是可以单独作为独立于方法3300的结构。同样地，虽然关于图34至图38描述了方法3300，但应理解的是，方法3300不限于图34至图38中公开的结构，而是可以单独独立于图34至图38中公开的结构。
图34示出了根据一些实施例的在对应于步骤3302至3312的一系列制造步骤之后的MEMS IC102的截面图3400。可以参照图20至图25作为制造步骤的截面图的实例。如图34所示，在MEMS衬底106上方形成第一介电层142。在第一介电层142上方形成第二介电层108。在邻近第一介电层142的第二介电层108的下部内形成横向凹槽3402。可以通过在形成第二介电层之前在第一介电层142上的适当的位置形成蚀刻停止层以及去除蚀刻停止层而形成横向凹槽3402。随后在第二介电层108上方依次形成底电极124、压电层110和顶电极126。在一些实施例中，沿着顶电极126的轮廓形成VHF阻挡层2302以保护工件免受后面的蚀刻工艺中使用的氢氟酸蒸汽的影响。实施蚀刻以形成穿过位于蚀刻停止层上方的顶电极126、压电层110、底电极124和部分第二介电层108的开口122。在一些实施例中，可以在顶电极126上方形成一些接合焊盘156和附加金属焊盘158。接合焊盘156可以是形成在MEMS器件的外围处的包括诸如铝(Al)、锗(Ge)、金(Au)、铜(Cu)、锡(Sn)或合金的金属的一系列单独的焊盘或连续的矩形或圆形环。附加金属焊盘158可以由与接合焊盘156在相同的工艺步骤中的相同材料制成并且形成在相对于接合焊盘156的内部位置处以提供电连接。
图35示出了根据一些实施例的对应于步骤3314的截面图3500。如图35所示，接收CMOS IC104和在CMOS IC104上形成支撑层312。CMOSIC104包括设置在衬底上的CMOS器件和设置在其上的电互连结构114。电互连结构114包括设置在ILD层内的多个金属互连层。支撑层312设置在电互连结构114上方。在一些实施例中，支撑层312可以包括诸如聚酰亚胺、SU-8、PMMA等的光刻胶材料。在一些实施例中，支撑层312可以是涂布在CMOS IC104上方以及之后烘烤的光刻胶材料(作为液体旋涂)。支撑层312具有根据应用而改变的高度h以为MEMS器件提供足够的后腔。在一些实施例中，高度h在从约20μm至约250μm的范围内。
图36示出了根据一些实施例的对应于步骤3316的截面图3600。如图36所示，在支撑层312中的与将形成的柔性膜片垂直对准的位置处形成开口328。一些通孔3602(例如，3602a、3602b、3602c、3602d等)形成为穿过支撑层312。在一些实施例中，金属层3606(例如，3606a、3606b、3606c、3606d等)形成为穿过通孔、沿着3602的侧壁以及在支撑层312上方延伸。金属层3606可以由与电互连结构114的金属互连层的诸如铝或铜的材料相同或不同的材料制成。在一些实施例中，分别形成连接至电互连结构114的金属互连层的金属层3606。在一些实施例中，形成具有基本垂直的侧壁的开口328和通孔3602。
图37示出了根据一些实施例的对应于3318的截面图3700。如图37所示，CMOS IC104接合至MEMS IC102。通过包围将形成的柔性膜片上方的支撑层312的开口328和MEMS IC102的开口122形成后腔140。
图38示出了根据一些实施例的对应于步骤3320的截面图3800。如图38所示，在CMOS IC104的后侧136处形成穿过CMOS衬底116的导电层204(例如，204a、204b)。在一些实施例中，导电层204分别连接至电互连结构114的金属层。导电层204也可以连接至设置在CMOS IC104和MEMS IC102中的CMOS和/或MEMS器件。通过MEMS衬底106实施蚀刻以形成开口120并且暴露部分介电层142以形成柔性膜片118。光刻胶材料(未示出)在蚀刻之前可以覆盖CMOS IC104的后侧136并且在蚀刻之后去除。光刻胶材料配置为保护工件免受应用的蚀刻化学品的影响。
图39示出了根据一些实施例的用于制造MEMS封装件的方法3900的流程图。图4中示出了MEMS封装件的实例。
在步骤3902中，接收CMOS IC。在CMOS IC上方形成第一蚀刻停止层。
在步骤3904中，在第一蚀刻停止层上方形成介电层。在介电层上方形成和图案化第二蚀刻停止层。
在步骤3906中，在第二蚀刻停止层上方形成和图案化底电极、压电层和顶电极。
在步骤3908中，实施蚀刻以形成穿过顶电极、压电层和底电极的开口以暴露至少部分第二蚀刻停止层。
在步骤3910中，去除第二蚀刻停止层。
在步骤3912中，将CMOS IC接合至覆盖衬底。在与将形成的柔性膜片对准的覆盖衬底内制备凹槽。
在步骤3914中，在CMOS IC的后侧处形成穿过后衬底的导电层。
在步骤3916中，通过CMOS IC实施蚀刻以暴露部分第一蚀刻停止层。
在步骤3918中，去除第一蚀刻停止层以形成柔性膜片。
图40至图48示出了根据一些实施例的共同示出MEMS封装件的形成的一系列截面图。虽然关于方法3900描述了图40至图48，但应理解的是，在图40至图48中公开的结构不限于方法3900，而是可以单独作为独立于方法3900的结构。同样地，虽然关于图40至图48描述了方法3900，但应理解的是，方法3900不限于图40至图48中公开的结构，而是可以单独独立于图40至图48中公开的结构。
图40示出了根据一些实施例的对应于3902的截面图4000。如图40所示，接收CMOS IC404。CMOS IC404包括设置在CMOS衬底116上的CMOS器件和设置在其上的电互连结构114。电互连结构114包括设置在ILD层内的多个金属互连层152。在CMOS IC404上方形成第一蚀刻停止层4002。
图41示出了根据一些实施例的对应于3904的截面图4100。如图41所示，在第一蚀刻停止层4002上方形成介电层406。在介电层406上方形成和图案化第二蚀刻停止层4102。在一些实施例中，在形成第二蚀刻停止层4102之后加厚介电层406。一些导电通孔408形成为穿过介电层406并且连接至设置在CMOS IC404上的多个金属互连层152的一些和/或CMOS器件。
图42示出了根据一些实施例的对应于步骤3906的截面图4200。如图42所示，在第二蚀刻停止层4102和介电层406上方形成和图案化底电极124、压电层110和顶电极126。
图43示出了根据一些实施例的对应于步骤3908的截面图4300。如图43所示，实施蚀刻以形成穿过顶电极126、压电层110和底电极124的开口122以暴露至少部分第二蚀刻停止层4102。
图44示出了根据一些实施例的对应于步骤3910的截面图4400。如图44所示，选择性地去除第二蚀刻停止层4102。
图45示出了根据一些实施例的对应于步骤3912的截面图4500。如图45所示，CMOS IC404接合至覆盖衬底402。在与将形成的柔性膜片对准的前侧430处的覆盖衬底402内制备开口428。在覆盖衬底402的前侧430处形成接合焊盘414。接合工艺包围由开口428、122形成的后腔440。
图46示出了根据一些实施例的对应于3914的截面图4600。如图46所示，在CMOS IC404的后侧434处形成穿过CMOS衬底116的导电层422。可以形成介电层418以将导电层422与CMOS衬底116分隔开。
图47示出了根据一些实施例的对应于步骤3916的截面图4700。如图47所示，通过CMOS IC404的CMOS衬底116和电互连结构114实施蚀刻以形成开口424以及暴露部分第一蚀刻层4002。
图48示出了根据一些实施例的对应于步骤3918的截面图4800。如图48所示，选择性地去除第一蚀刻停止层4002以形成柔性膜片118。
因此，可以从以上理解，本发明涉及一种MEMS封装件和相关方法。MEMS封装件包括接合至其它衬底的MEMS衬底以在柔性膜片上方形成后腔。在一些实施例中，CMOS衬底可以通过共晶接合或直接接合接合至MEMS衬底。在一些其它实施例中，MEMS器件可以设置在CMOS上方以及接合至覆盖衬底以形成后腔。晶圆级工艺用于形成MEMS封装件。例如，晶圆级工艺使用CMOS晶圆至MEMS晶圆的堆叠接合以连接CMOS器件和MEMS器件。之后接合晶圆被切割成单独的芯片。更进一步，在一些实施例中，晶圆级工艺将具有开口的支撑层在适当的位置附接至CMOS晶圆以形成后腔，以及在一些附加实施例中，包括VHF保护层以防止受到工艺期间采用的氢氟酸蒸汽的损害。
在一些实施例中，本发明提供了一种MEMS封装件。MEMS封装件包括MEMS IC，MEMS IC包括MEMS衬底、设置在MEMS衬底上方的介电层和设置在介电层上方的压电层。介电层包括由介电材料制成的柔性膜片，并且压电层包括位于柔性膜片上方的压电层开口。CMOS IC包括CMOS衬底和电互连结构。CMOS IC接合至MEMS IC，因此电互连结构接近压电层并且因此CMOS IC包围位于柔性膜片上方的后腔。支撑层设置在电互连结构和压电层之间。支撑层具有设置在与柔性膜片垂直对准的位置处并且是部分后腔的支撑层开口。
在上述MEMS封装件中，其中，所述支撑层开口的高度在从约20μm至约250μm的范围内。
在上述MEMS封装件中，其中，所述支撑层是熔融接合至所述CMOSIC的硅衬底。
在上述MEMS封装件中，其中，所述支撑层由光刻胶制成。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，还包括覆盖所述顶电极和所述压电层的VHF保护层。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，还包括位于所述MEMS IC的所述MEMS衬底内的第一高掺杂半导体柱和第二高掺杂半导体柱，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别由介电材料的第一环和第二环围绕，并且分别连接至所述底电极和所述顶电极。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，还包括位于所述MEMS IC的所述MEMS衬底内的第一高掺杂半导体柱和第二高掺杂半导体柱，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别由介电材料的第一环和第二环围绕，并且分别连接至所述底电极和所述顶电极，其中，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别通过相应的导电通孔连接至所述底电极和所述顶电极，所述导电通孔设置为穿过位于所述MEMS衬底和所述底电极与所述顶电极之间的所述介电层。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，还包括位于所述MEMS IC的所述MEMS衬底内的第一高掺杂半导体柱和第二高掺杂半导体柱，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别由介电材料的第一环和第二环围绕，并且分别连接至所述底电极和所述顶电极，还包括分别设置在介电材料的所述第一环和所述第二环内的导电材料的第一沟槽或环和第二沟槽或环。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，其中，所述CMOS IC包括设置为穿过所述CMOS衬底以在所述CMOS IC的后侧上方延伸的第一金属层和第二金属层，其中，所述第一金属层电连接至所述底电极，并且所述第二金属层电连接至所述顶电极。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，其中，所述CMOS IC包括设置为穿过所述支撑层以将所述底电极或所述顶电极连接至所述电互连结构的内部金属层，以及设置为穿过所述支撑层并且在面向所述MEMS IC的表面上方延伸、接合至设置在所述MEMS IC上方的接合焊盘的外部金属层。
在上述MEMS封装件中，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极，其中，设置在所述后腔内的所述压电层的侧壁为锥形并且邻近所述底电极的侧壁，或者其中，所述顶电极具有相对于所述压电层的侧壁向回凹进的中心部分。
在上述MEMS封装件中，其中，所述MEMS IC的所述MEMS衬底包括与所述柔性膜片垂直对准的通孔开口并且具有比所述柔性膜片更大的横向尺寸。
在上述MEMS封装件中，其中，所述压电层包括与所述柔性膜片垂直对准的通孔开口并且具有比所述柔性膜片更小的横向尺寸。
在其它实施例中，本发明提供了一种MEMS封装件，MEMS封装件包括CMOS IC，CMOS IC包括CMOS衬底和位于CMOS衬底上方的电互连结构。介电层设置在电互连结构上方并且包括由介电材料制成的柔性膜片。压电层设置在介电层上方并且具有位于柔性膜片上方的压电层开口。覆盖衬底设置在压电层上方并且具有设置在与柔性膜片垂直对准的位置处的覆盖衬底开口并且包围位于柔性膜片上方的后腔。
在上述MEMS封装件中，其中，所述覆盖衬底开口的高度在从约20μm至约250μm的范围内。
在上述MEMS封装件中，其中，所述压电层开口具有比所述柔性膜片更小的横向尺寸。
在上述MEMS封装件中，其中，所述CMOS IC包括与所述柔性膜片垂直对准的通孔开口以暴露所述柔性膜片。
在又其他实施例中，本发明提供了一种用于制造MEMS封装件的方法。该方法包括形成由介电材料制成的柔性膜片，其中介电材料对应于介电层并且布置在MEMS衬底上方。该方法还包括在柔性膜片和介电层上方形成压电层，压电层具有与柔性膜片垂直对准的开口。该方法还包括在CMOS IC上方形成支撑层，支撑层具有与柔性膜片垂直对准的开口。该方法还包括通过压电层和支撑层接合半导体衬底和CMOS IC，从而包围位于膜片上方的后腔。
在上述方法中，其中，通过将半导体衬底熔融接合至所述CMOS IC，在所述CMOS IC上方形成所述支撑层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种微电子机械系统(MEMS)封装件，包括：
MEMS IC，包括MEMS衬底、设置在所述MEMS衬底上方的介电层和设置在所述介电层上方的压电层，其中，所述介电层包括由介电材料制成的柔性膜片，并且其中，所述压电层包括位于所述柔性膜片上方的压电层开口；
CMOS IC，包括CMOS衬底和电互连结构，其中，所述CMOS IC接合至所述MEMS IC，因此所述电互连结构接近所述压电层，并且因此所述CMOS IC包围位于所述柔性膜片上方的后腔；以及
支撑层，设置在所述电互连结构和所述压电层之间，所述支撑层具有设置在与所述柔性膜片垂直对准的位置处并且是部分所述后腔的支撑层开口。
2.根据权利要求1所述的MEMS封装件，其中，所述支撑层开口的高度在从约20μm至约250μm的范围内。
3.根据权利要求1所述的MEMS封装件，其中，所述支撑层是熔融接合至所述CMOS IC的硅衬底。
4.根据权利要求1所述的MEMS封装件，其中，所述支撑层由光刻胶制成。
5.根据权利要求1所述的MEMS封装件，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极。
6.根据权利要求5所述的MEMS封装件，还包括覆盖所述顶电极和所述压电层的VHF保护层。
7.根据权利要求5所述的MEMS封装件，还包括位于所述MEMS IC的所述MEMS衬底内的第一高掺杂半导体柱和第二高掺杂半导体柱，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别由介电材料的第一环和第二环围绕，并且分别连接至所述底电极和所述顶电极。
8.根据权利要求7所述的MEMS封装件，其中，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别通过相应的导电通孔连接至所述底电极和所述顶电极，所述导电通孔设置为穿过位于所述MEMS衬底和所述底电极与所述顶电极之间的所述介电层。
9.一种微电子机械系统(MEMS)封装件，包括：
CMOS IC，包括CMOS衬底和设置在所述CMOS衬底上方的电互连结构，其中，所述电互连结构配置为将所述CMOS衬底的器件彼此电连接；
介电层，设置在所述电互连结构上方并且包括由介电材料制成的柔性膜片；
压电层，设置在所述介电层上方并且具有位于所述柔性膜片上方的压电层开口；以及
覆盖衬底，设置在所述压电层上方，所述覆盖衬底具有设置在与所述柔性膜片垂直对准的位置处并且包围位于所述柔性膜片上方的后腔的覆盖衬底开口。
10.一种制造微电子机械系统(MEMS)封装件的方法，包括：
形成由介电材料制成的柔性膜片，所述介电材料对应于介电层并且布置在MEMS衬底上方；
在所述柔性膜片和所述介电层上方形成压电层，所述压电层具有与所述柔性膜片垂直对准的开口；
在CMOS IC上方形成支撑层，所述支撑层具有与所述柔性膜片垂直对准的开口；以及
通过所述压电层和所述支撑层接合所述MEMS衬底和所述CMOS IC，从而包围位于所述柔性膜片上方的后腔。
CN201510852244.7A 2015-06-12 2015-11-27 Mems封装技术 Active CN106241726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/737,896 2015-06-12
US14/737,896 US9290376B1 (en) 2015-06-12 2015-06-12 MEMS packaging techniques

Publications (2)

Publication Number Publication Date
CN106241726A true CN106241726A (zh) 2016-12-21
CN106241726B CN106241726B (zh) 2018-03-23

Family

ID=55487294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510852244.7A Active CN106241726B (zh) 2015-06-12 2015-11-27 Mems封装技术

Country Status (2)

Country Link
US (1) US9290376B1 (zh)
CN (1) CN106241726B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107226452A (zh) * 2017-05-24 2017-10-03 中国科学院上海微系统与信息技术研究所 共面键合结构及其制备方法
CN107396239A (zh) * 2017-06-06 2017-11-24 纽威仕微电子（无锡）有限公司 一种水听器及其封装工艺
CN109835870A (zh) * 2019-02-19 2019-06-04 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845589B (zh) * 2015-01-14 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2017047663A1 (ja) * 2015-09-17 2017-03-23 株式会社村田製作所 Ｍｅｍｓデバイス、及びその製造方法
US10513429B2 (en) * 2016-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integration scheme for microelectromechanical systems (MEMS) devices and complementary metal-oxide-semiconductor (CMOS) devices
DE102018122261B4 (de) 2017-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
US10294098B2 (en) * 2017-09-27 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
DE102019220132B4 (de) * 2019-12-19 2022-01-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Piezoelektrisches Element und Verfahren zum Herstellen eines piezoelektrischen Elements
US11719669B2 (en) * 2020-04-30 2023-08-08 Silterra Malaysia Sdn. Bhd. Device for determining information of a substance in a matter
US11731871B2 (en) * 2021-05-28 2023-08-22 Invensense, Inc. Actuator layer patterning with polysilicon and etch stop layer
DE102021206005A1 (de) 2021-06-14 2022-12-15 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauteil für eine Mikrofonvorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127620A1 (en) * 2009-11-30 2011-06-02 PixArt Imaging Incorporation, R.O.C. Mems integrated chip and method for making same
US20120142144A1 (en) * 2010-12-03 2012-06-07 Babak Taheri Wafer Level Structures and Methods for Fabricating and Packaging MEMS
CN104045048A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 堆叠半导体器件及其形成方法
CN104051385A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 堆叠式半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330559B2 (en) * 2010-09-10 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging
US8410665B2 (en) * 2010-12-23 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS kinetic energy conversion
US20130001710A1 (en) * 2011-06-29 2013-01-03 Invensense, Inc. Process for a sealed mems device with a portion exposed to the environment
US9123547B2 (en) * 2013-03-13 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor device and method of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127620A1 (en) * 2009-11-30 2011-06-02 PixArt Imaging Incorporation, R.O.C. Mems integrated chip and method for making same
US20120142144A1 (en) * 2010-12-03 2012-06-07 Babak Taheri Wafer Level Structures and Methods for Fabricating and Packaging MEMS
CN104051385A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 堆叠式半导体结构及其形成方法
CN104045048A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 堆叠半导体器件及其形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107226452A (zh) * 2017-05-24 2017-10-03 中国科学院上海微系统与信息技术研究所 共面键合结构及其制备方法
CN107226452B (zh) * 2017-05-24 2019-05-31 中国科学院上海微系统与信息技术研究所 共面键合结构及其制备方法
CN107396239A (zh) * 2017-06-06 2017-11-24 纽威仕微电子（无锡）有限公司 一种水听器及其封装工艺
CN107396239B (zh) * 2017-06-06 2023-08-15 纽威仕微电子（无锡）有限公司 一种水听器及其封装工艺
CN109835870A (zh) * 2019-02-19 2019-06-04 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构

Also Published As

Publication number Publication date
CN106241726B (zh) 2018-03-23
US9290376B1 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
CN106241726A (zh) Mems封装技术
US9809447B2 (en) Pressure sensor
US9567210B2 (en) Multi-pressure MEMS package
US9355896B2 (en) Package systems
US20160046483A1 (en) Methods for packaging a microelectromechanical system (mems) wafer and application-specific integrated circuit (asic) dies using through mold vias (tmvs)
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
US8357987B2 (en) Chip package and fabrication method thereof
US9386380B2 (en) Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device
US8154115B1 (en) Package structure having MEMS element and fabrication method thereof
KR20090076832A (ko) 반도체 장치 및 그 제조 방법
US20090032925A1 (en) Packaging with a connection structure
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
CN103378115A (zh) 用于在cmos图像传感器中玻璃去除的方法和装置
US20210155472A1 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
US8729695B2 (en) Wafer level package and a method of forming a wafer level package
US20160297673A1 (en) Device with vertically integrated sensors and method of fabrication
US20160046484A1 (en) Methods for packaging a microelectromechanical system (mems) wafer and application-specific integrated circuit (asic) dies using wire bonding
TWI388038B (zh) 感測元件結構與製造方法
CN211004545U (zh) 一种具有tsv结构的mems芯片
US9000578B2 (en) Package systems having an opening in a substrate thereof and manufacturing methods thereof
CN105742193A (zh) 晶圆与晶圆接合的工艺及结构
US9227832B1 (en) Pressure sensor and manufacture method thereof
EP2848586A1 (en) Wafer level encapsulation structure and fabrication method thereof
US7541209B2 (en) Method of forming a device package having edge interconnect pad
TWI737982B (zh) 可變形膜及其補償結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant