CN104045048A - 堆叠半导体器件及其形成方法 - Google Patents

堆叠半导体器件及其形成方法 Download PDF

Info

Publication number
CN104045048A
CN104045048A CN201410093116.4A CN201410093116A CN104045048A CN 104045048 A CN104045048 A CN 104045048A CN 201410093116 A CN201410093116 A CN 201410093116A CN 104045048 A CN104045048 A CN 104045048A
Authority
CN
China
Prior art keywords
dielectric layer
metal
substrate
mems
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410093116.4A
Other languages
English (en)
Other versions
CN104045048B (zh
Inventor
朱家骅
郑钧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104045048A publication Critical patent/CN104045048A/zh
Application granted granted Critical
Publication of CN104045048B publication Critical patent/CN104045048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27831—Reworking, e.g. shaping involving a chemical process, e.g. etching the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种堆叠半导体器件包括CMOS器件和MEMS器件。CMOS器件包括多层互连件，在该多层互连件上方设置有金属元件。MEMS器件包括金属部分，在该金属部分上方设置有第一介电层。位于第一介电层中的腔露出部分金属部分。介电停止层至少设置在腔的内表面的上方。可移动结构设置在第一介电层的正面上方并悬于腔的上方。可移动结构包括位于第一介电层的正面上方且悬于腔上方的第二介电层、位于第二介电层上方的金属部件和位于金属部件上方的柔性介电膜。CMOS器件通过朝向柔性介电膜的金属元件接合至MEMS器件。本发明还提供了堆叠半导体器件的形成方法。

Description

堆叠半导体器件及其形成方法
相关申请
本申请要求于2013年3月14日提交的名称为“Stacked SemiconductorDevice and Method of Forming the Same”的美国临时专利申请61/785,104的优先权，该申请的全部内容结合于此作为参考。
技术领域
一般地，本发明涉及堆叠半导体器件，更具体地，涉及包括微机电系统（MEMS）器件和互补金属氧化物半导体（CMOS）器件的堆叠半导体器件以及形成该堆叠的半导体器件的方法。
背景技术
微机电系统（MEMS）器件是具有超小型部件的一种科技产品。MEMS器件可以具有在微米尺寸范围内的部件，有时具有在纳米尺寸范围内的部件。典型的MEMS器件可以包括加工电路以及用于各种类型的传感器的机械部件。MEMS应用包括惯性传感器应用，诸如运动传感器、加速计和陀螺仪。其他MEMS应用包括诸如可移动反射镜的光学应用、诸如RF开关和谐振器的RF应用以及生物感测结构。
对具有较高性能的较小的IC的需求促进了堆叠器件的发展，其中堆叠器件中的一个器件专门用于MEMS应用，而堆叠器件中的其他器件专门用于逻辑电路或其他类型的CMOS电路。然而，由于不同电路制造技术的集成问题，难以制造具有多种类型功能的堆叠半导体器件。为尝试并进一步改进这些集成半导体器件的性能，已经应用了各种针对包括MEMS器件和CMOS器件的这些堆叠半导体器件的配置和制造方法的技术。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种堆叠半导体器件，包括：互补金属氧化物半导体（CMOS）器件，所述CMOS器件包括：第一衬底，具有设置在所述第一衬底上方的至少一个晶体管；多层互连件，设置在所述至少一个晶体管的上方并电连接至所述至少一个晶体管；和金属元件，设置在所述多层互连件的上方；以及微机电系统（MEMS）器件，所述MEMS器件包括：第二衬底；金属部分，位于所述第二衬底上方；第一介电层，设置在所述金属部分的上方，所述第一介电层的厚度至少大于0.5微米；腔，设置在所述第一介电层中并露出部分所述金属部分，所述腔具有内表面；介电停止层，至少设置在所述腔的内表面上方；和可移动结构，设置在所述第一介电层的正面上方并悬于所述腔的上方，所述可移动结构包括位于所述第一介电层的正面上方且悬于所述腔上方的第二介电层、位于所述第二介电层上方的金属部件和位于所述金属部件上方的柔性介电膜，其中，所述CMOS器件通过所述金属元件接合至所述MEMS器件。
在该堆叠半导体器件中，所述可移动结构进一步包括与所述金属部件相对的位于所述柔性介电膜上方的具有分立部分的金属层。
该堆叠半导体器件进一步包括位于具有所述分立部分的所述金属层上方的覆盖介电层。
该堆叠半导体器件进一步包括接合至所述CMOS器件的金属元件和所述MEMS器件的金属层的接合部件。
在该堆叠半导体器件中，所述金属部分位于所述第二衬底上方的部分和所述可移动结构的所述金属部件的一部分构建具有可变电容的微加工电容器。
在该堆叠半导体器件中，所述柔性介电膜的厚度在约0.5微米至约5微米的范围内。
该堆叠半导体器件进一步包括：衬底通孔（TSV），穿透所述第二衬底以电连接所述金属部分。
在该堆叠半导体器件中，所述柔性介电膜的厚度与所述金属部件的厚度的比率在约2至约7的范围内。
在该堆叠半导体器件中，所述柔性介电膜的厚度与所述第二介电层的厚度的比率在约5至约70的范围内。
根据本发明的另一方面，提供了一种堆叠半导体器件，包括：互补金属氧化物半导体（CMOS）器件，所述CMOS器件包括：第一衬底，具有设置在所述第一衬底上方的至少一个晶体管；多层互连件，设置在所述至少一个晶体管的上方并电连接至所述至少一个晶体管；和金属元件，设置在所述多层互连件的上方；以及微机电系统（MEMS）器件，所述MEMS器件包括：第二衬底；第一电极，位于所述第二衬底上方；第一介电层，设置在所述第一电极上方，所述第一介电层的厚度至少大于0.5微米；腔，设置在所述第一介电层中并露出所述第一电极；和可移动结构，设置在所述第一介电层的正面上方并悬于所述腔的上方，所述可移动结构包括位于所述第一介电层的正面上方且悬于所述腔上方的第二介电层、位于所述第二介电层上方的第二电极和位于所述第二电极上方的柔性介电膜；以及接合部件，接合在所述CMOS器件和所述MEMS器件之间以电连接所述CMOS器件和所述MEMS器件，其中，所述第一电极和所述第二电极构建具有可变电容的电容器。
该堆叠半导体器件进一步包括设置在所述第一电极上方以及所述第二电极下方的绝缘凸块。
该堆叠半导体器件进一步包括至少设置在所述腔的内表面的上方的介电停止层。
在该堆叠半导体器件中，所述可移动结构进一步包括与所述第二电极相对的所述柔性介电膜上方的具有分立部分的金属层。
在该堆叠半导体器件中，所述柔性介电膜的厚度与所述第二电极的厚度的比率在约2至约7的范围内。
在该堆叠半导体器件中，所述第二衬底的电阻为至少1000ohms-cm。
根据本发明的又一方面，提供了一种形成堆叠半导体器件的方法，所述方法包括：提供具有正面的第一衬底；在所述第一衬底的正面上方形成多个金属部分；在所述第一衬底的正面上方形成第一介电层，所述第一介电层具有露出部分所述金属部分的腔；在所述第一介电层、所述腔的内表面和露出的金属部分的上方形成介电停止层；用牺牲材料填充所述腔；在填充的牺牲材料和部分所述介电停止层上方形成第二介电层；在所述第二介电层上方形成金属部件；在所述金属部件上方形成柔性介电膜，所述柔性介电膜具有露出部分所述金属部件的多个开口；在所述柔性介电膜上方形成具有分立部分的金属层，部分所述分立部分通过开口与露出的金属部件接触；在所述金属层和所述柔性介电膜的上方形成覆盖介电层；对部分的所述覆盖介电层、所述柔性介电膜和所述第二介电层进行蚀刻，从而形成贯穿孔以露出被填充的所述牺牲材料的一部分；通过所述贯穿孔从所述腔中去除被填充的所述牺牲材料，从而形成悬于所述腔的上方的可移动结构，所述可移动结构包括所述覆盖介电层、所述金属层、所述柔性介电膜、所述金属部件和所述第二介电层；提供具有至少一个晶体管的第二衬底；形成位于所述至少一个晶体管上方并电连接至所述至少一个晶体管的多层互连件；在所述多层互连件上方形成金属元件；以及通过接合部件将所述金属元件接合至所述第一衬底的所述金属层。
该方法进一步包括：形成穿透所述第一衬底的衬底通孔（TSV）以电连接所述金属部分。
在该方法中，在去除被填充的所述牺牲材料的工艺中，所述介电停止层比被填充的所述牺牲材料具有更高的耐蚀刻性。
在该方法中，所述牺牲材料与所述柔性介电膜的蚀刻选择性的比率大于20。
在该方法中，所述第一介电层的厚度至少大于0.5微米。
附图说明
根据下面的详细描述和附图可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚论述起见，各种部件的尺寸可以被任意增大或减小。
图1是根据本发明的至少一个实施例的形成包括MEMS器件和CMOS器件的堆叠半导体器件的方法的流程图。
图2A至图2M是根据本发明的一个或多个实施例处于各个制造阶段的堆叠半导体器件中的MEMS器件的截面图。
图3A至图3C是根据本发明的一个或多个实施例处于各个制造阶段的堆叠半导体器件中的CMOS器件的截面图。
图4A至图4B是根据本发明的至少一个实施例处于各个制造阶段的包括接合至CMOS器件的MEMS器件的堆叠半导体器件的截面图。
具体实施方式
在下面详细论述示例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是示例性的，而不是限制本发明的范围。而且，提及的诸如“顶部”、“正面”、“底部”和“背面”的相对位置术语用于提供元件之间的相对关系，而不用于暗示任何绝对方向。为了简明和清楚起见，可以以不同比例任意地绘制各种部件。
根据本发明的一个或多个实施例，堆叠半导体器件包括接合至互补金属氧化物半导体（CMOS）器件的微机电系统（MEMS）器件。MEMS器件包括运动传感器（例如陀螺仪或加速计）、RF MEMS器件（例如RF开关、谐振器或过滤器）、MEMS磁力计、光学MEMS器件（例如MEMS微反射镜）、MEMS振荡器、MEMS麦克风和/或任何其他MEMS类型的器件。CMOS器件包括逻辑器件、存储器件（例如静态随机存取存储器（SRAM））、射频（RF）器件、输入/输出（I/O）器件、芯片上系统（SoC）、其他适合类型的器件或它们的组合。
图1是根据本发明的至少一个实施例形成包括接合至CMOS器件的MEMS器件的堆叠半导体器件的方法100的流程图。可以在图1的方法100之前、期间或之后提供其他工艺。
现参照图1，方法100中的操作101至112用于堆叠半导体器件中的MEMS器件。方法100中的操作113至115用于堆叠半导体器件中的CMOS器件。方法100中的操作116用于将MEMS器件接合至CMOS器件从而形成堆叠半导体器件。方法100的流程开始于操作101。在操作101中，提供具有正面（front surface）的第一衬底。接下来，方法100继续进行操作102，其中，在第一衬底的正面上方形成多个金属部分。在操作103中，在第一衬底的正面上方形成第一介电层。第一介电层具有露出部分金属部分的腔。在操作104中，在第一介电层、腔的内表面和露出的金属部分的上方形成介电停止层。在操作105中，用牺牲材料填充腔。在操作106中，在填充的牺牲材料和部分介电停止层的上方形成第二介电层。在操作107中，在第二介电层上方形成金属部件。在操作108中，在第二介电层上方形成柔性介电膜（flexible dielectric membrane）。柔性介电膜具有露出部分金属部件的多个开口。在操作109中，在柔性介电膜上方形成具有分立部分的金属层。金属层的分立部分的一部分与通过柔性介电膜中的开口露出的金属部件接触。在操作110中，在金属层和柔性介电膜的上方形成覆盖介电层。在操作111中，对部分的覆盖介电层、柔性介电膜和第二介电层进行蚀刻。从而形成贯穿孔（through-hole）以露出部分的填充的牺牲材料。在操作112中，通过贯穿孔从腔中去除填充的牺牲材料。从而形成包括覆盖介电层、金属层、柔性介电膜、金属部件和第二介电层的可移动结构。可移动结构悬在腔的上方。在操作113中，提供具有至少一个晶体管的第二衬底。在操作114中，形成位于至少一个晶体管的上方并且电连接至至少一个晶体管的多层互连件。在操作115中，在多层互连件上方形成金属元件。在操作116中，通过金属元件和金属层之间的接合部件将金属元件接合至第一衬底的金属层。
图2A至图2M、图3A至图3C和图4A至图4B是根据图1的方法100的各个实施例处于各个制造阶段的包括MEMS器件200和CMOS器件300的堆叠半导体器件400的截面图。图2A至图2M是处于各个制造阶段的堆叠半导体器件400中的MEMS器件200的截面图。
参照图2A，该附图是执行操作101之后的MEMS器件200的衬底201（也被称为MEMS衬底201）的一部分的放大截面图。在一些实施例中，衬底201包括在晶圆形式的衬底201上标记的多个MEMS芯片。通过晶圆上的MEMS芯片之间的划线来划分多个MEMS芯片。根据本发明的一个或多个实施例，在MEMS衬底201的芯片区域内形成至少一个MEMS器件200。MEMS衬底201将经历清洁、沉积、图案化、蚀刻、释放和掺杂步骤中的许多步骤来形成如前文所述的至少一个MEMS器件。本文中术语“衬底”通常是指在其上形成各种层和MEMS结构的块状衬底。在图2A至图2M的实施例中，MEMS器件200是指RF MEMS开关器件。RF MEMS开关器件包括微机械电容器的柔性电极。根据电容器的柔性电极的向上状态和向下状态，RF MEMS开关器件的电容作为开关是可变的，从而控制RF信号的传输。
参照图2A，MEMS衬底201是指高电阻硅衬底。高电阻硅衬底具有至少1000ohms-cm的电阻。在一些实例中，对于RF应用，MEMS衬底201包括玻璃、石英或GaAs，用于阻止通过衬底201的信号损失。MEMS衬底201具有正面201A。MEMS器件200进一步包括形成在正面201A上的隔离层203。隔离层203可以使MEMS衬底201和在隔离层203上方所形成的部件电隔离。隔离层203可以包括氧化硅、氮化硅、氮氧化硅、TEOS氧化物、低k介电材料或它们的组合。
图2B是在执行操作102之后的MEMS器件200的截面图。使用各种沉积工艺、光刻图案化工艺、蚀刻工艺或它们的组合来形成金属层，从而在隔离层203上形成金属部分205A至205D。在一些实例中，金属层包括铝、铜、铝/铜合金、钛、钽、钨、金属硅化物或它们的组合。在某些实例中，金属层的厚度在约3000埃至约7000埃的范围内。
金属部分205A至205C被称为MEMS器件200中的第一电极。金属部分205A被配置成传输MEMS器件200的信号。金属部分205A被称为第一电极的信号元件。被配置成从MEMS器件200连接电源的金属部分205B和205C是第一电极的下拉元件。金属部分205A与金属部分205B和205C相邻并且通过间隙与金属部分205B和205C间隔开。金属部分205D可以与金属部分205A至205C电连接并用作与上金属层的电接触件。
图2C是执行操作103之后的MEMS器件200的截面图。在金属部分205A至205D以及隔离层203上方形成第一介电层207。第一介电层207具有正面207A。第一介电层207可以包含氧化硅、氮化硅、氮氧化硅、TEOS氧化物、低k介电材料或它们的组合。第一介电层207的形成方法包括化学汽相沉积（CVD）、低压CVD（LPCVD）、等离子体增强CVD（PECVD）、或其他适合的方法。第一介电层207的厚度T至少大于0.5微米至约2微米。在第一介电层207中形成腔208。在一些实例中，实施干蚀刻工艺或湿蚀刻工艺以对第一介电层207的一部分进行蚀刻，从而形成腔208。腔208具有包括底面和侧壁表面的内表面。通过腔208露出金属部分205A至205D中的多部分。在图2C中，露出第一电极的信号元件（205A）和第一电极的下拉元件（205B和205C）。腔208的深度基本等于第一介电层207的厚度T。深度至少大于0.5微米以确保后面形成的柔性第二电极的运动。
参照图2D，MEMS器件200进一步包括形成在图2C所示的结构上方的凸块介电层209。凸块介电层209包括氧化硅、氮化硅、氮氧化硅、TEOS氧化物、低k介电材料或它们的组合。去除部分凸块介电层209以在金属部分205B、205C（第一电极的下拉元件）上形成绝缘凸块209A。
图2E是执行操作104之后的MEMS器件200的截面图。在腔208的内表面、露出的金属部分205A至205C、绝缘凸块209A以及其余的凸块介电层209上形成介电停止层211。介电停止层211包括氧化硅、氮化硅、氮氧化硅、TEOS氧化物、低k介电材料或它们的组合。与随后形成的牺牲材料相比，介电停止层211具有较高的耐蚀刻性或耐抛光性。在一个实例中，介电停止层211可以是沿着腔208的内表面的共形衬层。介电停止层211的厚度小于腔208的深度。介电停止层211的形成方法包括化学汽相沉积（CVD）、低压CVD（LPCVD）、大气压CVD（APCVD）、等离子体增强CVD（PECVD）或它们的组合。
图2F是执行操作105之后的MEMS器件200的截面图。用牺牲材料213过填充腔208至介电停止层211的顶面之上的水平。在至少一个实例中，牺牲材料213包括多晶硅、非晶硅或与在操作104中所形成的介电停止层211相比具有较小的耐蚀刻性或耐抛光性的其他适合的材料。可以通过CVD、PECVD或低压化学汽相沉积（LPCVD）来形成牺牲材料213。对牺牲材料213施加诸如化学机械抛光（CMP）工艺和/或蚀刻工艺的平坦化操作以减小牺牲材料213的厚度，从而露出介电停止层211的一部分。当露出介电停止层211的顶面时可以停止平坦化操作。在一个实例中，在平坦化操作期间，牺牲材料213与介电停止层211的去除速度的比率约大于10。在至少一个实施例中，平坦化的牺牲材料213的顶面与介电停止层211的顶面基本平面。
图2G是执行操作106之后的MEMS器件200的截面图。在MEMS衬底201的正面201A的上方在填充的牺牲材料213和介电停止层211上形成第二介电层215。在随后的蚀刻工艺中，第二介电层215比牺牲材料213具有更高的耐蚀刻性，从而将第二介电层215与牺牲材料213的顶面分离（release）。稍后在下文中将描述详细内容。在一些实例中，第二介电层215包括氧化硅、氮化硅或氮氧化硅。在某些实例中，第二介电层215的厚度在约500埃至约1200埃的范围内。第二介电层215的形成方法包括化学汽相沉积（CVD）、低压CVD（LPCVD）、大气压CVD（APCVD）、等离子体增强CVD（PECVD）、热氧化或它们的组合。
通过光刻图案化工艺和蚀刻工艺在第二介电层215、介电停止层211、凸块介电层209和第一介电层207中形成通孔217以露出金属部分205A至205D中的多部分。在图2G中，仅示出一个通孔以用于举例说明的目的。
图2H是执行操作107之后的MEMS器件200的截面图。使用各种沉积工艺、光刻图案化工艺和蚀刻工艺来形成金属层，从而在第二介电层215上形成金属部件219A至219D。在一些实例中，金属层包括铝、铜、铝/铜合金、钛、钽、钨、金属硅化物或它们的组合。在某些实例中，金属层的厚度介于约3000埃至约7000埃之间。
在所述的实施例中，金属部件219A至219C被称为MEMS器件200中的第二电极。与MEMS器件200中的第一电极的信号元件相对应地，MEMS器件200中的金属部件219A被称为第二电极的信号元件，其被配置成与MEMS器件200的第一电极（金属部分205A）协作来传输信号。与MEMS器件200中的第一电极的下拉元件（金属部分205B和205C）相对应地，金属部件219B和219C是第二电极的下拉元件，其被配置成从MEMS器件300连接电源。金属部件219A与金属部件219B和219C相邻。金属部件219A通过间隙与金属部件219B和219C间隔开。金属部件219D被配置成通过通孔217连接金属部分205D并且还连接至在随后的工艺中所形成的上金属层。
图2I是执行操作108之后的MEMS器件200的截面图。在金属部件219A至219D和第二介电层215的上方形成柔性介电膜231。柔性介电膜231提供机械强度和刚性以在MEMS器件200中用作可移动结构的柔性悬浮膜或横梁。在某些实例中，柔性介电膜231的厚度在约0.5微米至约5微米的范围内。介电膜231可以包括氧化硅、氮化硅、氮氧化硅或任何适合的材料。介电膜231的形成方法包括CVD、低压CVD（LPCVD）、大气压CVD（APCVD）、等离子体增强CVD（PECVD）或它们的组合。
在形成柔性介电膜231之后，在柔性介电膜231中形成开口233以露出金属部件219A至219D中的多部分。使用各种光刻图案化工艺、蚀刻工艺（包括干蚀刻或湿蚀刻）来形成开口233。
图2J是执行操作109之后的MEMS器件200的截面图。在柔性介电膜231上、沿着开口233的内表面以及在金属部件219A至219D的露出部分上共形形成金属层。使用各种光刻图案化工艺、蚀刻工艺或它们的组合对金属层进行图案化以在柔性介电膜231上方形成分立部分235。金属层的分立部分235的一部分通过开口233与露出的金属部件219接触。金属层235可以电连接至第一电极中的金属部分205A至205D或第二电极中的金属部件219A至219D，并且将电信号传送到上金属层。在一些实例中，金属层的分立部分235包括铝、铜、铝/铜合金、钛、钽、钨、金属硅化物或它们的组合。在某些实例中，金属层235的厚度在约3000埃至约7000埃的范围内。
图2K是执行操作110之后的MEMS器件200的截面图。在金属层的分立部分235的上方以及在露出的柔性介电膜231上共形形成覆盖介电层237。覆盖介电层237可以包括氧化硅、氮化硅、氮氧化硅或任何适合的材料。在某些实例中，覆盖介电层237的厚度在约500埃至约1200埃的范围内。覆盖介电层237的形成方法包括化学汽相沉积（CVD）、低压CVD（LPCVD）、大气压CVD（APCVD）、等离子体增强CVD（PECVD）或它们的组合。覆盖介电层237可以在随后的诸如牺牲材料213去除的工艺中保护下面的金属层235免受损害。
图2L是执行操作111之后的MEMS器件200的截面图。在图2K所示的MEMS器件200中形成贯穿孔239A。贯穿孔239A延伸穿过覆盖介电层237、柔性介电膜231、第二介电层215并露出部分牺牲材料213。使用各种光刻图案化工艺、蚀刻工艺（包括干蚀刻或湿蚀刻）形成贯穿孔239A。在一些实例中，在包含氟的气氛中用干蚀刻工艺形成贯穿孔239A。在覆盖介电层237中形成多个孔239B以露出部分金属层235。孔239B被配置成在金属层235上形成电结构以将外部电源连接至MEMS器件200。可以在与形成贯穿孔239A的同一蚀刻工艺中或者在与形成贯穿孔239A的不同蚀刻工艺中形成孔239B。
图2M是执行操作112之后的MEMS器件200的截面图。在一些实例中，通过贯穿孔239A实施在包含氟的气氛中的干蚀刻工艺，从而对填充在腔208中的牺牲材料213进行各向同性蚀刻。在去除牺牲材料213之后，在MEMS衬底201中的柔性介电膜231的下方出现腔208。在去除牺牲材料213的蚀刻工艺中，覆盖介电层237、柔性介电膜231和第二介电层215比牺牲材料213具有更高的耐蚀刻性。牺牲材料213与覆盖介电层237、柔性介电膜231或第二介电层215的蚀刻选择性的比率大于约20。而且，介电停止层211在去除牺牲材料213的蚀刻工艺中比牺牲材料213具有更高的耐蚀刻性并保护MEMS衬底201免受损害。
在形成腔208之后，从MEMS衬底201释放出可移动结构240，并且可移动结构240悬于腔208的上方。可移动结构240包括夹置在可移动第二电极（金属部件219A至219C）和金属层235之间的柔性介电膜231。可移动结构240进一步包括分别位于可移动结构240的顶面和底面上的覆盖介电层237和第二介电层215。
在图2A至图2M的实施例中，可移动结构240是在柔性介电膜231的每侧上均设置有金属层（例如金属部件219A至219C或金属层235）和介电层（例如第二介电层215或覆盖介电层237）的对称结构。位于柔性介电膜231顶面上方的金属层235和覆盖介电层237可以平衡来自位于柔性介电膜231的底面上方的金属部件219A至219C和第二介电层215的应力。由于每侧的应力平衡，可移动结构240可能不会向上或向下弯曲。在某些实施例中，可移动结构240是仅在柔性介电膜231的底面上方设置有金属层（例如金属部件219A至219C）和介电层（例如第二介电层215）的非对称结构。
柔性介电膜231提供机械强度和刚性以在MEMS器件200中用作可移动结构240的悬浮膜或横梁。在一些实例中，柔性介电膜231的厚度与金属部件219A至219D的厚度（以及金属层235的厚度）的比率在约2至约7的范围内。在某些实例中，柔性介电膜231的厚度与第二介电层215的厚度（以及覆盖介电层237的厚度）的比率在约5至约70的范围内。
图3A至图3C是根据形成堆叠半导体器件400的各个实施例处于各个制造阶段的堆叠半导体器件400中的CMOS器件300的截面图。可以在图3A至图3C的制造阶段之前、期间或之后提供其他工艺。各个附图已被简化以便更好地理解本发明的发明构思。
与MEMS器件200相似，在CMOS衬底的芯片区域内形成至少一个CMOS器件300。通过晶圆形式的CMOS衬底中的CMOS芯片之间的划线来划分多个CMOS芯片。CMOS衬底将经历清洁、沉积、图案化、蚀刻和掺杂步骤中的许多步骤以在芯片区域内形成至少一个CMOS器件。CMOS器件包括逻辑器件、存储器件（例如，静态随机存取存储器（SRAM））、射频（RF）器件、输入/输出（I/O）器件、芯片上系统（SoC）、其他适合类型的器件或它们的组合。在CMOS器件中可以形成各种器件结构，以包括晶体管、电阻器和/或电容器，可以通过互连层将这些器件结构连接至其他集成电路。
图3A是执行操作113至115之后的CMOS器件300的截面图。参照图3A，该附图是CMOS器件300的一部分的放大截面图。CMOS器件300包括衬底301（也被称为CMOS衬底301）。在所述的实施例中，CMOS衬底301是包括硅的半导体衬底。可选地或者另外地，CMOS衬底301包括另一半导体，诸如碳化硅锗、砷化镓、磷化镓、磷化铟、砷化铟或绝缘体上半导体（SOI）。CMOS器件300可以进一步包括位于CMOS衬底301上方的各种器件结构（未示出）。各种器件结构可以包括晶体管、电阻器和/或电容器。
在CMOS衬底301的正面上方形成多层互连件（MLI）350。MLI350连接至CMOS器件300的各个器件结构或部件。MLI350包括各种导电部件，其可以是位于不同层中的垂直互连件，诸如通孔V1和V2；以及位于不同层中的水平互连件，诸如线305A和305B。MLI350中的各种导电部件包含铝、铜、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或它们的组合。通过用于形成垂直互连件和水平互连件的适合工艺（包括沉积、光刻图案化和蚀刻工艺）来形成MLI350中的导电部件。
在金属间介电（IMD）层303内设置MLI350的各种导电部件。在一些实例中，IMD层303可以具有多层结构。IMD层303可以包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸盐玻璃（PSG）、硼磷硅酸盐玻璃（BPSG）、氟化硅玻璃（FSG）、掺碳氧化硅、低k介电材料或它们的组合。IMD层303的形成工艺包括化学汽相沉积（CVD）、PECVD、LPCVD、APCVD、其他沉积方法或它们的组合。
仍参照图3A，CMOS器件300进一步包括在IMD层303上方形成的并连接至MLI350的多个金属元件307。通过适合的工艺（包括沉积、光刻图案化和蚀刻工艺）来形成金属元件307。金属元件307包括导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、金属硅化物或它们的组合。
参照图3B，CMOS器件300进一步包括在CMOS器件300的金属元件307和露出的IMD层303上所形成的凸块介电层309。凸块介电层309包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、PSG、BPSG、FSG、掺碳氧化硅、低k介电材料或它们的组合。去除部分凸块介电层309以在部分金属元件307上形成绝缘凸块309A。凸块介电层309的剩余部分覆盖金属元件307并通过孔311露出金属元件307的一部分。绝缘凸块309A可以在堆叠器件400的移动操作期间阻止MEMS器件200的可移动结构240与CMOS器件300的金属元件307接触。如果在可移动结构240和金属元件307之间存在残余的静电场力，则绝缘凸块309A还可以对防止MEMS器件200中的可移动结构240粘附在CMOS器件300中的金属元件307上提供反作用力。
参照图3C，接合部件313形成在孔311中并与金属元件307接触。接合部件313被配置成通过金属元件307和MLI350提供从外部电源到CMOS器件300的各种器件结构（包括晶体管、电阻器和/或电容器）的电通路。接合部件313包括诸如金属材料的导电材料或半导体材料。接合部件的金属材料包括铝、铜或铝/铜合金。接合部件的半导体材料包括硅或锗。通过在凸块介电层309上沉积导电层并过填充孔311，然后根据MEMS器件300的设计要求对导电层进行图案化来形成接合部件313。导电层的沉积工艺包括化学汽相沉积（CVD）、物理汽相沉积（PVD）或其他沉积方法。使用光刻图案化工艺、蚀刻工艺、其他适合的工艺或它们的组合对导电层进行图案化。
图4A至图4B是根据本发明的一个或多个实施例处于各个制造阶段的包括MEMS器件200和CMOS器件300的堆叠半导体器件400的截面图。
图4A是执行操作116之后的堆叠半导体器件400的截面图。参照图4A，MEMS器件200接合至CMOS器件300，以形成堆叠半导体器件400。在所述的实施例中，CMOS器件300的金属元件307上的接合部件313通过孔239B接合至MEMS器件200的金属层235。接合部件313电连接MEMS器件200和CMOS器件300。由于接合部件313介于MEMS器件200和CMOS器件300之间，可移动结构240悬于CMOS器件300的正面的上方。
在某些实例中，实施共晶接合工艺以接合MEMS器件200和CMOS器件300。通过加热相接触的两种（或更多种）材料以使这两种（或更多种）材料相互扩散以形成合金成分来实施共晶接合工艺。由于接合部件313包括金属材料或半导体材料，所以共晶接合工艺可以形成金属/金属接合（例如A1/A1接合）界面或金属/半导体材料接合（例如Al/Ge接合）界面。
参照图4B，在接合工艺之后，从MEMS衬底201的与可移动结构240相对的背面对堆叠半导体器件400中的MEMS衬底201进行减薄。在至少一个实施例中，对MEMS衬底201的背面实施诸如化学机械抛光（CMP）工艺、研磨和/或化学蚀刻的平坦化工艺以减少MEMS衬底201的厚度。
仍参照图4B，在减薄工艺之后，在衬底201内形成衬底通孔（TSV）401，以从MEMS衬底201的与可移动结构240相对的背面延伸到部分金属部分205D的。这样，TSV401为堆叠半导体器件400提供内部和外部两种电连接。堆叠半导体器件400还可以包括位于衬底201的背面上方并连接至TSV401的金属焊盘402。金属焊盘402可以接合至焊球或导电凸块以提供与MEMS器件200的金属部分205A至205D、金属部件219A至219C和金属层235的外部电连接。而且，金属焊盘402可以通过TSV401、金属部分205A至205D、金属部件219A至219C、金属层235、接合部件313、金属元件307和MLI350提供与CMOS器件300外部电连接。因此，堆叠半导体器件400集成有MEMS器件200和CMOS器件300，从而提供以低组装成本使不期望的电寄生现象最小化和稳定的器件。MEMS器件200中的第一电极和第二电极构建具有可变电容的电容器。
在一些实例中，使用光刻图案化工艺和蚀刻工艺在MEMS衬底201中形成衬底贯穿孔以露出部分金属部分205D。在衬底贯穿孔的侧壁上以及MEMS衬底201的背面上方形成绝缘层。该绝缘层包括氧化硅、氮化硅或氮氧化硅。用导电材料过填充衬底贯穿孔并去除多余的导电材料，然后根据MEMS器件200的设计要求对导电材料进行图案化以形成TSV401。TSV401的导电材料包括铝、铜或铝/铜合金。导电材料的形成方法包括化学镀、溅射、印刷、电镀或CVD。
如下描述包括至少一个RF MEMS开关器件200的堆叠半导体器件400的操作。当可移动结构240（包括柔性第二电极）处于“水平位置”时，MEMS器件200中的第二电极和MEMS器件200中的第一电极之间的电容“小”。在金属部分205A（第一电极的信号元件）中传输的RF信号自始至终单独地通过金属部分205A。RF信号处于“导通”状态。
当在第一电极的下拉元件（金属部分205B和205C）和第二电极的下拉元件（金属部件219B和219C）之间施加预定电压时，可移动结构240（包括柔性第二电极）被静电力牵引并弯曲变形（collapse）向上到达处于“上部位置”的第一电极。向上推动第二电极的信号元件（金属部件219A）直到其与（conform to）第一电极的信号元件（金属部分205A）上方的介电停止层211一致。介电停止层211和第二介电层215防止第一电极和第二电极电短路。MEMS器件200中的第一电极和第二电极之间的电容“大”。在第一电极的信号元件（金属部分205A）中传输的RF信号可以分流到第二电极的信号元件（金属部件219A）。RF信号不是自始至终单独地通过金属部分205A。RF信号从第一电极中的金属部分205A到达第二电极中的金属部件219A。RF信号处于“断开”状态。MEMS器件200中的可移动第二电极作为开关是可变的，从而控制RF信号的传输。
如果当断开预定电压时，第一电极和第二电极之间存在残余的静电力，则绝缘凸块209A可以对MEMS器件200中的第二电极提供反作用力以防止第二电极粘附在第一电极上。
本发明的一个方面描述了一种堆叠半导体器件。堆叠半导体器件包括互补金属氧化物半导体（CMOS）器件和微机电系统（MEMS）器件。CMOS器件包括第一衬底，在第一衬底上方设置有至少一个晶体管。多层互连件设置在至少一个晶体管上方并电连接至该至少一个晶体管。金属元件设置在多层互连件上方。MEMS器件包括第二衬底。金属部分位于第二衬底上方。第一介电层设置在金属部分上方。第一介电层的厚度至少大于0.5微米。腔设置在第一介电层中并露出部分金属部分。腔具有内表面。介电停止层至少设置在腔的内表面的上方。可移动结构设置在第一介电层的正面上方并悬于腔的上方。可移动结构包括位于第一介电层的正面上方并悬于腔上方的第二介电层、位于第二介电层上方的金属部件和位于金属部件上方的柔性介电膜。CMOS器件通过朝向柔性介电膜的金属元件接合至MEMS器件。
本发明的另一方面描述了一种堆叠半导体器件。该堆叠半导体器件包括CMOS器件和MEMS器件。CMOS器件包括第一衬底，在第一衬底上方设置有至少一个晶体管。多层互连件设置在至少一个晶体管上方并电连接至该至少一个晶体管。金属元件设置在多层互连件上方。MEMS器件包括第二衬底。第一电极位于第二衬底上方。第一介电层设置在第一电极上方。第一介电层的厚度至少大于0.5微米。腔设置在第一介电层中并露出第一电极。可移动结构设置在第一介电层的正面上方并悬于腔的上方。可移动结构包括位于第一介电层的正面上方并悬于腔上方的第二介电层。第二电极位于第二介电层上方。柔性介电膜位于第二电极上方。接合部件接合在CMOS器件和MEMS器件之间以电连接CMOS器件和MEMS器件。第一电极和第二电极构建了具有可变电容的电容器。
本发明还描述了一种形成堆叠半导体器件的方法。提供了具有正面的第一衬底。在第一衬底的正面上方形成多个金属部分。在第一衬底的正面上方形成第一介电层。第一介电层具有露出部分金属部分的腔。在第一介电层、腔的内表面和露出的金属部分的上方形成介电停止层。用牺牲材料填充腔。在填充的牺牲材料和部分介电停止层的上方形成第二介电层。在第二介电层上方形成金属部件。在金属部件上方形成柔性介电膜。柔性介电膜具有露出部分金属部件的多个开口。在柔性介电膜上方形成具有分立部分的金属层。金属层的分立部分的一部分与通过开口露出的金属部件接触。在金属层和柔性介电膜上方形成覆盖介电层。对部分的覆盖介电层、柔性介电膜和第二介电层进行蚀刻。从而形成贯穿孔以露出部分的填充的牺牲材料。通过贯穿孔从腔中去除填充的牺牲材料。从而形成悬于腔上方的可移动结构。可移动结构包括覆盖介电层、金属层、柔性介电膜、金属部件和第二介电层。提供具有至少一个晶体管的第二衬底。形成位于至少一个晶体管上方且电连接至至少一个晶体管的多层互连件。在多层互连件上方形成金属元件。通过接合部件将金属元件接合至第一衬底的金属层。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种堆叠半导体器件，包括：
互补金属氧化物半导体（CMOS）器件，所述CMOS器件包括：
第一衬底，具有设置在所述第一衬底上方的至少一个晶体管；
多层互连件，设置在所述至少一个晶体管的上方并电连接至所述至少一个晶体管；和
金属元件，设置在所述多层互连件的上方；以及
微机电系统（MEMS）器件，所述MEMS器件包括：
第二衬底；
金属部分，位于所述第二衬底上方；
第一介电层，设置在所述金属部分的上方，所述第一介电层的厚度至少大于0.5微米；
腔，设置在所述第一介电层中并露出部分所述金属部分，所述腔具有内表面；
介电停止层，至少设置在所述腔的内表面上方；和
可移动结构，设置在所述第一介电层的正面上方并悬于所述腔的上方，所述可移动结构包括位于所述第一介电层的正面上方且悬于所述腔上方的第二介电层、位于所述第二介电层上方的金属部件和位于所述金属部件上方的柔性介电膜，
其中，所述CMOS器件通过所述金属元件接合至所述MEMS器件。
2.根据权利要求1所述的堆叠半导体器件，其中，所述可移动结构进一步包括与所述金属部件相对的位于所述柔性介电膜上方的具有分立部分的金属层。
3.根据权利要求2所述的堆叠半导体器件，进一步包括位于具有所述分立部分的所述金属层上方的覆盖介电层。
4.根据权利要求2所述的堆叠半导体器件，进一步包括接合至所述CMOS器件的金属元件和所述MEMS器件的金属层的接合部件。
5.根据权利要求1所述的堆叠半导体器件，其中，所述金属部分位于所述第二衬底上方的部分和所述可移动结构的所述金属部件的一部分构建具有可变电容的微加工电容器。
6.根据权利要求1所述的堆叠半导体器件，其中，所述柔性介电膜的厚度在约0.5微米至约5微米的范围内。
7.根据权利要求1所述的堆叠半导体器件，进一步包括：
衬底通孔（TSV），穿透所述第二衬底以电连接所述金属部分。
8.根据权利要求1所述的堆叠半导体器件，其中，所述柔性介电膜的厚度与所述金属部件的厚度的比率在约2至约7的范围内。
9.一种堆叠半导体器件，包括：
互补金属氧化物半导体（CMOS）器件，所述CMOS器件包括：
第一衬底，具有设置在所述第一衬底上方的至少一个晶体管；
多层互连件，设置在所述至少一个晶体管的上方并电连接至所述至少一个晶体管；和
金属元件，设置在所述多层互连件的上方；以及微机电系统（MEMS）器件，所述MEMS器件包括：
第二衬底；
第一电极，位于所述第二衬底上方；
第一介电层，设置在所述第一电极上方，所述第一介电层的厚度至少大于0.5微米；
腔，设置在所述第一介电层中并露出所述第一电极；和
可移动结构，设置在所述第一介电层的正面上方并悬于所述腔的上方，所述可移动结构包括位于所述第一介电层的正面上方且悬于所述腔上方的第二介电层、位于所述第二介电层上方的第二电极和位于所述第二电极上方的柔性介电膜；以及
接合部件，接合在所述CMOS器件和所述MEMS器件之间以电连接所述CMOS器件和所述MEMS器件，其中，所述第一电极和所述第二电极构建具有可变电容的电容器。
10.一种形成堆叠半导体器件的方法，所述方法包括：
提供具有正面的第一衬底；
在所述第一衬底的正面上方形成多个金属部分；
在所述第一衬底的正面上方形成第一介电层，所述第一介电层具有露出部分所述金属部分的腔；
在所述第一介电层、所述腔的内表面和露出的金属部分的上方形成介电停止层；
用牺牲材料填充所述腔；
在填充的牺牲材料和部分所述介电停止层上方形成第二介电层；
在所述第二介电层上方形成金属部件；
在所述金属部件上方形成柔性介电膜，所述柔性介电膜具有露出部分所述金属部件的多个开口；
在所述柔性介电膜上方形成具有分立部分的金属层，部分所述分立部分通过开口与露出的金属部件接触；
在所述金属层和所述柔性介电膜的上方形成覆盖介电层；
对部分的所述覆盖介电层、所述柔性介电膜和所述第二介电层进行蚀刻，从而形成贯穿孔以露出被填充的所述牺牲材料的一部分；
通过所述贯穿孔从所述腔中去除被填充的所述牺牲材料，从而形成悬于所述腔的上方的可移动结构，所述可移动结构包括所述覆盖介电层、所述金属层、所述柔性介电膜、所述金属部件和所述第二介电层；
提供具有至少一个晶体管的第二衬底；
形成位于所述至少一个晶体管上方并电连接至所述至少一个晶体管的多层互连件；
在所述多层互连件上方形成金属元件；以及
通过接合部件将所述金属元件接合至所述第一衬底的所述金属层。
CN201410093116.4A 2013-03-14 2014-03-13 堆叠半导体器件及其形成方法 Active CN104045048B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361785104P 2013-03-14 2013-03-14
US61/785,104 2013-03-14
US13/906,080 2013-05-30
US13/906,080 US9079761B2 (en) 2013-03-14 2013-05-30 Stacked semiconductor device and method of forming the same related cases

Publications (2)

Publication Number Publication Date
CN104045048A true CN104045048A (zh) 2014-09-17
CN104045048B CN104045048B (zh) 2016-06-29

Family

ID=51523656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410093116.4A Active CN104045048B (zh) 2013-03-14 2014-03-13 堆叠半导体器件及其形成方法

Country Status (2)

Country Link
US (2) US9079761B2 (zh)
CN (1) CN104045048B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106241726A (zh) * 2015-06-12 2016-12-21 台湾积体电路制造股份有限公司 Mems封装技术
CN107697881A (zh) * 2017-06-27 2018-02-16 上海集成电路研发中心有限公司 一种红外传感器结构及其制备方法
CN111762752A (zh) * 2020-05-25 2020-10-13 深迪半导体(上海)有限公司 Mems器件及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
SG10201408532SA (en) * 2013-12-19 2015-07-30 Agency Science Tech & Res Method For Thin Film Encapsulation (TFE) Of A Microelectromechanical System (MEMS) Device And The MEMS Device Encapsulated Thereof
US9776858B2 (en) * 2014-02-26 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9637371B2 (en) 2014-07-25 2017-05-02 Semiconductor Manufacturing International (Shanghai) Corporation Membrane transducer structures and methods of manufacturing same using thin-film encapsulation
US9446947B2 (en) * 2014-08-25 2016-09-20 Texas Instruments Incorporated Use of metal native oxide to control stress gradient and bending moment of a released MEMS structure
CN105845589B (zh) * 2015-01-14 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US20160009544A1 (en) * 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9505611B1 (en) 2015-07-30 2016-11-29 Global Foundries Inc. Integration of electromechanical and CMOS devices in front-end-of-line using replacement metal gate process flow
US10000373B2 (en) * 2016-01-27 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Nano-electromechanical system (NEMS) device structure and method for forming the same
AU2018289454A1 (en) 2017-06-21 2019-12-05 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
CN107733397A (zh) * 2017-11-08 2018-02-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的多层键合系统集成封装结构
US11289377B2 (en) * 2019-10-01 2022-03-29 Qorvo Us, Inc. Semiconductor chip suitable for 2.5D and 3D packaging integration and methods of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945593A (en) * 2008-04-30 2009-11-01 Pixart Imaging Inc Micro-electro-mechanical device and method for making the same
GB2467776A (en) * 2009-02-13 2010-08-18 Wolfson Microelectronics Plc Integrated MEMS transducer and circuitry
CN102417154A (zh) * 2010-09-28 2012-04-18 台湾积体电路制造股份有限公司 晶圆级封装中的多接合
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
CN102874737A (zh) * 2011-07-12 2013-01-16 法国原子能与替代能委员会 微系统及/或纳米系统类型的装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716051B2 (en) * 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US9035428B2 (en) * 2013-03-14 2015-05-19 Invensense, Inc. Integrated structure with bidirectional vertical actuation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945593A (en) * 2008-04-30 2009-11-01 Pixart Imaging Inc Micro-electro-mechanical device and method for making the same
GB2467776A (en) * 2009-02-13 2010-08-18 Wolfson Microelectronics Plc Integrated MEMS transducer and circuitry
CN102417154A (zh) * 2010-09-28 2012-04-18 台湾积体电路制造股份有限公司 晶圆级封装中的多接合
CN102815659A (zh) * 2011-06-10 2012-12-12 台湾积体电路制造股份有限公司 具有可移动部件的半导体器件及其制造方法
CN102874737A (zh) * 2011-07-12 2013-01-16 法国原子能与替代能委员会 微系统及/或纳米系统类型的装置及其制造方法
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106241726A (zh) * 2015-06-12 2016-12-21 台湾积体电路制造股份有限公司 Mems封装技术
CN106241726B (zh) * 2015-06-12 2018-03-23 台湾积体电路制造股份有限公司 Mems封装技术
CN107697881A (zh) * 2017-06-27 2018-02-16 上海集成电路研发中心有限公司 一种红外传感器结构及其制备方法
CN107697881B (zh) * 2017-06-27 2020-05-15 上海集成电路研发中心有限公司 一种红外传感器结构及其制备方法
CN111762752A (zh) * 2020-05-25 2020-10-13 深迪半导体(上海)有限公司 Mems器件及其制造方法

Also Published As

Publication number Publication date
US20140264474A1 (en) 2014-09-18
US9388040B2 (en) 2016-07-12
CN104045048B (zh) 2016-06-29
US9079761B2 (en) 2015-07-14
US20150315015A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
CN104045048A (zh) 堆叠半导体器件及其形成方法
US9123547B2 (en) Stacked semiconductor device and method of forming the same
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US9604843B2 (en) MEMS devices and methods for forming same
US9731962B2 (en) MEMS device and fabrication method
US9802816B2 (en) MEMS device structure and methods of forming same
TWI543280B (zh) 微機電系統元件的形成方法
US11498832B2 (en) Stacked semiconductor structure and method of forming the same
US9346666B2 (en) Composite wafer semiconductor
US9450109B2 (en) MEMS devices and fabrication methods thereof
US9487391B2 (en) Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US20220380208A1 (en) Stacked Semiconductor Structure and Method of Forming the Same
US20160145094A1 (en) Micro-elelctro-mechanical system device and method for fabricating the same
CN104045051A (zh) 堆叠半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant