CN106230435B - 时钟源生成装置及方法 - Google Patents

Abstract

本发明提供了一种时钟源生成装置及方法，该装置包括待校准压控时钟源、秒脉冲发生器、处理器和数模转换器；待校准压控时钟源向处理器发送待校准时钟源信号；秒脉冲发生器向处理器发送秒脉冲信号；处理器利用待校准时钟源信号对秒脉冲信号进行计数，根据计数结果计算电压数据，对电压数据进行协议格式转换，将转换后的电压数据发送至数模转换器；数模转换器接收转换后的电压数据，向待校准压控时钟源发送转换后的电压数据对应的电压信号；待校准压控时钟源根据电压信号输出校准后的时钟源信号。通过本发明的装置及方法能够生成高稳定性高精度的时钟源，缓解相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题。

Description

时钟源生成装置及方法

技术领域

本发明涉及通信技术领域，具体而言，涉及一种时钟源生成装置及方法。

背景技术

随着科学技术的发展，对高稳定性高精度的时钟源的需求越来越广泛，如在三维激光扫描设备中，为了构建出准确的三维点云，需要依赖时钟源的高稳定性和高精度将多个传感器检测到的数据进行同步采集和传输。相关技术中，大多通过温补高稳晶振提供高稳定性高精度的时钟源。

发明人在研究中发现，温补高稳晶振的频率稳定性易受温度、使用时间及自然老化等因素影响，容易产生累计误差，通过温补高稳晶振提供的时钟源绝对精度无法保证。

针对相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题，目前尚未提出有效的解决方法。

发明内容

有鉴于此，本发明的目的在于提供一种时钟源生成装置及方法，能够生成高稳定性高精度的时钟源，缓解相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题。

第一方面，本发明实施例提供了一种时钟源生成装置，所述装置包括待校准压控时钟源、秒脉冲发生器、处理器和数模转换器；所述待校准压控时钟源向所述处理器发送待校准时钟源信号；所述秒脉冲发生器向所述处理器发送秒脉冲信号；所述处理器接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对所述秒脉冲信号进行计数，根据计数结果计算电压数据，对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至所述数模转换器；所述数模转换器接收转换后的所述电压数据，向所述待校准压控时钟源发送转换后的所述电压数据对应的电压信号；所述待校准压控时钟源接收所述电压信号，根据所述电压信号输出校准后的时钟源信号。

结合第一方面，本发明实施例提供了第一方面第一种可能的实施方式，其中，所述处理器包括秒脉冲信号计数模块、计数比较模块、电压计算模块和协议转换模块；所述秒脉冲信号计数模块接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对相邻的所述秒脉冲信号之间的时间间隔进行计数，将计数结果发送至所述计数比较模块；所述计数比较模块接收所述计数结果，将所述计数结果与预设的标准计数结果进行比较，将比较结果发送至所述电压计算模块；所述电压计算模块接收所述比较结果，通过闭环调节算法根据所述比较结果计算电压调节量，根据所述电压调节量和预先存储的初始电压值确定电压数据，将所述电压数据发送至所述协议转换模块；所述协议转换模块对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至所述数模转换器。

结合第一方面，本发明实施例提供了第一方面第二种可能的实施方式，其中，所述装置还包括秒脉冲信号检测去噪模块；所述秒脉冲发生器向所述秒脉冲信号检测去噪模块发送秒脉冲信号；所述秒脉冲信号检测去噪模块接收所述秒脉冲信号，对所述秒脉冲信号进行去噪，并检测所述秒脉冲信号是否完整以及质量是否合格，当检测到所述秒脉冲信号完整并且质量合格时，将所述秒脉冲信号发送至所述处理器。

结合第一方面，本发明实施例提供了第一方面第三种可能的实施方式，其中，所述装置还包括倍频模块；所述待校准压控时钟源向所述倍频模块发送第一时钟源信号；所述倍频模块接收所述第一时钟源信号，对所述第一时钟源信号进行倍频处理，得到第二时钟源信号，将所述第二时钟源信号作为所述待校准时钟源信号发送至所述处理器。

结合第一方面第三种可能的实施方式，本发明实施例提供了第一方面第四种可能的实施方式，其中，所述装置还包括多路分频模块；所述待校准压控时钟源接收所述电压信号，根据所述电压信号输出调节后的第一时钟源信号；所述倍频模块接收所述调节后的第一时钟源信号，对所述调节后第一时钟源信号进行倍频处理，得到第三时钟源信号，将所述第三时钟源信号发送至所述多路分频模块；所述多路分频模块对所述第三时钟源信号进行分频分路处理，得到多路分频信号，将所述多路分频信号作为校准后的时钟源信号输出。

结合第一方面，本发明实施例提供了第一方面第五种可能的实施方式，其中，所述装置还包括秒脉冲发生器包括GPS模块。

结合第一方面，本发明实施例提供了第一方面第六种可能的实施方式，其中，所述待校准压控时钟源包括压控晶振。

第二方面，本发明实施例提供了一种时钟源生成方法，所述方法包括：待校准压控时钟源向处理器发送待校准时钟源信号；秒脉冲发生器向所述处理器发送秒脉冲信号；所述处理器接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对所述秒脉冲信号进行计数，根据计数结果计算电压数据，对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至数模转换器；所述数模转换器接收转换后的所述电压数据，向所述待校准压控时钟源发送转换后的所述电压数据对应的电压信号；所述待校准压控时钟源接收所述电压信号，根据所述电压信号输出校准后的时钟源信号。

结合第二方面，本发明实施例提供了第二方面第一种可能的实施方式，其中，所述处理器包括秒脉冲信号计数模块、计数比较模块、电压计算模块和协议转换模块；所述处理器接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对所述秒脉冲信号进行计数，根据计数结果计算电压数据，对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至数模转换器，包括：所述秒脉冲信号计数模块接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对相邻的所述秒脉冲信号之间的时间间隔进行计数，将计数结果发送至所述计数比较模块；所述计数比较模块接收所述计数结果，将所述计数结果与预设的标准计数结果进行比较，将比较结果发送至所述电压计算模块；所述电压计算模块接收所述比较结果，通过闭环调节算法根据所述比较结果计算电压调节量，根据所述电压调节量和预先存储的初始电压值确定电压数据，将所述电压数据发送至所述协议转换模块；所述协议转换模块对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至所述数模转换器。

结合第二方面，本发明实施例提供了第二方面第二种可能的实施方式，其中，所述方法还包括：设置秒脉冲发生器与秒脉冲信号检测去噪模块；所述处理器接收所述秒脉冲信号，包括：所述秒脉冲发生器向所述秒脉冲信号检测去噪模块发送秒脉冲信号；所述秒脉冲信号检测去噪模块接收所述秒脉冲信号，对所述秒脉冲信号进行去噪，并检测所述秒脉冲信号是否完整以及质量是否合格，当检测到所述秒脉冲信号完整并且质量合格时，将所述秒脉冲信号发送至所述处理器；所述处理器接收所述秒脉冲信号。

本发明实施例中的时钟源生成装置及方法，处理器能够利用待校准时钟源信号对秒脉冲信号进行计数，并根据计数结果计算电压数据，待校准压控时钟源根据电压数据对应的电压信号输出校准后的时钟源信号。本实施例中的装置及方法形成了一种闭环校准系统，通过该闭环校准系统能够实时对待校准时钟源信号进行校准，并利用秒脉冲信号的精度保证校准后的时钟源信号的精度，利用待校准压控时钟源自身的稳定性保证校准后的时钟源信号的稳定性，从而得到高稳定性高精度的时钟源，缓解相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明实施例所提供的时钟源生成装置的第一种结构示意图；

图2示出了本发明实施例所提供的时钟源生成装置的第二种结构示意图；

图3示出了本发明实施例所提供的时钟源生成装置的第三种结构示意图；

图4示出了本发明实施例所提供的时钟源生成方法的流程示意图。

附图标记如下：

待校准压控时钟源10、处理器20、数模转换器30、秒脉冲发生器40、秒脉冲信号计数模块21、计数比较模块22、电压计算模块23、协议转换模块24、秒脉冲信号检测去噪模块50、倍频模块60、多路分频模块70。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题，本发明实施例提供了一种时钟源生成装置及方法，下面结合实施例进行具体描述。

参考如图1所示的时钟源生成装置的结构示意图，如图1所示，本实施例中的时钟源生成装置包括待校准压控时钟源10、秒脉冲发生器40、处理器20和数模转换器30；

待校准压控时钟源10向处理器20发送待校准时钟源信号；

秒脉冲发生器40向处理器20发送秒脉冲信号；

处理器20接收该秒脉冲信号和该待校准时钟源信号，利用待校准时钟源信号对秒脉冲信号进行计数，根据计数结果计算电压数据，对该电压数据进行协议格式转换，将转换后的电压数据发送至数模转换器30；

数模转换器30接收转换后的电压数据，对转换后的电压数据进行数模转换，得到电压信号，将该电压信号发送至待校准压控时钟源10；

待校准压控时钟源10接收该电压信号，根据该电压信号输出校准后的时钟源信号。

本发明实施例中的时钟源生成装置，处理器20能够利用待校准时钟源信号对秒脉冲信号进行计数，并根据计数结果计算电压数据，待校准压控时钟源10根据电压数据对应的电压信号输出校准后的时钟源信号。本实施例中的装置形成了一种闭环校准系统，通过该闭环校准系统能够实时对待校准时钟源信号进行校准，并利用秒脉冲信号的精度保证校准后的时钟源信号的精度，利用待校准压控时钟源自身的稳定性保证校准后的时钟源信号的稳定性，从而得到高稳定性高精度的时钟源，缓解相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题。

本实施例中，待校准压控时钟源10具有标准的时钟信号输出频率，如10MHz，由于工作环境、自然老化等其他原因，待校准压控时钟源10的时钟信号输出频率将在标准频率左右波动，如在10MHz左右波动。待校准压控时钟源10的工作情况受电压控制，当电压变化时，其时钟信号的输出频率将随之变化。本实施例中，通过向待校准压控时钟源10发送电压信号，能够改变待校准压控时钟源10的工作电压，从而改变待校准压控时钟源10的时钟信号的输出频率，使得待校准压控时钟源10输出的时钟信号保持在标准频率。

本实施例中，待校准压控时钟源10持续向处理器20发送时钟源信号，处理器20持续对时钟源信号进行校准，从而形成闭环校准回路，保证待校准压控时钟源10能够实时输出高稳定性高精度的时钟源信号。

图1中，待校准压控时钟源10包括压控晶振，优选频率为10MHz的高稳压控晶振。秒脉冲信号为PPS(One Pulse Per Second，每秒1个脉冲)秒脉冲信号。秒脉冲发生器40优选GPS(Global Positioning System，全球定位系统)模块。

图1中，处理器20根据计数结果计算得到的电压数据为数字信号，数模转换器30将数字形式的电压数据转换成模拟信号，即转换成电压信号，待校准压控时钟源10根据电压信号输出校准后的时钟源信号。

如图2所示，本实施例中的处理器20包括秒脉冲信号计数模块21、计数比较模块22、电压计算模块23和协议转换模块24；

秒脉冲信号计数模块21接收上述的秒脉冲信号和上述待校准时钟源信号，利用待校准时钟源信号对相邻的秒脉冲信号之间的时间间隔进行计数，将计数结果发送至计数比较模块22；

计数比较模块22接收计数结果，将计数结果与预设的标准计数结果进行比较，将比较结果发送至电压计算模块23；

电压计算模块23接收比较结果，通过闭环调节算法根据比较结果计算电压调节量，根据电压调节量和预先存储的初始电压值确定电压数据，将该电压数据发送至协议转换模块24；

协议转换模块24对接收到的电压数据进行协议格式转换，将转换后的电压数据发送至数模转换器30。

本实施例中，秒脉冲信号计数模块21可以为PPS分频计数模块，计数比较模块22可以称为时差比较模块，以秒脉冲信号为PPS秒脉冲信号，待校准压控时钟源10为10MHz的高稳压控晶振为例，PPS分频计数模块利用10MHz的时钟信号对相邻PPS秒脉冲信号之间的时间间隔(1秒)进行计数，得到计数结果如10M，计数比较模块22将计数结果与预设的标准计数结果如10M+1进行比较作差，得到求差结果，如1，电压计算模块23通过PID(比例积分微分控制)闭环调节算法根据比较结果计算电压调节量。电压计算模块23内部存储有初始电压值，该初始电压值与待校准压控时钟源10当前的工作电压相等，电压计算模块23将计算的电压调节量和初始电压值进行加和处理，得到电压数据，将该电压数据发送至协议转换模块24。协议转换模块24将接收到的电压数据转换成数模转换器30能够识别的格式，并将转换后的电压数据发送至数模转换器30。

本实施例中，协议转换模块24可以为DAC接口模块，DAC接口模块将电压调节量转换为IIC协议格式，并将IIC协议格式的电压调节量输出给数模转换器30，以便于数模转换器30进行数模转换。本实施例中，通过设置协议转换模块24，能够对电压调节量进行协议格式转换，以便于数模转换器30对电压调节量进行数模转换。

图1中，秒脉冲发生器40优选GPS(Global Positioning System，全球定位系统)接收板卡，GPS接收板卡发送PPS秒脉冲信号。当秒脉冲发生器40为GPS接收板卡时，秒脉冲发生器40需要通过天线获取GPS信号，从而向处理器20发送秒脉冲信号。

考虑到秒脉冲发生器40发送的秒脉冲信号噪声、信号丢失的可能，如图2所示，本实施例中的装置还包括秒脉冲信号检测去噪模块50，秒脉冲发生器40向秒脉冲信号检测去噪模块50发送秒脉冲信号，秒脉冲信号检测去噪模块50接收该秒脉冲信号，对该秒脉冲信号进行去噪，并检测该秒脉冲信号是否完整以及质量是否合格，当检测到该秒脉冲信号完整并且质量合格时，将该秒脉冲信号发送至处理器20。

以秒脉冲发生器40为GPS接收板卡，秒脉冲发生器40发送的秒脉冲信号为PPS秒脉冲信号为例，由于PPS秒脉冲信号经过外部传输到达处理器20存在信号出现外部干扰的可能，因此需要采用秒脉冲信号检测去噪模块50通过高频时钟采样PPS秒脉冲信号，去除PPS秒脉冲信号中的噪声以防止产生误检测，并检测PPS秒脉冲信号是否丢失以及检测PPS秒脉冲信号质量是否合格，若出现丢失或质量不合格则向处理器20发出PPS秒脉冲信号失锁通知，通知处理器20进入工作等待状态，其中，若PPS秒脉冲信号在短期内多次出现单个脉冲的宽度过大或过小，或多个脉冲之间的时间间隔过大或过小的情况，则认为PPS秒脉冲信号质量不合格。

本实施例中，通过设置秒脉冲信号检测去噪模块50能够避免根据丢失或者质量不合格的秒脉冲信号校准待校准时钟源信号，并对秒脉冲信号进行去噪，保证后续处理的准确性。

如图2所示，本实施例中的装置还包括倍频模块60，待校准压控时钟源10向倍频模块60发送第一时钟源信号，倍频模块60接收第一时钟源信号，对第一时钟源信号进行倍频处理，得到第二时钟源信号，将第二时钟源信号作为待校准时钟源信号发送至处理器20。

本实施例中，倍频模块60可以是PPL(Phase Locked Loop，锁相环)倍频模块，以待校准压控时钟源10为10MHz的高稳压控晶振为例，第一时钟源信号为10MHz的时钟信号，PPL倍频模块采用高稳压控晶振产生的10MHz的时钟信号作为输入，经过倍频得到100MHz的时钟信号，将该100MHz的时钟信号作为第二时钟源信号输入至上述处理器20。PPL倍频模块还能够以第一时钟源信号作为输入，对第一时钟源信号进行倍频处理，将倍频处理过的信号作为其他模块的基础时钟输出。比如，PPL倍频模块还能够以高稳压控晶振产生的10MHz的时钟信号作为输入，经过倍频得到50MHz的时钟信号，将该50MHz的时钟信号作为上述秒脉冲信号检测去噪模块50、秒脉冲信号计数模块21和计数比较模块22的基础时钟。

如图2所示，本实施例中的装置还包括多路分频模块70，待校准压控时钟源10接收上述电压信号，根据电压信号输出调节后的第一时钟源信号，倍频模块60接收调节后的第一时钟源信号，对调节后第一时钟源信号进行倍频处理，得到第三时钟源信号，将第三时钟源信号发送至多路分频模块70，多路分频模块70对第三时钟源信号进行分频分路处理，得到多路分频信号，将多路分频信号作为校准后的时钟源信号输出。

本实施例中，可以直接将待校准压控时钟源10输出的校准后的时钟信号作为高精度高稳定时钟信号用于其他电器件的使用，考虑到其他电器件可能需要多路不同频率的时钟信号，本实施例中还设置了多路分频模块70，多路分频模块70又称为PLL(Phase LockedLoop，锁相环)多路分频模块，能够对第三时钟源信号进行多路分频，得到多路信号，从而满足不同电器件的需要。上述PPL倍频模块还能够以待校准压控时钟源10输出的时钟信号作为输入，将经过倍频的时钟信号作为多路分频模块70的基础时钟输出。

如图3所示，本实施例中，能够将秒脉冲信号检测去噪模块50、秒脉冲信号计数模块21、计数比较模块22、电压计算模块23、协议转换模块24、倍频模块60和多路分频模块70集成在FPGA(Field Programmable Gate Array，现场可编程门阵列)中实现，该种情况下，倍频模块60可以为FPGA内部自带的PLL锁相环IP(Intellectual Property Core，知识产权)核。

图3中的装置工作过程如下：采用FPGA作为信号与逻辑处理单元，采集秒脉冲发生器40发送的PPS秒脉冲信号，通过秒脉冲信号检测去噪模块50对PPS秒脉冲信号进行去噪，并检测PPS秒脉冲信号是否完整以及质量是否合格，当检测到PPS秒脉冲信号完整且质量合格时，将PPS秒脉冲信号发送至秒脉冲信号计数模块21，当检测到PPS秒脉冲信号丢失或者质量不合格时，通知秒脉冲信号计数模块21进入工作等待状态。

倍频模块60接收待校准压控时钟源10发送的第一时钟源信号，对第一时钟源信号进行倍频处理，得到第二时钟源信号，将第二时钟源信号输出至秒脉冲信号计数模块21。倍频模块60还对第一时钟源信号进行倍频处理，得到第四时钟源信号，将第四时钟源信号作为基础时钟输入至秒脉冲信号检测去噪模块50、计数比较模块22和多路分频模块70。

秒脉冲信号计数模块21利用第二时钟源信号对相邻的PPS秒脉冲信号之间的时间间隔进行计数得到计数结果，并对计数结果做统计和时域滤波以消除秒脉冲信号自身的随机误差，将计数结果发送至计数比较模块22，计数比较模块22接收计数结果，将计数结果与预设的标准计数结果进行比较求差，将求差结果发送至电压计算模块23，电压计算模块23接收求差结果，通过PID闭环调节算法根据求差结果计算电压调节量，将电压调节量与预先存储的初始电压值进行加和，得到电压数据，将电压数据发送至协议转换模块24。当求差结果较大时，电压调节量采用较大的调节量，加快频率调节收敛的速度。

协议转换模块24将电压数据以IIC协议格式输出给数模转换器30，数模转换器30对电压数据进行数模转换，得到电压信号，将电压信号输出至待校准压控时钟源10，从而对待校准压控时钟源10进行校准。

待校准压控时钟源10根据接收到的电压信号进行输出频率校准，并向倍频模块60发送调节后的第一时钟源信号，倍频模块60对调节后第一时钟源信号进行倍频处理，得到第三时钟源信号，将第三时钟源信号发送至多路分频模块70，多路分频模块70对第三时钟源信号进行分频分路处理，得到多路分频信号，将多路分频信号作为校准后的时钟源信号输出。

图3中的装置通过多次待校准压控时钟源10输出频率负反馈控制待校准压控时钟源10的输出频率来使其输出逐步达到稳定和高精确度。

综上，本实施例提供的时钟源生成装置具有如下优点：能够采用FPGA器件作为外部时钟计数、比较、调节主处理器，同时利用FPGA内部的PLL产生高频参考时钟和多路可调输出时钟；能够采用外部压控高稳晶振作为FPGA器件时钟输入以提高设计时钟源的高稳定性；以GPS的PPS脉冲作为调节晶振输出频率的参考基准，充分利用PPS的无累计误差原理来提高设计时钟源的频率精度；采用PID闭环控制算法来调节时钟输出频率，可以方便快速调节外部时钟使其达到高精度频率输出。

本发明实施例的多路时钟源能够通过FPGA的PLL分频产生，可以灵活设置需产生的时钟路数、时钟频率、时钟相位且不需要增加额外的成本。本发明实施例结构简单，调节方便且调节速度快，可以完全实时修正时钟误差，做到无累计误差且输出精度高。

对应上述时钟源生成装置，本实施例还提供了一种时钟源生成方法，能够理解，适用于上述装置的描述同样适用于本方法。如图4所示，本实施例中的方法包括：

步骤S402，待校准压控时钟源向处理器发送待校准时钟源信号，秒脉冲发生器向处理器发送秒脉冲信号；

步骤S404，处理器接收秒脉冲信号和待校准时钟源信号，利用待校准时钟源信号对秒脉冲信号进行计数，根据计数结果计算电压数据，对电压数据进行协议格式转换，将转换后的电压数据发送至数模转换器；

步骤S406，数模转换器接收转换后的电压数据，向待校准压控时钟源发送转换后的电压数据对应的电压信号；

步骤S408，待校准压控时钟源接收电压信号，根据电压信号输出校准后的时钟源信号。

本发明实施例中的时钟源生成方法，处理器能够利用待校准时钟源信号对秒脉冲信号进行计数，并根据计数结果计算电压数据，待校准压控时钟源根据电压数据对应的电压信号输出校准后的时钟源信号。本实施例中的方法形成了一种闭环校准系统，通过该闭环校准系统能够实时对待校准时钟源信号进行校准，并利用秒脉冲信号的精度保证校准后的时钟源信号的精度，利用待校准压控时钟源自身的稳定性保证校准后的时钟源信号的稳定性，从而得到高稳定性高精度的时钟源，缓解相关技术中通过温补高稳晶振提供的时钟源绝对精度无法保证的问题。

上述处理器包括秒脉冲信号计数模块、计数比较模块、电压计算模块和协议转换模块；

步骤S404，处理器接收外部设备发送的秒脉冲信号和待校准时钟源信号，利用待校准时钟源信号对秒脉冲信号进行计数，根据计数结果计算电压数据，对电压数据进行协议格式转换，将转换后的电压数据发送至数模转换器，包括：

(1)秒脉冲信号计数模块接收外部设备发送的秒脉冲信号和待校准时钟源信号，利用待校准时钟源信号对相邻的秒脉冲信号之间的时间间隔进行计数，将计数结果发送至计数比较模块；

(2)计数比较模块接收计数结果，将计数结果与预设的标准计数结果进行比较，将比较结果发送至电压计算模块；

(3)电压计算模块接收比较结果，通过闭环调节算法根据比较结果计算电压调节量，根据电压调节量和预先存储的初始电压值确定电压数据，将电压数据发送至协议转换模块；

(4)协议转换模块对电压数据进行协议格式转换，将转换后的电压数据发送至数模转换器。

上述方法还包括：设置秒脉冲发生器与秒脉冲信号检测去噪模块；

处理器接收外部设备发送的秒脉冲信号，包括：

(1)秒脉冲发生器向秒脉冲信号检测去噪模块发送秒脉冲信号；

(2)秒脉冲信号检测去噪模块接收秒脉冲信号，对秒脉冲信号进行去噪，并检测秒脉冲信号是否完整以及质量是否合格，当检测到秒脉冲信号完整并且质量合格时，将秒脉冲信号发送至处理器；

(3)处理器接收秒脉冲信号。

本发明实施例所提供的时钟源生成装置可以为设备上的特定硬件或者安装于设备上的软件或固件等。本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。

在本发明所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种时钟源生成装置，其特征在于，所述装置包括待校准压控时钟源、秒脉冲发生器、处理器、数模转换器和秒脉冲信号检测去噪模块；

所述待校准压控时钟源向所述处理器发送待校准时钟源信号；

所述秒脉冲发生器向所述秒脉冲信号检测去噪模块发送秒脉冲信号；

所述秒脉冲信号检测去噪模块接收所述秒脉冲信号，对所述秒脉冲信号进行去噪，并检测所述秒脉冲信号是否完整以及质量是否合格，当检测到所述秒脉冲信号完整并且质量合格时，将所述秒脉冲信号发送至所述处理器；

所述处理器接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对所述秒脉冲信号进行计数，根据计数结果计算电压数据，对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至所述数模转换器；

所述数模转换器接收转换后的所述电压数据，向所述待校准压控时钟源发送转换后的所述电压数据对应的电压信号；

所述待校准压控时钟源接收所述电压信号，根据所述电压信号输出校准后的时钟源信号。

2.根据权利要求1所述的装置，其特征在于，所述处理器包括秒脉冲信号计数模块、计数比较模块、电压计算模块和协议转换模块；

所述秒脉冲信号计数模块接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对相邻的所述秒脉冲信号之间的时间间隔进行计数，将计数结果发送至所述计数比较模块；

所述计数比较模块接收所述计数结果，将所述计数结果与预设的标准计数结果进行比较，将比较结果发送至所述电压计算模块；

所述电压计算模块接收所述比较结果，通过闭环调节算法根据所述比较结果计算电压调节量，根据所述电压调节量和预先存储的初始电压值确定电压数据，将所述电压数据发送至所述协议转换模块；

所述协议转换模块对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至所述数模转换器。

3.根据权利要求1所述的装置，其特征在于，所述装置还包括倍频模块；

所述待校准压控时钟源向所述倍频模块发送第一时钟源信号；

所述倍频模块接收所述第一时钟源信号，对所述第一时钟源信号进行倍频处理，得到第二时钟源信号，将所述第二时钟源信号作为所述待校准时钟源信号发送至所述处理器。

4.根据权利要求3所述的装置，其特征在于，所述装置还包括多路分频模块；

所述待校准压控时钟源接收所述电压信号，根据所述电压信号输出调节后的第一时钟源信号；

所述倍频模块接收所述调节后的第一时钟源信号，对所述调节后第一时钟源信号进行倍频处理，得到第三时钟源信号，将所述第三时钟源信号发送至所述多路分频模块；

所述多路分频模块对所述第三时钟源信号进行分频分路处理，得到多路分频信号，将所述多路分频信号作为校准后的时钟源信号输出。

5.根据权利要求1所述的装置，其特征在于，所述装置还包括秒脉冲发生器包括GPS模块。

6.根据权利要求1所述的装置，其特征在于，所述待校准压控时钟源包括压控晶振。

7.一种时钟源生成方法，其特征在于，所述方法包括：

待校准压控时钟源向处理器发送待校准时钟源信号；

秒脉冲发生器向秒脉冲信号检测去噪模块发送秒脉冲信号；

所述秒脉冲信号检测去噪模块接收所述秒脉冲信号，对所述秒脉冲信号进行去噪，并检测所述秒脉冲信号是否完整以及质量是否合格，当检测到所述秒脉冲信号完整并且质量合格时，将所述秒脉冲信号发送至所述处理器；

所述处理器接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对所述秒脉冲信号进行计数，根据计数结果计算电压数据，对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至数模转换器；

所述数模转换器接收转换后的所述电压数据，向所述待校准压控时钟源发送转换后的所述电压数据对应的电压信号；

所述待校准压控时钟源接收所述电压信号，根据所述电压信号输出校准后的时钟源信号。

8.根据权利要求7所述的方法，其特征在于，所述处理器包括秒脉冲信号计数模块、计数比较模块、电压计算模块和协议转换模块；

所述处理器接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对所述秒脉冲信号进行计数，根据计数结果计算电压数据，对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至数模转换器，包括：

所述秒脉冲信号计数模块接收所述秒脉冲信号和所述待校准时钟源信号，利用所述待校准时钟源信号对相邻的所述秒脉冲信号之间的时间间隔进行计数，将计数结果发送至所述计数比较模块；

所述计数比较模块接收所述计数结果，将所述计数结果与预设的标准计数结果进行比较，将比较结果发送至所述电压计算模块；

所述电压计算模块接收所述比较结果，通过闭环调节算法根据所述比较结果计算电压调节量，根据所述电压调节量和预先存储的初始电压值确定电压数据，将所述电压数据发送至所述协议转换模块；

所述协议转换模块对所述电压数据进行协议格式转换，将转换后的所述电压数据发送至所述数模转换器。