CN104407511B - 多路授时模块及获得无积累误差的授时系统信号的方法 - Google Patents

多路授时模块及获得无积累误差的授时系统信号的方法 Download PDF

Info

Publication number
CN104407511B
CN104407511B CN201410765163.9A CN201410765163A CN104407511B CN 104407511 B CN104407511 B CN 104407511B CN 201410765163 A CN201410765163 A CN 201410765163A CN 104407511 B CN104407511 B CN 104407511B
Authority
CN
China
Prior art keywords
signal
circuit
signal input
output
crystal oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410765163.9A
Other languages
English (en)
Other versions
CN104407511A (zh
Inventor
郝勇
黄卫权
刘源
王艺鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Engineering University
Original Assignee
Harbin Engineering University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Engineering University filed Critical Harbin Engineering University
Priority to CN201410765163.9A priority Critical patent/CN104407511B/zh
Publication of CN104407511A publication Critical patent/CN104407511A/zh
Application granted granted Critical
Publication of CN104407511B publication Critical patent/CN104407511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R20/00—Setting the time according to the time information carried or implied by the radio signal
    • G04R20/02—Setting the time according to the time information carried or implied by the radio signal the radio signal being sent by a satellite, e.g. GPS
    • G04R20/04—Tuning or receiving; Circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法，属于组合导航相关系统授时技术领域。解决了传统授时系统误差累计问题。本发明的相位差计算电路对从信号捕获电路获得秒脉冲信号和经过107分频电路分频后的恒温晶振输出的信号进行相位差信号计算，根据接收到的相位差信号利用PID算法计算得出对恒温晶振的微调控制数字量，该数字量经DA转换器将接收到的对恒温晶振的微调控制数字量转换为对恒温晶振的控制模拟量，再经恒温晶振接收到压控信号后对输出信号频率进行调整，经过调整的脉冲信号进行107分频后传输给相位差计算电路，实现相位差计算电路对恒温晶振输出的时钟信号进行实时调整。本发明适用于导航相关系统。

Description

多路授时模块及获得无积累误差的授时系统信号的方法
技术领域
本发明属于组合导航相关系统授时技术领域。
背景技术
随着电子技术和计算机技术的不断发展，船舶测试系统的数字化、集成化程度越来越高，测试系统也越发复杂，高精度的船舶系统测试，对系统中各种实时和历史数据时间标签的准确性提出了更高的要求。传统时钟授时系统是采用配置普通石英晶体振荡器的计算机捕获GPS卫星发送的标准时间信号，在此基础上使计算机时钟与GPS时钟同步，然后通过计算机输出同步时间信号。因为普通石英晶体振荡器的脉冲受到环境温度、均载电容、激励电平、晶体老化等多种不稳定因素影响，故时钟本身存在误差。计算机又是通过计数器对脉冲累计得到的时间值，所以不可避免的会有误差累积。这样的系统经过一段时间自由运行后误差会达到系统无法忍受程度。所以需要经常进行时钟同步校准。
发明内容
本发明是为了解决传统授时系统误差累计问题，提出了用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法。
本发明所述用于导航系统的高精度多路授时模块，它包括滤波电路、FPGA控制电路、DA转换器、恒温晶振、50M晶振、FPGA配置模块、输出扩展模块、n个单路反相器闸、n个光电耦合器、n个三态输出单路总线缓冲器；其中n为大于3的整数；
滤波电路的信号输入端连接全球卫星导航系统的TTL电平秒脉冲信号输出端，滤波电路的滤波后信号输出端连接FPGA控制电路的捕捉信号输入端，FPGA控制电路的压控信号输出端连接DA转换器的压控信号输入端，DA转换器的压控信号输出端连接恒温晶振的压控信号输入端，恒温晶振的信号输出端连接FPGA控制电路的频率信号输入端，输出扩展模块的分频信号输入端连接FPGA控制电路的分频信号输出端，输出扩展模块包括n路扩展时钟信号输出端，输出扩展模块的每路时钟信号输出端均连接一个单路反相器闸的信号输入端，n个单路反相器闸的信号输出端分别连接n个光电耦合器的信号输入端，n个光电耦合器的信号输出端分别连接n个三态输出单路总线缓冲器的信号输入端，n个三态输出单路总线缓冲器输出n路TTL电平时钟信号，50M晶振的时钟信号输出端连接FPGA控制电路的起振信号输入端，FPGA配置模块的配置文件信号输入输出端连接FPGA控制电路的配置文件信号输入输出端；
FPGA控制电路包括信号捕获电路、相位差计算电路、PID控制电路、107分频电路和数字锁相环电路；
信号捕获电路的信号输入端为FPGA控制电路的捕捉信号输入端，信号捕获电路的信号输出端连接相位差计算电路的信号输入端，相位差计算电路的相位差信号输出端连接PID控制电路的相位差信号输入端，PID控制电路的压控信号输出端为FPGA控制电路的压控信号输出端，107分频电路的信号输入端为FPGA控制电路的频率信号输入端，107分频电路的分频信号输出端同时连接相位差计算电路的分频信号输入端、信号捕获电路的分频信号输入端和输出扩展模块的分频信号输入端，数字锁相环电路的信号输入端连接50M晶振的时钟信号输出端，数字锁相环电路的时钟信号输出端同时连接信号捕获电路的时钟信号输入端、相位差计算电路的时钟信号输入端、PID控制电路的时钟信号输入端和107分频电路的时钟信号输入端，信号捕获电路的配置文件信号输入输出端、相位差计算电路的配置文件信号输入输出端、PID控制电路的配置文件信号输入输出端、107分频电路的配置文件信号输入输出端和数字锁相环电路的配置文件信号输入输出端均连接FPGA配置模块的配置文件信号输入输出端；
采用上述模块获得无积累误差的授时系统信号的方法，该方法的具体步骤为：
步骤一：相位差计算电路对从信号捕获电路获得秒脉冲信号和经过107分频电路分频后的恒温晶振输出的信号进行相位差信号计算，并将计算后的相位差信号发送至PID控制电路；
步骤二：PID控制电路根据接收到的相位差信号利用PID算法计算得出对恒温晶振的微调控制数字量，并将此控制量传输至DA转换器的压控信号输入端；
步骤三：DA转换器将接收到的对恒温晶振的微调控制数字量转换为对恒温晶振的控制模拟量，并将控制模拟量传输至恒温晶振的压控信号输入端；
步骤四：恒温晶振接收到压控信号后对输出信号频率进行调整，并将经过调整的脉冲信号进行107分频后传输给相位差计算电路的分频信号输入端；实现相位差计算电路对恒温晶振输出的时钟信号进行实时调整，经三态输出单路总线缓冲器输出，获得无积累误差的授时系统信号。
通过不断重复进行步骤一到步骤四，可以实现信号的一直无累积误差输出。
传统授时模块通常采用开环GPS信号处理授时方式，难以满足设备长时间、高精度稳定输出要求。本发明基于FPGA和恒温晶振的高精度多路授时模块使用了数字锁相技术，可以采用外部秒脉冲为参考校准时钟，同时使用恒温晶振作为分频器的时钟源，配合基于反馈校准的压控算法，不仅能够实现高精度无累积误差的时统信号输出，而且能够在不提供秒脉冲信号的条件下长时间稳定输出时统信号，实现了授时系统误差信号的误差无积累输出。
附图说明
图1为发明所述的用于导航系统的高精度多路授时模块的系统框图；
具体实施方式
具体实施方式一、结合图1说明本实施方式，本实施方式所述用于导航系统的高精度多路授时模块，它包括滤波电路1、FPGA控制电路2、DA转换器3、恒温晶振4、50M晶振5、FPGA配置模块6、输出扩展模块7、n个单路反相器闸8、n个光电耦合器9、n个三态输出单路总线缓冲器10；其中n为大于3的整数；
滤波电路1的信号输入端连接全球卫星导航系统的TTL电平秒脉冲信号输出端，滤波电路1的滤波后信号输出端连接FPGA控制电路2的捕捉信号输入端，FPGA控制电路2的压控信号输出端连接DA转换器3的压控信号输入端，DA转换器3的压控信号输出端连接恒温晶振4的压控信号输入端，恒温晶振4的信号输出端连接FPGA控制电路2的频率信号输入端，输出扩展模块7的分频信号输入端连接FPGA控制电路2的分频信号输出端，输出扩展模块7包括n路扩展时钟信号输出端，输出扩展模块7的每路时钟信号输出端均连接一个单路反相器闸8的信号输入端，n个单路反相器闸8的信号输出端分别连接n个光电耦合器9的信号输入端，n个光电耦合器9的信号输出端分别连接n个三态输出单路总线缓冲器10的信号输入端，n个三态输出单路总线缓冲器10输出n路TTL电平时钟信号，50M晶振5的时钟信号输出端连接FPGA控制电路2的起振信号输入端，FPGA配置模块6的配置文件信号输入输出端连接FPGA控制电路2的配置文件信号输入输出端。
本实施方式采用双反相器和光电耦合器能实现板卡过流保护功能，使授时板卡输出稳定可靠的高精度授时信号，完成对船舶测试设备的精确授时任务。本实施方式中FPGA配置模块采用PROM型FPGA芯片，采用PROM型FPGA芯片的并行配置模式，配置时间<＝200Ms，不会对系统初始化造成影响。系统具备硬件可重构能力，具有很大的升级潜力。
具体实施方式二、本实施方式是对具体实施方式一所述的用于导航系统的高精度多路授时模块的进一步说明，FPGA控制电路2包括信号捕获电路2-1、相位差计算电路2-2、PID控制电路2-3、107分频电路2-4和数字锁相环电路2-5；
信号捕获电路2-1的信号输入端为FPGA控制电路2的捕捉信号输入端，信号捕获电路2-1的信号输出端连接相位差计算电路2-2的信号输入端，相位差计算电路2-2的相位差信号输出端连接PID控制电路2-3的相位差信号输入端，PID控制电路2-3的压控信号输出端为FPGA控制电路2的压控信号输出端，107分频电路2-4的信号输入端为FPGA控制电路2的频率信号输入端，107分频电路2-4的分频信号输出端同时连接相位差计算电路2-2的分频信号输入端、信号捕获电路2-1的分频信号输入端和输出扩展模块7的分频信号输入端，数字锁相环电路2-5的信号输入端连接50M晶振5的时钟信号输出端，数字锁相环电路2-5的时钟信号输出端同时连接信号捕获电路2-1的时钟信号输入端、相位差计算电路2-2的时钟信号输入端、PID控制电路2-3的时钟信号输入端和107分频电路2-4的时钟信号输入端，信号捕获电路2-1的配置文件信号输入输出端、相位差计算电路2-2的配置文件信号输入输出端、PID控制电路2-3的配置文件信号输入输出端、107分频电路2-4的配置文件信号输入输出端和数字锁相环电路2-5的配置文件信号输入输出端均连接FPGA配置模块6的配置文件信号输入输出端。
本实施方式中相位差计算电路2-2、PID控制电路2-3、DA转换器3、恒温晶振4和107分频电路2-4构成了基于反馈校准压控算法的数字锁相环。恒温晶振4经过此技术处理后输出信号经分频可得到高精度的无积累误差信号
具体实施方式三、本实施方式是对具体实施方式一所述的用于导航系统的高精度多路授时模块的进一步说明，FPGA控制电路2采用XC4VFX12SFG363型FPGA芯片实现。
本实施方式中XC4VFX12SFG363型FPGA3型芯片在航天领域有成功的应用经历，性能稳定可靠。
具体实施方式四、本实施方式是对具体实施方式一所述的用于导航系统的高精度多路授时模块的进一步说明，n个三态输出单路总线缓冲器10采用型号为SN74AHCT1G125的总线缓冲器。
具体实施方式五、本实施方式是对具体实施方式一所述的用于导航系统的高精度多路授时模块的进一步说明，n个光电耦合器9均采用型号为HCPL-0601的光电耦合器。
具体实施方式六、本实施方式是对具体实施方式一所述的用于导航系统的高精度多路授时模块的进一步说明，DA转换器3采用型号为DAC1220的DA转换器。
具体实施方式七、本实施方式是对具体实施方式一所述的用于导航系统的高精度多路授时模块的进一步说明，恒温晶振4采用型号为OCXO,10M恒温晶振。
具体实施方式八、本实施方式是采用具体实施方式二所述的用于导航系统的高精度多路授时模块获得无积累误差的授时系统信号的方法，该方法的具体步骤为：
步骤一：相位差计算电路2-2对从信号捕获电路2-1获得秒脉冲信号和经过107分频电路2-4分频后的恒温晶振4输出的信号进行相位差信号计算，并将计算后的相位差信号发送至PID控制电路2-3；
步骤二：PID控制电路2-3根据接收到的相位差信号利用PID算法计算得出对恒温晶振的微调控制数字量，并将此控制量传输至DA转换器3的压控信号输入端；
步骤三：DA转换器3将接收到的对恒温晶振的微调控制数字量转换为对恒温晶振4的控制模拟量，并将控制模拟量传输至恒温晶振4的压控信号输入端；
步骤四：恒温晶振4接收到压控信号后对输出信号频率进行调整，并将经过调整的脉冲信号进行107分频后传输给相位差计算电路2-2的分频信号输入端；实现相位差计算电路2-2对恒温晶振4输出的时钟信号进行实时调整，经三态输出单路总线缓冲器10输出，获得无积累误差的授时系统信号。
本发明的优点是：本发明基于FPGA和温补晶振，可以采用外部秒脉冲为参考校准时钟，同时使用恒温晶振作为分频器的时钟源，配合基于反馈校准的压控算法，不仅能够实现高精度无累积误差的信号输出，而且能够在GNSS(全球卫星导航系统)设备不提供GPS秒脉冲信号的条件下长时间稳定输出时统信号。
本发明用于领域的船舶测试多路授时板卡在GNSS板不提供秒脉冲信号的条件下，利用10M恒温晶振4产生的高精度时序脉冲信号，经过107分频电路2-4分频后，由107分频电路2-4向输出扩展模块7发送高精度的TTL电平秒脉冲信号。输出扩展模块7的每个信号输出端输出与被扩展信号相同的高精度TTL电平秒脉冲信号，每路脉冲信号依次经过对应的单路反相器闸8、光电耦合器9、三态输出单路总线缓冲器10，输出高精度TTL电平多路授时信号，采用双反相器和光电耦合器能实现板卡过流保护功能，使授时板卡输出稳定可靠的高精度授时信号，完成对船舶测试设备的精确授时任务。

Claims (8)

1.用于导航系统的高精度多路授时模块，其特征在于，它包括滤波电路(1)、FPGA控制电路(2)、DA转换器(3)、恒温晶振(4)、50M晶振(5)、FPGA配置模块(6)、输出扩展模块(7)、n个单路反相器闸(8)、n个光电耦合器(9)、n个三态输出单路总线缓冲器(10)；其中n为大于3的整数；
滤波电路(1)的信号输入端连接全球卫星导航系统的TTL电平秒脉冲信号输出端，滤波电路(1)的滤波后信号输出端连接FPGA控制电路(2)的捕捉信号输入端，FPGA控制电路(2)的压控信号输出端连接DA转换器(3)的压控信号输入端，DA转换器(3)的压控信号输出端连接恒温晶振(4)的压控信号输入端，恒温晶振(4)的信号输出端连接FPGA控制电路(2)的频率信号输入端，输出扩展模块(7)的分频信号输入端连接FPGA控制电路(2)的分频信号输出端，输出扩展模块(7)包括n路扩展时钟信号输出端，输出扩展模块(7)的每路时钟信号输出端均连接一个单路反相器闸(8)的信号输入端，n个单路反相器闸(8)的信号输出端分别连接n个光电耦合器(9)的信号输入端，n个光电耦合器(9)的信号输出端分别连接n个三态输出单路总线缓冲器(10)的信号输入端，n个三态输出单路总线缓冲器(10)输出n路TTL电平时钟信号，50M晶振(5)的时钟信号输出端连接FPGA控制电路(2)的起振信号输入端，FPGA配置模块(6)的配置文件信号输入输出端连接FPGA控制电路(2)的配置文件信号输入输出端。
2.根据权利要求1所述的用于导航系统的高精度多路授时模块，其特征在于，FPGA控制电路(2)包括信号捕获电路(2-1)、相位差计算电路(2-2)、PID控制电路(2-3)、107分频电路(2-4)和数字锁相环电路(2-5)；
信号捕获电路(2-1)的信号输入端为FPGA控制电路(2)的捕捉信号输入端，信号捕获电路(2-1)的信号输出端连接相位差计算电路(2-2)的信号输入端，相位差计算电路(2-2)的相位差信号输出端连接PID控制电路(2-3)的相位差信号输入端，PID控制电路(2-3)的压控信号输出端为FPGA控制电路(2)的压控信号输出端，107分频电路(2-4)的信号输入端为FPGA控制电路(2)的频率信号输入端，107分频电路(2-4)的分频信号输出端同时连接相位差计算电路(2-2)的分频信号输入端、信号捕获电路(2-1)的分频信号输入端和输出扩展模块(7)的分频信号输入端，数字锁相环电路(2-5)的信号输入端连接50M晶振(5)的时钟信号输出端，数字锁相环电路(2-5)的时钟信号输出端同时连接信号捕获电路(2-1)的时钟信号输入端、相位差计算电路(2-2)的时钟信号输入端、PID控制电路(2-3)的时钟信号输入端和107分频电路(2-4)的时钟信号输入端，信号捕获电路(2-1)的配置文件信号输入输出端、相位差计算电路(2-2)的配置文件信号输入输出端、PID控制电路(2-3)的配置文件信号输入输出端、107分频电路(2-4)的配置文件信号输入输出端和数字锁相环电路(2-5)的配置文件信号输入输出端均连接FPGA配置模块(6)的配置文件信号输入输出端。
3.根据权利要求1所述的用于导航系统的高精度多路授时模块，其特征在于，FPGA控制电路(2)采用XC4VFX12SFG363型FPGA芯片实现。
4.根据权利要求1所述的用于导航系统的高精度多路授时模块，其特征在于，n个三态输出单路总线缓冲器(10)采用型号为SN74AHCT1G125的总线缓冲器。
5.根据权利要求1所述的用于导航系统的高精度多路授时模块，其特征在于，n个光电耦合器(9)均采用型号为HCPL-0601的光电耦合器。
6.根据权利要求1所述的用于导航系统的高精度多路授时模块，其特征在于，DA转换器(3)采用型号为DAC1220的DA转换器。
7.根据权利要求1所述的用于导航系统的高精度多路授时模块，其特征在于，恒温晶振(4)采用型号为OCXO,10M恒温晶振。
8.采用权利要求2所述的用于导航系统的高精度多路授时模块获得无积累误差的授时系统信号的方法，其特征在于，该方法的具体步骤为：
步骤一：相位差计算电路(2-2)对从信号捕获电路(2-1)获得的秒脉冲信号和经过107分频电路(2-4)分频后的恒温晶振(4)输出的信号进行相位差信号计算，并将计算后的相位差信号发送至PID控制电路(2-3)；
步骤二：PID控制电路(2-3)根据接收到的相位差信号利用PID算法计算得出对恒温晶振的微调控制数字量，并将此微调控制数字量传输至DA转换器(3)的压控信号输入端；
步骤三：DA转换器(3)将接收到的对恒温晶振的微调控制数字量转换为对恒温晶振(4)的控制模拟量，并将控制模拟量传输至恒温晶振(4)的压控信号输入端；
步骤四：恒温晶振(4)接收到压控信号后对输出信号频率进行调整，并将经过调整的脉冲信号进行107分频后传输给相位差计算电路(2-2)的分频信号输入端；实现相位差计算电路(2-2)对恒温晶振(4)输出的时钟信号进行实时调整，经三态输出单路总线缓冲器(10)输出，获得无积累误差的授时系统信号。
CN201410765163.9A 2014-12-11 2014-12-11 多路授时模块及获得无积累误差的授时系统信号的方法 Active CN104407511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410765163.9A CN104407511B (zh) 2014-12-11 2014-12-11 多路授时模块及获得无积累误差的授时系统信号的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410765163.9A CN104407511B (zh) 2014-12-11 2014-12-11 多路授时模块及获得无积累误差的授时系统信号的方法

Publications (2)

Publication Number Publication Date
CN104407511A CN104407511A (zh) 2015-03-11
CN104407511B true CN104407511B (zh) 2017-02-22

Family

ID=52645151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410765163.9A Active CN104407511B (zh) 2014-12-11 2014-12-11 多路授时模块及获得无积累误差的授时系统信号的方法

Country Status (1)

Country Link
CN (1) CN104407511B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914713A (zh) * 2015-07-02 2015-09-16 淮安信息职业技术学院 一种多信号源自学习时间同步系统
CN106444352B (zh) * 2016-11-08 2019-05-03 青岛大豪信息技术有限公司 一种基于双缓冲区的时钟同步测量方法和系统
CN110492964B (zh) * 2019-08-29 2020-10-02 广东博智林机器人有限公司 一种基于clock buff时钟源同步装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092081A (ko) * 2001-06-02 2002-12-11 (주)한일디스플레이 지피에스를 이용한 선박용 모시계의 시각 보정장치
CN102323741A (zh) * 2011-07-04 2012-01-18 四川省绵阳西南自动化研究所 一种车载设备用秒脉冲信号生成装置
CN102436174A (zh) * 2011-10-26 2012-05-02 东莞市泰斗微电子科技有限公司 一种守时设备晶振频率驯服方法及相应装置
CN102938220A (zh) * 2012-11-28 2013-02-20 天津七一二通信广播有限公司 一种船舶自动识别终端设备校准自身时钟的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092081A (ko) * 2001-06-02 2002-12-11 (주)한일디스플레이 지피에스를 이용한 선박용 모시계의 시각 보정장치
CN102323741A (zh) * 2011-07-04 2012-01-18 四川省绵阳西南自动化研究所 一种车载设备用秒脉冲信号生成装置
CN102436174A (zh) * 2011-10-26 2012-05-02 东莞市泰斗微电子科技有限公司 一种守时设备晶振频率驯服方法及相应装置
CN102938220A (zh) * 2012-11-28 2013-02-20 天津七一二通信广播有限公司 一种船舶自动识别终端设备校准自身时钟的方法

Also Published As

Publication number Publication date
CN104407511A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
US11705914B2 (en) Phase detectors with alignment to phase information lost in decimation
US20200076439A1 (en) Apparatus and methods for system clock compensation
CN203377841U (zh) 基于卫星授时的晶振驯服设备
CN105867107A (zh) 一种低功耗高精度授时系统
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
CN112711296B (zh) 一种校准系统
CN101419483B (zh) 基于锁相环的时钟发生器及时钟发生方法
CN105549379A (zh) 一种基于高精度时间基准触发的同步测量装置及方法
CN104407511B (zh) 多路授时模块及获得无积累误差的授时系统信号的方法
CN104300969B (zh) 一种基于全数字锁相环的高精度同步时钟实现方法
CN106341127B (zh) 一种视频时钟恢复的方法和装置
CN108010476A (zh) 一种视频信号传输时钟发生装置及方法
JP2009284053A (ja) ディジタル位相検出器およびｐｌｌ
TW200939633A (en) Oscillation tuning circuit and method
CN104980147A (zh) 一种连续时差测量的方法及装置
EP2990832A1 (en) Data acquisition apparatus using one single local clock
CN106230435B (zh) 时钟源生成装置及方法
CN109150178A (zh) 一种无电感实现小数正交分频的装置和方法
US11329657B2 (en) Synchronization of an integrated circuit with a sensor
CN206251105U (zh) 用于基站的vcxo软锁相装置
CN106385253B (zh) 基于参数处理模块和锁相环级联的数字时间转换系统
CN104408001B (zh) 高精度多路数据同步采集装置
CN205232197U (zh) 一种基于FPGA和10MHz恒温晶振的脉冲信号源
US9996105B1 (en) High precision event timing in network devices
CN102064826B (zh) 一种全数字时钟产生电路及全数字时钟产生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant