CN106206717A - 具有金属层的半导体装置及其制造方法 - Google Patents

具有金属层的半导体装置及其制造方法 Download PDF

Info

Publication number
CN106206717A
CN106206717A CN201510220340.XA CN201510220340A CN106206717A CN 106206717 A CN106206717 A CN 106206717A CN 201510220340 A CN201510220340 A CN 201510220340A CN 106206717 A CN106206717 A CN 106206717A
Authority
CN
China
Prior art keywords
conductivity type
high pressure
type
region
metal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510220340.XA
Other languages
English (en)
Inventor
詹景琳
林正基
简郁芩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106206717A publication Critical patent/CN106206717A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

本发明公开了一种具有金属层的半导体装置及其制造方法，该种半导体装置包括基板、高压阱、源极阱、源极区、隔离层及金属层。基板具第一导电型，高压阱形成于基板中并具第二导电型，源极阱形成于高压阱中并具第一导电型，源极区形成于源极阱中，隔离层形成于高压阱上并与源极阱分开，栅极层形成于基板上，并自源极阱的边缘部分上连续延伸至隔离层的边缘部分上，金属层形成于基板与隔离层上。金属层包括第一金属部分、第二金属部分及第三金属部分，第一金属部分与栅极层的边缘部分及隔离层的侧边部分重叠，第二金属部分与栅极层部分重叠并电性接触，第三金属部分与源极区部分重叠并电性接触。

Description

具有金属层的半导体装置及其制造方法
技术领域
本发明是有关于一种半导体装置及其制造方法，且特别是有关于一种具有金属层的半导体装置及其制造方法。
背景技术
超高压(ultra-high voltage,ultra-HV)半导体装置广泛用于显示元件、可携式元件，以及许多其他应用。超高压半导体装置的设计目标，包括高崩溃电压(breakdown voltage)、低特征导通电阻(specific on-resistance)，以及兼顾在室温与高温环境下的高可靠性。然而，随着超高压半导体装置的尺寸缩小，要达到这些设计目标就变得更有挑战性。
发明内容
根据本发明的一实施例，提出一种半导体装置，包括基板、高压阱、源极阱、源极区、隔离层、栅极层以及金属层。基板具有第一导电型，高压阱形成于基板中并具有第二导电型，源极阱形成于高压阱中并具有第一导电型，源极区形成于源极阱中，隔离层形成于高压阱上方并与源极阱分开，栅极层形成于基板上方，并自源极阱的边缘部分上方连续延伸至隔离层的边缘部分上方，金属层形成于基板与隔离层上方。金属层包括第一金属部分、第二金属部分及第三金属部分，第一金属部分与栅极层的边缘部分及隔离层的侧边部分重叠，第二金属部分与栅极层部分重叠并电性接触栅极层，第三金属部分与源极区部分重叠并电性接触源极区。
根据本发明的另一实施例，提出一种制造半导体装置的方法，包括以下步骤。提供具有第一导电型的基板，于基板中形成具有第二导电型的高压阱，于高压阱中形成具有第一导电型的源极阱，于源极阱中形成源极区，于该高压阱上方形成与该源极阱分离的隔离层，于基板上方形成自源极阱的边缘部分上方连续延伸至隔离层的边缘部分的栅极层，以及于基板与隔离层上方形成金属层。金属层包括第一金属部分、第二金属部分及第三金属部分，第一金属部分与栅极层的边缘部分及隔离层的侧边部分重叠，第二金属部分与栅极层部分重叠并电性接触栅极层，第三金属部分与源极区部分重叠并电性接触源极区。
随附的图式包含于本说明书中，并作为本说明书的一部分，绘示所揭露的实施例，并与文字叙述共同说明所揭露的实施例。
附图说明
图1为根据一比较例绘示半导体装置的俯视图。
图2为图1的半导体装置的区域A的放大俯视图。
图3为图1的半导体装置中沿着图2的线段B-B’所切的剖面图。
图4为根据一实施例绘示半导体装置的俯视图。
图5为图4的半导体装置的区域C的放大俯视图。
图6为图4的半导体装置中沿着图5的线段D-D’所切的剖面图。
图7A至图7L绘示根据实施例制造图4至图6的半导体装置的工艺示意图。
图8为表示图1至图3的半导体的崩溃特性(breakdown characteristics)的图形。
图9为表示图4至图6的半导体的崩溃特性的图形。
【符号说明】
10、40：装置
100、400、700：基板
110、410、710：高压N阱
115、415、715：第一P阱
116、416、716：第二P阱
120、420、720：漂移区
125、425、725：P型顶区
130、430、730：N型梯度区
140、440、740：场氧化层
141、441、741：第一场氧化部分
142、442、742：第二场氧化部分
143、443、743：第三场氧化部分
144、444、744：第四场氧化部分
150：第一栅极氧化层
151：第二栅极氧化层
155：第一栅极层
156：第二栅极层
160、460、760：间隙壁
165、465、765：第一N型重掺杂区
166、466、766：第二N型重掺杂区
170、470、770：第一P型重掺杂区
171、471、771：第二P型重掺杂区
180、480、780：层间介电层
190、490、790：接触层
191、491、791：第一接触部分
192、492、792：第二接触部分
193、493、793：第三接触部分
194、494、794：第四接触部分
195、495、795：第五接触部分
450、750：栅极氧化层
455、755：栅极层
725’：P型顶注入区
730’：N型梯度注入区
781：第一开口
782：第二开口
783：第三开口
784：第四开口
785：第五开口
810、910：横坐标
820、920：纵坐标
830、930：曲线
OD：氧化界定区域
Spf：栅极层与第二氧化部分间的重叠空间
Spm：栅极层与第二接触部分间的重叠空间
Sm：第二接触部分与第三接触部分间的距离
具体实施方式
下列段落将对相对应的图式所绘示的实施例及范例进行详细的介绍。相同或相似的元件在可能的情况下将于所有图式中采用相同的元件符号表示。
图1至图3根据一比较例绘示半导体装置10。图1为装置10的俯视图，仅绘示多晶硅层、金属层及氧化界定(oxide defined,OD)区域，氧化界定区域为未形成场氧化层的区域。图2为装置10的区域A的放大俯视图。图3为装置10中沿着图2的线段B-B’所切的剖面图。
根据图1至图3，装置10包括P型基板(P-sub/P-epi)100，以及形成于基板100中的高压N阱(high-voltage N-well,HVNW)110。基板100可利用P型硅块材、P型外延层(epitaxial layer)，或P型绝缘层上硅(silicon-on-insulator,SOI)材料形成。第一P阱(PW)115形成于高压N阱110中，并与高压N阱110的左侧边缘分开。第一P阱115构成装置10的源极阱。第二P阱116形成于高压N阱110之外，并邻接高压N阱110的左侧边缘。第二P阱116构成装置10的基极阱。漂移区120形成于高压N阱110中，并与第一P阱115的右侧边缘分开。漂移区120包括P型顶(P-top)区125，以及形成于P型顶区125的上方的N型梯度(N-grade)区130。场氧化(field oxide,FOX)层140形成于基板100的上方。场氧化层140包括第一场氧化部分141、第二场氧化部分142、第三场氧化部分143及第四场氧化部分144，第一场氧化部分141与高压N阱110的右侧部分重叠，第二场氧化部分142与漂移区120部分重叠，第三场氧化部分143与高压N阱110的左侧边缘部分重叠并位于第一P阱115与第二P阱116之间，第四场氧化部分144与第二P阱116的左侧边缘部分重叠。第一栅极氧化层150形成于基板100的上方，并与第一P阱115的右侧边缘部分重叠。第二栅极氧化层151形成于第二场氧化部分142的上方。第一栅极层155形成于第一栅极氧化层150的上方，并与第一P阱115的右侧边缘部分重叠。第二栅极层156形成于第二栅极氧化层151上方。间隙壁160形成于第一栅极层155及第二栅极层156的侧壁上。第一N型重掺杂(N+)区165形成于高压N阱110中，并与漂移区120的右侧边缘分开。第一N型重掺杂区165构成装置10的漏极区。第二N型重掺杂区166形成于第一P阱115中，并相邻于第一栅极层155的左侧边缘。第一P型重掺杂(P+)区170形成于第一P阱115中，并相邻于第二N型重掺杂区166的左侧边缘。第二N型重掺杂区166与第一P型重掺杂区170共同构成装置10的源极区。第二P型重掺杂区171形成于第二P阱116中，并构成接触区以与装置10的第二P阱116(即基极阱)电性接触。
层间介电层180(interlayer dielectric layer,ILD)形成于基板100的上方。提供例如为金属层(M)的接触层190形成于层间介电层180的上方。接触层190包括第一接触部分191、第二接触部分192、第三接触部分193、第四接触部分194及第五接触部分195，此些接触部分彼此互相分离，并透过形成于层间介电层180中的不同开口，电性接触于形成于基板100内的结构的不同部分。具体而言，第一接触部分191与第一N型重掺杂区域165重叠，并电性接触第一N型重掺杂区域165。第二接触部分192与第二栅极层156重叠，并电性接触第二栅极层156。第三接触部分193与第一栅极层155重叠，并电性接触第一栅极层155。第四接触部分194与第一P阱115重叠，并电性接触第二N型重掺杂区域166及第一P型重掺杂区域170。第五接触部分195与第二P阱116重叠，并电性接触第二P型重掺杂区域171。第二接触部分192与第四接触部分194相连接，用以接收源极电压。
图4至图6根据一实施例绘示半导体装置40。图4为装置40的俯视图，仅绘示多晶硅层、金属层及氧化界定区域，氧化界定区域为未形成场氧化层的区域。图5为图4所绘示的装置40的区域C的放大俯视图。图6为装置40沿着图5的线段D-D’所切的剖面图。
装置40为N型横向扩散金属氧化物半导体场效应晶体管装置(lateraldiffused metal oxide semiconductor,LDMOS)，被配置用来提供相较其他半导体装置的高电压操作(例如40伏特或更高)或是超高电压操作(例如400伏特或更高)。根据图4至图6，装置40包括P型基板400，以及形成于基板400中的高压N阱410。基板400可利用P型硅块材、P型外延层，或P型绝缘层上硅材料形成。第一P阱415形成于高压N阱410中，并与高压N阱410的左侧边缘分开。第一P阱415构成装置40的源极阱。第二P阱416形成于高压N阱410之外，并邻接高压N阱410的左侧边缘。第二P阱416构成装置40的基极阱。漂移区420形成于高压N阱410中，并与第一P阱415的右侧边缘分开。漂移区420包括P型顶区425以及形成于P型顶区425的上方的N型梯度区430。场氧化层440形成于基板400的上方。场氧化层440用以作为装置40的绝缘隔离层。场氧化层440包括第一场氧化部分441、第二场氧化部分442、第三场氧化部分443及第四场氧化部分444，第一场氧化部分441与高压N阱410的右侧部分重叠，第二场氧化部分442与漂移区420部分重叠，第三场氧化部分443与高压N阱410的左侧边缘部分重叠并位于第一P阱415与第二P阱416之间，第四场氧化部分444与第二P阱416的左侧边缘部分重叠。栅极氧化层450形成于基板400的上方，并与第一P阱415的右侧边缘部分重叠。栅极层455形成于栅极氧化层450的上方，并与第一P阱415的右侧边缘部分及第二场氧化部分442的左侧边缘部分重叠。亦即，栅极层455自第一P阱415的右侧边缘部分上方连续延伸至第二场氧化部分442的左侧边缘部分上方。间隙壁460形成于栅极层455的侧壁上。第一N型重掺杂区465形成于高压N阱410中，并与漂移区420的右侧边缘分开。第一N型重掺杂区465构成装置40的漏极区。第二N型重掺杂区466形成于第一P阱415中，并相邻于栅极层455的左侧边缘。第一P型重掺杂区470形成于第一P阱415中，并相邻于第二N型重掺杂区466的左侧边缘。第二N型重掺杂区466与第一P型重掺杂区470共同构成装置40的源极区。第二P型重掺杂区471形成于第二P阱416中，并构成接触区以与装置40的第二P阱416(即基极阱)电性接触。
层间介电层480形成于基板400的上方。提供例如为金属层的接触层490形成于层间介电层480的上方。接触层490包括第一接触部分491、第二接触部分492、第三接触部分493、第四接触部分494及第五接触部分495，此些接触部分彼此互相分离，并透过形成于层间介电层480中的不同开口，电性接触于所形成于基板400内的结构的不同部分。具体而言，第一接触部分491与第一N型重掺杂区域465重叠，并电性接触第一N型重掺杂区域465。第一接触部分491是与漏极连接，用以接收漏极电压。第二接触部分492与栅极层455的右侧边缘部分及第二场氧化部分442的左侧部分重叠。第三接触部分493与栅极层455的左侧部分重叠，并电性接触栅极层455。第三接触部分493是与栅极连接，用以接收栅极电压。第四接触部分494与第二N型重掺杂区域466及第一P型重掺杂区域470重叠并电性接触。第二接触部分492与第四接触部分494相连接，用以接收源极电压。第五接触部分495与第二P阱416重叠，并电性接触第二P型重掺杂区域471。额外的层间介电层与接触层可形成于基板400的上方。
比较例中的装置10包括两个分离的第一栅极层155与第二栅极层156，分别与第一P阱115的右侧边缘部分以及与第二场氧化部分142的左侧部分重叠。反之，本发明实施例的装置40包括单一的栅极层，例如栅极层455，连续地与第一P阱415的右侧边缘部分及第二场氧化部分442的左侧边缘部分重叠。
此外，在比较例的装置10中，第二接触部分192透过形成于层间介电层180中的开口，电性接触形成于第二接触部分192下方的第二栅极层156。反之，在本发明实施例的装置40中，第二接触部分492未电性接触栅极层455。
应该注意的是，图4至图6所示的装置40未必按照比例绘制。例如栅极层455与第二氧化部分442间的重叠空间Spf、栅极层455与第二接触部分492间的重叠空间Spm，以及第二接触部分492与第三接触部分493间的距离Sm，可与图4至图6所绘示的长度有不同的比例。
图7A至图7L绘示根据实施例制造图4至图6的装置40的工艺示意图。
首先，请参照图7A，提供P型基板(P-sub/P-epi)700。基板700可利用P型硅块材、P型外延层，或P型绝缘层上硅(SOI)材料形成。高压N阱(HVNW)710形成于基板700中并自基板700的顶表面向下延伸。高压N阱710是进行光刻工艺(photolithography process)、离子注入工艺(ion implantation process)及加热工艺所形成，光刻工艺界定在基板700中高压N阱710所要形成的区域，离子注入工艺用以注入N型掺杂物(例如磷或砷)于所界定的区域中，加热工艺用以驱入(driving-in)所注入的N型掺杂物。
请参照图7B，第一P阱(PW)715形成于高压N阱710中，接近高压N阱710的左侧边缘部分。第二P阱716形成于基板700中，位于高压N阱710之外并邻接高压N阱710。第一P阱715与第二P阱716是进行光刻工艺、离子注入工艺及加热工艺所形成，光刻工艺界定第一P阱715与第二P阱716所要形成的区域，离子注入工艺用以注入P型掺杂物(例如硼)于所界定的区域中，加热工艺用以驱入所注入的P型掺杂物至预定的深度。
请参照图7C，P型顶(P-Top)注入区725’形成于高压N阱710中，自高压N阱的顶表面向下延伸。P型顶注入区725’设置于第一P阱715的右侧，且相较于第一P阱715更远离高压N阱710的左侧边缘部分。P型顶注入区725’是进行光刻工艺及离子注入工艺所形成，光刻工艺界定P型顶注入区725’所要形成的区域，离子注入工艺用以注入P型掺杂物(例如硼)于所界定的区域中。
请参照图7D，N型梯度(N-grade)注入区730’形成于高压N阱710中，自高压N阱的顶表面向下延伸，且垂直(沿着基板700的厚度方向)对准P型顶注入区725’。N型梯度注入区730’是进行光刻工艺及离子注入工艺所形成，光刻工艺界定N型梯度注入区730’所要形成的区域，离子注入工艺用以注入N型掺杂物(例如磷与砷)于所界定的区域中。P型顶注入区725’的深度大于N型梯度注入区730’的深度。
请参照图7E，场氧化层(FOX)740形式的绝缘隔离层形成于基板700的表面上。场氧化层740包括第一场氧化部分741、第二场氧化部分742、第三场氧化部分743及第四场氧化部分744，第一场氧化部分741与高压N阱710的右侧部分重叠，第二场氧化部分742与P型顶注入区725’与N型梯度注入区730’重叠，第三场氧化部分743与高压N阱710的左侧边缘部分重叠，且位于第一P阱715与第二P阱716之间，第四场氧化部分744与第二P阱716的左侧边缘部分重叠。场氧化层740是进行沉积工艺、光刻工艺、刻蚀工艺及热氧化工艺所形成，沉积工艺沉积例如氮化硅层，光刻工艺界定场氧化层740所要形成的区域，刻蚀工艺去除界定区域中的氮化硅层，热氧化工艺形成场氧化层740于界定区域中。于形成场氧化层740的热氧化工艺中，P型顶注入区725’中的P型掺杂物以及N型梯度注入区730’中的N型掺杂物被驱入高压N阱710中预定的深度，以分别形成P型顶区725以及N型梯度区730。P型顶区725与N型梯度区730共同构成漂移区720。
请参照图7F，栅极氧化层750形成于如图7E所示结构的表面部分上。亦即，栅极氧化层750形成于第一场氧化部分741及第二场氧化部分742之间、第二场氧化部分742与第三场氧化部分743之间，以及第三场氧化部分743与第四场氧化部分744之间。栅极氧化层750是进行牺牲氧化工艺、清除工艺及氧化工艺所形成，牺牲氧化工艺用以形成牺牲氧化层，清除工艺用以移除牺牲氧化层，氧化工艺用以形成栅极氧化层750。
请参照图7G，栅极层755形成于栅极氧化层750上，与第二场氧化部分742的左侧部分及第一P阱715的右侧部分重叠。栅极层755可包括例如多晶硅层以及形成于多晶硅层之上的硅化钨(tungsten silicide)层。栅极层755是进行沉积工艺、光刻工艺及刻蚀工艺所形成，沉积工艺用以沉积多晶硅层与硅化钨层于整个基板上，光刻工艺界定栅极层755所要形成的区域，刻蚀工艺移除位于界定区域之外的多晶硅层与硅化钨层。
请参照图7H，间隙壁760形成于栅极层755的两侧。间隙壁760由例如四乙氧基硅烷(tetraethoxysilane,TEOS)氧化膜所形成。间隙壁760是进行沉积工艺、光刻工艺及刻蚀工艺所形成，沉积工艺沉积四乙氧基硅烷氧化膜，光刻工艺界定间隙壁760所要形成的区域，刻蚀工艺移除位于界定区域外的四乙氧基硅烷氧化膜。在间隙壁760形成之后，除了位于栅极层755与间隙壁760之下的部分外，均由刻蚀所移除。
请参照图7I，形成第一N型重掺杂(N+)区域765及第二N型重掺杂区域766。第一N型重掺杂区域765形成于高压N阱710中并位于第一场氧化部分741与第二场氧化部分742之间，第二N型重掺杂区域766形成于第一P阱715中，邻接于栅极层755的左侧边缘部分并位于左侧的间隙壁760之下。第一N型重掺杂区域765及第二N型重掺杂区域766是进行光刻工艺及离子注入工艺所形成，光刻工艺界定第一N型重掺杂区域765及第二N型重掺杂区域766所要形成的区域，离子注入工艺用以注入N型掺杂物(例如磷或砷)于所界定的区域中。
请参照图7J，形成第一P型重掺杂(P+)区域770及第二P型重掺杂区域771。第一P型重掺杂区域770形成于第一P阱715中并邻接于第二N型重掺杂区域766，第二P型重掺杂区域771形成于第二P阱716中并位于第三场氧化部分743与第四场氧化部分744之间。第一P型重掺杂区域770及第二P型重掺杂区域771是进行光刻工艺与离子注入工艺所形成，光刻工艺界定第一P型重掺杂区域770及第二P型重掺杂区域771所要形成的区域，离子注入工艺用以注入P型掺杂物(例如硼)于所界定的区域中。
请参照图7K，层间介电(ILD)层780形成于图7J所示结构的整体表面上。层间介电层780包括第一开口781、第二开口782、第三开口783、第四开口784及第五开口785，第一开口781垂直对准第一N型重掺杂区域765，第二开口782垂直对准栅极层755，第三开口783垂直对准第二N型重掺杂区域766，第四开口784垂直对准第一P型重掺杂区域770，第五开口785垂直对准第二P型重掺杂区域771。层间介电层780可包括无掺杂硅酸盐玻璃(undoped silicate glass,USG)及/或硼磷硅酸盐玻璃(borophosphosilicate glass,BPSG)。层间介电层780是进行沉积工艺、光刻工艺及刻蚀工艺所形成，沉积工艺用以沉积无掺杂硅酸盐玻璃及/或硼磷硅酸盐玻璃层，光刻工艺界定层间介电层780所要形成的区域，刻蚀工艺移除位于界定区域外的硅酸盐玻璃及/或硼磷硅酸盐玻璃层，以形成第一开口781、第二开口782、第三开口783、第四开口784及第五开口785。
请参照图7L，接触层(M)790形成于图7K所示结构之上。接触层790包括第一接触部分791、第二接触部分792、第三接触部分793、第四接触部分794及第五接触部分795，第一接触部分与第一N型重掺杂区域765重叠并透过第一开口781接触第一N型重掺杂区域765，第二接触部分792与栅极层755的右侧边缘部分及第二场氧化部分742的左侧部分重叠，第三接触部分793与栅极层755的左侧部分重叠并透过第二开口782接触栅极层755，第四接触部分794与第一P阱715重叠并透过第三开口783与第四开口784分别接触第二N型重掺杂区域766及第一P型重掺杂区域770，第五接触部分795与第二P阱716重叠并透过第五开口785接触第二P型重掺杂区域771。接触层790可由任何导电金属制成，例如铝、铜或铝铜合金。接触层790是进行沉积工艺、光刻工艺及刻蚀工艺形成，沉积工艺沉积金属层，光刻工艺界定接触层790所要形成的区域，刻蚀工艺移除界定区域外的金属层。
图8为显示比较例的装置10的崩溃特性的图形。于图8中，横坐标810代表以伏特为单位的漏极─源极间电压Vds(即供给于作为漏极的第一N型重掺杂区域165与作为源极的第二N型重掺杂区域166及第一P型重掺杂区域170之间的电压)，而纵坐标820代表以安培为单位的漏极─源极间电流Ids。曲线830代表装置10的漏极─源极间电压Vds与漏极─源极间电流Ids的特性曲线。于图8中，漏极─源极间电压Vds于横坐标810上被标示为「漏极─源极间电压(V)」，并介于0至800伏特之间变化，而栅极─源极间电压Vgs(即供给于作为栅极的第一栅极层155与作为源极的第二N型重掺杂区域166及第一P型重掺杂区域170之间的电压)及基极─源极间电压Vbs(即供给于作为基极阱的接触区的第二P型重掺杂区域171与作为源极的第二N型重掺杂区域166及第一P型重掺杂区域170之间的电压)则维持为0。如图8所绘示，当漏极─源极间电压Vds约为80伏特或漏极源极间电压Vds上升至约760伏特以上时，漏极─源极间电流Ids陡升至约1.0×10-6安培。
图9为显示本发明实施例的装置40的崩溃特性的图形。于图9中，横坐标910代表以伏特为单位的漏极─源极间电压Vds，而纵坐标920代表以安培为单位的漏极─源极间电流Ids。曲线930代表装置40的漏极─源极间电压Vds与漏极─源极间电流Ids的特性曲线。于图9中，漏极─源极间电压Vds于横坐标910上被标示为「漏极─源极间电压(V)」，并介于0至800伏特之间变化，而栅极─源极间电压Vgs及基极─源极间电压Vbs则维持为0。如图9所绘示，只有在漏极─源极间电压Vds上升至约760伏特以上时，漏极─源极间电流Ids上升至约1.0×10-6安培以上。相较于图8所绘示的装置10的崩溃特性，装置40的漏极─源极间电流Ids不会在漏极─源极间电压Vds约为80伏特时陡升。
虽然上述实施例是针对如图4至图6所示的N型横向扩散金属氧化物半导体场效应晶体管装置40，以及如图7A至图7L所示的制造N型横向扩散金属氧化物半导体场效应晶体管装置40的方法，所属技术领域中具有通常知识者当能理解，本发明的概念同样适用于P型横向扩散金属氧化物半导体场效应晶体管装置，其所有的元件具有与N型横向扩散金属氧化物半导体场效应晶体管装置40相反的导电型。
所属技术领域中具有通常知识者亦能理解本发明的概念可应用于其他半导体装置及其制造方式，例如绝缘栅双极晶体管(insulated-gate bipolartransistor,IGBT)装置。绝缘栅双极晶体管装置具有类似于图4至图6所示的N型横向扩散金属氧化物半导体场效应晶体管装置40的结构，除了将装置40的第一N型重掺杂区465替换为作为绝缘栅双极晶体管的漏极的P型重掺杂区之外。
本发明所属技术领域中具有通常知识者，根据说明书以及此处所揭露发明的实施，应可明白具有其他实施例。说明书与范例仅作为例示，本发明的精神和保护范围，当视随附的权利要求范围所界定的为准。

Claims (20)

1.一种半导体装置，包括：
一基板，具有一第一导电型；
一高压阱，具有一第二导电型，并形成于该基板中；
一源极阱，具有该第一导电型，并形成于该高压阱中；
一源极区，形成于该源极阱中；
一隔离层，形成于该高压阱上方，并与该源极阱分开；
一栅极层，形成于该基板上方，并自该源极阱的一边缘部分上方连续延伸至该隔离层的一边缘部分上方；以及
一金属层，形成于该基板与该隔离层上方，该金属层包括一第一金属部分、一第二金属部分及一第三金属部分，该第一金属部分与该栅极层的一边缘部分及该隔离层的一侧边部分重叠，该第二金属部分与该栅极层部分重叠并电性接触该栅极层，该第三金属部分与该源极区部分重叠并电性接触该源极区。
2.根据权利要求1所述的半导体装置，其中该第一金属部分与该第三金属部分相连接，用以接收一源极电压。
3.根据权利要求1所述的半导体装置，其中该第二金属部分是与栅极连接，用以接收一栅极电压。
4.根据权利要求1所述的半导体装置，更包括一漂移区，该漂移区形成于该高压阱中并位于该隔离层之下。
5.根据权利要求4所述的半导体装置，其中该漂移区包括：
一顶区，具有该第一导电型，并形成于该高压阱中；及
一梯度区，具有该第二导电型，并形成于该顶区上方。
6.根据权利要求4所述的半导体装置，更包括一漏极区，该漏极区形成于该高压阱中，并与该漂移区分开。
7.根据权利要求6所述的半导体装置，其中该金属层更包括一第四金属部分，该第四金属部分与该漏极区部分重叠并电性接触该漏极区。
8.根据权利要求7所述的半导体装置，其中该第四金属部分是与漏极连接，用以接收一漏极电压。
9.根据权利要求1所述的半导体装置，其中该半导体装置为一横向扩散金属氧化物半导体场效应晶体管装置。
10.根据权利要求1所述的半导体装置，其中该半导体装置为一绝缘栅极双极晶体管装置。
11.根据权利要求1所述的半导体装置，其中该第一导电型为P型，而该第二导电型为N型。
12.根据权利要求1所述的半导体装置，其中该第一导电型为N型，而该第二导电型为P型。
13.根据权利要求1所述的半导体装置，更包括一基极阱，该基极阱具有该第一导电型，并形成于该高压阱之外。
14.根据权利要求13所述的半导体装置，更包括一基极区，该基极区形成于该基极阱中。
15.根据权利要求14所述的半导体装置，其中该金属层更包括一第四金属部分，该第四金属部分与该基极区重叠并电性接触该基极区，该第四金属部分为可与基极连接，用以接收一基极电压。
16.一种制造半导体装置的方法，该方法包括：
提供一基板，该基板具有一第一导电型；
形成一高压阱于该基板中，该高压阱具有一第二导电型；
形成一源极阱于该高压阱中，该源极阱具有该第一导电型；
形成一源极区于该源极阱中；
形成一隔离层于该高压阱上方，该隔离层与该源极阱分离；
形成一栅极层该基板上方，该栅极层自该源极阱的一边缘部分上方连续延伸至该隔离层的一边缘部分上方；以及
形成一金属层于该基板与该隔离层上方，该金属层包括一第一金属部分、一第二金属部分及一第三金属部分，该第一金属部分与该栅极层的一边缘部分以及该隔离层的一侧边部分重叠，该第二金属部分与该栅极层部分重叠并电性接触该栅极层，该第三金属部分与该源极区部分重叠并电性接触该源极区。
17.根据权利要求16所述的方法，更包括形成一漂移区于该高压阱中并位于该隔离层之下。
18.根据权利要求17所述的方法，其中形成该漂移区的步骤包括：
形成一顶区于该高压阱中，该顶区具有该第一导电型；以及
形成一梯度区于该顶区上方，该梯度区具有该第二导电型。
19.根据权利要求16所述的方法，其中该第一导电型为P型，而该第二导电型为N型。
20.根据权利要求16所述的方法，其中该第一导电型为N型，而该第二导电型为P型。
CN201510220340.XA 2015-03-13 2015-05-04 具有金属层的半导体装置及其制造方法 Pending CN106206717A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/657,517 2015-03-13
US14/657,517 US9443967B1 (en) 2015-03-13 2015-03-13 Semiconductor device having metal layer and method of fabricating same

Publications (1)

Publication Number Publication Date
CN106206717A true CN106206717A (zh) 2016-12-07

Family

ID=56880870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510220340.XA Pending CN106206717A (zh) 2015-03-13 2015-05-04 具有金属层的半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9443967B1 (zh)
CN (1) CN106206717A (zh)
TW (1) TWI544578B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841669A (zh) * 2017-11-27 2019-06-04 世界先进积体电路股份有限公司 横向扩散金属氧化物半导体场效应晶体管

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297661B2 (en) * 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device
US10593773B2 (en) * 2017-09-29 2020-03-17 Texas Instruments Incorporated LDMOS with high-k drain STI dielectric
TWI709196B (zh) 2018-12-21 2020-11-01 新唐科技股份有限公司 半導體裝置及其形成方法
CN111463263B (zh) * 2020-01-22 2022-07-01 上海晶丰明源半导体股份有限公司 具有场板结构的低栅电荷器件及其制造方法
CN116153979B (zh) * 2022-12-28 2023-11-03 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039424A1 (en) * 2007-08-10 2009-02-12 Chao-Yuan Su High-voltage mos transistor device
CN102593181A (zh) * 2012-03-28 2012-07-18 杭州士兰微电子股份有限公司 基于soi衬底的高压金属氧化物半导体管及制造方法
CN103178114A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有低衬底泄露的绝缘栅极双极型晶体管
CN103730495A (zh) * 2012-10-12 2014-04-16 旺宏电子股份有限公司 金属氧化物半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683344B2 (en) * 2001-09-07 2004-01-27 Ixys Corporation Rugged and fast power MOSFET and IGBT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039424A1 (en) * 2007-08-10 2009-02-12 Chao-Yuan Su High-voltage mos transistor device
CN103178114A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有低衬底泄露的绝缘栅极双极型晶体管
CN102593181A (zh) * 2012-03-28 2012-07-18 杭州士兰微电子股份有限公司 基于soi衬底的高压金属氧化物半导体管及制造方法
CN103730495A (zh) * 2012-10-12 2014-04-16 旺宏电子股份有限公司 金属氧化物半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841669A (zh) * 2017-11-27 2019-06-04 世界先进积体电路股份有限公司 横向扩散金属氧化物半导体场效应晶体管
CN109841669B (zh) * 2017-11-27 2022-04-19 世界先进积体电路股份有限公司 横向扩散金属氧化物半导体场效应晶体管

Also Published As

Publication number Publication date
TWI544578B (zh) 2016-08-01
US20160268403A1 (en) 2016-09-15
US9443967B1 (en) 2016-09-13
TW201633459A (zh) 2016-09-16

Similar Documents

Publication Publication Date Title
TWI578528B (zh) 具有內埋層之半導體裝置及其製造方法
CN106206717A (zh) 具有金属层的半导体装置及其制造方法
US9660074B2 (en) Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers
CN101345259B (zh) 垂直型mos晶体管及其方法
CN103681862B (zh) 半导体器件及其制造方法
US9627528B2 (en) Semiconductor device having gate structures and manufacturing method thereof
CN101299438B (zh) 一种半导体结构
US9443958B2 (en) High voltage metal-oxide-semiconductor transistor device and method of forming the same
CN104064470B (zh) 半导体装置及其制造方法
US20140312417A1 (en) Semiconductor Device and Method of Manufacturing a Semiconductor Device
CN104900691B (zh) 半导体元件及其制作方法
KR20140124950A (ko) 반도체 전력소자
CN104934463B (zh) 具有深注入区域的半导体装置及其制造方法
CN103426929B (zh) 半导体器件及其制造方法、集成电路以及超结半导体器件
TWI559545B (zh) 具有局部絕緣結構之半導體元件及其製造方法
US9947784B2 (en) High voltage lateral extended drain MOS transistor with improved drift layer contact
CN107146814A (zh) 高压半导体装置及其制造方法
CN104810398B (zh) 半导体装置及其制造方法
CN106898637B (zh) 具有梯度注入区的半导体元件及其制造方法
TWI546969B (zh) 具有深佈植區域之半導體裝置及其製造方法
CN108133962A (zh) 横向扩散金属氧化物半导体结构及其制作方法
TWI634659B (zh) 具有梯度植入區之半導體元件及其製造方法
CN104241127A (zh) 沟道式栅极金氧半场效晶体管及其制造方法
CN104934321A (zh) 具有局部绝缘结构的半导体元件及其制造方法
CN109216453A (zh) 高压半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207