CN106206606A - 一种阵列基板及其制作方法、显示面板、显示装置 - Google Patents
一种阵列基板及其制作方法、显示面板、显示装置 Download PDFInfo
- Publication number
- CN106206606A CN106206606A CN201610643394.1A CN201610643394A CN106206606A CN 106206606 A CN106206606 A CN 106206606A CN 201610643394 A CN201610643394 A CN 201610643394A CN 106206606 A CN106206606 A CN 106206606A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain electrode
- active layer
- source electrode
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 239000010408 film Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 141
- 238000005530 etching Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法、显示面板、显示装置，用以改善TFT电学均一性，并有效降低TFT的漏电流。阵列基板的制作方法包括：在衬底基板上通过构图工艺依次制作栅极和栅极绝缘层；在所述栅极绝缘层上通过构图工艺制作源极和漏极；在所述源极和所述漏极上沉积一层半导体薄膜，对所述半导体薄膜进行构图工艺，形成半导体有源层；在所述半导体有源层上通过构图工艺制作钝化层以及贯穿所述钝化层和所述半导体有源层的过孔，在所述钝化层上通过构图工艺制作像素电极，所述像素电极通过所述过孔与所述漏极电连接。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板、显示装置。
背景技术
非晶硅(a-Si)阵列基板目前是主流的平板显示技术，但是目前的a-Si阵列基板存在薄膜晶体管(Thin Film Transistor，TFT)的开态电流(Ion)过低，漏电流(Ioff)过大等问题。a-Si厚度和状态是影响TFT电学特性的主要因素，a-Si厚度不均，则TFT电学均一性较差，从而导致显示不均，TFT的沟道内a-Si表面越粗糙，漏电流越大，影响产品的特性。
如图1所示，现有技术a-Si阵列基板的制作方法包括：首先在衬底基板10上制作栅极11；接着，在栅极11上制作栅极绝缘层12；接着，在栅极绝缘层12上依次沉积非晶硅层、掺杂非晶硅层和金属层，在金属层上涂覆光刻胶，并对光刻胶进行曝光和显影，之后再对未被光刻胶覆盖区域的非晶硅层、掺杂非晶硅层和金属层进行刻蚀，形成半导体有源层13、第一欧姆接触层141、第二欧姆接触层142、源极15和漏极16；由于在刻蚀过程中需要对源极15和漏极16之间的沟道区域内的掺杂非晶硅层进行刻蚀，为了保证掺杂非晶硅层被刻蚀后没有残留，实际生产过程中，需要对掺杂非晶硅层进行过刻，由于刻蚀过程存在均一性的问题，这样会造成沟道区域对应位置处的非晶硅层厚度均一性较差和表面粗糙度增大。
接着，在源极15和漏极16上制作钝化层17；最后，在钝化层17上制作像素电极18，像素电极18通过贯穿钝化层17的过孔与漏极16电连接。
综上所述，由于现有技术TFT的沟道区域对应位置的非晶硅层厚度均一性较差，表面粗糙度较大，因此，现有技术制作形成的TFT的电学均一性较差，漏电流较大。
发明内容
本发明实施例提供了一种阵列基板及其制作方法、显示面板、显示装置，用以改善TFT电学均一性，并有效降低TFT的漏电流。
本发明实施例提供的一种阵列基板的制作方法，该方法包括：
在衬底基板上通过构图工艺依次制作栅极和栅极绝缘层；
在所述栅极绝缘层上通过构图工艺制作源极和漏极；
在所述源极和所述漏极上沉积一层半导体薄膜，对所述半导体薄膜进行构图工艺，形成半导体有源层；
在所述半导体有源层上通过构图工艺制作钝化层以及贯穿所述钝化层和所述半导体有源层的过孔，在所述钝化层上通过构图工艺制作像素电极，所述像素电极通过所述过孔与所述漏极电连接。
由本发明实施例提供的阵列基板的制作方法，由于该方法首先通过构图工艺制作形成源极和漏极，然后在源极和漏极上通过构图工艺制作形成半导体有源层，与现有技术相比，本发明实施例形成的TFT沟道区域对应位置的半导体有源层没有被刻蚀，避免了刻蚀造成的TFT沟道区域对应位置的半导体有源层厚度均一性较差，表面粗糙度较大的问题，保证了TFT电学均一性，并有效的降低了TFT的漏电流。
较佳地，在所述源极和所述漏极上沉积一层半导体薄膜之前，所述方法还包括：
在所述源极和所述漏极上沉积一层导电膜层；
对所述导电膜层进行构图工艺，在所述源极的正上方形成第一欧姆接触层，在所述漏极的正上方形成第二欧姆接触层。
较佳地，所述方法还包括：
在制作有所述半导体有源层的衬底基板上通过构图工艺制作栅极引线，所述栅极引线与所述栅极电连接。
较佳地，所述栅极引线与所述像素电极同层制作。
本发明实施例还提供了一种阵列基板，包括衬底基板、位于所述衬底基板上的栅极、位于所述栅极上的栅极绝缘层、位于所述栅极绝缘层上的源极和漏极、位于所述源极和漏极上的半导体有源层、位于所述半导体有源层上的钝化层，以及位于所述钝化层上的像素电极，所述像素电极通过贯穿所述钝化层和所述半导体有源层的过孔与所述漏极电连接。
较佳地，还包括位于所述源极正上方的第一欧姆接触层和位于所述漏极正上方的第二欧姆接触层，所述半导体有源层通过所述第一欧姆接触层与所述源极电连接，所述半导体有源层通过所述第二欧姆接触层与所述漏极电连接。
较佳地，还包括与所述像素电极同层绝缘设置的栅极引线，所述栅极引线与所述栅极电连接。
较佳地，所述第一欧姆接触层和所述第二欧姆接触层的材料为掺杂非晶硅。
本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板。
本发明实施例还提供了一种显示装置，该显示装置包括上述的显示面板。
附图说明
图1为现有技术的阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的制作方法流程图；
图3-图8为本发明实施例提供的阵列基板的制作过程的不同阶段的结构示意图；
图9为本发明实施例提供的一种阵列基板的结构示意图。
具体实施方式
本发明实施例提供了一种阵列基板及其制作方法、显示面板、显示装置，用以改善TFT电学均一性，并有效降低TFT的漏电流。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面结合附图详细介绍本发明具体实施例提供的阵列基板及该阵列基板的制作方法。
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
如图2所示，本发明具体实施例提供了一种阵列基板的制作方法，该方法包括：
S201、在衬底基板上通过构图工艺依次制作栅极和栅极绝缘层；
S202、在所述栅极绝缘层上通过构图工艺制作源极和漏极；
S203、在所述源极和所述漏极上沉积一层半导体薄膜，对所述半导体薄膜进行构图工艺，形成半导体有源层；
S204、在所述半导体有源层上通过构图工艺制作钝化层以及贯穿所述钝化层和所述半导体有源层的过孔，在所述钝化层上通过构图工艺制作像素电极，所述像素电极通过所述过孔与所述漏极电连接。
优选地，本发明具体实施例在源极和漏极上沉积一层半导体薄膜之前，还包括：
在源极和漏极上沉积一层导电膜层；
对导电膜层进行构图工艺，在源极的正上方形成第一欧姆接触层，在漏极的正上方形成第二欧姆接触层。
本发明具体实施例在源极的正上方制作第一欧姆接触层，在漏极的正上方制作第二欧姆接触层，能够更加有效的降低半导体有源层和源极的接触电阻，以及降低半导体有源层和漏极的接触电阻，能够提高薄膜晶体管的特性。
优选地，本发明具体实施例提供的阵列基板的制作方法还包括：在制作有半导体有源层的衬底基板上通过构图工艺制作栅极引线，栅极引线与栅极电连接。具体地，本发明具体实施例中的栅极引线与像素电极同层制作，这样，在实际生产过程中，栅极引线能够与像素电极同时制作形成，从而能够节省工艺时间，降低生产成本。
下面结合附图3-附图8详细介绍本发明具体实施例提供的阵列基板的制作方法。
如图3所示，首先，在衬底基板10上通过构图工艺依次制作栅极11和栅极绝缘层12，本发明具体实施例中的衬底基板10为玻璃基板，当然，在实际生产过程中，衬底基板还可以为其它类型的基板，如陶瓷基板等。本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀、去除光刻胶的部分或全部过程。本发明具体实施例栅极11和栅极绝缘层12的具体制作方法与现有技术相同，这里不再赘述。此外，本发明具体实施例在制作栅极11的同时，还与栅极11同层制作有栅极线(图中未示出)和公共电极线(图中未示出)，本发明具体实施例中栅极线和公共电极线的具体制作方法与现有技术相同，这里不再赘述。
如图4所示，接着，在栅极绝缘层12上依次沉积一层金属薄膜41和一层导电膜层42，沉积的金属薄膜41可以选择金属钼(Mo)、金属铝(Al)等单层的金属，也可以选择金属Mo、金属Al等的多层复合金属；沉积的导电膜层42的材料优选掺杂非晶硅，具体地，导电膜层42选择n型掺杂非晶硅(n+a-Si)。本发明具体实施例可以采用磁控溅射、热蒸发等方法沉积金属薄膜41和导电膜层42，当然，在实际生产过程中，也可以仅沉积金属薄膜41，不沉积导电膜层42，本发明具体实施例以沉积导电膜层42为例进行介绍。
如图5所示，接着，在导电膜层42上涂覆光刻胶，并进行曝光、显影，显影后对未被光刻胶覆盖区域的导电膜层42和金属薄膜41进行刻蚀，刻蚀后去除剩余的光刻胶，形成源极15、漏极16、第一欧姆接触层141和第二欧姆接触层142。
如图6所示，接着，在第一欧姆接触层141和第二欧姆接触层142上沉积一层半导体薄膜，具体地，在第一欧姆接触层141和第二欧姆接触层142上沉积一层非晶硅层，在非晶硅层上涂覆光刻胶，并进行曝光、显影，显影后对未被光刻胶覆盖区域的非晶硅层进行刻蚀，刻蚀后去除剩余的光刻胶，形成半导体有源层13。
由于本发明具体实施例在形成有源极15和漏极16的衬底基板上沉积非晶硅层，这样沉积的非晶硅层就会填充到源极15和漏极16之间的间隙区域，后续对非晶硅层进行刻蚀时，不会影响源极15和漏极16之间的间隙区域处的非晶硅层，即本发明具体实施例形成的TFT沟道区域对应位置的半导体有源层在刻蚀过程中不受影响。另外，在实际生产过程中，本发明具体实施例还可以先制作形成源极15和漏极16，再制作形成半导体有源层13，之后再制作形成栅极11，即栅极11可以位于半导体有源层13上方。
如图7所示，接着，在半导体有源层13上通过构图工艺制作钝化层17、贯穿钝化层17和栅极绝缘层12的第一过孔71、贯穿钝化层17、半导体有源层13和第二欧姆接触层的第二过孔72。优选地，本发明具体实施例钝化层17的材料与栅极绝缘层12的材料相同，具体可以选择氧化硅(SiO2)或氮化硅(SiN)的单层膜材料，也可以选择SiO2和SiN的复合材料，本发明具体实施例钝化层17的具体制作方法与现有技术类似，这里不再赘述。当然，在实际生产过程中，本发明具体实施例也可以不制作形成第一过孔71。
如图8所示，接着，在钝化层17上通过构图工艺制作形成像素电极18和栅极引线80，像素电极18通过第二过孔72与漏极16电连接，栅极引线80通过第一过孔71与栅极11电连接。优选地，本发明具体实施例中像素电极18的材料选择氧化铟锡(ITO)或氧化铟锌(IZO)，或ITO和IZO的复合材料，本发明具体实施例中像素电极18的具体制作方法与现有技术类似，这里不再赘述。另外，本发明具体实施例中的栅极引线80也可以不与像素电极18同层制作，如可以在制作完成像素电极18之后，再在像素电极18上通过构图工艺制作栅极引线80。
由于现有技术制作阵列基板时，为了保证掺杂非晶硅层被刻蚀后没有残留，TFT沟道区域对应位置的非晶硅层会被部分刻蚀掉，而本发明具体实施例在制作阵列基板时，是先通过构图工艺制作形成源极、漏极、第一欧姆接触层和第二欧姆接触层，然后再通过构图工艺形成半导体有源层，这样TFT沟道区域对应位置的非晶硅层没有被刻蚀，避免了刻蚀造成的TFT沟道区域对应位置的非晶硅层厚度均一性较差，表面粗糙度较大的问题，保证了TFT电学均一性，并有效的降低了TFT的漏电流。另外，本发明具体实施例阵列基板的制作方法与现有技术相比，并没有增加工艺步骤和工艺难度。
如图9所示，本发明具体实施例还提供了一种阵列基板，包括衬底基板10、位于衬底基板10上的栅极11、位于栅极11上的栅极绝缘层12、位于栅极绝缘层12上的源极15和漏极16、位于源极15和漏极16上的半导体有源层13、位于半导体有源层13上的钝化层17，以及位于钝化层17上的像素电极18，像素电极18通过贯穿钝化层17和半导体有源层13的过孔与漏极16电连接。
优选地，本发明具体实施例中的阵列基板还包括位于源极15正上方的第一欧姆接触层141，位于漏极16正上方的第二欧姆接触层142，半导体有源层13通过第一欧姆接触层141与源极15电连接，半导体有源层13通过第二欧姆接触层142与漏极16电连接，参见图8所示。
优选地，本发明具体实施例中的阵列基板还包括与像素电极18同层绝缘设置的栅极引线80，栅极引线80与栅极11电连接，参见图8所示。由于本发明具体实施例与像素电极18同层设置有栅极引线80，这样增加了栅极11的面积，并且栅极引线80位于栅极11的上方，能够提高TFT的开态电流，实际生产过程中，为了更好的提高TFT的开态电流，本发明具体实施例设置的栅极引线80覆盖TFT的沟道区域。
本发明具体实施例还提供了一种显示面板，该显示面板包括本发明具体实施例提供的上述阵列基板。
本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述显示面板，该显示装置可以为液晶面板、液晶显示器、液晶电视、有机发光二极管(Organic Light Emitting Diode，OLED)面板、OLED显示器、OLED电视或电子纸等显示装置。
综上所述，本发明具体实施例提供一种阵列基板的制作方法，包括：在衬底基板上通过构图工艺依次制作栅极和栅极绝缘层；在栅极绝缘层上通过构图工艺制作源极和漏极；在源极和漏极上沉积一层半导体薄膜，对半导体薄膜进行构图工艺，形成半导体有源层；在半导体有源层上通过构图工艺制作钝化层以及贯穿钝化层和半导体有源层的过孔，在钝化层上通过构图工艺制作像素电极，像素电极通过过孔与漏极电连接。由于本发明具体实施例在制作阵列基板时，首先通过构图工艺制作形成源极和漏极，然后在源极和漏极上通过构图工艺制作形成半导体有源层，与现有技术相比，本发明具体实施例形成的TFT沟道区域对应位置的半导体有源层没有被刻蚀，避免了刻蚀造成的TFT沟道区域对应位置的半导体有源层厚度均一性较差，表面粗糙度较大的问题，保证了TFT电学均一性，并有效的降低了TFT的漏电流。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，该方法包括：
在衬底基板上通过构图工艺依次制作栅极和栅极绝缘层；
在所述栅极绝缘层上通过构图工艺制作源极和漏极；
在所述源极和所述漏极上沉积一层半导体薄膜，对所述半导体薄膜进行构图工艺，形成半导体有源层；
在所述半导体有源层上通过构图工艺制作钝化层以及贯穿所述钝化层和所述半导体有源层的过孔，在所述钝化层上通过构图工艺制作像素电极，所述像素电极通过所述过孔与所述漏极电连接。
2.根据权利要求1所述的方法，其特征在于，在所述源极和所述漏极上沉积一层半导体薄膜之前，所述方法还包括：
在所述源极和所述漏极上沉积一层导电膜层；
对所述导电膜层进行构图工艺，在所述源极的正上方形成第一欧姆接触层，在所述漏极的正上方形成第二欧姆接触层。
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
在制作有所述半导体有源层的衬底基板上通过构图工艺制作栅极引线，所述栅极引线与所述栅极电连接。
4.根据权利要求3所述的方法，其特征在于，所述栅极引线与所述像素电极同层制作。
5.一种阵列基板，其特征在于，包括衬底基板、位于所述衬底基板上的栅极、位于所述栅极上的栅极绝缘层、位于所述栅极绝缘层上的源极和漏极、位于所述源极和漏极上的半导体有源层、位于所述半导体有源层上的钝化层，以及位于所述钝化层上的像素电极，所述像素电极通过贯穿所述钝化层和所述半导体有源层的过孔与所述漏极电连接。
6.根据权利要求5所述的阵列基板，其特征在于，还包括位于所述源极正上方的第一欧姆接触层和位于所述漏极正上方的第二欧姆接触层，所述半导体有源层通过所述第一欧姆接触层与所述源极电连接，所述半导体有源层通过所述第二欧姆接触层与所述漏极电连接。
7.根据权利要求5或6所述的阵列基板，其特征在于，还包括与所述像素电极同层绝缘设置的栅极引线，所述栅极引线与所述栅极电连接。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一欧姆接触层和所述第二欧姆接触层的材料为掺杂非晶硅。
9.一种显示面板，其特征在于，包括权利要求5-8任一权利要求所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610643394.1A CN106206606A (zh) | 2016-08-08 | 2016-08-08 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610643394.1A CN106206606A (zh) | 2016-08-08 | 2016-08-08 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206606A true CN106206606A (zh) | 2016-12-07 |
Family
ID=57515390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610643394.1A Pending CN106206606A (zh) | 2016-08-08 | 2016-08-08 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206606A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331671A (zh) * | 2017-08-29 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板和阵列基板的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1822333A (zh) * | 2005-02-16 | 2006-08-23 | 中华映管股份有限公司 | 薄膜晶体管、薄膜晶体管及像素结构之制造方法 |
| US20070285591A1 (en) * | 2006-06-07 | 2007-12-13 | Samsung Electronics Co., Ltd | Liquid crystal display panel and method of manufacturing the same |
| CN102736332A (zh) * | 2012-02-22 | 2012-10-17 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及液晶显示器 |
-
2016
- 2016-08-08 CN CN201610643394.1A patent/CN106206606A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1822333A (zh) * | 2005-02-16 | 2006-08-23 | 中华映管股份有限公司 | 薄膜晶体管、薄膜晶体管及像素结构之制造方法 |
| US20070285591A1 (en) * | 2006-06-07 | 2007-12-13 | Samsung Electronics Co., Ltd | Liquid crystal display panel and method of manufacturing the same |
| CN102736332A (zh) * | 2012-02-22 | 2012-10-17 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及液晶显示器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331671A (zh) * | 2017-08-29 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板和阵列基板的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723269B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101814455B (zh) | 制造阵列基板的方法 | |
| CN102033343B (zh) | 阵列基板及其制造方法 | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| CN104282769A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN103456745B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| CN104766803A (zh) | Tft的制作方法及tft、阵列基板、显示装置 | |
| CN109065551A (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| CN106898617A (zh) | 基板及其制备方法、显示面板和显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN104793416A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| CN103633147A (zh) | 薄膜晶体管及其制造方法 | |
| CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN107799466A (zh) | Tft基板及其制作方法 | |
| CN103545252B (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN110957300B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| GB2521138A (en) | Source / Drain Conductors for transistor Devices | |
| CN105448936B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN107275343B (zh) | 底栅型tft基板的制作方法 | |
| CN104299942A (zh) | 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 | |
| CN105097950A (zh) | 薄膜晶体管及制作方法、阵列基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |