CN106205672B - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN106205672B
CN106205672B CN201510795864.1A CN201510795864A CN106205672B CN 106205672 B CN106205672 B CN 106205672B CN 201510795864 A CN201510795864 A CN 201510795864A CN 106205672 B CN106205672 B CN 106205672B
Authority
CN
China
Prior art keywords
address
refresh
target
word line
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510795864.1A
Other languages
English (en)
Other versions
CN106205672A (zh
Inventor
郑喆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106205672A publication Critical patent/CN106205672A/zh
Application granted granted Critical
Publication of CN106205672B publication Critical patent/CN106205672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

一种存储器件，包括：多个存储体，适用于包括多个字线；多个锁存器单元，每个锁存器单元适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址，以及在目标刷新区间的全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中多个存储体全部被刷新；以及地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址。在目标刷新区间中，多个字线之中的使用目标地址而被选中的字线可以被刷新。

Description

存储器件
相关申请的交叉引用
本申请要求2015年5月26日提交的申请号为10-2015-0072853的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的实施例涉及一种存储器件。
背景技术
存储器件的存储单元包括起开关作用的晶体管和储存电荷(或数据)的电容器。数据的“高”(逻辑1)或“低”(逻辑0)根据在存储单元的电容器中是否存在电荷来判定，即，根据电容器的端子处的电压是高还是低来判定。
数据的保持基本上无功率消耗，因为数据以电荷已经累积在电容器中的方式来保持。然而，数据可能丢失，因为初始储存在电容器中的电荷量消失在由MOS晶体管的PN结引起的漏电流中。为了防止这种问题，需要在数据丢失之前读取存储单元之内的数据，并需要基于读取信息来重新充电正常的电荷量。当这样的操作被周期性重复时，存储的数据被保持。这样的单元电荷的重新充电过程被称作刷新操作。
储存在存储单元中的数据可能被损坏，因为包括在耦接至相邻字线的存储单元中的单元电容器的电子通过字线在激活状态与预充电状态中切换时产生的电磁波而被引入/漏出。
发明内容
在实施例中，存储器件可以包括：多个存储体，适用于包括多个字线。存储器件也可以包括多个锁存器单元，每个锁存器单元适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址。多个锁存器单元也可以适用于在目标刷新区间的全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中多个存储体全部被刷新。存储器件也可以包括：地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址。在目标刷新区间中多个字线之中的使用目标地址而被选中的字线可以被刷新。
在实施例中，存储器件可以包括：多个存储体，适用于包括多个字线和多个冗余字线。存储器件也可以包括：多个第一锁存器单元，适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址，以及在目标刷新区间中锁存运算地址作为目标地址。存储器件也可以包括：多个第二锁存器单元，适用于锁存在目标刷新区间中与第一刷新操作的目标地址相对应的多个字线之中的字线以及第一刷新操作的目标地址是否已经被修复。存储器件也可以包括：地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址。在除目标刷新区间以外的区间中，如果被激活字线为第K字线，则第(K-1)字线和第(K+2)字线或者第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线使用目标地址和锁存在第二锁存器单元中的信息而被刷新。而且，在除目标刷新区间以外的区间中，如果被激活字线为第L冗余字线，则第(L-1)冗余字线和第(L+1)冗余字线或第(L-2)冗余字线、第(L-1)冗余字线、第(L+1)冗余字线和第(L+2)冗余字线使用目标地址和所述信息而被刷新。
在实施例中，存储器件可以包括：多个存储体，适用于包括多个字线和多个冗余字线。存储器件也可以包括：多个第一锁存器单元，适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址，以及在目标刷新区间的每个全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中多个存储体全部被刷新。存储器也可以包括：多个第二锁存器单元，适用于锁存在目标刷新区间中与第一刷新操作的目标地址相对应的多个字线之中的字线以及第一刷新操作的目标地址是否已经被修复。存储器件也可以包括：地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，其中，在除目标刷新区间以外的区间中，如果被激活字线为第K字线，则第(K-1)字线和第(K+2)字线或第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线使用目标地址和锁存在第二锁存器单元中的信息而被刷新，以及在除目标刷新区间以外的区间中，如果被激活字线为第L冗余字线，则第(L-1)冗余字线和第(L+1)冗余字线或第(L-2)冗余字线、第(L-1)冗余字线、第(L+1)冗余字线和第(L+2)冗余字线使用目标地址和所述信息而被刷新。
附图说明
图1是图示根据本发明的实施例的存储器件的配置的示图。
图2是图示地址发生电路250的配置的示图。
图3是图示控制电路260的配置的示图。
图4a到图4c是图示在目标刷新操作被执行时第二控制信号发生单元312的操作的示图。
图5是图示图1中的存储器件的刷新操作的示图。
图6a和图6b是图示图1中的存储器件的目标刷新操作的示图。
图7是图示根据本发明的实施例的存储器件的配置的示图。
图8是图示控制电路960的配置的示图。
图9是图示冗余控制单元950的配置的示图。
图10是图示第一冗余锁存器单元1020的配置的示图。
图11a和图11b是图示图7中的存储器件的目标刷新操作的示图。
图12是图示根据本发明的实施例的使用存储器控制器电路的系统的框图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，而不应当被解释为局限于本文中所陈述的实施例。相反地，这些实施例被提供使得本公开将彻底的且完整的，且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指代相同的部分。各种实施例针对一种能够产生具有恰当值(proper value)的目标地址的存储器件。此外，各种实施例针对一种能够防止存储单元的数据由于字线干扰而劣化的存储器件。
参见图1，描述了图示根据本发明的实施例的存储器件的配置的示图。
在图1中，存储器件可以包括命令输入单元210、地址输入单元220、命令解码器230、地址计数单元240、地址发生电路250、控制电路260和多个存储体(bank)BK0-BK3。
在下文中，正常刷新操作可以为使用计数地址CA<0:7>来刷新选中的字线的操作。而且，目标刷新操作可以为使用目标地址RHA<0:7>来刷新选中的字线的操作。被检测字线是正当存储器件进入目标刷新区间之前被激活的字线，以及可以为用于选择要被执行目标刷新操作的字线的字线(即，基准)。如果被检测字线是第k字线，则第一目标刷新操作可以为用于在目标刷新区间中刷新第(K-1)字线和第(K+2)字线的刷新操作。此外，第二目标刷新操作可以为用于在目标刷新区间中刷新第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线的操作。
多个存储体BK0到BK3可以包括电耦接至多个存储单元MC的多个字线WL0到WL255。多个字线WL0到WL255可以以“WL0”到“WL255”的次序来设置。图1为了图示的方便而仅图示了“BK0”的字线和存储单元。
命令输入单元210可以接收命令CMD，地址输入单元220可以接收地址ADD。命令CMD和地址ADD中的每个可以包括多位的信号。
命令解码器230可以通过解码经由命令输入单元210接收到的命令信号CMD来产生激活命令ACT、全部存储体刷新命令(all-bank refresh command)AREF、每个存储体刷新命令(per-bank refresh command)PREF和预充电命令PRE。命令解码器230可以激活属于命令ACT、AREF、PREF和PRE并由接收到的命令信号CMD的组合表示的命令。作为参考，命令解码器230也可以通过解码接收到的命令信号CMD来产生诸如读取命令或写入命令的命令。作为参考，每个存储体刷新命令PREF可以为用于选择多个存储体BK0到BK3中的一个并刷新该选中的存储体的命令。而且，全部存储体刷新命令AREF可以为用于刷新多个存储体的全部的命令。
地址计数单元240可以通过每当多个存储体BK0到BK3全部被刷新时执行计数来产生计数地址CA<0:7>。每当计数值RCNT被激活时，地址计数单元240可以将计数地址CA<0:7>的值增大1。将计数地址CA<0:7>的值增大1可以意味着改变计数地址CA<0:7>，使得如果本次第K字线已经被选中，则下一次选择第(K+1)字线。
每当全部存储体刷新区间完成时，计数值RCNT可以被激活一次。全部存储体刷新区间可以为下面区间中的任意一个：(1)其中每个存储体刷新命令PREF以与存储体BK0到BK3的数目相对应的数目(例如，4次)来连续地输入且存储体BK0到BK3全部被刷新的区间；(2)其中全部存储体刷新命令AREF被输入且存储体BK0到BK3全部被刷新的区间；(3)其中如果在每个存储体刷新命令PREF以与存储体BK0到BK3的数目相对应的数目连续输入之前全部存储体刷新命令AREF已经被输入，则存储体中的一些响应于每个存储体刷新命令PREF而被刷新的区间；以及(4)其中全部存储体BK0到BK3响应于全部存储体刷新命令AREF被刷新的区间。
地址发生电路250可以在目标刷新区间中产生目标地址RHA<0:7>。当在检测信号RHD已经被激活的区间中存储体激活信号BA<0:3>被激活时，地址发生电路250可以通过将最低有效位(例如，AX<0>)反相来锁存地址AX<0:9>的最低有效位(例如，AX<0>)。例如，如果被检测字线的地址AX<0:9>为“11001010”，则地址发生电路250可以锁存“11001011”。在检测信号RHD已经被去激活的区间中，地址发生电路250可以不锁存地址AX<0:7>。
如果在第一目标刷新操作被执行且被检测字线的地址的最低有效位为“0”(或“1”)时，被检测字线为第K字线，则地址发生电路250可以在目标刷新区间的第一刷新操作被执行时产生与第(K+1)字线(或第(K-1)字线)相对应的目标地址。地址发生电路250也可以在目标刷新区间的第二刷新操作被执行时产生与第(K-1)字线(或第(K+1)字线)相对应的目标地址。
如果在第二目标刷新操作被执行且被检测字线的地址的最低有效位为“0”(或“1”)时，被检测字线为第K字线，则地址发生电路250可以在目标刷新区间的第一刷新操作被执行时产生与第(K+1)字线(或第(K-1)字线)相对应的目标地址；可以在目标刷新区间的第二刷新操作被执行时产生与第(K+2)字线(或第(K-2)字线)相对应的目标地址；可以在目标刷新区间的第三刷新操作被执行时产生与第(K-2)字线(或第(K+2)字线)相对应的目标地址；以及可以在目标刷新区间的第四刷新操作被执行时产生与第(K-1)字线(或第(K+1)字线)相对应的目标地址。
控制电路260可以响应于激活命令ACT来激活与地址AX<0:9>相对应的字线，以及响应于预充电命令PRE来预充电被激活字线。当在除目标刷新区间之外的区间中执行刷新操作时，控制电路260可以在存储体BK0到BK3中的每个中刷新与计数地址CA<0:7>相对应的字线。当在目标刷新区间中执行刷新操作时，控制电路260可以在存储体BK0到BK3中的每个中刷新与目标地址RHA<0:7>相对应的字线。
每当特定数目的全部存储体刷新操作被执行时，控制电路260可以执行第一目标刷新操作或第二目标刷新操作。每当全部存储体刷新操作被运行8次时，控制电路260可以执行第一目标刷新操作(即，第(K-1)字线和第(K+1)字线进行目标刷新操作)一次，每当全部存储体刷新操作被执行64次时，控制电路260可以执行第二目标刷新操作(即，第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线进行目标刷新操作)一次。如果第二目标刷新操作被执行，则存储器件可以不执行第一目标刷新操作。存储器件执行第一目标刷新操作和第二目标刷新操作的频率可以根据设计而改变。
参见图2，描述了图示地址发生电路250的配置的示图。
在图2中，地址发生电路250可以包括控制信号发生单元310、多个锁存器单元320_0到320_3、地址传送单元330和地址运算单元340。
检测信号RHD可以为周期性切换的信号。检测信号RHD已经被激活的区间可以为取样区间。而且，检测信号RHD已经被去激活的区间可以为非取样区间。信号RHF指示目标刷新区间，且可以为在目标刷新区间中被激活而在除目标刷新区间之外的区间中被去激活的信号。
地址发生电路250可以在取样区间中通过将最低有效位AX<0>反相来锁存地址AX<0:7>的最低有效位AX<0>，而在非取样区间中可以不锁存地址AX<0:7>。
控制信号发生单元310可以包括第一控制信号发生单元311和第二控制信号发生单元312。第一控制信号发生单元311产生多个第一控制信号EN_L0<0:3>。在检测信号RHD已经被激活的状态中，第一控制信号发生单元311可以在存储体激活信号BA<0:3>被激活时激活与被激活的存储体激活信号相对应的第一控制信号EN_L0<0:3>。第一控制信号发生单元311产生多个第二控制信号EN0_L1<0:3>；可以在信号RHF已经被去激活的区间中激活与被激活的第一控制信号相对应的第二控制信号；以及可以在信号RHF已经被激活的区间中去激活第二控制信号EN0_L1<0:3>。
第二控制信号发生单元312产生多个传送信号EM<0:3>和多个第三控制信号EN1_L1D<0:3>。第二控制信号发生单元312也可以仅当信号REFP<0:3>中的每个在信号RH_REF已经被激活的区间中首先被激活时，激活对应的传送信号和第三控制信号。信号RH_REF可以为在目标刷新操作被执行时根据全部存储体刷新区间来激活的信号。REFP<0:3>可以为在对应的存储体的刷新操作区间中被激活的脉冲信号。第三控制信号可以为从对应的传送信号被激活开始过去特定时间之后被激活的信号。在此情形下，第三控制信号可以在一段时间过去之后被激活，其中，地址运算单元340花费所述一段时间来接收目标地址RHA<0:7>以及在相应的传送信号被激活之后执行运算来产生RHS<0:7>。
在除目标刷新区间之外的区间中，多个锁存器单元320_0到320_3可以通过将对应的存储体中的地址A<0>反相来锁存被激活字线的地址AX<0:7>中的A<0>作为目标地址。此外，在目标刷新区间的每个全部存储体刷新区间中，多个锁存器单元320_0到320_3可以锁存运算地址RHS<0:7>一次作为目标地址。多个锁存器单元320_0到320_3可以分别包括第一地址锁存器单元321_0到321_3以及第二地址锁存器单元322_0到322_3。
当对应的第一控制信号被激活时，第一地址锁存器单元321_0到321_3锁存地址AX<0:7>，但可以通过将最低有效位AX<0>反相来锁存最低有效位AX<0>。第一地址锁存器单元321_0到321_3可以输出锁存的地址来作为输出LA0<0:7>到LA3<0:7>。当对应的第二控制信号被激活时，第二地址锁存器单元322_0到322_3可以锁存对应的第一地址锁存器单元的地址LA0<0:7>到LA3<0:7>。当对应的第三控制信号被激活时，第二地址锁存器单元322_0到322_3也可以锁存运算地址RHS<0:7>。
地址传送单元330可以选择目标地址RHA0<0:7>到RHA3<0:7>中的一个，并将选中的一个传送到地址运算单元340。地址传送单元330可以在传送信号EM<0>被激活时传送目标地址RHA0<0:7>作为目标地址RHA<0:7>。地址传送单元330可以在传送信号EM<1>被激活时传送目标地址RHA1<0:7>作为目标地址RHA<0:7>。地址传送单元330可以在传送信号EM<2>被激活时传送目标地址RHA2<0:7>作为目标地址RHA<0:7>。而且，地址传送单元330可以在传送信号EM<3>被激活时传送目标地址RHA3<0:7>作为目标地址RHA<0:7>。
作为参考，地址锁存器单元320_0到320_3的输出地址与地址传送单元330的输出地址可以同等地表示为“目标地址”。目标地址RHA0<0:7>到RHA3<0:7>中的每个对应于每个存储体。目标地址RHA<0:7>在传送信号EM<0>被激活时为存储体BK0的目标地址，在传送信号EM<1>被激活时为存储体BK1的目标地址，在传送信号EM<2>被激活时为存储体BK2的目标地址，以及在传送信号EM<3>被激活时为存储体BK3的目标地址。
地址运算单元340可以通过将特定运算值加到目标地址RHA<0:7>或从目标地址RHA<0:7>减去特定运算值来产生运算地址RHS<0:7>。表1图示地址运算单元340根据目标刷新区间的类型和刷新顺序的操作。
表1
Figure BDA0000850614420000071
作为参照，标志信号RH1_0和RH1_1可以为在第一目标刷新区间的第一刷新操作和第二刷新操作分别被激活时被激活的信号。而且，标志信号RH2_0到RH2_3可以为在第二目标刷新区间的第一刷新操作到第四刷新操作分别被激活时被激活的信号。
参见图3，描述了图示控制电路260的配置的示图。
在图3中，控制电路260可以包括存储体选择单元410、刷新控制单元420、目标刷新控制单元430、存储体激活信号发生单元440和字线控制单元450_0到450_3。
存储体选择单元410产生BS<0:3>，且可以激活BS<0:3>中的与AX<8:9>相对应的信号。存储体选择单元410可以在AX<8:9>的值为“00”时激活BS<0>；可以在AX<8:9>的值为“01”时激活BS<1>；可以在AX<8:9>的值为“10”时激活BS<2>；以及可以在AX<8:9>的值为“11”时激活BS<3>。
刷新控制单元420可以在全部存储体刷新命令AREF被激活时顺序地激活信号REFP<0:3>，以及可以在每个存储体刷新命令PREF被激活时激活信号REFP<0:3>中的与被激活的BS信号相对应的信号REFP。
当全部存储体刷新命令AREF被激活且信号REFP<0:3>全部被激活时，刷新控制单元420可以激活计数值RCNT。当每个存储体刷新命令PREF被以与存储体的数目相对应的数目(例如，4次)连续激活且信号REFP<0:3>全部被激活时，刷新控制单元420也可以激活计数值RCNT。当刷新命令AREF被激活时，刷新控制单元420可以激活在字线被激活预充电的刷新操作区间中被激活的信号REF。
目标刷新控制单元430可以控制存储器件的目标刷新操作。每当计数值RCNT被激活时，目标刷新控制单元430执行计数并根据计数值来产生信号RHF、RH_REF、RH1_0、RH1_1以及RH2_0到RH2_3。在下文中，描述示例：其中，存储器件在全部存储体刷新操作被执行8次时执行第一目标刷新操作一次；但在第七全部存储体刷新操作和第八全部存储体刷新操作被执行时执行第一目标刷新操作；在全部存储体刷新操作被执行64次时执行第二目标刷新操作一次；但在第61全部存储体刷新操作到第64全部存储体刷新操作被执行时执行第二目标刷新操作。
如果计数值RCNT对应于6次、14次、22次、30次、38次、46次、54次或60次，则目标刷新控制单元430可以在信号REF已经被去激活之后激活信号RHF，以及如果计数值RCNT对应于8次、16次、24次、32次、40次、48次、56次或64次，则目标刷新控制单元430可以在信号REF已经被去激活之后去激活信号RHF。目标刷新控制单元430可以在信号RHF已经被激活的区间的刷新操作区间中激活信号RH_REF。如果计数值RCNT为7、15、23、31、39、47或55，则目标刷新控制单元430可以在刷新操作被执行时激活标志信号RH1_0。如果计数值RCNT为8、16、24、32、40、48或56，则目标刷新控制单元430也可以在刷新操作被执行时激活标志信号RH1_1。如果计数值RCNT为61、62、63和64，则目标刷新控制单元430可以在相应的刷新操作被执行时激活RH2_0、RH2_1、RH2_2和RH2_3。
存储体激活信号发生单元440产生与相应的存储体BK0到BK3相对应的存储体激活信号BA<0:3>，但是可以在激活命令ACT被激活时激活与被激活的BS信号相对应的存储体激活信号，或者可以激活与被激活的信号REFP相对应的存储体激活信号。
选择单元401可以选择AX<0:7>、CA<0:7>和RHA<0:7>中的一个，并将选中的信号输出作为A<0:7>。选择单元401可以在信号REF已经被激活的区间中输出CA<0:7>作为A<0:7>。选择单元401可以在信号REF和RH_REF已经被激活的区间中选择目标地址RHA<0:7>并将选中的目标地址RHA<0:7>输出作为A<0:7>。选择单元401可以在信号REF和RH_REF已经被去激活的区间中选择AX<0:7>并将选中的AX<0:7>输出作为A<0:7>。
字线控制单元450_0到450_3可以控制相应存储体BK0到BK3的字线。当对应的存储体激活信号被激活时，字线控制单元450_0到450_3可以激活与A<0:7>相对应的字线。字线控制单元450_0到450_3可以在预充电命令PRE被激活时预充电被激活字线，或者如果信号REF已经被激活，则字线控制单元450_0到450_3可以在存储体激活信号被激活之后过去特定时间之后预充电被激活字线。
参见图4a到图4c，描述了图示第二控制信号发生单元312在目标刷新操作被执行时的操作的示图。
在图4a中，每当每个存储体刷新命令PR1到PR8输入时，信号REFP<0:3>中的一个被激活。在信号RH_REF已经被去激活的区间中，第二控制信号发生单元312去激活传送信号EM<0:3>和控制信号EN1_L1D<0:3>。当在信号RH_REF已经被激活的区间中信号REFP<0:3>被激活时，第二控制信号发生单元312激活相应的传送信号EM<0:3>和相应的控制信号EN1_L1D<0:3>。
在图4b中，每当全部存储体刷新命令AR1或AR2输入时，信号REFP<0:3>被顺序地激活。在信号RH_REF已经被去激活的区间中，第二控制信号发生单元312去激活传送信号EM<0:3>和控制信号EN1_L1D<0:3>。当在信号RH_REF已经被激活的区间中相应的信号REFP<0:3>被激活时，第二控制信号发生单元312激活传送信号EM<0:3>和控制信号EN1_L1D<0:3>。
在图4c中，当每个存储体刷新命令PR1或PR2输入且全部存储体刷新命令AR1输入时，信号REFP<0>或REFP<1>响应于每个存储体刷新命令而被激活，且信号REFP<0:3>全部响应于全部存储体刷新命令AR1而被顺序地激活。如果在信号RH_REF已经被激活的区间中信号REFP<0>和REFP<1>响应于每个存储体刷新命令PR1或PR2而首先被激活，则第二控制信号发生单元312激活传送信号EM<0>、传送信号EM<1>、控制信号EN1_L1D<0>和控制信号EN1_L1D<1>。如果在信号RH_REF已经被激活的区间中信号REFP<0>到REFP<3>响应于全部存储体刷新命令AR1而被顺序地激活，则第二控制信号发生单元312不激活在信号RH_REF已经被激活的区间中已经激活的传送信号EM<0>、传送信号EM<1>、控制信号EN1_L1D<0>和控制信号EN1_L1D<1>；但仅顺序地激活传送信号EM<2>、传送信号EM<3>、控制信号EN1_L1D<2>和控制信号EN1_L1D<3>。
当第二目标刷新操作被执行时，地址发生电路250执行三次计算。仅当在信号RH_REF已经被激活的区间中计算操作被执行一次时，恰当的字线可以在第二目标刷新操作被执行时进行目标刷新操作。如果在诸如图4c的条件下在信号RH_REF已经被激活的区间中传送信号EM<0:1>和控制信号EN1_L1D<0:1>被激活两次或更多次，则会对不恰当的字线进行目标刷新操作，因为错误的操作地址被储存在第二地址锁存器单元322_0和322_1中。
例如，假定为存储体BK0的第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线进行第二目标刷新操作。如果被检测字线的地址为“00101000”，则当第二目标刷新操作被执行时，第(K+1)字线、第(K+2)字线、第(K-2)字线和第(K-1)字线被顺序地刷新。首先，从“00101000”的最低有效位反相来的“00101001”被用作目标地址RHA<0:7>。其次，运算项+1、-4和+1被顺序地执行，且“00101010”、“00100110”和“00100111”需要被用作目标地址RHA<0:7>。如果传送信号EM<0>和控制信号EN1_l1D<0>被激活两次，则运算-4被执行两次，相应地，“00100010”和“00100011”而非“00100110”和“00100111”可以被用作目标地址。在根据本发明的实施例的存储器件中，传送信号EM<0:3>和第三控制信号EN1_L1D<0:3>在信号RH_REF已经被激活的区间中仅被激活一次，由此能够防止出现这样的错误。
参见图5，描述了图示图1中的存储器件的刷新操作的示图。
下面描述存储器件响应于全部存储体刷新命令AREF来执行刷新操作的示例。此外，省略对在刷新操作之间执行的操作(例如，读取操作或写入操作)的描述。
全部存储体刷新命令AR1到AR64可以对应于第一至第六十四输入的全部存储体刷新命令AREF。当全部存储体刷新命令AREF输入时，全部的存储体BK0到BK3被顺序地刷新。NR可以指示使用计数地址CA<0:7>而执行的正常刷新操作。而且，TR可以指示使用目标地址RHA<0:7>来执行的目标刷新操作。
当全部存储体刷新命令AR1到AR6输入时，NR操作被执行。当与全部存储体刷新命令AR6相对应的NR操作完成时，信号RHF可以被激活。当与全部存储体刷新命令AR8相对应的TR操作完成时，信号RHF可以被去激活。当在信号RHF已经被激活的区间中刷新操作被执行时，信号RH_REF可以被激活。当第一目标刷新操作中的第一刷新操作被执行时，标志信号RH1_0可以被激活。当第二目标刷新操作中的第二刷新操作被执行时，标志信号RH1_1可以被激活。在全部存储体刷新命令AR9到AR16、AR17到AR24、AR25到AR32、AR33到AR40、AR41到AR48以及AR49到AR56输入的区间中，存储器件可以执行与在全部存储体刷新命令AR1到AR8输入的区间中所执行的NR操作和TR操作相同的NR操作和TR操作。当全部存储体刷新命令AR57到AR60输入时，NR操作被执行。当与全部存储体刷新命令AR60相对应的NR操作完成时，信号RHF可以被激活。当与全部存储体刷新命令AR64相对应的TR操作完成时，信号RHF可以被去激活。当第二目标刷新操作中的第一刷新操作到第四刷新操作被执行时，标志信号RH2_0到RH2_3可以被顺序地激活。
表2图示由存储器件根据施加的刷新命令的数目来执行的刷新操作。NR表示正常刷新操作，TR1_0和TR1_1表示第一目标刷新操作中的第一刷新操作和第二刷新操作，TR2_0到TR2_3表示第二目标刷新操作中的第一刷新操作到第四刷新操作。
表2
AR1 AR2 AR3 AR4 AR5 AR6 AR7 AR8
NR NR NR NR NR NR TR1_0 TR1_1
AR9 AR10 AR11 AR12 AR13 AR14 AR15 AR16
NR NR NR NR NR NR TR1_0 TR1_1
AR17 AR18 AR19 AR20 AR21 AR22 AR23 AR24
NR NR NR NR NR NR TR1_0 TR1_1
AR25 AR26 AR27 AR28 AR29 AR30 AR31 AR32
NR NR NR NR NR NR TR1_0 TR1_1
AR33 AR34 AR35 AR36 AR37 AR38 AR39 AR40
NR NR NR NR NR NR TR1_0 TR1_1
AR41 AR42 AR43 AR44 AR45 AR46 AR47 AR48
NR NR NR NR NR NR TR1_0 TR1_1
AR49 AR50 AR51 AR52 AR53 AR54 AR55 AR56
NR NR NR NR NR NR TR1_0 TR1_1
AR57 AR58 AR59 AR60 AR61 AR62 AR63 AR64
NR NR NR NR TR2_0 TR2_1 TR2_2 TR2_3
参见图6a和图6b，描述了图示图1中的存储器件的目标刷新操作的示图。
如果被检测字线为字线WL124(AX<0:7>＝“01111100”、AX<0>＝“0”)，则下面参照图6a来描述存储器件的第一目标刷新操作A和第二目标刷新操作B。如果被检测字线为字线WL124，则从AX<0:7>＝“01111100”的最低有效位反相来的“01111101”被锁存。
当第一目标刷新操作中的第一刷新操作被执行时，对与“01111101”相对应的字线WL125执行目标刷新操作TR1_0，且锁存从“01111101”减去2的“01111011”。当第二目标刷新操作中的第二刷新操作被执行时，对与“011111011”相对应的字线WL123执行目标刷新操作TR1_1。
当第二目标刷新操作中的第一刷新操作被执行时，对与“01111101”相对应的字线WL125执行目标刷新操作TR2_0，且锁存通过将“01111101”加1得到的“01111110”。当第二目标刷新操作中的第二刷新操作被执行时，对与“01111110”相对应的字线WL126执行目标刷新操作TR2_1，且锁存从“01111110”减去4的“01111010”。当第二目标刷新操作中的第三刷新操作被执行时，对与“01111010”相对应的字线WL122执行目标刷新操作TR2_2，且锁存通过将“01111010”加1得到的“01111011”。当第二目标刷新操作中的第四刷新操作被执行时，对与“01111011”相对应的字线WL123执行目标刷新操作TR2_3。
如果被检测字线为字线WL125(AX<0:7>＝“01111101”，AX<0>＝“1”)，则下面参照图6b来描述存储器件的第一目标刷新操作A和第二目标刷新操作B。如果被检测字线为字线WL125，则从AX<0:7>＝“01111101”的最低有效位反相来的“01111100”被锁存。
当第一目标刷新中的第一刷新操作被执行时，对与“01111100”相对应的字线WL124执行目标刷新操作TR1_0，且锁存通过将“01111100”加2得到的“01111110”。当第一目标刷新中的第二刷新操作被执行时，对与“01111110”相对应的字线WL126执行目标刷新操作TR1_1。
当第二目标刷新中的第一刷新操作被执行时，对与“01111100”相对应的字线WL124执行目标刷新操作TR2_0，且锁存从“01111100”减去1的“01111011”。当第二目标刷新操作中的第二刷新操作被执行时，对与“01111011”相对应的字线WL123执行目标刷新操作TR2_1，且锁存通过将“01111011”加4得到的“01111111”。当第二目标刷新操作中的第三刷新操作被执行时，对与“01111111”相对应的字线WL127执行目标刷新操作TR2_2，且锁存从“01111111”减去1的“01111110”。当第二目标刷新操作中第四刷新操作被执行时，对与“01111110”相对应的字线WL126执行目标刷新操作TR2_3。
参见图7，描述了图示根据本发明的实施例的存储器件的配置的示图。
在图7中，存储器件可以包括命令输入单元810、地址输入单元820、命令解码器830、地址计数单元840、地址发生电路850、控制电路860和多个存储体BK0到BK3。
多个存储体BK0到BK3可以包括多个字线WL0到WL255以及用于取代缺陷字线的冗余字线RWL0到RWL7。多个存储单元MC可以电耦接到字线WL0到WL255以及冗余字线RWL0到RWL7。字线WL0到WL255可以以“WL0”到“WL255”的次序来设置。而且，冗余字线RWL0到RWL7可以顺序地设置在字线“WL255”之后。图7为方便起见仅图示了存储体“BK0”的字线、冗余字线和存储单元。
命令输入单元810、地址输入单元820、命令解码器830、地址计数单元840和地址发生电路850的配置和操作与图1中的存储器件的命令输入单元210、地址输入单元220、命令解码器230、地址计数单元240和地址发生电路250的配置和操作相同。
控制单元860可以响应于激活命令ACT来激活与地址AX<0:9>相对应的字线，以及可以响应于预充电命令PRE来预充电被激活字线。在这种情况下，如果与地址AX<0:9>相对应的字线已经被修复，则已经修复与地址AX<0:9>相对应的字线的冗余字线可以被激活预充电。
在除目标刷新区间以外的区间中，控制单元860可以在刷新操作被执行时在存储体BK0到BK3中的每个存储体中刷新与计数地址CA<0:7>相对应的字线。而且，在目标刷新区间中，控制单元860可以在刷新操作被执行时在存储体BK0到BK3中的每个存储体中刷新与目标地址RHA<0:7>相对应的字线。在此情形下，如果在每个存储体中的与计数地址CA<0:7>相对应的字线已经被修复，则可以刷新已经取代计数地址CA<0:7>的冗余字线而非计数地址CA<0:7>。
每当特定数目的全部存储体刷新操作被执行时，控制单元860可以执行第一目标刷新操作或第二目标刷新操作。每当全部存储体刷新操作被执行8次时，控制单元860可以执行第一目标刷新操作一次。每当全部存储体刷新操作被执行64次时，控制单元860可以执行第二目标刷新操作一次。在此情形下，如果被检测字线已经被修复，则可以对与已经取代被检测字线的冗余字线相邻的冗余字线执行目标刷新操作。例如，如果第M冗余字线已经修复被检测字线，则第(M-1)冗余字线和第(M+1)冗余字线可以在第一目标刷新操作被执行时被刷新，第(M-2)冗余字线、第(M-1)冗余字线、第(M+1)冗余字线和第(M+2)冗余字线可以在第二目标刷新操作被执行时被刷新。
存储器件在执行第二目标刷新操作时可以不执行第一目标刷新操作。存储器件执行第一目标刷新操作和第二目标刷新操作的频率可以根据设计而变化。
作为参考，图7中的存储器件的修复单位可以为两个字线。存储器件可以使用两个冗余字线作为单个组来修复两个字线。例如，当在字线WL45中产生错误时，存储器件可以使用冗余字线RWLK和RWLK+1(K是0、2、4或6)来修复字线WL44和WL45。在此情形下，冗余字线RWLK可以用字线WL44来取代，冗余字线RWLK+1可以用字线WL45来取代。
参见图8，描述了图示控制电路960的配置的示图。
在图8中，控制电路960可以包括存储体选择单元910、刷新控制单元920、目标刷新控制单元930、存储体激活信号发生单元940、冗余控制单元950和字线控制单元960_0到960_3。
存储体选择单元910、刷新控制单元920、目标刷新控制单元930、存储体激活信号发生单元940和选择单元901的配置和操作与图3中的存储器件的存储体选择单元410、刷新控制单元420、目标刷新控制单元430、存储体激活信号发生单元440和选择单元401的配置和操作相同。
当激活或正常刷新操作被执行时，如果与地址相对应的字线已经被修复，则冗余控制单元950可以执行控制使得冗余字线被激活或被修复。如果被检测字线已经使用第M冗余字线来修复，则冗余控制单元950可以在第一目标刷新操作被执行时执行控制，使得第(M-1)冗余字线和第(M+1)冗余字线被刷新。冗余控制单元950可以在第二目标刷新操作被执行时执行控制，使得对第(M-2)冗余字线、第(M-1)冗余字线、第(M+1)冗余字线和第(M+2)冗余字线执行目标刷新操作。随后将参照图9来描述冗余控制单元950的配置和操作。
字线控制单元960_0到960_3可以控制各个存储体BK0到BK3的字线和冗余字线。如果RED0到RED3已经被去激活，则字线控制单元960_0到960_3可以在相应的存储体激活信号被激活时激活与AD<0:7>相对应的字线。
如果RED0到RED3中的每个已经被激活，则字线控制单元960_0到960_3中的每个可以在存储体激活信号中的每个被激活时激活信号RAX0<0:3>到RAX3<0:3>中的每个以及与AD<0>相对应的冗余字线。字线控制单元960_0到960_3中的每个可以在预充电命令PRE被激活时预充电被激活字线，或者如果信号REF已经被激活则可以在从存储体激活信号已经被激活开始过去特定时间之后预充电被激活字线。
表3图示了在每个存储体中响应于RAX信号和AD<0>的值而被选中的冗余字线。
表3
Figure BDA0000850614420000141
参见图9，描述了图示冗余控制单元950的配置的示图。
在图9中，冗余控制单元950可以包括修复地址储存单元1010、第一冗余锁存器单元1020、第二冗余锁存器单元1030、地址控制单元1040、目标冗余控制单元1050以及多个冗余选择信号发生单元1060_0到1060_3。
修复地址储存单元1010可以包括与存储体BK0到BK3的冗余字线RWL0到RWL7中的两个冗余字线相对应的储存单元S0_0到S0_3、S1_0到S1_3、S2_0到S2_3以及S3_0到S3_3。表4图示了储存单元与冗余字线之间对应的关系。储存单元S0_0到S0_3可以储存对应的存储体中的要被修复的两个冗余字线的地址的共同部分。例如，如果使用存储体BK0的冗余字线RWL2和RWL3来修复存储体BK0的字线WL44和WL45，则字线WL44和WL45的8位地址00101100、00101101中的除最低有效位之外的“0010110”(即，7位)可以被储存在与存储体BK0的冗余字线RWL2和RWL3相对应的储存单元S0_1中。
表4
Figure BDA0000850614420000151
修复地址储存单元1010可以产生命中信号HIT0<0:3>到HIT3<0:3>。修复地址储存单元1010可以激活与其中已经储存与AD<1:7>相同的地址的储存单元相对应的命中信号HIT。当BA<0>被激活时，修复地址储存单元1010可以将储存在储存单元S0_0到S0_3中的地址与AD<1:7>相比较，并产生信号HIT0<0:3>。当BA<1>被激活时，修复地址储存单元1010可以将储存在储存单元S1_0到S1_3中的地址与AD<1:7>相比较，并产生信号HIT1<0:3>。当BA<2>被激活时，修复地址储存单元1010可以将储存在储存单元S2_0到S2_3中的地址与AD<1:7>相比较，并产生信号HIT2<0:3>。当BA<3>被激活时，修复地址储存单元1010可以将储存在储存单元S3_0到S3_3中的地址与AD<1:7>相比较，并产生信号HIT3<0:3>。
修复地址储存单元1010产生与相应的存储体相对应的RED0到RED3。在此情形下，修复地址储存单元1010可以在信号HIT0<0:3>中的一个被激活时激活RED0；可以在信号HIT1<0:3>中的一个被激活时激活RED1；可以在信号HIT2<0:3>中的一个被激活时激活RED2；以及可以在信号HIT3<0:3>中的一个被激活时激活RED3。
第一冗余锁存器单元1020可以在EN_L0<0>被激活时锁存RED0，可以在EN_L0<1>被激活时锁存RED1，可以在EN_L0<2>被激活时锁存RED2，以及可以在EN_L0<3>被激活时锁存RED3。第一冗余锁存器单元1020可以在EN0_L1<0>被激活时锁存被锁存的RED0作为RH_RED0，可以在EN0_L1<1>被激活时锁存被锁存的RED1作为RH_RED1，可以在EN0_L1<2>被激活时锁存被锁存的RED2作为RH_RED2，以及可以在EN0_L1<3>被激活时锁存被锁存的RED3作为RH_RED3。RH_RED0到RH_RED3中的每个可以指示每个存储体的被检测字线是否已经被修复。第一冗余锁存单元1020可以在RH1_1、RH2_1、RH2_2或RH2_3被激活时输出锁存的RH_RED0到RH_RED3。
选择单元1001可以在EM<0>被激活时传送RH_RED0作为RH_RED，可以在EM<1>被激活时传送RH_RED1作为RH_RED，可以在EM<2>被激活时传送RH_RED2作为RH_RED，以及可以在EM<3>被激活时传送RH_RED3作为RH_RED。
当RH1_0或RH2_0被激活时，第二冗余锁存器单元1030可以锁存RHA0<0:3>到RHA3<0:3>，并输出锁存的地址作为LRHA0<0:3>到LRHA3<0:3>。第二冗余锁存器单元1030可以在目标刷新操作的第一刷新操作被执行时锁存每个存储体的目标地址，并输出锁存的地址。
选择单元1002可以在EM<0>被激活时传送LRHA0<0:3>作为LRHA<0:3>；可以在EM<1>被激活时传送LRHA1<0:3>作为LRHA<0:3>；可以在EM<2>被激活时传送LRHA2<0:3>作为LRHA<0:3>；以及可以在EM<3>被激活时传送LRHA3<0:3>作为LRHA<0:3>。
地址控制单元1040可以在RH_RED被去激活时选择A<0:7>，并传送选中的A<0:7>作为AD<0:7>；可以在RH_RED被激活时选择LRHA<0:7>，并传送选中的LRHA<0:7>作为AD<0:7>；以及可以在RH2_1或RH2_2连同RH_RED一起被激活时将LRHA<0>到LRHA<7>中的LRHA<0>反相，并传送反相的LRHA<0>作为AD<0>。
目标冗余控制单元1050可以响应于AD<0>、RH_RED、RH2_1、RH2_2和RH2_3来产生SUB、NOR和ADD。当RH_RED被去激活时，目标冗余控制单元1050可以激活NOR。如果RH_RED已经被激活且RH1_1或RH2_3已经被激活，则目标冗余控制单元1050可以在AD<0>为“0”时激活ADD，以及可以在AD<0>为“1”时激活SUB。如果RH_RED和RH2_1已经被激活，则目标冗余控制单元1050可以激活SUB，如果RH_RED和RH2_2已经被激活，则目标冗余控制单元1050可以激活ADD。
冗余选择信号发生单元1060_0到1060_3可以产生相应的RAX0<0:3>到RAX3<0:3>，以用于控制相应的存储体的冗余字线。冗余选择信号发生单元1060_0可以响应于HIT0<0:3>、SUB、NOR和ADD来产生RAX0<0:3>。冗余选择信号发生单元1060_1可以响应于HIT1<0:3>、SUB、NOR和ADD来产生RAX1<0:3>。冗余选择信号发生单元1060_2可以响应于HIT2<0:3>、SUB、NOR和ADD来产生RAX2<0:3>。冗余选择信号发生单元1060_3可以响应于HIT3<0:3>、SUB、NOR和ADD来产生RAX3<0:3>。
表5图示了RAX0<0:3>到RAX3<0:3>根据HIT0<0:3>到HIT3<0:3>、SUB、NOR和ADD的激活或去激活而进行的激活或去激活。
表5
Figure BDA0000850614420000171
Figure BDA0000850614420000181
参见图10，描述了图示第一冗余锁存器单元1020的配置的示图。
在图10中，第一冗余锁存器单元1020可以包括多个第一锁存器单元1021_0到1021_3、多个第二锁存器单元1022_0到1022_3以及多个传送单元1023_0到1023_3。
第一锁存器单元1021_0可以在EN_L0<0>被激活时锁存RED0。第一锁存器单元1021_1可以在EN_L0<1>被激活时锁存RED1。第一锁存器单元1021_2可以在EN_L0<2>被激活时锁存RED2。第一锁存器单元1021_3可以在EN_L0<3>被激活时锁存RED3。第一锁存器单元1021_0到1021_3可以将锁存的值输出到相应的第二锁存器单元1022_0到1022_3。
第二锁存器单元1022_0可以在EN0_L1<0>被激活时锁存由第一锁存器单元1021_0输出的值。第二锁存器单元1022_1可以在EN0_L1<1>被激活时锁存由第一锁存器单元1021_1输出的值。第二锁存器单元1022_2可以在EN0_L1<2>被激活时锁存由第一锁存器单元1021_2输出的值。第二锁存器单元1022_3可以在EN0_L1<3>被激活时锁存由第一锁存器单元1021_3输出的值。第二锁存器单元1022_0到1022_3可以将锁存的值输出到相应的传送单元1023_0到1023_3。
传送单元1023_0可以在RH1_1、RH2_1、RH2_2或RH2_3被激活时将由第二锁存器单元1022_0输出的值传送作为RH_RED0。传送单元1023_1可以在RH1_1、RH2_1、RH2_2或RH2_3被激活时将由第二锁存器单元1022_1输出的值传送作为RH_RED1。传送单元1023_2可以在RH1_1、RH2_1、RH2_2或RH2_3被激活时将由第二锁存器单元1022_2输出的值传送作为RH_RED2。传送单元1023_3可以在RH1_1、RH2_1、RH2_2或RH2_3被激活时将由第二锁存器单元1022_3输出的值传送作为RH_RED3。
参见图11a和图11b，描述了图示图7中的存储器件的目标刷新操作的示图。
如果被检测字线为字线WL124(AX<0:7>＝“01111100”，AX<0>＝“0”)且字线WL124和WL125已经被冗余字线RWL2和RWL3修复，则下面参照图11a来描述存储器件的存储体BK0的第一目标刷新操作A和第二目标刷新操作B。对于修复，“0111110”(即，字线WL124与WL125的地址的共同部分)被储存在储存单元S0_1中。如果被检测字线为字线WL124，则从AX<0:7>＝“01111100”的最低有效位反相来的“01111101”被锁存。
当第一目标刷新操作的第一刷新操作被执行时，锁存在地址锁存器单元322_0中的“01111101”通过过程RHA0<0:7>→RHA<0:7>→A<0:7>→AD<0:7>(RH_RED被去激活)而被传送作为AD<0:7>。修复地址储存单元1010将“0111110”(即，“01111101”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。由于RH_RED已经被去激活，故NOR被激活，从而RAX0<1>响应于NOR和HIT0<1>而被激活。由于RAX0<1>被激活且AD<0>＝“1”，故存储体BK0的冗余字线RWL3被刷新(TR1_0)。在这种情况下，在激活中使用的地址“01111101”被锁存在第二冗余锁存器单元1030中作为LRHA0<0:7>。当AX<0:7>被锁存在图3的第一地址锁存器单元321_0到321_3以及第二地址锁存器单元322_0到322_3中时，在此情形下使用的RH_RED被锁存。
当第一目标刷新操作的第二刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111101”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。修复地址储存单元1010将“0111110”(即，“01111101”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。SUB被激活，因为RH_RED和RH1_1被激活且AD<0>＝“1”。相应地，RAX0<0>响应于SUB和HIT0<1>而被激活。由于RAX0<0>被激活且AD<0>＝“1”，故存储体BK0的冗余字线RWL1被刷新(TR1_1)。
当第二目标刷新操作的第一刷新操作被执行时，存储体BK0的冗余字线RWL3通过与第一目标刷新操作的第一刷新操作相同的过程来刷新(TR2_0)。此外，地址“01111101”被锁存在第二冗余锁存器单元1030中作为LRHA0<0:7>。
当第二目标刷新操作的第二刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111101”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。在此情形下，“1”(即，“01111101”的最低有效位)被反相且被传送作为AD<0:7>(RH2_1被激活)。相应地，AD<0:7>变为“01111100”。修复地址储存单元1010将“0111110”(即，“01111100”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。SUB被激活，因为RH_RED和RH2_1已经被激活，从而RAX0<0>响应于SUB和HIT0<1>而被激活。由于RAX0<0>被激活且AD<0>＝“0”，故存储体BK0的冗余字线RWL0被刷新(TR2_1)。
当第二目标刷新操作的第三刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111101”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。在此情形下，“1”(即，“01111101”的最低有效位)被反相且被传送作为AD<0:7>(RH2_2被激活)。相应地，AD<0:7>变为“01111100”。修复地址储存单元1010将“0111110”(即，“01111100”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。ADD被激活，因为RH_RED和RH2_2已经被激活，从而RAX0<2>响应于ADD和HIT0<1>而被激活。因为RAX0<2>被激活且AD<0>＝“0”，故存储体BK0的冗余字线RWL4被刷新(TR2_2)。
当第二目标刷新操作的第四刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111101”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。修复地址储存单元1010将“0111110”(即，“01111101”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。SUB被激活，因为RH_RED和RH2_3被激活且AD<0>＝“1”，从而RAX0<0>响应于SUB和HIT0<1>而被激活。因为RAX0<0>被激活且AD<0>＝“1”，故存储体BK0的冗余字线RWL1被刷新(TR2_3)。
如果被检测字线为字线WL125(AX<0:7>＝“01111101”，AX<0>＝“1”)且字线WL124和WL125已经通过冗余字线RWL2和RWL3修复，则下面参照图11b来描述存储器件的存储体BK0的第一目标刷新操作A和第二目标刷新操作B。对于修复，“0111110”(即，字线WL124和字线WL125的地址的共同部分)被储存在储存单元S0_1中。如果被检测字线为字线WL125，则从AX<0:7>＝“01111101”的最低有效位反相来的“01111100”被锁存。
当第一目标刷新操作的第一刷新操作被执行时，锁存在地址锁存器单元322_0中的“01111100”通过过程RHA0<0:7>→RHA<0:7>→A<0:7>→AD<0:7>(RH_RED被去激活)而被传送作为AD<0:7>。修复地址储存单元1010将“0111110”(即，“01111100”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。NOR被激活，因为RH_RED已经被去激活，从而RAX0<1>响应于NOR和HIT0<1>而被激活。由于RAX0<1>被激活且AD<0>＝“0”，故存储体BK0的冗余字线RWL2被刷新(TR1_0)。在这种情况下，地址“01111100”被锁存在第二冗余锁存器单元1030中作为LRHA0<0:7>。
当第一目标刷新操作的第二刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111100”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。修复地址储存单元1010将“0111110”(即，“01111100”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。ADD被激活，因为RH_RED和RH1_1被激活且AD<0>＝“0”，从而RAX0<2>响应于ADD和HIT0<1>而被激活。由于RAX0<2>被激活且AD<0>＝“0”，故存储体BK0的冗余字线RWL4被刷新(TR1_1)。
当第二目标刷新的第一刷新操作被执行时，存储体BK0的冗余字线RWL2通过与第一目标刷新操作的第一刷新操作相同的过程来刷新。此外，地址“01111100”被锁存在第二冗余锁存器单元1030中作为LRHA0<0:7>。
当第二目标刷新操作的第二刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111100”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。在此情形下，“0”(即，“01111100”的最低有效位)被反相且被传送作为AD<0:7>(RH2_1被激活)。相应地，AD<0:7>变为“01111101”。修复地址储存单元1010将“0111110”(即，“01111101”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。SUB被激活，因为RH_RED和RH2_1已经被激活，从而RAX0<0>响应于SUB和HIT0<1>而被激活。由于RAX0<0>被激活且AD<0>＝“1”，故存储体BK0的冗余字线RWL1被刷新(TR2_1)。
当第二目标刷新操作的第三刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111100”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。在这种情况下，“0”(即，“01111100”的最低有效位)被反相并被传送作为AD<0:7>(RH2_2被激活)。相应地，AD<0:7>变为“01111101”。修复地址储存单元1010将“0111110”(即，“01111101”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。ADD被激活，因为RH_RED和RH2_2已经被激活，从而RAX0<2>响应于ADD和HIT0<1>而被激活。由于RAX0<2>被激活且AD<0>＝“1”，故存储体BK0的冗余字线RWL5被刷新(TR2_2)。
当第二目标刷新操作的第四刷新操作被执行时，锁存在第二冗余锁存器单元1030中的“01111100”通过过程LRHA0<0:7>→LRHA<0:7>→AD<0:7>(RH_RED被激活)而被传送作为AD<0:7>。修复地址储存单元1010将“0111110”(即，“01111100”的上7位)与储存在储存单元S0_0到S0_3中的值相比较。HIT0<1>和RED0被激活，因为储存在储存单元S0_1中的值与AD<1:7>的值相同。ADD被激活，因为RH_RED和RH2_3已经被激活且AD<0>＝“0”，相应地RAX0<2>响应于ADD和HIT0<1>而被激活。由于RAX0<2>被激活且AD<0>＝“0”，故存储体BK0的冗余字线RWL4被刷新(TR2_3)。
图7中的存储器件可以防止在第二目标刷新操作中不恰当的字线被刷新，因为其与图1中的存储器件具有相同的效果。此外，即使被检测字线已经通过冗余字线来修复，但图7中的存储器件仍可以执行控制，使得当第一目标刷新操作和第二目标刷新操作被执行时与已经取代被检测字线的冗余字线相邻的目标字线被刷新。
参见图12，系统2000可以包括一个或更多个处理器2100。处理器2100可以单独地使用或者结合其他处理器来使用。芯片组2150可以电耦接到处理器2100。芯片组2150是用于处理器2100与系统2000的其他组件之间的信号的通信路径。其他组件可以包括存储器控制器2200、输入/输出(I/O)总线2250和盘驱动器控制器2300。依赖于系统2000的配置，若干不同信号中的任意一种可以通过芯片组2150来传输。
存储器控制器2200可以电耦接到芯片组2150。存储器控制器200可以通过芯片组2150来接收从处理器2100提供的请求。存储器控制器2200可以电耦接到一个或更多个存储器件2350。存储器件2350可以包括以上描述的存储器件。
芯片组2150也可以电耦接到I/O总线2250。I/O总线2250可以用作用于从芯片组2150到I/O设备2410、2420和2430的信号的通信路径。I/O设备2410、2420和2430可以包括鼠标2410、视频显示器2420或键盘2430。I/O总线2250可以使用若干通信协议中的任意一种来与I/O设备2410、2420和2430通信。
盘驱动器控制器2300也可以电耦接到芯片组2150。盘驱动器控制器2300可以用作芯片组2150与一个或更多个内部盘驱动器2450之间的通信路径。盘驱动器控制器2300与内部盘驱动器2450可以使用几乎任意类型的通信协议来彼此通信或与芯片组2150通信。
根据本发明，可以以合适的值产生针对存储器件中的目标刷新操作而产生的目标地址。
此外，可以防止在存储器件中因字线干扰而导致的储存在存储单元中的数据的劣化。
尽管已经出于说明性的目的而描述了各种实施例，但对本领域技术人员将明显的是，在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种存储器件，包括：
多个存储体，适用于包括多个字线；
多个锁存器单元，每个锁存器单元适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址，以及在目标刷新区间的全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中所述多个存储体全部被刷新；以及
地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，
其中，在目标刷新区间中所述多个字线之中的使用目标地址而被选中的字线被刷新。
技术方案2.如技术方案1所述的存储器件，其中，锁存器单元在目标刷新区间的全部存储体刷新区间中锁存对应的存储体的第一刷新操作中的运算地址，而在目标刷新区间的全部存储体刷新区间中不锁存对应的存储体的除第一刷新操作以外的操作中的运算地址。
技术方案3.如技术方案1所述的存储器件，其中，全部存储体刷新区间包括下列中的一个或更多个：
其中每个存储体刷新命令以与多个存储体的数目相对应的数目连续输入且所述多个存储体全部被刷新的区间，其中，每个存储体刷新命令选择所述多个存储体中的一个并刷新选中的存储体，
其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间，其中，全部存储体刷新命令刷新所述多个存储体的全部，以及
以下区间之和：其中如果在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入之前全部存储体刷新命令已经被施加，则选中的存储体响应于每个存储体刷新命令而被刷新的区间；其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间。
技术方案4.如技术方案3所述的存储器件，其中，如果在除目标刷新区间以外的区间中被激活字线的地址为存储体的第K字线，则要是目标刷新区间为第一目标刷新区间，那么第(K-1)字线和第(K+2)字线被刷新，而要是目标刷新区间为第二目标刷新区间，那么第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线被刷新。
技术方案5.如技术方案4所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一种。
技术方案6.如技术方案1所述的存储器件，还包括：
地址传送单元，适用于顺序地逐个选择所述多个锁存器单元中的目标地址，并将选中的目标地址传送到地址运算单元。
技术方案7.如技术方案1所述的存储器件，其中，所述多个锁存器单元中的每个锁存通过将运算值加到每个目标地址或从每个目标地址减去运算值而产生的运算地址。
技术方案8.如技术方案1所述的存储器件，其中，在取样区间中，所述多个锁存器单元中的每个通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址，并锁存第一地址作为目标地址。
技术方案9.如技术方案4所述的存储器件，还包括：
刷新计数单元，适用于通过在全部存储体刷新命令输入或每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入时执行计数来产生刷新计数信息。
技术方案10.如技术方案9所述的存储器件，还包括：
目标刷新控制单元，适用于根据刷新计数信息来设置目标刷新区间，
其中，目标刷新控制单元产生目标刷新区间信号以及一个或更多个标志信号，目标刷新区间信号指示目标刷新区间，所述一个或更多个标志信号指示当前执行的刷新操作对应于第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个。
技术方案11.如技术方案8所述的存储器件，还包括控制信号发生单元，适用于：
在取样区间中，产生多个第一控制信号并激活与被激活字线的存储体相对应的第一控制信号，
在取样区间中的除第一目标刷新区间和第二目标刷新区间以外的区间中，产生多个第二控制信号并激活与被激活的第一控制信号相对应的第二控制信号，以及
在目标刷新区间的全部存储体刷新区间中，产生多个第三控制信号并激活与在对应的存储体的第一刷新操作中对其执行刷新操作的存储体相对应的第三控制信号。
技术方案12.如技术方案11所述的存储器件，其中，锁存器单元在对应的第一控制信号被激活时锁存对应的存储体的被激活字线的地址，在对应的第二控制信号被激活时锁存第一地址作为目标地址，以及在对应的第三控制信号被激活时锁存运算地址作为目标地址。
技术方案13.如技术方案3所述的存储器件，还包括：
地址计数单元，适用于在全部存储体刷新命令输入且所述多个存储体被刷新时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入且所述多个存储体被刷新时，通过执行计数来产生计数地址。
技术方案14.如技术方案13所述的存储器件，其中，在除目标刷新区间以外的区间中，当刷新操作被执行时，属于所述多个存储体中的所述多个字线且使用计数地址而被选中的字线被刷新。
技术方案15.一种存储器件，包括：
多个存储体，适用于包括多个字线和多个冗余字线；
多个第一锁存器单元，适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址，以及在目标刷新区间中锁存运算地址作为目标地址；
多个第二锁存器单元，适用于锁存在目标刷新区间中与第一刷新操作的目标地址相对应的所述多个字线之中的字线以及第一刷新操作的目标地址是否已经被修复；以及
地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，
其中，在除目标刷新区间以外的区间中，如果被激活字线为第K字线，则第(K-1)字线和第(K+2)字线或者第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线使用目标地址和锁存在第二锁存器单元中的信息而被刷新，以及在除目标刷新区间以外的区间中，如果被激活字线为第L冗余字线，则第(L-1)冗余字线和第(L+1)冗余字线或者第(L-2)冗余字线、第(L-1)冗余字线、第(L+1)冗余字线和第(L+2)冗余字线使用目标地址和所述信息而被刷新。
技术方案16.如技术方案15所述的存储器件，其中：
如果目标刷新区间为第一目标刷新区间，则第(K-1)字线和第(K+2)字线或者第(L-1)冗余字线和第(L+1)冗余字线被刷新，以及
如果目标刷新区间为第二目标刷新区间，则第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线或者第(L-2)冗余字线、第(L-1)冗余字线、第(L+1)冗余字线和第(L+2)冗余字线被刷新。
技术方案17.如技术方案16所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一个。
技术方案18.如技术方案17所述的存储器件，还包括：
刷新计数单元，适用于在用于刷新全部所述多个存储体的全部存储体刷新命令输入时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入时，通过执行计数来产生刷新计数信息，每个存储体刷新命令用于选择所述多个存储体中的一个并刷新选中的存储体；
目标刷新控制单元，适用于根据刷新计数信息来产生目标刷新区间信号以及一个或更多个标志信号，目标刷新区间信号指示目标刷新区间，所述一个或更多个标志信号指示当前执行的刷新操作对应于第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个；以及
多个地址选择单元，每个地址选择单元适用于基于标志信号和锁存在对应的第二锁存器单元中的信息，来选择对应的目标地址和锁存在对应的第二锁存器单元中的地址中的一个。
技术方案19.如技术方案18所述的存储器件，还包括：
多个命中信号发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个命中信号，以及如果修复地址与对应的地址选择单元的输出地址相同，则激活与一个或更多个冗余字线相对应的命中信号中的一个，其中，所述一个或更多个冗余字线已经修复对应于修复地址的一个或更多个字线；
冗余地址控制单元，适用于基于对应的地址选择单元的输出地址的特定位、标志信号和锁存在对应的第二锁存器单元中的所述信息来激活减法信号、正常信号和加法信号中的任意一个；以及
多个冗余地址发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个冗余地址，如果正常信号已经被激活，则激活冗余地址中的与被激活命中信号相对应的一个冗余地址，如果减法信号已经被激活，则激活在与被激活命中信号相对应的冗余地址之前的另一个冗余地址，以及如果加法信号已经被激活，则激活冗余地址中的继与被激活命中信号相对应的冗余地址之后的一个冗余地址。
技术方案20.如技术方案19所述的存储器件，还包括：
地址计数单元，适用于在全部存储体刷新命令输入且所述多个存储体被刷新时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入且所述多个存储体被刷新时，通过执行计数来产生计数地址。
技术方案21.如技术方案20所述的存储器件，还包括：
多个字线控制单元，每个字线控制单元适用于在除目标刷新区间以外的区间中当刷新操作被执行时刷新属于对应的存储体的所述多个字线且使用计数地址而被选中的字线，以及在目标刷新区间中刷新字线中的使用目标地址而被选中的一个字线；以及
多个冗余字线控制单元，适用于刷新属于对应的存储体的所述多个冗余字线且使用对应的地址选择单元的输出地址的特定位和对应的冗余地址发生单元的冗余地址而被选中的字线。
技术方案22.一种存储器件，包括：
多个存储体，适用于包括多个字线和多个冗余字线；
多个第一锁存器单元，适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址，以及在目标刷新区间的每个全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中所述多个存储体全部被刷新；
多个第二锁存器单元，适用于锁存在目标刷新区间中与第一刷新操作的目标地址相对应的所述多个字线之中的字线以及第一刷新操作的目标地址是否已经被修复；以及
地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，
其中，在除目标刷新区间以外的区间中，如果被激活字线为第K字线，则第(K-1)字线和第(K+2)字线或者第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线使用目标地址和锁存在第二锁存器单元中的信息而被刷新，以及在除目标刷新区间以外的区间中，如果被激活字线为第L冗余字线，则第(L-1)冗余字线和第(L+1)冗余字线或者第(L-2)冗余字线、第(L-1)冗余字线、第(L+1)冗余字线和第(L+2)冗余字线使用目标地址和所述信息而被刷新。
技术方案23.如技术方案22所述的存储器件，其中，锁存器单元在目标刷新区间的全部存储体刷新区间中锁存对应的存储体的第一刷新操作中的运算地址，而在目标刷新区间的全部存储体刷新区间中不刷新对应的存储体的除第一刷新操作以外的操作中的运算地址。
技术方案24.如技术方案22所述的存储器件，其中，全部存储体刷新区间包括下列中的一个或更多个：
其中每个存储体刷新命令以与所述多个存储体的数目相对应的数目来连续输入且所述多个存储体全部被刷新的区间，其中，每个存储体刷新命令选择所述多个存储体中的一个并刷新选中的存储体，
其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间，其中，全部存储体刷新命令刷新全部所述多个存储体，以及
以下区间之和：其中如果在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入之前全部存储体刷新命令已经被施加，则选中的存储体响应于每个存储体刷新命令而被刷新的区间；其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间。
技术方案25.如技术方案24所述的存储器件，其中，如果在除目标刷新区间以外的区间中被激活字线的地址为存储体的第K字线，则要是目标刷新区间为第一目标刷新区间，那么第(K-1)字线和第(K+2)字线被刷新，以及要是目标刷新区间为第二目标刷新区间，那么第(K-2)字线、第(K-1)字线、第(K+1)字线和第(K+2)字线被刷新。
技术方案26.如技术方案25所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一个。
技术方案27.如技术方案25所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一个。
技术方案28.如技术方案24所述的存储器件，还包括：
刷新计数单元，适用于在全部存储体刷新命令输入时或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目来连续输入时，通过执行计数来产生刷新计数信息；
目标刷新控制单元，适用于根据刷新计数信息来产生目标刷新区间信号以及一个或更多个标志信号，目标刷新区间信号指示目标刷新区间，所述一个或更多个标志信号指示当前执行的刷新操作对应于第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个；以及
多个地址选择单元，适用于基于标志信号和锁存在对应的第二锁存器单元中的信息来选择对应的目标地址与被锁存在对应的第二锁存器单元中的地址中的一个。
技术方案29.如技术方案28所述的存储器件，还包括：
多个命中信号发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个命中信号，以及如果修复地址与对应的地址选择单元的输出地址相同，则激活与一个或更多个冗余字线相对应的命中信号中的一个，所述一个或更多个冗余字线已经修复对应于修复地址的所述一个或更多个字线；
冗余地址控制单元，适用于基于对应的地址选择单元的输出地址的特定位、标志信号以及锁存在对应的第二锁存器单元中的信息来激活减法信号、正常信号和加法信号中的任意一种；以及
多个冗余地址发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个冗余地址，如果正常信号已经被激活，则激活冗余地址中的与被激活命中信号相对应的一个冗余地址，如果减法信号已经被激活，则激活冗余地址中的在与被激活命中信号相对应的冗余地址之前的一个冗余地址，以及如果加法信号已经被激活，则激活冗余地址中的继与被激活命中信号相对应的冗余地址之后的一个冗余地址。
技术方案30.如技术方案19所述的存储器件，还包括：
地址计数单元，适用于在全部存储体刷新命令输入且所述多个存储体被刷新时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入且所述多个存储体被刷新时，通过执行计数来产生计数地址。
技术方案31.如技术方案30所述的存储器件，还包括：
多个字线控制单元，每个字线控制单元适用于在除目标刷新区间以外的区间中当刷新操作被执行时刷新属于对应的存储体的所述多个字线且使用计数地址而被选中的字线，以及在目标刷新区间中刷新字线中的使用目标地址而被选中的一个字线；以及
多个冗余字线控制单元，适用于刷新属于对应的存储体的所述多个冗余字线且使用对应的地址选择单元的输出地址的特定位和对应的冗余地址发生单元的冗余地址而被选中的字线。
技术方案32.如技术方案22所述的存储器件，还包括：
控制电路，被配置用来刷新与计数地址相对应的所述多个字线中的一个或更多个，以及用来刷新与目标地址相对应的所述多个字线中的一个或更多个。
技术方案33.如技术方案22所述的存储器件，还包括：
目标刷新控制单元，被配置用来控制目标刷新操作。
技术方案34.如技术方案22所述的存储器件，其中，传送信号和控制信号仅被激活一次。
技术方案35.如技术方案22所述的存储器件，其中，标志信号响应于第一刷新操作和第二刷新操作而被激活。

Claims (35)

1.一种存储器件，包括：
多个存储体，包括多个字线；
多个锁存器单元，每个锁存器单元适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址，以及在目标刷新区间的全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中所述多个存储体全部被刷新；以及
地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，
其中，在目标刷新区间中所述多个字线之中的使用目标地址而被选中的字线被刷新。
2.如权利要求1所述的存储器件，其中，锁存器单元在目标刷新区间的全部存储体刷新区间中锁存对应的存储体的第一刷新操作中的运算地址，而在目标刷新区间的全部存储体刷新区间中不锁存对应的存储体的除第一刷新操作以外的操作中的运算地址。
3.如权利要求1所述的存储器件，其中，全部存储体刷新区间包括下列中的一个或更多个：
其中每个存储体刷新命令以与多个存储体的数目相对应的数目连续输入且所述多个存储体全部被刷新的区间，其中，每个存储体刷新命令选择所述多个存储体中的一个并刷新选中的存储体，
其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间，其中，全部存储体刷新命令刷新所述多个存储体的全部，以及
以下区间之和：其中如果在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入之前全部存储体刷新命令已经被施加，则选中的存储体响应于每个存储体刷新命令而被刷新的区间；其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间。
4.如权利要求3所述的存储器件，其中，如果在除目标刷新区间以外的区间中被激活字线的地址为存储体的第K字线，则要是目标刷新区间为第一目标刷新区间，那么第K-1字线和第K+2字线被刷新，而要是目标刷新区间为第二目标刷新区间，那么第K-2字线、第K-1字线、第K+1字线和第K+2字线被刷新，其中K为大于等于2的整数。
5.如权利要求4所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一种。
6.如权利要求1所述的存储器件，还包括：
地址传送单元，适用于顺序地逐个选择所述多个锁存器单元中的目标地址，并将选中的目标地址传送到地址运算单元。
7.如权利要求1所述的存储器件，其中，所述多个锁存器单元中的每个锁存通过将运算值加到每个目标地址或从每个目标地址减去运算值而产生的运算地址。
8.如权利要求1所述的存储器件，其中，在取样区间中，所述多个锁存器单元中的每个通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址，并锁存第一地址作为目标地址。
9.如权利要求4所述的存储器件，还包括：
刷新计数单元，适用于通过在全部存储体刷新命令输入或每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入时执行计数来产生刷新计数信息。
10.如权利要求9所述的存储器件，还包括：
目标刷新控制单元，适用于根据刷新计数信息来设置目标刷新区间，
其中，目标刷新控制单元产生目标刷新区间信号以及一个或更多个标志信号，目标刷新区间信号指示目标刷新区间，所述一个或更多个标志信号指示当前执行的刷新操作对应于第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个。
11.如权利要求8所述的存储器件，还包括控制信号发生单元，适用于：
在取样区间中，产生多个第一控制信号并激活与被激活字线的存储体相对应的第一控制信号，
在取样区间中的除第一目标刷新区间和第二目标刷新区间以外的区间中，产生多个第二控制信号并激活与被激活的第一控制信号相对应的第二控制信号，以及
在目标刷新区间的全部存储体刷新区间中，产生多个第三控制信号并激活与在对应的存储体的第一刷新操作中对其执行刷新操作的存储体相对应的第三控制信号。
12.如权利要求11所述的存储器件，其中，锁存器单元在对应的第一控制信号被激活时锁存对应的存储体的被激活字线的地址，在对应的第二控制信号被激活时锁存第一地址作为目标地址，以及在对应的第三控制信号被激活时锁存运算地址作为目标地址。
13.如权利要求3所述的存储器件，还包括：
地址计数单元，适用于在全部存储体刷新命令输入且所述多个存储体被刷新时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入且所述多个存储体被刷新时，通过执行计数来产生计数地址。
14.如权利要求13所述的存储器件，其中，在除目标刷新区间以外的区间中，当刷新操作被执行时，属于所述多个存储体中的所述多个字线且使用计数地址而被选中的字线被刷新。
15.一种存储器件，包括：
多个存储体，包括多个字线和多个冗余字线；
多个第一锁存器单元，适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址，以及在目标刷新区间中锁存运算地址作为目标地址；
多个第二锁存器单元，适用于锁存在目标刷新区间中与第一刷新操作的目标地址相对应的所述多个字线之中的字线以及第一刷新操作的目标地址是否已经被修复；以及
地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，
其中，在除目标刷新区间以外的区间中，如果被激活字线为第K字线，则第K-1字线和第K+2字线或者第K-2字线、第K-1字线、第K+1字线和第K+2字线使用目标地址和锁存在第二锁存器单元中的信息而被刷新，以及在除目标刷新区间以外的区间中，如果被激活字线为第L冗余字线，则第L-1冗余字线和第L+1冗余字线或者第L-2冗余字线、第L-1冗余字线、第L+1冗余字线和第L+2冗余字线使用目标地址和所述信息而被刷新，其中K和L中的每一个均为大于等于2的整数。
16.如权利要求15所述的存储器件，其中：
如果目标刷新区间为第一目标刷新区间，则第K-1字线和第K+2字线或者第L-1冗余字线和第L+1冗余字线被刷新，以及
如果目标刷新区间为第二目标刷新区间，则第K-2字线、第K-1字线、第K+1字线和第K+2字线或者第L-2冗余字线、第L-1冗余字线、第L+1冗余字线和第L+2冗余字线被刷新，其中K和L中的每一个均为大于等于2的整数。
17.如权利要求16所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一个。
18.如权利要求17所述的存储器件，还包括：
刷新计数单元，适用于在用于刷新全部所述多个存储体的全部存储体刷新命令输入时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入时，通过执行计数来产生刷新计数信息，每个存储体刷新命令用于选择所述多个存储体中的一个并刷新选中的存储体；
目标刷新控制单元，适用于根据刷新计数信息来产生目标刷新区间信号以及一个或更多个标志信号，目标刷新区间信号指示目标刷新区间，所述一个或更多个标志信号指示当前执行的刷新操作对应于第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个；以及
多个地址选择单元，每个地址选择单元适用于基于标志信号和锁存在对应的第二锁存器单元中的信息，来选择对应的目标地址和锁存在对应的第二锁存器单元中的地址中的一个。
19.如权利要求18所述的存储器件，还包括：
多个命中信号发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个命中信号，以及如果修复地址与对应的地址选择单元的输出地址相同，则激活与一个或更多个冗余字线相对应的命中信号中的一个，其中，所述一个或更多个冗余字线已经修复对应于修复地址的一个或更多个字线；
冗余地址控制单元，适用于基于对应的地址选择单元的输出地址的特定位、标志信号和锁存在对应的第二锁存器单元中的所述信息来激活减法信号、正常信号和加法信号中的任意一个；以及
多个冗余地址发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个冗余地址，如果正常信号已经被激活，则激活冗余地址中的与被激活命中信号相对应的一个冗余地址，如果减法信号已经被激活，则激活在与被激活命中信号相对应的冗余地址之前的另一个冗余地址，以及如果加法信号已经被激活，则激活冗余地址中的继与被激活命中信号相对应的冗余地址之后的一个冗余地址。
20.如权利要求19所述的存储器件，还包括：
地址计数单元，适用于在全部存储体刷新命令输入且所述多个存储体被刷新时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入且所述多个存储体被刷新时，通过执行计数来产生计数地址。
21.如权利要求20所述的存储器件，还包括：
多个字线控制单元，每个字线控制单元适用于在除目标刷新区间以外的区间中当刷新操作被执行时刷新属于对应的存储体的所述多个字线且使用计数地址而被选中的字线，以及在目标刷新区间中刷新字线中的使用目标地址而被选中的一个字线；以及
多个冗余字线控制单元，适用于刷新属于对应的存储体的所述多个冗余字线且使用对应的地址选择单元的输出地址的特定位和对应的冗余地址发生单元的冗余地址而被选中的字线。
22.一种存储器件，包括：
多个存储体，包括多个字线和多个冗余字线；
多个第一锁存器单元，适用于在除目标刷新区间以外的区间中通过将对应的存储体的被激活字线的地址的预定位反相来产生第一地址并锁存第一地址作为目标地址，以及在目标刷新区间的每个全部存储体刷新区间中锁存运算地址作为目标地址一次，其中，在全部存储体刷新区间中所述多个存储体全部被刷新；
多个第二锁存器单元，适用于锁存在目标刷新区间中与第一刷新操作的目标地址相对应的所述多个字线之中的字线以及第一刷新操作的目标地址是否已经被修复；以及
地址运算单元，适用于通过将运算值加到目标地址或从目标地址减去运算值来产生运算地址，
其中，在除目标刷新区间以外的区间中，如果被激活字线为第K字线，则第K-1字线和第K+2字线或者第K-2字线、第K-1字线、第K+1字线和第K+2字线使用目标地址和锁存在第二锁存器单元中的信息而被刷新，以及在除目标刷新区间以外的区间中，如果被激活字线为第L冗余字线，则第L-1冗余字线和第L+1冗余字线或者第L-2冗余字线、第L-1冗余字线、第L+1冗余字线和第L+2冗余字线使用目标地址和所述信息而被刷新，其中K和L中的每一个均为大于等于2的整数。
23.如权利要求22所述的存储器件，其中，锁存器单元在目标刷新区间的全部存储体刷新区间中锁存对应的存储体的第一刷新操作中的运算地址，而在目标刷新区间的全部存储体刷新区间中不刷新对应的存储体的除第一刷新操作以外的操作中的运算地址。
24.如权利要求22所述的存储器件，其中，全部存储体刷新区间包括下列中的一个或更多个：
其中每个存储体刷新命令以与所述多个存储体的数目相对应的数目来连续输入且所述多个存储体全部被刷新的区间，其中，每个存储体刷新命令选择所述多个存储体中的一个并刷新选中的存储体，
其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间，其中，全部存储体刷新命令刷新全部所述多个存储体，以及
以下区间之和：其中如果在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入之前全部存储体刷新命令已经被施加，则选中的存储体响应于每个存储体刷新命令而被刷新的区间；其中全部存储体刷新命令输入且所述多个存储体全部被刷新的区间。
25.如权利要求24所述的存储器件，其中，如果在除目标刷新区间以外的区间中被激活字线的地址为存储体的第K字线，则要是目标刷新区间为第一目标刷新区间，那么第K-1字线和第K+2字线被刷新，以及要是目标刷新区间为第二目标刷新区间，那么第K-2字线、第K-1字线、第K+1字线和第K+2字线被刷新，其中K为大于等于2的整数。
26.如权利要求25所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一个。
27.如权利要求25所述的存储器件，其中，地址运算单元根据当前执行的刷新操作与第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个相对应以及当前执行的刷新操作中的目标地址的特定位的值，来确定运算值以及加法和减法中要被执行的一个。
28.如权利要求24所述的存储器件，还包括：
刷新计数单元，适用于在全部存储体刷新命令输入时或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目来连续输入时，通过执行计数来产生刷新计数信息；
目标刷新控制单元，适用于根据刷新计数信息来产生目标刷新区间信号以及一个或更多个标志信号，目标刷新区间信号指示目标刷新区间，所述一个或更多个标志信号指示当前执行的刷新操作对应于第一目标刷新区间和第二目标刷新区间的任意一个中的刷新操作的任意一个；以及
多个地址选择单元，适用于基于标志信号和锁存在对应的第二锁存器单元中的信息来选择对应的目标地址与被锁存在对应的第二锁存器单元中的地址中的一个。
29.如权利要求28所述的存储器件，还包括：
多个命中信号发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个命中信号，以及如果修复地址与对应的地址选择单元的输出地址相同，则激活与一个或更多个冗余字线相对应的命中信号中的一个，所述一个或更多个冗余字线已经修复对应于修复地址的所述一个或更多个字线；
冗余地址控制单元，适用于基于对应的地址选择单元的输出地址的特定位、标志信号以及锁存在对应的第二锁存器单元中的信息来激活减法信号、正常信号和加法信号中的任意一种；以及
多个冗余地址发生单元，适用于产生与对应的存储体的所述多个冗余字线中的一个或更多个相对应的多个冗余地址，如果正常信号已经被激活，则激活冗余地址中的与被激活命中信号相对应的一个冗余地址，如果减法信号已经被激活，则激活冗余地址中的在与被激活命中信号相对应的冗余地址之前的一个冗余地址，以及如果加法信号已经被激活，则激活冗余地址中的继与被激活命中信号相对应的冗余地址之后的一个冗余地址。
30.如权利要求29所述的存储器件，还包括：
地址计数单元，适用于在全部存储体刷新命令输入且所述多个存储体被刷新时，或在每个存储体刷新命令以与所述多个存储体的数目相对应的数目连续输入且所述多个存储体被刷新时，通过执行计数来产生计数地址。
31.如权利要求30所述的存储器件，还包括：
多个字线控制单元，每个字线控制单元适用于在除目标刷新区间以外的区间中当刷新操作被执行时刷新属于对应的存储体的所述多个字线且使用计数地址而被选中的字线，以及在目标刷新区间中刷新字线中的使用目标地址而被选中的一个字线；以及
多个冗余字线控制单元，适用于刷新属于对应的存储体的所述多个冗余字线且使用对应的地址选择单元的输出地址的特定位和对应的冗余地址发生单元的冗余地址而被选中的字线。
32.如权利要求22所述的存储器件，还包括：
控制电路，被配置用来刷新与计数地址相对应的所述多个字线中的一个或更多个，以及用来刷新与目标地址相对应的所述多个字线中的一个或更多个。
33.如权利要求22所述的存储器件，还包括：
目标刷新控制单元，被配置用来控制目标刷新操作。
34.如权利要求22所述的存储器件，其中，传送信号和控制信号仅被激活一次。
35.如权利要求22所述的存储器件，其中，标志信号响应于第一刷新操作和第二刷新操作而被激活。
CN201510795864.1A 2015-05-26 2015-11-18 存储器件 Active CN106205672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0072853 2015-05-26
KR1020150072853A KR20160138690A (ko) 2015-05-26 2015-05-26 메모리 장치

Publications (2)

Publication Number Publication Date
CN106205672A CN106205672A (zh) 2016-12-07
CN106205672B true CN106205672B (zh) 2020-12-25

Family

ID=57398793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510795864.1A Active CN106205672B (zh) 2015-05-26 2015-11-18 存储器件

Country Status (4)

Country Link
US (1) US9640241B2 (zh)
KR (1) KR20160138690A (zh)
CN (1) CN106205672B (zh)
TW (1) TWI669719B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170054182A (ko) 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
KR102517700B1 (ko) * 2016-06-10 2023-04-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
KR20190087180A (ko) 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 에러를 검출 및 보정하는 메모리 장치, 및 그의 동작방법
KR20210131813A (ko) * 2020-04-24 2021-11-03 에스케이하이닉스 주식회사 반도체장치 및 이를 이용한 리프레쉬방법
KR20210143078A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 커맨드 입력을 제어하기 위한 전자장치
KR20210158582A (ko) * 2020-06-24 2021-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
CN114446354A (zh) * 2020-11-04 2022-05-06 长鑫存储技术有限公司 刷新电路及存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574081A (zh) * 2003-05-27 2005-02-02 松下电器产业株式会社 半导体存储装置及半导体集成电路装置
CN1697079A (zh) * 2003-12-24 2005-11-16 三星电子株式会社 同步动态随机存取存储器件及其操作方法
CN1705038A (zh) * 2004-06-03 2005-12-07 海力士半导体有限公司 半导体存储装置中基于存储体的自刷新控制装置及其方法
CN101017703A (zh) * 2006-02-10 2007-08-15 海力士半导体有限公司 用于半导体存储器设备的激活周期控制电路及方法
JP2011065732A (ja) * 2009-09-18 2011-03-31 Elpida Memory Inc 半導体記憶装置
CN102426855A (zh) * 2011-10-24 2012-04-25 黑龙江大学 嵌入dram存储矩阵的8值存储单元及其相关转换电路
CN102655022A (zh) * 2010-12-28 2012-09-05 海力士半导体有限公司 半导体存储器件的刷新控制电路和方法
US8867294B2 (en) * 2010-03-12 2014-10-21 Ps4 Luxco S.A.R.L. Semiconductor device, refresh control method thereof and computer system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201335B2 (ja) * 1998-03-17 2001-08-20 日本電気株式会社 メモリアドレス発生回路及び半導体記憶装置
CN1307647C (zh) * 2000-07-07 2007-03-28 睦塞德技术公司 动态随机存取存储器、存储器器件及其执行读命令的方法
US7808831B2 (en) * 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
KR20120012056A (ko) * 2010-07-30 2012-02-09 주식회사 하이닉스반도체 메모리장치
US9111612B2 (en) * 2012-03-07 2015-08-18 Rambus Inc. Direct relative measurement of memory durability
KR20140070303A (ko) 2012-11-29 2014-06-10 삼성전자주식회사 인접 로우 어드레스 생성 기능을 갖는 반도체 메모리 장치
KR20140070304A (ko) 2012-11-29 2014-06-10 삼성전자주식회사 스페어 라인 인접 어드레스 생성 기능을 갖는 반도체 메모리 장치
KR102003851B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574081A (zh) * 2003-05-27 2005-02-02 松下电器产业株式会社 半导体存储装置及半导体集成电路装置
CN1697079A (zh) * 2003-12-24 2005-11-16 三星电子株式会社 同步动态随机存取存储器件及其操作方法
CN1705038A (zh) * 2004-06-03 2005-12-07 海力士半导体有限公司 半导体存储装置中基于存储体的自刷新控制装置及其方法
CN101017703A (zh) * 2006-02-10 2007-08-15 海力士半导体有限公司 用于半导体存储器设备的激活周期控制电路及方法
JP2011065732A (ja) * 2009-09-18 2011-03-31 Elpida Memory Inc 半導体記憶装置
US8867294B2 (en) * 2010-03-12 2014-10-21 Ps4 Luxco S.A.R.L. Semiconductor device, refresh control method thereof and computer system
CN102655022A (zh) * 2010-12-28 2012-09-05 海力士半导体有限公司 半导体存储器件的刷新控制电路和方法
CN102426855A (zh) * 2011-10-24 2012-04-25 黑龙江大学 嵌入dram存储矩阵的8值存储单元及其相关转换电路

Also Published As

Publication number Publication date
KR20160138690A (ko) 2016-12-06
TW201642259A (zh) 2016-12-01
CN106205672A (zh) 2016-12-07
US9640241B2 (en) 2017-05-02
US20160351248A1 (en) 2016-12-01
TWI669719B (zh) 2019-08-21

Similar Documents

Publication Publication Date Title
CN106205672B (zh) 存储器件
CN112185443B (zh) 用于调整受害者数据的设备和方法
CN105321550B (zh) 存储器件
US10468116B2 (en) Methods of operating a memory device
US10056154B2 (en) Apparatuses and methods for flexible fuse transmission
US5428565A (en) Single stage sensing apparatus for a content addressable memory
CN105304118B (zh) 地址发生电路和具有该地址发生电路的存储器件
US9030897B2 (en) Memory and memory system for preventing degradation of data
KR20080070248A (ko) 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
KR20010091109A (ko) 어소시어티브 캐시 메모리
US11532336B2 (en) Memory device for processing a row-hammer refresh operation and a method of operating thereof
US11373697B2 (en) Semiconductor memory device having plurality of address storing circuits for storing sampling address as latch addresses and a duplication decision circuit, and method of refreshing operation
US10026468B2 (en) DRAM with segmented word line switching circuit for causing selection of portion of rows and circuitry for a variable page width control scheme
US20230005525A1 (en) Apparatuses and methods for generating refresh addresses
US7525867B2 (en) Storage circuit and method therefor
US8219755B2 (en) Fast hit override
US11893276B2 (en) Apparatuses and methods for data management in a memory device
US9400711B2 (en) Content addressable memory with error detection
KR101977866B1 (ko) 병렬 ｔｌｃ ｓｔｔ ｍｒａｍ 기반 대용량 ｌｌｃ 및 이의 동작 제어 방법
US10418082B2 (en) Minimizing two-step and hard state transitions in multi-level STT-MRAM devices
US7869238B2 (en) N-way mode content addressable memory array
KR20140029023A (ko) 메모리 및 메모리 시스템
Manikandan et al. Efficient built in self repair techniques for repairing multiport embedded RAMs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant