CN106205671A - 存储器系统及其管理方法 - Google Patents

存储器系统及其管理方法 Download PDF

Info

Publication number
CN106205671A
CN106205671A CN201510750031.3A CN201510750031A CN106205671A CN 106205671 A CN106205671 A CN 106205671A CN 201510750031 A CN201510750031 A CN 201510750031A CN 106205671 A CN106205671 A CN 106205671A
Authority
CN
China
Prior art keywords
nonvolatile memory
memory array
accumulator system
write
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510750031.3A
Other languages
English (en)
Other versions
CN106205671B (zh
Inventor
连存德
谢明辉
林纪舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN106205671A publication Critical patent/CN106205671A/zh
Application granted granted Critical
Publication of CN106205671B publication Critical patent/CN106205671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0036—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提出一种存储器系统及其管理方法。存储器系统包括第一非挥发存储器阵列、第二非挥发存储器阵列以及存储器控制器。存储器控制器将一指示符位写入至第二非挥发存储器阵列。指示符位指示储存在第二非挥发存储器阵列中的数据是否有效。存储器控制器响应高温事件而判断指示符位是否有效。当指示符位有效时，存储器控制器将储存在第二非挥发存储器阵列的备份数据位写入至第一非挥发存储器阵列。

Description

存储器系统及其管理方法
技术领域
本发明有关于一种非挥发存储器，特别是有关于一种用于非挥发存储器数据管理的方法与系统。
背景技术
一般而言，即使在不供电的情况下，非挥发半导体存储器保留已储存的数据。晶体管式非挥发存储器是使用一或多个晶体管作为储存元件来储存数据的非挥发存储器的，例如快闪存储器、电子抹除式可编程只读存储器(electrically erasableprogrammable read-only memory，EEPROM)。晶体管式非挥发存储器提供了快速的读出存取时间以及耐震特性，使得晶体管式非挥发存储器可适用于各种应用。非挥发存储器的一些应用包括在电脑装置、移动式电话、可携式音频播放器以及其他消费者电子产品中的数据储存器。
新兴非挥发存储器技术目前正在发产以解决晶体管式非挥发存储器相关的各种限制。举例来说，大部分市场上供应的快闪存储器都有耐写度(write endurance)相对低的问题。一般的快闪存储器能承受至多1×105的写入周期(也称为编程/抹除周期)，而一些新兴非挥发存储器，例如磁性随机存取存储器(magnetic random accessmemory，MRAM)能承受至多1×1012的写入周期。在另一例子中，快闪存储器阵列可能遭遇到读取干扰(随时间导致邻近存储单元的连续读取周期)以及耐写度降低等在容量扩充上的议题。
然而，新兴非挥发存储器具有一些问题。举例来说，高操作温度可能导致数据错误，例如在一些新兴非挥发存储器中(例如电阻式非挥发存储器)的翻转位(flippedbits)。这些数据错误可能导致系统故障、数据恶化(corruption)及/或安全漏洞。此外，让新兴非挥发存储器遭遇高制造与储存温度可能导致数据保留的问题，例如，系统数据飘移、数据遗失、有效数据恶化以及数据保留时间减少。
发明内容
本发明提供一种存储器系统，其包括第一非挥发存储器阵列、第二非挥发存储器阵列以及存储器控制器。存储器控制器将一指示符位写入至第二非挥发存储器阵列。指示符位指示储存在第二非挥发存储器阵列中的备份数据位是否有效。存储器控制器被配置为反应于在一个高温事件之后的存储器系统的开机、反应于在一个高温事件之后的接收命令、反应于预设数量的开机或反应于在预设数量的多个高温事件的每一者之后的开机或接收命令，来判断指示符位是否有效。当指示符位有效时，存储器控制器将储存在第二非挥发存储器阵列的备份数据位写入至第一非挥发存储器阵列。
本发明提供一种存储器系统管理方法，用以管理存储器系统的数据。此管理方法包括：将一指示符位写入至第二非挥发存储器阵列，其中，指示符位指示储存在第二非挥发存储器阵列中的数据位是否有效；反应于在一个高温事件之后的存储器系统的开机、反应于在一个高温事件之后的接收命令、反应于预设数量的开机或反应于在预设数量的多个高温事件的每一者之后的开机或接收命令，来判断指示符位是否有效；以及当指示符位有效时，将储存在第二非挥发存储器阵列的数据位写入至第一非挥发存储器阵列。
附图说明
图1表示一示范晶体管式非挥发存储器阵列。
图2表示根据本发明一实施例的晶体管式非挥发存储器阵列。
图3表示根据本发明一实施例的电阻式非挥发存储器阵列。
图4表示根据本发明另一实施例的电阻式非挥发存储器阵列。
图5表示根据本发明一实施例的存储器系统的方块图。
图6表示根据本发明一实施例的存储器系统数据管理方法的流程图。
图7表示根据本发明另一实施例的存储器系统数据管理方法的流程图。
【符号说明】
100～晶体管式非挥发存储器阵列；
110～晶体管式非挥发存储单元；
210～备份数据存储单元；
220～指示符存储单元；
300～电阻式非挥发存储器阵列；
310～电阻式非挥发存储单元；
312～选择元件；
314～电阻储存元件；
410～数据存储单元；
420～预测存储单元；
500～存储器系统；
510～存储器控制器；
511～输入/输出介面；
512～列解码器；
513～行解码器；
514～感测放大器与写入驱动器；
515～刷新控制器；
516～预测控制器；
520～模拟电路；
530～逻辑电路；
600～方法；
610…650～方法步骤；
700～方法；
710…750～方法步骤；
BL0…BLm～位线；
WL0…WLn～字线。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
本说明书的实施例提供了改善的方法与系统，其用于包括新兴非挥发存储器的存储器系统中的数据管理。相较于晶体管式非挥发存储器，许多新兴非挥发存储器与在写入速度与耐写度、功率消耗、数据维持、数据安全性以及位组级的随机存取方面具有较佳的优势。然而，一些新兴非挥发存储器，例如电阻式非挥发存储器，由于温度高以及/或电磁干扰(electromagnetic interference，EMI)的原因，在数据维持与恶化方面容易受到影响。电阻式非挥发存储器可能包括，例如，使用不同电阻状态来储存数据的任何非挥发存储器。电阻式非挥发存储器的例子包括有相位变化随机存取存储器(phase-change random access memory，PCRAM)、磁性随机存取存储器(magneticrandom access memory，MRAM)、可编程金属化单元(programmable metallization cell，PMC)存储器(例如，电感式桥接随机存取存储器(conductive-bridging random accessmemory，CBRAM))以及电阻式随机存取存储器(resistive random access memory，RRAM)。
PCRAM是藉由使用在硫属化物材料的非结晶相与结晶相之间的电阻差异来储存数据的。非结晶相对应高电阻状态，而结晶相则对应低电阻状态。MRAM藉由使用在两铁磁层之间的隧道隔离层以在不同的电阻状态之间切换来储存数据。当此两磁铁层的磁化方向彼此平行时，实现低电阻状态。当此两磁铁层的磁化方向反平行时，则实现高电阻状态。CBRAM存储单元包括介于两固体金属电极之间的电解质薄膜。一个CBRAM存储单元藉由在电解质膜的金属电极之间形成纳米线，以在不同的电阻状态下储存数据。纳米线的缺少对应高电阻状态，而纳米线的存在则对应低电阻状态。RRAM是根据在过渡金属氧化物的电阻转变来将数据储存为两个或更多个电阻状态。类似于CBRAM存储单元，一RRAM存储单元包括金属-绝缘体-金属架构。不同的逻辑状态藉由在绝缘层中产生一串导电缺陷(称为导电丝(filament))来表示。导电丝的缺少对应高电阻状态，而导电丝的存在则表示低电阻状态。各种电阻式存储器的高与低阻抗状态分别用于储存表示第一与第二逻辑值(例如“0”以及“1”)的数据。
非挥发存储器可能额定在各种温度范围中操作。举例来说，一非挥发存储器可额定操作在0℃～85℃(商业上的额定)、-40℃～125℃(工业上/汽车用的额定)或-55℃～125℃(军用上的额定)的环境温度内。额定储存温度的的最大值一般可达150℃。非挥发存储器也可能在IC插件装配期间遭遇高温度。举例来说，一般波焊程序(wavesolder process)可达上至250℃的高温。电阻式非挥发存储器在接近这些范围的上部分时可能会发生效能下降。举例来说，在高环境操作温度下，电阻式非挥发存储单元可能会发生例如为位翻转的数据错误。此外，于暴露在高温(例如由波焊程序所导致的高温)之前写入至电阻式非挥发存储器的数据，可能会经历有效数据错误，例如系统数据飘移以及数据保留时间减少。
本发明的实施例提供的改善方式，能缓和高温对于电阻式非挥发存储器的影响，藉此在包括上述存储器的系统以及/或集成电路中实现效能改善。本发明的实施例提供了一种存储器系统，其配置以在一高温事件之前以及/或之后，在一电阻式非挥发存储器与一晶体管式非挥发存储器之间转移数据。储存在电阻式非挥发存储器的数据在高温事件之前被写入至晶体管式非挥发存储器，且在高温事件之后写回至电阻式非挥发存储器。如此一来，晶体管式非挥发存储器可作为备份储存，且任何在电阻式非挥发存储器中因高温事件而遗失或恶化的数据可自晶体管式非挥发存储器来恢复。
以下将根据说明书来详细说明本发明的实施例，并通过图示来阐述。在图示中尽可能地以相同的参考编号来表示相同或类似的部分。
图1表示一示范晶体管式非挥发存储器阵列100的电路架构图。晶体管式非挥发存储器阵列100包括多个晶体管式非挥发存储单元110。每一个晶体管式非挥发存储单元110对应连接一字线(例如WL0～WLn)以及一位线(例如BL0～BLm)。晶体管式非挥发存储器阵列100可由使用一或多个晶体管作为存储元件来储存数据的多个非挥发存储器来形成。晶体管式非挥发存储器包括可编程只读存储器(programmableread-only memory，PROM)、电子可编程只读存储器(electrically programmableread-only memory，EPROM)、电子抹除式可编程只读存储器(electrically erasableprogrammable read-only memory，EEPROM)、快闪存储器或电可编程熔丝(ElectricallyProgrammable Fuse，eFuse)存储器。此外，晶体管式非挥发存储器阵列100可能包括一个二维存储器阵列或是一个三维存储器阵列。
如图1所示，当晶体管式非挥发存储器阵列100使用EPROM、EEPROM或快闪存储器来实现时。每一晶体管式非挥发存储单元110包括浮栅(floating-gate)金氧半场效晶体管(metal-oxide semiconductor field-effect transistor，MOSFET)。浮栅MOSFET(FGMOS)可将电荷储存在电性隔离的浮栅中。此电性隔离使浮栅能在不需电源的延伸期间内保持电荷。完全充电的浮栅能表示一逻辑“0”状态，而未被充电的浮栅则能表示逻辑“1”状态，或反之亦然。
图2表示根据本发明一实施例的晶体管式非挥发存储器阵列100的方块图。如图2所示，晶体管式非挥发存储器阵列100包括多种存储单元类型。举例来说，备份数据存储单元210是配置来储存备份数据位。每一备份数据存储单元210储存一备份数据位。这些备份数据位可在各种储存单位中被写入以及存取，储存单位例如有分页(page)、存储块(block)、存储区段(sector)、字(word)或任何已知的储存配置。每一储存单位可包括任何数量的备份数据位。每个备份数据位具有备份数据。
在一些实施例中，晶体管式非挥发存储器阵列100也包括多个指示符存储单元220。指示符存储单元220是配置来储存指示符位，以指示备份数据是否成功地写入至备份数据存储单元210。每一指示符存储单元220储存一个指示符位。指示符位的各种配置可用来指示备份数据是否成功地写入至备份数据存储单元210。举例来说，一个指示符位可用来指示所有的备份数据是否成功地写入至备份数据存储单元210。在另一例子中，一个指示符位可用来指示备份数据的每一储存单位是否成功地写入至备份数据存储单元210。根据此例子，假使三个分页的备份数据被写入至备份数据存储单元210，这些指示符存储单元220则以每一指示符存储单元220对应一指示符位的方式来储存三个指示符位。
图3表示根据本发明一实施例的电阻式非挥发存储器阵列300的电路示意图。电阻式非挥发存储器阵列300可藉由使用前述的任何电阻式非挥发存储器来形成，例如PCRAM、RRAM、MRAM或CBRAM。此外，电阻式非挥发存储器阵列300可能包括一个二维存储器阵列或是一个三维存储器阵列。
如图3所示，电阻式非挥发存储器阵列300包括多个字线(WL0～WLn)、多个位线(BL0～BLm)以及多个电阻式非挥发存储单元310。每一电阻式非挥发存储单元310连接一字线以及一位线。各电阻式非挥发存储单元310包括一选择元件312以及一电阻储存元件314。电阻式非挥发存储单元310可以用前述的任何电阻式非挥发存储器来实现，例如PCRAM存储单元、RRAM存储单元、MRAM存储单元或电感式桥接RAM存储单元。选择元件312如同一选择开关般的操作，以控制对电阻式非挥发存储单元310的存取。举例来说，选择元件310可透过二极管、MOSFET或双极性介面晶体管(bipolar junction transistor，BJT)来实现。在一些实施例中，选择元件312可以是可选择的，例如，电阻式非挥发存储单元310以一RRAM单元来实现。
图4表示根据本发明一实施例的电阻式非挥发存储器阵列300的方块图。如图4所示，电阻式非挥发存储器阵列300包括多种存储单元类型。举例来说，数据存储单元410是配置来储存数据位。每一数据存储单元410储存一个数据位。数据位可在各种储存单位中被写入以及存取，储存单位例如有分页、存储块、存储区段、字或任何已知的储存配置。每一储存单位可包括任何数量的数据位。
在一些实施例中，电阻式非挥发存储器阵列300也包括多个预测存储单元420。预测存储单元420是配置来储存预测数据，以检测储存在数据存储单元410中的数据位的实质数据恶化或系统数据飘移。每一预测存储单元420是配置来储存一预测位。储存在预测存储单元420的预测位作为数据恶化或系统数据飘移的指示符。其中，导致数据恶化或系统数据飘移的原因例如为电阻式非挥发存储器阵列300经历EMI或高温事件(例如，应力筛选热循环(environmental stress screening thermal cycle)、波焊程序、回焊焊接程序、高加速寿命试验(highly accelerated life test))或高温度储存。电阻式非挥发存储器阵列300中所包含的预测存储单元420的数量是取决于一些因素，例如电阻式非挥发存储器阵列300中所包含的存储单元总数量、存储器系统可靠度的重要性、可分配给系统飘移检测的存储器系统通量大小等等。举例来说，储存在预测存储单元420的位总数包括16位或32位。与储存在数据存储单元410的数据位数量比较起来，储存在预测存储单元420的预测位总数可较小。如此一来，使用少量的预测位来作为大量数据位的品质代理，这改善了存储器系统效率，并减少错误检测所需要的存储器系统资源量。
在一些实施例中，每一数据存储单元410以及/或每一预测存储单元420被配置以储存多个位。举例来说，电阻式非挥发存储器阵列300可使用多个多层存储单元。多层存储单元使用三个或更多不同电阻状态来储存两个或更多数据位。例如，具有四个不同电阻状态的一个多层存储单元可储存两个位，每一位使用两个电阻状态来表示逻辑“0”以及“1”。然而，增加每一存储单元所储存的位数量可能会导致较大的位错误率，因此，需要使用错误校正编码来检测并校正这些错误。
图5表示根据本发明一实施例的存储器系统500的方块图。如图5所示，存储器系统500包括晶体管式非挥发存储器阵列100、电阻式非挥发存储器阵列300、存储器控制器510、模拟电路520以及逻辑电路530。本说明书中的元件数量与配置用以便于说明的示范例。本领域人员可理解在不脱离本发明实施例的教示下，可采用其他的配置以及其他的元件数量。在一例子中，晶体管式非挥发存储器阵列100、电阻式非挥发存储器阵列300、存储器控制器510、模拟电路520以及逻辑电路530可形成在同一半导体芯片上、在包含于相同IC封装中的不同半导体芯片上、在包含于不同IC封装中的不同半导体芯片上或任何已知的配置上。在另一例子中，存储器控制器510可控制多个电阻式非挥发存储器阵列300以及/或多个晶体管式非挥发存储器阵列100。在又一例子中，不同的存储器控制器510可控制晶体管式非挥发存储器阵列100以及电阻式非挥发存储器阵列300。
在一些实施例中，存储器控制器510包括输入/输出介面(I/O)511、列解码器(也称为字线解码器)512、行解码器513、感测放大器与写入驱动器514、刷新(refresh)控制器515以及预测控制器516。包含在存储器控制器510内的上述元件511～516可以硬件与软件的结合来实现。举例来说，元件511～516可以微处理器、特定应用集成电路(application specific integrated circuit，ASIC)、可编程门阵列(programmable gatearray，PGA)或现场可编程门阵列(field-programmable gate array，FPGA)、电路、复杂可编程逻辑装置(complex programmable logic device，CPLD)或客制化逻辑电路或前述的任何结合来实现。此外，元件511～516的一些或所有功能可由相同的硬件/软件的结合来执行。举例来说，刷新控制器515与预测控制器516的功能可由相同的微处理器、ASIC、PGA、FPGA、CPLD或客制化逻辑电路来执行，且所有的控制可或不可共享相同的写入规则。
输入/输出介面511接收来自外部来源的输入信号，且对输入数据进行转换，使得输入数据能被存储器控制器510内的元件所了解且接受。举例来说，输入/输出介面511可接收存储单元位址、数据、命令(例如读取命令以及写入命令)等等。
在一读取操作中，输入/输出介面511将列坐标与行坐标分别传送至列解码器512以及行解码器513。列解码器512对列坐标进行解码，且提供感测电压至晶体管式非挥发存储器阵列100或电阻式非挥发存储器阵列300中的一对应字线。当自晶体管式非挥发存储器阵列100中读取时，感测电压使能了连接至此字线的每一晶体管式非挥发存储单元110的FGMOS控制栅极。当自电阻式非挥发存储器阵列300中读取时，感测电压使能了连接至此字线的每一电阻式非挥发存储单元310的选择元件312。
行解码器513对行坐标进行解码，且将一对应的位线连接至感测放大器与写入驱动器514。感测放大器与写入驱动器514包括一读取电路以及一写入电路。当自晶体管式非挥发存储器阵列100中读取时，读取电路透过位在相应字线/位线交叉处的晶体管式非挥发存储单元110的FGMOS漏-源极路径来量测电流。当自电阻式非挥发存储器阵列300中读取时，读取电路透过位在相应字线/位线交叉处的电阻式非挥发存储单元310的电阻储存元件314来量测电流。
感测放大器与写入驱动器514放大量测到的电流，并提供输出至输入/输出介面511。输入/输出介面511将此输出传送至一外部目标，或者是保留此输出直到一外部来源要求为止才传送出。
在一些实施例中，连接至相同被使能字线的多个晶体管式非挥发存储单元110或电阻式非挥发存储单元310可在一单一读取操作中被读取。当列解码器512提供感测电压至对应的字线时，在此字线上的每一晶体管式非挥发存储单元110或电阻式非挥发存储单元310被使能。接着，读取电路透过与这些存储单元连接的多个位线上的每一被使能的晶体管式非挥发存储单元110或电阻式非挥发存储单元310来量测电流。
在写入操作的一实施例中，输入/输出介面511接收来自一外部来源的数据，以及接收数据将被储存所在的晶体管式非挥发存储单元110位址或电阻式非挥发存储单元310位址。输入/输出介面511将此位址转换为列与行坐标，且分别将这些坐标传送至列解码器512与行解码器513。列解码器512对列坐标进行解码，且提供一写入电压至一对应的字线。列解码器512对列坐标进行解码，且将一对应位线连接至感测放大器与写入驱动器514。输入/输出介面511传送指令至感测放大器与写入驱动器514，以将“0”或“1”写入至位于使能的字线与位线交叉处的晶体管式非挥发存储单元110或电阻式非挥发存储单元310。当写入至晶体管式非挥发存储单元110中一者时，感测放大器与写入驱动器514的写入电路根据是“1”还是“0”将被储存，来汲取在FGMOS浮栅上的电荷或将电荷累积在FGMOS浮栅。当写入至电阻式非挥发存储单元310中一者时，感测放大器与写入驱动器514的写入电路根据是“1”还是“0”将被储存，来改变电阻元件312的电阻值为高电阻状态或低电阻状态。在写入操作的另一实施例中，输入/输出介面511接收来自外部来源的数据，以及接收数据将被储存所在的晶体管式非挥发存储单元110与电阻式非挥发存储单元310位址。如此一来，感测放大器与写入驱动器514可将接收到的数据同时地写入至晶体管式非挥发存储器阵列100与电阻式非挥发存储器阵列300。
在写入操作的又一实施例中，感测放大器与写入驱动器514将储存在晶体管式非挥发存储器阵列100的数据写入至电阻式非挥发存储器阵列300，以及/或反之亦然。在此实施例中，存储器控制器510包括刷新控制器515。刷新控制器515藉由读取储存在电阻式非挥发存储器阵列300的数据且将其写入至晶体管式非挥发存储器阵列100，来备份储存在电阻式非挥发存储器阵列300的数据。为了备份储存在电阻式非挥发存储器阵列300的数据，刷新控制器515分别传送列坐标与行坐标至列解码器512与行解码器513。列解码器512与行解码器513分别对列坐标与行坐标进行解码，且感测放大器与写入驱动器514的读取电路读取储存在电阻式非挥发存储器阵列300的一对应数据存储单元410中的数据。刷新控制器515传送备份数据存储单元210位址至感测放大器与写入驱动器514。感测放大器与写入驱动器514的写入电路将读取自电阻式非挥发存储器阵列300的数据，写入至晶体管式非挥发存储器阵列100的对应备份数据存储单元210。
刷新控制器515更传送指示符存储单元220位址以及指示符位至感测放大器与写入驱动器514。感测放大器与写入驱动器514的写入电路将指示符位写入至晶体管式非挥发存储器阵列100的对应指示符存储单元220。这些指示符位用于指示备份数据是否成功地被写入至晶体管式非挥发存储器阵列100。例如，具有逻辑值“0”的指示符可指示备份数据成功地被写入至晶体管式非挥发存储器阵列100，而具有逻辑值“1”的指示符则可指示备份数据没有成功地被写入至晶体管式非挥发存储器阵列100，或者相反。指示符位的各种配置可用来指示备份数据是否成功地被写入至晶体管式非挥发存储器阵列100。举例来说，一个指示符位可用来指示所有的备份数据是否成功地被写入至晶体管式非挥发存储器阵列100。在另一例子中，一个指示符位可用于每一储存单位，以指示备份数据的储存单位是否成功地被写入至晶体管式非挥发存储器阵列100。
当由于一个或多个备份数据存储单元210无法被改变而导致备份数据无法被写入至晶体管式非挥发存储器阵列100时，可能发生非成功的写入操作。无法被改变的备份数据存储单元210的例子包括被写入保护或被磨损的备份数据存储单元210。存储单元磨损是因为重复写入周期操作使得晶体管式非挥发存储单元110中隔离FGMOS浮栅的氧化层失效所导致的。随着氧化层退化，浮栅于一延伸期间维持电荷的能力减少，直到FGMOS无法再使用不同的电荷位准来表示逻辑状态。当由于一个或多个由刷新控制器515所提供的备份数据存储单元210位址为非有效位址而导致备份数据无法写入至晶体管式非挥发存储器阵列100时，也可能导致非成功的写入操作。
在一些实施例中，备份数据是否已成功地写入至晶体管式非挥发存储器阵列100可经由感测放大器与写入驱动器514通知刷新控制器515。假使备份数据已成功地写入至晶体管式非挥发存储器阵列100时，刷新控制器515提供一或多个指示符位给感测放大器与写入驱动器514，指示符位指示备份数据已成功地被写入且因此可被使用来刷新储存在电阻式非挥发存储器阵列300中的数据。假使备份数据没有成功地被写入至晶体管式非挥发存储器阵列100，则刷新控制器515提供一或多个指示符位给感测放大器与写入控制器514，指示符位指示备份数据没有成功地被写入且因此无法使用来刷新储存在电阻式非挥发存储器阵列300中的数据。
二者则一地，或者是另外，刷新控制器515将未成功写入的备份数据重新写入至晶体管式非挥发存储器阵列100。在一实施例中，假使一个指示符位用来指示所有的备份数据是否被成功地写入至晶体管式非挥发存储器阵列100，当此指示符指示出备份数据没有被成功地写入至晶体管式非挥发存储器阵列100时，刷新控制器515将储存在电阻式非挥发存储器阵列300中的全部数据重新写入至晶体管式非挥发存储器阵列100。在一实施例中，假使一个指示符位用来指示备份数据的每一储存单位是否成功地被写入至晶体管式非挥发存储器阵列100，刷新控制器515仅重新写入具有指示出数据的储存单位未成功写入的一指示符位的储存单位中的数据。
刷新控制器515通过读取储存在晶体管式非挥发存储器阵列100的备份数据并将其写入至电阻式非挥发存储器阵列300的方式，来刷新储存在电阻式非挥发存储器阵列300中的数据。为了刷新储存在电阻式非挥发存储器阵列300中的数据，刷新控制器515分别传送列坐标与行坐标给列解码器512与行解码器513。列解码器512与行解码器513对坐标进行解码，且感测放大器与写入驱动器514的读取电路对储存在晶体管式非挥发存储器阵列100的对应备份数据存储单元210内的数据进行读取。刷新控制器515将数据存储单元410位址传送给感测放大器与写入驱动器514。感测放大器与写入驱动器514的写入电路将读取自晶体管式非挥发存储器阵列100的数据写入至电阻式非挥发存储单元310的对应数据存储单元410。
在一些实施例中，刷新电路515在刷新储存在电阻式非挥发存储器阵列300中的数据之前，读取储存在晶体管式非挥发存储器阵列100的指示符存储单元220中的指示符位。刷新控制器515读取指示符位，且判断此指示符位是否仍然有效。当指示符翻转了逻辑状态(例如，由逻辑“0”至逻辑“1”，或相反)或恶化时，指示符则变为无效。举例来说，由于指示符存储单元220暴露在高温或EMI下，导致发生了翻转的逻辑状态或恶化。刷新控制器515藉由使用错误校正技术来判断指示符位是否翻转逻辑状态或是否变恶化，错误校正技术例如有循环冗余检测(cyclic redundancy check，CRC)、重复码(repetition code)、同位、核对和(checksum)或错误校正编码。
储存在指示符存储单元220的指示符位的有效性作为储存在晶体管式非挥发存储器阵列100中的备份数据的品质代理。有效的指示符位指示出储存在晶体管式非挥发存储器阵列100的备份数据的品质很可能没有降低。相反地，无效的指示符位指示出储存在晶体管式非挥发存储器阵列100的备份数据的品质很可能已经降低，且应该无法使用来刷新储存在电阻式非挥发存储器阵列300中的数据。如此一来，假使刷新控制器515读取指示符位并判断出一个或多个指示符位已变为无效(即翻转状态或变为恶化)，刷新控制器515则不使用储存在晶体管式非挥发存储器阵列100的备份数据来刷新储存在电阻式非挥发存储器阵列300的数据。储存在指示符存储单元220的指示符位的总数量可小于储存在备份数据存储单元210中备份数据位的数量。如此一来，使用少量的指示符位来作为关于大量备份数据位的品质代理，这改善了存储器系统效率，并减少错误检测所需要的存储器系统资源量。
在一些实施例中，存储器控制器510包括预测控制器516。预测控制器516检测出储存在数据存储单元410中的数据的有效数据恶化以及/或系统数据飘移。举例来说，预测控制器516读取储存在预测存储单元420中的预测位且判断储存在预测存储单元420中的缺陷预测位的数量。预测控制器516使用错误校正编码来判断预测位为有缺陷的，错误校正编码例如包括汉明码、波士-削大立-胡昆罕电码(Bose-Chaudhuri-Hocquenghem code，BCH code)、同位、李德索罗门编码(Reed-Solomon code)、涡轮码(Turbo code)、低密度同位核对码(low-densityparity-check code，LDPC)、卷积码(convolutional code)或任何已知的其他错误校正编码。假使缺陷的预测位的数量等于或超过缺陷的预测位的一临界数量时，预测控制器516则初始化储存在数据存储单元410中的数据的刷新。
缺陷的预测位的临界数量的示范例可以是储存在预测存储单元420中预测位数量的50％。因此，在此例子中，假使有32个预测位储存在预测存储单元420中，当预测控制器516判断出缺陷的预测位的数量等于或超过16个位时，预测控制器516则初始化刷新。
预测控制器516藉由传送一刷新命令给刷新控制器515来初始化数据刷新。刷新控制器515根据前述的各种刷新操作来执行储存在数据存储单元410的数据刷新。
模拟电路520连接存储器控制器510的元件，例如，列解码器512、行解码器513以及感测放大器与写入控制器514。模拟电路520可包括各种不同类型的模拟电路元件，例如除法器、比较器、电流镜、滤波器、放大器、电流/电压源或参考产生器、限流器、电压调节器、电荷泵或其他已知的模拟电路。模拟电路520执行各种功能，例如产生用来编程或抹除存储单元110与310的高压脉波、产生存储单元读取电流、执行存储器系统500的内建自我测试、产生参考电流、比较参考电流与存储单元读取电流以判断存储单元110与310的逻辑状态等等。
逻辑电路530连接存储器控制器510的元件，例如输入/输出介面510、行解码器513以及感测放大器与写入驱动器514。逻辑电路530可包括各种数字电路元件，例如加法器、减法器、多工器、解多工器、编码器、解码器以及其他已知的数字逻辑电路。逻辑电路530执行各种功能，例如控制存储器读取与写入逻辑、执行存储器系统500的内建自我测试、对接收来自技术员/工程师或与存储器系统500连接的其他系统的命令和指令进行解码、多工与解多工存储单元110与310位址等等。
图6表示根据本发明一实施例的方法600的流程图。举例来说，此方法600可实施来管理存储器系统的数据。在一些实施例中，方法600可以藉由一存储器系统来实施，例如图5所示的存储器系统500。
在一些实施例中，方法600包括读取储存在第一非挥发存储器阵列的数据(步骤610)。此第一非挥发存储器阵列可以是由任何前述的电阻式非挥发存储器所形成的电阻式非挥发存储器阵列(例如，图3～图5中的电阻式存储器阵列300)。包括在存储器系统中的存储器控制器(例如，图5中的存储器控制器510)读取储存在第一非挥发存储器阵列的数据存储单元(例如，图4中的数据存储单元410)中的数据。存储器控制器以各种储存单位来读取数据，储存单位例如有分页、存储块、存储区段、字或任何已知的储存配置。每一储存单位可包括任何数量的数据位。
在一些实施例中，存储器控制器包括一刷新控制器(例如，图5的刷新控制器515)，刷新控制器读取储存在第一非挥发存储器阵列中的数据。举例来说，刷新控制器反应于一接收命令、反应于存储器系统的开机、反应于既定数量的开机或反应于既定数量的接收指令，来读取储存在第一非挥发存储器阵列中的数据。此外，刷新控制器可在一高温事件之前读取储存在第一非挥发存储器阵列中的数据。
在一些实施例中，方法600包括将读取自第一非挥发存储器阵列的数据(步骤610)以及一指示符位写入至第二非挥发存储器阵列(步骤620)。第二非挥发存储器阵列可以是由前述的任何晶体管式非挥发存储器所形成的晶体管式非挥发存储器阵列(例如，图1、图2与图5的晶体管式非挥发存储器阵列100)。存储器控制器或刷新控制器藉由将备份数据存储单元(例如，图2的备份数据存储单元210)的位址传送至包含在存储器控制器内的感测放大器与写入驱动器(例如，图5的感测放大器与写入驱动器514)，来将数据写入至第二非挥发存储器阵列。感测放大器与写入驱动器的写入电路将读取自第一非挥发存储器阵列的数据存储单元的数据写入至第二非挥发存储器阵列中的对应备份数据存储单元。如此一来，写入至第二非挥发存储器阵列的数据变成储存在第一非挥发存储器阵列的数据的备份数据。
存储器控制器或刷新控制器可将指示符位写入至包含在第二非挥发存储器阵列中的一指示符存储单元(例如，图2的指示符存储单元220)。此指示符位指示出备份数据是否成功地写入至第二非挥发存储器阵列的备份数据存储单元。在一些实施例中，存储器控制器或刷新控制器将多个指示符位写入至包含在第二非挥发存储器阵列中的多个指示符存储单元。每一指示符位指示出备份数据的每一储存单位是否成功地写入至第二非挥发存储器阵列。
存储器控制器或刷新控制器判断写入至第二非挥发存储器阵列的指示符位是否为有效的(步骤630)，且在存储器系统操作的不同阶段中执行此步骤。举例来说，存储器控制或刷新控制器可在下列的不同阶段判断指示符位是否有效，以响应在一高温事件之后的存储器系统的开机、在一高温事件之后或在既定数量的开机之后的一接收命令、响应在一既定数量的温度事件之后的一接收命令或响应在一既定数量的温度事件之后的开机。在一些实施例中，存储器控制器或刷新控制器判断指示符位是否有效，以响应在各既定数量的温度事件之后的开机或接收命令。因此，存储器控制器或刷新控制器反应于在三个高温事件的每一者之后的存储器系统的每一次开机，来判断指示符位是否有效，且举例来说，接着反应于随后的开机而停止判断指示符位是否有效。如此一来，当例如在生产或制造测试设定中知道了存储器系统将会遭遇到的高温事件的数量时，存储器控制器或刷新控制器可藉由限制在已知的高温事件数量之后对于开机的判断，来判断指示符位是否有效，直到存储器系统离开生产或制造工厂为止。高温事件包括环境压力筛选热循环、波焊程序、回焊焊接程序、高加速寿命试验或存储器系统的高温储存或其他已知的高温事件中的至少一者。在一些实施例中，当存储器控制器或刷新控制器将多个指示符位写入至指示符存储单元时，存储器控制器或刷新控制器判断与数据的每一储存单位相关的指示符位是否有效。
当其判断出指示符位有效时(即步骤630的结果为是)，方法600包括刷新储存在第一非挥发存储器阵列的数据(步骤640)。刷新储存在第一非挥发存储器阵列的数据的步骤包括以写入至第二非挥发存储器阵列的备份数据(取自步骤620)来取代储存在第一非挥发存储器阵列的数据。如同使用前述示例的各种写入操作中的一者的部分刷新程序，存储器控制器读取存在第二非挥发存储器阵列的备份数据。存储器控制器藉由使用示例的各种写入操作中的一者，来将备份数据写入至第一非挥发存储器阵列。存储器控制器或刷新控制器在存储器系统操作的不同阶段来刷新数据。举例来说，存储器控制器或刷新控制器可在判断出指示符位为有效(步骤630-是)之后立刻刷新数据。在另一例子中，存储器控制器或刷新控制器可反应于存储器系统的随后开机(例如，下一次开机)或在存储器系统的随后闲置模式(例如，下一闲置模式)期间来刷新数据。
在一些实施例中，存储器控制器或刷新控制器系写入用于写入至第二非挥发存储器阵列的所有备份数据的一个指示符位，在此情况下，存储器控制器或刷新控制器藉由将所有的备份数据写入至第一非挥发存储器阵列来刷新储存在第一非挥发存储器阵列的数据。在其他实施例中，存储器控制器或刷新控制器系将多个指示符位写入至包含于第二非挥发存储器阵列的多个指示符存储单元中，在此情况下，存储器控制器或刷新控制器藉由仅写入具有有效指示符位的备份数据的储存单位，来刷新储存在第一非挥发存储器阵列的数据。
当判断指示符位为无效时(即步骤630的结果为否)，存储器控制器或刷新控制器则不会刷新储存在第一非挥发存储器阵列中的数据。当指示符位翻转逻辑状态或变恶化时，指示符位为无效，而导致无效的因素例如为高温事件。一无效的指示符位可指示出储存在第二非挥发存储器阵列的备份数据的品质降低且不应被用来刷新储存在第一非挥发存储器阵列中的数据。如此一来，当存储器控制器或刷新控制器写入用于写入至第二非挥发存储器阵列的所有备份数据的一指示符位且判断出此指示符位已变为无效时(步骤630-否)，存储器控制器或刷新控制器不会将写入至第二非挥发存储器阵列的任何备份数据写入至第一非挥发存储器阵列的数据存储单元。当存储器控制器或刷新控制器将多个指示符位写入至包含于第二非挥发存储器阵列的多个指示符存储单元时，存储器控制器或刷新控制器则不会写入具有无效指示符位的备份数据的储存单位。
图7表示根据本发明一实施例的方法700的流程图。举例来说，此方法700可实施来管理存储器系统的数据。在一些实施例中，方法700可以一存储器系统来实施，例如图5所示的存储器系统500。此外，在依些实施例中，部分的方法600与700可分别地执行或一起执行、或部分结合来执行。
在一些实施例中，方法700包括判断储存在第一非挥发存储器阵列的预测位中的缺陷位的数量(步骤700)。存储器系统所包含的存储器控制器(例如，图5的存储器控制器510)读取储存在第一非挥发存储器阵列(例如，图3～图5的电阻式非挥发存储器阵列300)的多个预测存储单元(例如，图4的预测存储单元420)的多个预测位。存储器控制器以各种储存单位来读取预测位，储存单位例如有分页、存储块、存储区段、字或任何已知的储存配置。每一储存单位可包括任何数量的预测位。存储器控制器更读取储存在第一非挥发存储器阵列中的错误校正编码(error correction code，ECC)位，且使用ECC位来检测在预测位中的错误。存储器控制器藉由判断哪些预测位具有因为高温度或EMI所导致的翻转逻辑状态(例如，由逻辑“1”变为逻辑“0”，或者相反)，来检测错误。储存的ECC位可包括汉明码、BCH编码、同位、李德索罗门编码、涡轮码、LDPC、卷积码或任何已知的其他错误校正编码。在一些实施例中，存储器控制器判断每一储存单位中的缺陷数据位的数量。
存储器控制器在存储器系统的不同操作阶段判断缺陷预测位的数量。举例来说，存储器控制器可在以下操作阶段判断缺陷预测位的数量：于读取周期期间反应于高温事件之后存储器系统的开机、高温事件之后的存储器系统的闲置模式期间，或反应于高温事件之后的接收命令。在闲置模式的例子中，存储器控制器在一单一闲置模式期间或预设数量的闲置模式期间中判断缺陷预测单元的数量。如此一来，存储器控制器可在对于系统效能影响最小的时候执行错误检测。在开机的例子中，存储器控制器可反应于一单一开机或预设数量的开机来判断缺陷预测位的数量。预设数量的开机可使用各种准则来决定。举例来说，开机数量可根据在生产及/或制造期间，存储器系统将遭遇到的高温事件之后的开关循环(power cycle)的预计数量来决定。如此一来，在生产/制造期间预先载入至存储器系统的数据中的任何系统缺陷，可在离开生产工厂之前被自动地校正。在接收命令的例子中，存储器系统可接收来自于与存储器系统联系耦合的一处理系统、来自于例如为系统操作者或测试技术员/工程师的一使用者以及/或来自于例如为开发或生产测试系统的一测试系统的命令。此命令可以是执行错误检测与校正的命令、一读取命令、一系统重置命令、一开机重设命令或一唤醒命令。
在一些实施例中，存储器控制器包括预测控制器(例如，图5的预测控制器516)，其判断在储存于第一非挥发存储器阵列的预测位当中的缺陷位的数量。举例来说，预测控制器自第一非挥发存储器阵列读出预测位，且判断哪些预测位是有缺陷的。
在一些实施例中，方法700包括比较缺陷预测位的数量与缺陷预测位的一临界数量(步骤720)。此临界数量可根据一些因素来决定，这些因素例如包括存储器系统的可靠度需求、安全性需求、客户端需求、存储器系统资源的可用性、第一非挥发存储器阵列的尺寸等等。在一例子中，缺陷预测位的临界数量等于储存在第一非挥发存储器阵列的预测存储单元中预测位的50％。
存储器控制器或预测控制器判断缺陷预测位的数量是否等于或大于缺陷预测位的临界数量(步骤730)。当判断出缺陷预测位的数量等于或大于缺陷预测位的临界数量(步骤730-是)，方法700包括刷新储存在第一非挥发存储器阵列的数据(步骤740)。因此，举例来说，在具有32个预测位储存在第一非挥发存储器阵列的预测存储单元且临界数量等于储存的预测位的50％的情况下，当存储器控制器或预测控制器判断出缺陷预测位的数量等于或大于16个位时，存储器控制器或预测控制器则初始化刷新操作。
存储器控制器或预测控制器可根据方法600的步骤640中所讨论的数据刷新方式来刷新数据。存储器控制器或预测控制器可在存储器系统操作的不同阶段刷新数据。举例来说，存储器控制器或预测控制器可在判断出缺陷预测位的数量等于或大于临界数量时(步骤730-是)，立刻刷新数据。在另一例子中，存储器控制器或预测控制器可反应于存储器系统的随后开机(例如，下一次开机)或在存储器系统的随后闲置模式(例如，下一闲置模式)期间来刷新数据。
当判断出缺陷预测位的数量少于缺陷预测位的临界数量时(步骤730-否)，存储器控制器或预测控制器则不会执行数据刷新，且不会将储存在第二非挥发存储器阵列的数据写入至第一非挥发存储器阵列(步骤750)。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的范围为准。

Claims (22)

1.一种存储器系统，其特征在于，所述存储器系统包括：
一第一非挥发存储器阵列，包括多个数据存储单元，所述数据存储单元被配置为储存多个数据位；
一第二非挥发存储器阵列，包括多个备份数据存储单元与至少一指示符存储单元，所述备份数据存储单元被配置为储存多个备份数据位，所述指示符存储单元被配置为储存一指示符位，且所述指示符位指示所述备份数据位是否有效；以及
一存储器控制器，被配置为：
将所述指示符位写入至所述第二非挥发存储器阵列；
反应于一事件或一接收命令，来判断所述指示符位是否有效；以及
当所述指示符位有效时，将储存在所述第二非挥发存储器阵列的所述备份数据位写入至所述第一非挥发存储器阵列。
2.如权利要求1所述的存储器系统，其特征在于，所述第一非挥发存储器阵列包括一电阻式非挥发存储器阵列，且该电阻式非挥发存储器阵列是由相位变化随机存取存储器、电阻式随机存取存储器、电感式桥接随机存取存储器以及磁性随机存取存储器中至少一者所形成。
3.如权利要求1所述的存储器系统，其特征在于，所述第二非挥发存储器阵列包括一晶体管式非挥发存储器阵列，且所述晶体管式非挥发存储器阵列由可编程只读存储器、电子可编程只读存储器、快闪存储器、电子抹除式可编程只读存储器以及电可编程熔丝存储器中至少一者所形成。
4.如权利要求1所述的存储器系统，其特征在于，所述存储器控制器反应于所述存储器系统的一开机或在所述存储器系统的一闲置模式期间，而将储存在所述第二非挥发存储器阵列的所述备份数据位写入至所述第一非挥发存储器阵列。
5.如权利要求1所述的存储器系统，其特征在于，所述事件包括在一个高温事件之后的所述存储器系统的一开机、预设数量的开机以及在预设数量的多个高温事件的每一者之后的一开机中至少一者，所述接收命令包括在一个高温事件之后的接收命令以及预设数量的多个高温事件的每一者之后的接收命令中至少一者，且所述高温事件包括应力筛选热循环、波焊程序、回焊焊接程序以及高加速寿命试验中至少一者。
6.如权利要求1所述的存储器系统，其特征在于，所述第一非挥发存储器阵列还包括多个预测存储单元，所述预测存储单元被配置为储存多个预测位；以及
其中，所述存储器控制器还被配置为：
反应于在一个高温事件之后的所述存储器系统的一开机、反应于在一个高温事件之后的一接收命令、反应于一预设数量的开机或反应于一预设数量的接收命令，来判断在所述预测位中的缺陷预测位的一数量；
比较缺陷预测位的所述数量与缺陷预测位的一临界数量；以及
当缺陷预测位的所述数量等于或超过缺陷预测位的所述临界数量时，将储存在所述第二非挥发存储器阵列的所述备份数据位写入至所述第一非挥发存储器阵列。
7.如权利要求6所述的存储器系统，其特征在于，所述存储器控制器使用多个错误校正编码来判断缺陷预测位的所述数量，所述错误校正编码包括汉明码、Bose-Chaudhuri-Hocquenghem编码、同位、李德索罗门编码、涡轮码、低密度奇偶校验码以及卷积码中的一者。
8.如权利要求1所述的存储器系统，其特征在于，当所述存储器控制器判断出所述指示符位非有效时，所述存储器控制器还被配置为不将储存在所述第二非挥发存储器阵列的所述备份数据位写入至所述第一非挥发存储器阵列。
9.如权利要求1所述的存储器系统，其特征在于，所述存储器控制器被配置为：
将多个指示符位写入至所述第二非挥发存储器阵列，每个所述指示符位与储存在所述第二非挥发存储器阵列中的一部分的所述备份数据位相关联，且每一部分的所述备份数据位构成分页、存储区段、字以及存储块中至少一者；以及
判断多个所述指示符位是否有效。
10.如权利要求9所述的存储器系统，其特征在于，所述存储器控制器还被配置为：
判断出与一第一部分的所述备份数据位及与一第二部分的所述备份数据位相关联的所述指示符位分别为有效和无效；
将所述第一部分的所述备份数据位写入至所述第一非挥发存储器阵列；以及
不将所述第二部分的所述备份数据位写入至所述第一非挥发存储器阵列。
11.如权利要求1所述的存储器系统，其特征在于，所述存储器控制器还被配置为读取储存在所述第一非挥发存储器阵列的所述数据位，且将读取到的所述数据位写入至所述第二非挥发存储器阵列以构成所述备份数据位。
12.一种存储器系统管理方法，用以管理一存储器系统的数据，其特征在于，所述存储器系统管理方法包括：
将一指示符位写入至一第二非挥发存储器阵列，其中，所述指示符位指示储存在所述第二非挥发存储器阵列中的数据位是否有效；
反应于一事件或一接收命令，来判断所述指示符位是否有效；以及
当所述指示符位有效时，将储存在所述第二非挥发存储器阵列的数据位写入至第一非挥发存储器阵列。
13.如权利要求12所述的存储器系统管理方法，其特征在于，所述存储器系统管理方法还包括：
提供所述第一非挥发存储器阵列作为一电阻式非挥发存储器阵列，其中，所述电阻式非挥发存储器阵列是由相位变化随机存取存储器、电阻式随机存取存储器、电感式桥接随机存取存储器以及磁性随机存取存储器中至少一者所形成。
14.如权利要求12所述的存储器系统管理方法，其特征在于，所述存储器系统管理方法还包括：
提供所述第二非挥发存储器系统做为一晶体管式非挥发存储器阵列，其中，所述晶体管式非挥发存储器阵列由可编程只读存储器、电子可编程只读存储器、快闪存储器、电子抹除式可编程只读存储器以及电可编程熔丝存储器中至少一者所形成。
15.如权利要求12所述的存储器系统管理方法，其特征在于，将储存在所述第二非挥发存储器阵列的数据位写入至所述第一非挥发存储器阵列的步骤包括：
反应于所述存储器系统的一开机或在所述存储器系统的一闲置模式期间，将储存在所述第二非挥发存储器阵列的数据位写入至所述第一非挥发存储器阵列。
16.如权利要求12所述的存储器系统管理方法，其特征在于，所述事件包括在一个高温事件之后的所述存储器系统的一开机、预设数量的开机以及在预设数量的多个高温事件的每一者之后的一开机中至少一者，所述接收命令包括在一个高温事件之后的接收命令以及预设数量的多个高温事件的每一者之后的接收命令中至少一者，且所述高温事件包括应力筛选热循环、波焊程序、回焊焊接程序以及高加速寿命试验中至少一者。
17.如权利要求12所述的存储器系统管理方法，其特征在于，所述存储器系统管理方法还包括：
反应于在一个高温事件之后的所述存储器系统的一开机、反应于在一个高温事件之后的一接收命令、反应于一预设数量的开机或反应于一预设数量的接收命令，来判断储存在所述第二非挥发存储器阵列的多个预测位中的缺陷预测位的一数量；
比较缺陷预测位的所述数量与缺陷预测位的一临界数量；以及
当缺陷预测位的所述数量等于或超过缺陷预测位的所述临界数量时，将储存在所述第二非挥发存储器阵列的数据位写入至所述第一非挥发存储器阵列。
18.如权利要求17所述的存储器系统管理方法，其特征在于，判断在所述预测位中的缺陷预测位的所述数量的步骤包括：
使用多个错误校正编码来判断缺陷预测位的所述数量，所述错误校正编码包括汉明码、Bose-Chaudhuri-Hocquenghem编码、同位、李德索罗门编码、涡轮码、低密度奇偶校验码以及卷积码中的一者，来判断缺陷预测位的所述数量。
19.如权利要求12所述的存储器系统管理方法，其特征在于，所述存储器系统管理方法还包括：
当所述指示符被判断为非有效时，不将储存在所述第二非挥发存储器阵列的数据位写入至所述第一非挥发存储器阵列。
20.如权利要求12所述的存储器系统管理方法，其特征在于，写入所述指示符位的步骤包括：
将多个指示符位写入至所述第二非挥发存储器阵列，其中，每个所述指示符位与储存在所述第二非挥发存储器阵列中的数据位的一部分相关联，且储存在所述第二非挥发存储器阵列中的数据位的每一部分包括分页、存储区段、字以及存储块中至少一者；以及
判断所述指示符位是否有效的步骤包括：
判断多个所述指示符位是否有效。
21.如权利要求20所述的存储器系统管理方法，其特征在于，将储存在所述第二非挥发存储器阵列的数据位写入至所述第一非挥发存储器阵列的步骤包括：
判断出与储存在所述第二非挥发存储器阵列的数据位的一第一部分与一第二部分相关联的所述指示符位分别为有效和无效；
将储存在所述第二非挥发存储器阵列的数据位的所述第一部分写入至所述第一非挥发存储器阵列；以及
不将储存在所述第二非挥发存储器阵列的数据位的所述第二部分写入至所述第一非挥发存储器阵列。
22.如权利要求12所述的存储器系统管理方法，其特征在于，所述存储器系统管理方法还包括：
读取储存在所述第一非挥发存储器阵列的数据位，且将读取到的所述数据位写入至所述第二非挥发存储器阵列。
CN201510750031.3A 2015-05-26 2015-11-06 存储器系统及其管理方法 Active CN106205671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/721,030 US9563505B2 (en) 2015-05-26 2015-05-26 Methods and systems for nonvolatile memory data management
US14/721,030 2015-05-26

Publications (2)

Publication Number Publication Date
CN106205671A true CN106205671A (zh) 2016-12-07
CN106205671B CN106205671B (zh) 2019-02-19

Family

ID=55229614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510750031.3A Active CN106205671B (zh) 2015-05-26 2015-11-06 存储器系统及其管理方法

Country Status (7)

Country Link
US (2) US9563505B2 (zh)
EP (1) EP3098814B1 (zh)
JP (1) JP6209646B2 (zh)
KR (1) KR101767813B1 (zh)
CN (1) CN106205671B (zh)
ES (1) ES2719675T3 (zh)
TW (1) TWI578328B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109410869A (zh) * 2018-12-11 2019-03-01 惠科股份有限公司 一种数据的读取方法、读取装置及显示装置
CN109410870A (zh) * 2018-12-11 2019-03-01 惠科股份有限公司 时序控制电路、数据读取方法及显示装置
CN110390976A (zh) * 2018-04-19 2019-10-29 华邦电子股份有限公司 存储器装置及其数据更新方法
CN110806947A (zh) * 2018-08-06 2020-02-18 爱思开海力士有限公司 预测错误校正装置、其操作方法和用该装置的存储器系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8904250B2 (en) * 2013-02-14 2014-12-02 Micron Technology, Inc. Autorecovery after manufacturing/system integration
US11216323B2 (en) * 2015-09-16 2022-01-04 Samsung Electronics Co., Ltd. Solid state memory system with low power error correction mechanism and method of operation thereof
US10228998B2 (en) 2016-08-04 2019-03-12 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for correcting data errors in memory susceptible to data loss when subjected to elevated temperatures
JP7152409B2 (ja) 2017-03-01 2022-10-12 ストラ エンソ オーワイジェイ ミクロフィブリル化セルロースを含む培地
US11514996B2 (en) * 2017-07-30 2022-11-29 Neuroblade Ltd. Memory-based processors
CN109509496B (zh) 2017-09-15 2020-12-22 华邦电子股份有限公司 电阻式存储器元件的操作方法
US10446246B2 (en) * 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US11579770B2 (en) * 2018-03-15 2023-02-14 Western Digital Technologies, Inc. Volatility management for memory device
TWI657446B (zh) * 2018-05-29 2019-04-21 華邦電子股份有限公司 電阻式記憶體及寫入方法
US10726922B2 (en) * 2018-06-05 2020-07-28 Sandisk Technologies Llc Memory device with connected word lines for fast programming
TWI671750B (zh) * 2018-11-28 2019-09-11 華邦電子股份有限公司 記憶體的控制方法及非暫態電腦可讀媒體
US11521050B2 (en) * 2019-05-22 2022-12-06 Ememory Technology Inc. Control circuit for multiply accumulate circuit of neural network system
JP7353889B2 (ja) * 2019-09-19 2023-10-02 キオクシア株式会社 メモリシステムおよび方法
US20230060913A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Effective access count based media management
WO2024040569A1 (en) * 2022-08-26 2024-02-29 Micron Technology, Inc. Data handling during a reflow operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100153628A1 (en) * 2008-12-15 2010-06-17 Samsung Electronics Co., Ltd. Method of fabricating systems including heat-sensitive memory devices
CN102576569A (zh) * 2009-08-21 2012-07-11 拉姆伯斯公司 原位内存退火
US20140089563A1 (en) * 2012-09-27 2014-03-27 Ning Wu Configuration information backup in memory systems

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0784894A (ja) * 1993-06-25 1995-03-31 Shinko Electric Co Ltd 不揮発性メモリの書き込み方法
JP2000243093A (ja) * 1998-12-25 2000-09-08 Sanyo Electric Co Ltd フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法
US7206971B2 (en) * 2003-04-07 2007-04-17 Lsi Logic Corporation Selectable and updatable computer boot memory
US6704230B1 (en) 2003-06-12 2004-03-09 International Business Machines Corporation Error detection and correction method and apparatus in a magnetoresistive random access memory
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7519883B1 (en) * 2005-04-05 2009-04-14 Advanced Micro Devices, Inc. Method of configuring a system and system therefor
JP2007141170A (ja) 2005-11-22 2007-06-07 Matsushita Electric Ind Co Ltd データキャリアシステム及びそのデータの退避復元方法
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
DE102006043636A1 (de) * 2006-09-18 2008-03-27 Fujitsu Siemens Computers Gmbh Computersystem und Verfahren zum Aktualisieren von Programmcode
KR20080080882A (ko) 2007-03-02 2008-09-05 삼성전자주식회사 Ｅｃｃ용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법
WO2008118705A1 (en) 2007-03-28 2008-10-02 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US8028211B1 (en) 2007-03-29 2011-09-27 Integrated Device Technology, Inc. Look-ahead built-in self tests with temperature elevation of functional elements
US7877657B1 (en) 2007-03-29 2011-01-25 Integrated Device Technology, Inc. Look-ahead built-in self tests
KR101291721B1 (ko) 2007-12-03 2013-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR20090086815A (ko) 2008-02-11 2009-08-14 삼성전자주식회사 메모리 장치 및 메모리 열처리 방법
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
US8312349B2 (en) * 2009-10-27 2012-11-13 Micron Technology, Inc. Error detection/correction based memory management
KR20110105257A (ko) 2010-03-18 2011-09-26 삼성전자주식회사 적층 구조를 갖는 반도체 메모리 장치 및 에러 정정 방법
KR20120119092A (ko) * 2011-04-20 2012-10-30 삼성전자주식회사 반도체 메모리 시스템 및 이의 구동 방법
JP2013065261A (ja) * 2011-09-20 2013-04-11 Denso Corp メモリ管理装置
US20130268717A1 (en) 2012-04-09 2013-10-10 Ross S. Scouller Emulated electrically erasable memory having sector management
US8743600B2 (en) 2012-04-24 2014-06-03 Being Advanced Memory Corporation Processors and systems using cell-refreshed phase-change memory
KR20140045168A (ko) 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US8724392B1 (en) * 2012-11-16 2014-05-13 Avalanche Technology, Inc. Controller management of memory array of storage device using magnetic random access memory (MRAM)
US20140229655A1 (en) 2013-02-08 2014-08-14 Seagate Technology Llc Storing Error Correction Code (ECC) Data In a Multi-Tier Memory Structure
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
JP5591969B1 (ja) * 2013-03-27 2014-09-17 株式会社東芝 マルチコアプロセッサおよび制御方法
JP6149598B2 (ja) 2013-08-19 2017-06-21 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9105333B1 (en) 2014-07-03 2015-08-11 Sandisk Technologies Inc. On-chip copying of data between NAND flash memory and ReRAM of a memory die
US9947399B2 (en) * 2015-03-26 2018-04-17 Sandisk Technologies Llc Updating resistive memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100153628A1 (en) * 2008-12-15 2010-06-17 Samsung Electronics Co., Ltd. Method of fabricating systems including heat-sensitive memory devices
CN102576569A (zh) * 2009-08-21 2012-07-11 拉姆伯斯公司 原位内存退火
US20140089563A1 (en) * 2012-09-27 2014-03-27 Ning Wu Configuration information backup in memory systems

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390976A (zh) * 2018-04-19 2019-10-29 华邦电子股份有限公司 存储器装置及其数据更新方法
CN110390976B (zh) * 2018-04-19 2021-06-08 华邦电子股份有限公司 存储器装置及其数据更新方法
CN110806947A (zh) * 2018-08-06 2020-02-18 爱思开海力士有限公司 预测错误校正装置、其操作方法和用该装置的存储器系统
CN110806947B (zh) * 2018-08-06 2023-10-31 爱思开海力士有限公司 预测错误校正装置、其操作方法和用该装置的存储器系统
CN109410869A (zh) * 2018-12-11 2019-03-01 惠科股份有限公司 一种数据的读取方法、读取装置及显示装置
CN109410870A (zh) * 2018-12-11 2019-03-01 惠科股份有限公司 时序控制电路、数据读取方法及显示装置

Also Published As

Publication number Publication date
US9720771B2 (en) 2017-08-01
KR101767813B1 (ko) 2017-08-11
CN106205671B (zh) 2019-02-19
JP2016224937A (ja) 2016-12-28
TW201642274A (zh) 2016-12-01
KR20160138889A (ko) 2016-12-06
US20170102994A1 (en) 2017-04-13
EP3098814B1 (en) 2019-01-09
TWI578328B (zh) 2017-04-11
ES2719675T3 (es) 2019-07-12
US20160350183A1 (en) 2016-12-01
EP3098814A1 (en) 2016-11-30
US9563505B2 (en) 2017-02-07
JP6209646B2 (ja) 2017-10-04

Similar Documents

Publication Publication Date Title
CN106205671A (zh) 存储器系统及其管理方法
CN106205683B (zh) 存储器系统以及其错误校正方法
US10248515B2 (en) Identifying a failing group of memory cells in a multi-plane storage operation
US10026483B1 (en) Program temperature aware data scrub
CN100545817C (zh) 用于提高数据可靠性的数据管理技术
CN109074831A (zh) 存储器的温度变化补偿
US20100269000A1 (en) Methods and apparatuses for managing bad memory cell
US20160141029A1 (en) Health data associated with a resistance-based memory
CN104919434A (zh) 用于在固态驱动器中进行较低页数据恢复的系统和方法
US9595343B1 (en) Early prediction of failure in programming a nonvolatile memory
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN101256843A (zh) 混合闪存装置、存储系统以及控制误差的方法
US10998082B2 (en) Memory system for activating redundancy memory cell and operating method thereof
US20210110866A1 (en) Extending operating temperature of storage device
US7325157B2 (en) Magnetic memory devices having selective error encoding capability based on fault probabilities
US20090199043A1 (en) Error correction in an integrated circuit with an array of memory cells
US11605427B2 (en) Memory device with write pulse trimming
US11307623B2 (en) System, controller, and method for operating system to determine amount of current for multiple power domain modules
US11455210B1 (en) Error detection and correction in memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant