TWI578328B - 記憶體系統及其管理方法 - Google Patents

記憶體系統及其管理方法 Download PDF

Info

Publication number
TWI578328B
TWI578328B TW104133816A TW104133816A TWI578328B TW I578328 B TWI578328 B TW I578328B TW 104133816 A TW104133816 A TW 104133816A TW 104133816 A TW104133816 A TW 104133816A TW I578328 B TWI578328 B TW I578328B
Authority
TW
Taiwan
Prior art keywords
volatile memory
memory array
data
bits
memory
Prior art date
Application number
TW104133816A
Other languages
English (en)
Other versions
TW201642274A (zh
Inventor
存德 連
明輝 謝
紀舜 林
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201642274A publication Critical patent/TW201642274A/zh
Application granted granted Critical
Publication of TWI578328B publication Critical patent/TWI578328B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0036—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Detection And Correction Of Errors (AREA)

Description

記憶體系統及其管理方法
本發明係有關於一種非揮發記憶體，特別是有關於一種用於非揮發記憶體資料管理的方法與系統。
一般而言，即使在不供電的情況下，非揮發半導體記憶體保留已儲存的資料。電晶體式非揮發記憶體是使用一或多個電晶體作為儲存元件來儲存資料的非揮發記憶體，例如快閃記憶體、電子抹除式可編程唯讀記憶體(electrically erasable programmable read-only memory，EEPROM)。電晶體式非揮發記憶體提供了快速的讀出存取時間以及耐震特性，使得電晶體式非揮發記憶體可適用於各種應用。非揮發記憶體的一些應用包括在電腦裝置、移動式電話、可攜式音訊撥放器、以及其他消費者電子產品中的資料儲存器。
新興非揮發記憶體技術目前正在發產以解決電晶體式非揮發記憶體相關的各種限制。舉例來說，大部分市場上供應的快閃記憶體都有耐寫度(write endurance)相對低的問題。一般的快閃記憶體能承受至多1X105的寫入週期(也稱為編程/抹除週期)，而一些新興非揮發記憶體，例如磁性隨機存取記憶體(magnetic random access memory，MRAM)能承受至多1X1012的寫入週期。在另一例子下，快閃記憶體陣列可能 遭遇到讀取干擾(隨時間導致鄰近記憶胞的連續讀取週期)以及耐寫度降低等在容量擴充上的議題。
然而，新興非揮發記憶體具有一些問題。舉例來說，高操作溫度可能導致資料錯誤，例如在一些新興非揮發記憶體中(例如電阻式非揮發記憶體)的翻轉位元(flipped bits)。這些資料錯誤可能導致系統故障、資料惡化(corruption)、及/或安全漏洞。此外，讓新興非揮發記憶體遭遇高製造與儲存溫度可能導致資料保留的問題，例如，系統資料飄移、資料遺失、有效資料惡化、以及資料保留時間減少。
本發明提供一種記憶體系統，其包括第一非揮發記憶體陣列、第二非揮發記憶體陣列以及記憶體控制器。記憶體控制器將一指示符位元寫入至第二非揮發記憶體陣列。指示符位元指示儲存在第二非揮發記憶體陣列中的資料是否有效。記憶體控制器被配置為反應於在一個高溫事件之後的記憶體系統的開機、反應於在一個高溫事件之後的接收命令、反應於預設數量的開機、或反應於在預設數量的複數高溫事件的每一者之後的開機或接收命令，來判斷指示符位元是否有效。當指示符位元有效時，記憶體控制器將儲存在第二非揮發記憶陣列的資料寫入至第一非揮發記憶體陣列。
本發明提供一種記憶體系統管理方法，用以管理記憶體系統的資料。此管理方法包括：將一指示符位元寫入至第二非揮發記憶體陣列，其中，指示符位元指示儲存在第二非揮發記憶體陣列中的資料是否有效；反應於在一個高溫事件之 後的記憶體系統的開機、反應於在一個高溫事件之後的接收命令、反應於預設數量的開機、或反應於在預設數量的複數高溫事件的每一者之後的開機或接收命令，來判斷指示符位元是否有效；以及當指示符位元有效時，將儲存在第二非揮發記憶陣列的資料寫入至第一非揮發記憶體陣列。
100‧‧‧電晶體式非揮發記憶體陣列
110‧‧‧電晶體式非揮發記憶胞
210‧‧‧備份資料記憶胞
220‧‧‧指示符記憶胞
300‧‧‧電阻式非揮發記憶體陣列
310‧‧‧電阻式非揮發記憶胞
312‧‧‧選擇元件
314‧‧‧電阻儲存元件
410‧‧‧資料記憶胞
420‧‧‧預測記憶胞
500‧‧‧記憶體系統
510‧‧‧記憶體控制器
511‧‧‧輸入/輸出介面
512‧‧‧列解碼器
513‧‧‧行解碼器
514‧‧‧感測放大器與寫入驅動器
515‧‧‧刷新控制器
516‧‧‧預測控制器
520‧‧‧類比電路
530‧‧‧邏輯電路
600‧‧‧方法
610...650‧‧‧方法步驟
700‧‧‧方法
710...750‧‧‧方法步驟
BL0...BLm‧‧‧位元線
WL0...WLn‧‧‧字元線
第1圖表示一示範電晶體式非揮發記憶體陣列。
第2圖表示根據本發明一實施例的電晶體式非揮發記憶體陣列。
第3圖表示根據本發明一實施例的電阻式非揮發記憶體陣列。
第4圖表示根據本發明另一實施例的電阻式非揮發記憶體陣列。
第5圖表示根據本發明一實施例的記憶體系統的方塊圖。
第6圖表示表示根據本發明一實施例的記憶體系統資料管理方法的流程圖。
第7圖係表示根據本發明另一實施例的記憶體系統資料管理方法的流程圖。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
本說明書的實施例提供了改善的方法與系統，其 用於包括新興非揮發記憶體的記憶體系統中的資料管理。相較於電晶體式非揮發記憶體，許多新興非揮發記憶體與在寫入速度與耐寫度、功率消耗、資料維持、資料安全性、以及位元組級的隨機存取方面具有較佳的優勢。然而，一些新興非揮發記憶體，例如電阻式非揮發記憶體，由於溫度高以及/或電磁干擾(electromagnetic interference，EMI)的原因，在資料維持與惡化方面容易受到影響。電阻式非揮發記憶體可能包括，例如，使用不同電阻狀態來儲存資料的任何非揮發記憶體。電阻式非揮發記憶體的例子包括有相位變化隨機存取記憶體(phase-change random access memory，PCRAM)、磁性隨機存取記憶體(magnetic random access memory，MRAM)、可編程金屬化單元(programmable metallization cell，PMC)記憶體(例如，電感式橋接隨機存取記憶體(conductive-bridging random access memory，CBRAM))、以及電阻式隨機存取記憶體(resistive random access memory，RRAM)。
PCRAM是藉由使用在硫屬化物材料的非結晶相與結晶相之間的電阻差異來儲存資料。非結晶相係對應高電阻狀態，而結晶相則對應低電阻狀態。MRAM係藉由使用在兩鐵磁層之間的隧道隔離層以在不同的電阻狀態之間切換來儲存資料。當此兩磁鐵層的磁化方向彼此平行時，實現低電阻狀態。當此兩磁鐵層的磁化方向反平行時，則實現高電阻狀態。CBRAM記憶胞包括介於兩固體金屬電極之間的電解質薄膜。一個CBRAM記憶胞藉由在電解質膜的金屬電極之間形成奈米線，以在不同的電阻狀態下儲存資料。奈米線的缺少係對應高 電阻狀態，而奈米線的存在則對應低電阻狀態。RRAM是根據在過渡金屬氧化物的電阻轉變來將資料儲存為二個或更多個電阻狀態。類似於CBRAM記憶胞，一RRAM記憶胞包括金屬-絕緣體-金屬架構。不同的邏輯狀態係藉由在絕緣層中產生一串導電缺陷(稱為導電絲(filament))來表示。導電絲的缺少係對應高電阻狀態，而導電絲的存在則表示低電阻狀態。各種電阻式記憶體的高與低阻抗狀態係分別用於儲存表示第一與第二邏輯值(例如”0”以及”1”)的資料。
非揮發記憶體可能額定在各種溫度範圍中操作。舉例來說，一非揮發記憶體可額定操作在0~85℃(商業上的額定)、-40~125℃(工業上/汽車用的額定)、或-55~125℃(軍用上的額定)的環境溫度內。額定儲存溫度的範圍一般可達150℃。非揮發記憶體也可能在IC插件裝配期間遭遇高溫度。舉例來說，一般波焊程序(wave solder process)可達上至250℃的高溫。電阻式非揮發記憶體在接近這些範圍的上部分時可能會發生效能下降。舉例來說，在高環境操作溫度下，電阻式非揮發記憶胞可能會發生例如為位元翻轉的資料錯誤。此外，於暴露在高溫(例如由波焊程序所導致的高溫)之前寫入至電阻式非揮發記憶體的資料，可能會經歷有效資料錯誤，例如系統資料飄移以及資料保留時間減少。
本發明的實施例提供的改善方式，能緩和高溫對於電阻式非揮發記憶體的影響，藉此在包括上述記憶體的系統以及/或積體電路中實現效能改善。本發明的實施例提供了一種記憶體系統，其配置以在一高溫事件之前以及/或之後，在 一電阻式非揮發記憶體與一電晶體式非揮發記憶體之間轉移資料。儲存在電阻式非揮發記憶體的資料在高溫事件之前被寫入至電晶體式非揮發記憶體，且在高溫事件之後寫回至電阻式非揮發記憶體。如此一來，電晶體式非揮發記憶體可作為備份儲存，且任何在電阻式非揮發記憶體中因高溫事件而遺失或惡化的資料可自電晶體式非揮發記憶體來恢復。
以下將根據說明書來詳細說明本發明的實施例，並透過圖示來闡述。在圖示中盡可能地以相同的參考編號來表示相同或類似的部分。
第1圖係表示一示範電晶體式非揮發記憶體陣列100的電路架構圖。電晶體式非揮發記憶體陣列100包括複數電晶體式非揮發記憶胞110。每一個電晶體式非揮發記憶胞110對應連接一字元線(例如WL0~WLn)以及一位元線(例如BL0~BLm)。電晶體式非揮發記憶體陣列100可由使用一或多個電晶體作為記憶元件來儲存資料的多個非揮發記憶體來形成。電晶體式非揮發記憶體包括可編程唯讀記憶體(programmable read-only memory，PROM)、電子可編程唯讀記憶體(electrically programmable read-only memory，EPROM)、電子抹除式可編程唯讀記憶體(electrically erasable programmable read-only memory，EEPROM)、快閃記憶體、或電可編程熔絲(Electrically Programmable Fuse，eFuse)記憶體。此外，電晶體式非揮發記憶體陣列100可能包括一個二維記憶體陣列或是一個三維記憶體陣列。
如第1圖所示，當電晶體式非揮發記憶體陣列100 係使用EPROM、EEPROM、或快閃記憶體來實現時。每一電晶體式非揮發記憶胞110包括漂浮閘(floating-gate)金氧半場效電晶體(metal-oxide semiconductor field-effect transistor，MOSFET)。漂浮閘MOSFET(FGMOS)可將電荷儲存在電性隔離的漂浮閘中。此電性隔離使漂浮閘能在不需電源的延伸期間內保持電荷。完全充電的漂浮閘能表示一邏輯”0”狀態，而未被充電的漂浮閘則能表示邏輯”1”狀態，或反之亦然。
第2圖係表示根據本發明一實施例的電晶體式非揮發記憶體陣列100的方塊圖。如第2圖所示，電晶體式非揮發記憶體陣列100包括多種記憶胞類型。舉例來說，備份資料記憶胞210係配置來儲存備份資料位元。每一備份資料記憶胞210儲存一備份資料位元。這些備份資料位元可在各種儲存單位中被寫入以及存取，儲存單位例如有分頁(page)、記憶塊(block)、記憶區段(sector)、字元(word)、或任何已知的儲存配置。每一儲存單位可包括任何數量的備份資料位元。
在一些實施例中，電晶體式非揮發記憶體陣列100也包括複數指示符記憶胞220。指示符記憶胞220係配置來儲存指示符位元，以指示備份資料是否成功地寫入至備份資料記憶胞210。每一指示符記憶胞220儲存一個指示符位元。指示符位元的各種配置可用來指示備份資料是否成功地寫入至備份資料記憶胞210。舉例來說，一個指示符位元可用來指示所有的備份資料是否成功地寫入至備份資料記憶胞210。在另一例子中，一個指示符位元可用來指示備份資料的每一儲存單位是否成功地寫入至備份資料記憶胞210。根據此例子，假使三個分 頁的備份資料被寫入至備份資料記憶胞210，這些指示符記憶胞220則以每一指示符記憶胞220對應一指示符位元的方式來儲存三個指示符位元。
第3圖係表示根據本發明一實施例的電阻式非揮發記憶體陣列300的電路示意圖。電阻式非揮發記憶體陣列300可藉由使用前述的任何電阻式非揮發記憶體來形成，例如PCRAM、RRAM、MRAM、或CBRAM。此外，電阻式非揮發記憶體陣列300可能包括一個二維記憶體陣列或是一個三維記憶體陣列。
如第3圖所示，電阻式非揮發記憶體陣列300包括複數字元線(WL0~WLn)、複數位元線(BL0~BLm)、以及複數電阻式非揮發記憶胞310。每一電阻式非揮發記憶胞310連接一字元線以及一位元線。各電阻式非揮發記憶胞310包括一選擇元件312以及一電阻儲存元件314。電阻式非揮發記憶胞310可以前述的任何電阻式非揮發記憶體來實現，例如PCRAM記憶胞、RRAM記憶胞、MRAM記憶胞、或電感式橋接RAM記憶胞。選擇元件312如同一選擇開關般的操作，以控制對電阻式非揮發記憶胞310的存取。舉例來說，選擇元件310可透過二極體、MOSFET、或雙極性介面電晶體(bipolar junction transistor，BJT)來實現。在一些實施例中，選擇元件312可以是可選擇的，例如，電阻式非揮發記憶胞310係以一RRAM胞來實現。
第4圖係表示根據本發明一實施例的電阻式非揮發記憶體陣列300的方塊圖。如第4圖所示，電阻式非揮發記憶 體陣列300包括多種記憶胞類型。舉例來說，資料記憶胞410係配置來儲存資料位元。每一資料記憶胞410儲存一個資料位元。資料位元可在各種儲存單位中被寫入以及存取，儲存單位例如有分頁、記憶塊、記憶區段、字元、或任何已知的儲存配置。每一儲存單位可包括任何數量的資料位元。
在一些實施例中，電阻式非揮發記憶體陣列300也包括複數預測記憶胞420。預測記憶胞420係配置來儲存預測資料，以偵測儲存在資料記憶胞410中的資料位元的實質資料惡化或系統資料飄移。每一預測記憶胞420係配置來儲存一預測位元。儲存在預測記憶胞420的預測位元係作為資料惡化或系統資料飄移的指示符。其中，導致資料惡化或系統資料飄移的原因例如為電阻式非揮發記憶體陣列300經歷EMI或高溫事件(例如，應力篩選熱循環(environmental stress screening thermal cycle)、波焊程序、回焊焊接程序、高加速壽命試驗(highly accelerated life test)、或高溫度儲存。電阻式非揮發記憶體陣列300中所包含的預測記憶胞420的數量是取決於一些因素，例如電阻式非揮發記憶體陣列300中所包含的記憶胞總數量、記憶體系統可靠度的重要性、可分配給系統飄移偵測的記憶體系統通量大小等等。舉例來說，儲存在預測記憶胞420的位元總數包括16位元或32位元。與儲存在資料記憶胞410的資料位元數量比較起來，儲存在預測記憶胞420的預測位元總數可較小。如此一來，使用少量的預測位元來作為大量資料位元的品質代理者，這改善了記憶體系統效率，並減少錯誤偵測所需要的記憶體系統資源量。
在一些實施例中，每一資料記憶胞410以及/或每一預測記憶胞420被配置以儲存多個位元。舉例來說，電阻式非揮發記憶體陣列300可使用多個多層記憶胞。多層記憶胞使用三個或更多不同電阻狀態來儲存二或更多資料位元。例如，具有四個不同電阻狀態的一個多層記憶胞可儲存兩個位元，每一位元使用兩個電阻狀態來表示邏輯”0”以及”1”。然而，增加每一記憶胞所儲存的位元數量可能會導致較大的位元錯誤率，因此，需要使用錯誤校正編碼來偵測並校正這些錯誤。
第5圖係表示根據本發明一實施例的記憶體系統500的方塊圖。如第5圖所示，記憶體系統500包括電晶體式非揮發記憶體陣列100、電阻式非揮發記憶體陣列300、記憶體控制器510、類比電路520、以及邏輯電路530。本說明書中的元件數量與配置係用以便於說明的示範例。本領域人員可理解在不脫離本發明實施例的教示下，可採用其他的配置以及其他的元件數量。在一例子中，電晶體式非揮發記憶體陣列100、電阻式非揮發記憶體陣列300、記憶體控制器510、類比電路520、以及邏輯電路530可形成在同一半導體晶粒上、在包含於相同IC封裝中的不同半導體晶粒上、在包含於不同IC封裝中的不同半導體晶粒上、或任何已知的配置上。在另一例子中，記憶體控制器510可控制多個電阻式非揮發記憶體陣列300以及/或多個電晶體式非揮發記憶體陣列100。在又一例子中，不同的記憶體控制器510可控制電晶體式非揮發記憶體陣列100以及電阻式非揮發記憶體陣列300。
在一些實施例中，記憶體控制器510包括輸入/輸出 介面(I/O)511、列解碼器(也稱為字元線解碼器)512、行解碼器513、感測放大器與寫入驅動器514、刷新(refresh)控制器515、以及預測控制器516。包含在記憶體控制器510內的上述元件511~516可以硬體與軟體的結合來實現。舉例來說，元件511~516可以微處理器、特定應用積體電路(application specific integrated circuit，ASIC)、可編程閘陣列(programmable gate array，PGA)或現場可編程閘陣列(field-programmable gate array，FPGA)、電路、複雜可編程邏輯裝置(complex programmable logic device，CPLD)或客製化邏輯電路、或前述的任何結合來實現。此外，元件511~516的一些或所有功能可由相同的硬體/軟體的結合來執行。舉例來說，刷新控制器515與預測控制器516的功能可由相同的微處理器、ASIC、PGA、FPGA、CPLD或客製化邏輯電路來執行，且所有的控制可或不可共享相同的寫入規則。
輸入/輸出介面511接收來自外部來源的輸入信號，且對輸入資料進行轉換，使得輸入資料能被記憶體控制器510內的元件所了解且接受。舉例來說，輸入/輸出介面511可接收記憶胞位址、資料、命令(例如讀取命令以及寫入命令)等等。
在一讀取操作中，輸入/輸出介面511將列與行座標分別傳送至列解碼器512以及行解碼器513。列解碼器512對列座標進行解碼，且提供感測電壓至電晶體式非揮發記憶體陣列100或電阻式非揮發記憶體陣列300中的一對應字元線。當自電晶體式非揮發記憶體陣列100中讀取時，感測電壓致能了連接 至此字元線的每一電晶體式非揮發記憶胞110的FGMOS控制閘極。當自電阻式非揮發記憶體陣列300中讀取時，感測電壓致能了連接至此字元線的每一電阻式非揮發記憶胞310的選擇元件312。
行解碼器513對行座標進行解碼，且將一對應的位元線連接至感測放大器與寫入驅動器514。感測放大器與寫入驅動器514包括一讀取電路以及一寫入電路。當自電晶體式非揮發記憶體陣列100中讀取時，讀取電路透過位在相應字元線/位元線交叉處的電晶體式非揮發記憶胞110的FGMOS汲-源極路徑來量測電流。當自電阻式非揮發記憶體陣列300中讀取時，讀取電路透過位在相應字元線/位元線交叉處的電阻式非揮發記憶胞310的電阻儲存元件314來量測電流。
感測放大器與寫入驅動器514放大量測到的電流，並提供輸出至輸入/輸出介面511。輸入/輸出介面511將此輸出傳送至一外部目標，或者是保留此輸出直到一外部來源要求為止才傳送出。
在一些實施例中，連接至相同被致能字元線的多個電晶體式非揮發記憶胞110或電阻式非揮發記憶胞310可在一單一讀取操作中被讀取。當列解碼器512提供感測電壓至對應的字元線時，在此字源線上的每一電晶體式非揮發記憶胞110或電阻式非揮發記憶胞310被致能。接著，讀取電路透過與這些記憶胞連接的多個位元線上的每一被致能的電晶體式非揮發記憶胞110或電阻式非揮發記憶胞310來量測電流。
在寫入操作的一實施例中，輸入/輸出介面511接收 來自一外部來源的資料，以及接收資料將被儲存所在的電晶體式非揮發記憶胞110位址或電阻式非揮發記憶胞310位址。輸入/輸出介面511將此位址轉換為列與行座標，且分別將這些座標傳送至列解碼器512與行解碼器513。列解碼器512對列座標進行解碼，且提供一寫入電壓至一對應的字元線。列解碼器512對列座標進行解碼，且將一對應位元線連接至感測放大器與寫入驅動器514。輸入/輸出介面511傳送指令至感測放大器與寫入驅動器514，以將”0”或”1”寫入至位於致能的字元線與位元線交叉處的電晶體式非揮發記憶胞110或電阻式非揮發記憶胞310。當寫入至電晶體式非揮發記憶胞110中一者時，感測放大器與寫入驅動器514的寫入電路根據是”1”還是”0”將被儲存，來汲取在FGMOS漂浮閘上的電荷或將電荷累積在FGMOS漂浮閘。當寫入至電阻式非揮發記憶胞310中一者時，感測放大器與寫入驅動器514的寫入電路根據是”1”還是”0”將被儲存，來改變電阻元件312的電阻值為高電阻狀態或低電阻狀態。在寫入操作的另一實施例中，輸入/輸出介面511接收來自外部來源的資料，以及接收資料將被儲存所在的電晶體式非揮發記憶胞110與電阻式非揮發記憶胞310位址。如此一來，感測放大器與寫入驅動器514可將接收到的資料同時地寫入至電晶體式非揮發記憶體陣列100與電阻式非揮發記憶體陣列300。
在寫入操作的又一實施例中，感測放大器與寫入驅動器514將儲存在電晶體式非揮發記憶體陣列100的資料寫入至電阻式非揮發記憶體陣列300，以及/或反之亦然。在此實施例中，記憶體控制器510包括刷新控制器515。刷新控制器515 藉由讀取儲存在電阻式非揮發記憶體陣列300的資料且將其寫入至電晶體式非揮發記憶體陣列100，來備份儲存在電阻式非揮發記憶體陣列300的資料。為了備份儲存在電阻式非揮發記憶體陣列300的資料，刷新控制器515分別傳送列與行座標至列解碼器512與行解碼器513。列解碼器512與行解碼器513分別對列座標與行座標進行解碼，且感測放大器與寫入驅動器514的讀取電路讀取儲存在電阻式非揮發記憶體陣列300的一對應資料記憶胞410中的資料。刷新控制器515傳送備份資料記憶胞210位址至感測放大器與寫入驅動器514。感測放大器與寫入驅動器514的寫入電路將讀取自電阻式非揮發記憶體陣列300的資料，寫入至電晶體式非揮發記憶體陣列100的對應備份資料記憶胞210。
刷新控制器515更傳送指示符記憶胞220位址以及指示符位元至感測放大器與寫入驅動器514。感測放大器與寫入驅動器514的寫入電路將指示符位元寫入至電晶體式非揮發記憶體陣列100的對應指示符記憶胞220。這些指示符位元係指示備份資料是否成功地被寫入至電晶體式非揮發記憶體陣列100。例如，具有邏輯值”0”的指示符可指示備份資料成功地被寫入至電晶體式非揮發記憶體陣列100，而具有邏輯值”1”的指示符則可指示備份資料沒有成功地被寫入至電晶體式非揮發記憶體陣列100，或者相反。指示符位元的各種配置可用來指示備份資料是否成功地被寫入至電晶體式非揮發記憶體陣列100。舉例來說，一個指示符位元可用來指示所有的備份資料是否成功地被寫入至電晶體式非揮發記憶體陣列100。在另一 例子中，一個指示符位元可用於每一儲存單位，以指示備份資料的儲存單位是否成功地被寫入至電晶體式非揮發記憶體陣列100。
當由於一或多個備份資料記憶胞210無法被改變而導致備份資料無法被寫入至電晶體式非揮發記憶體陣列100時，可能發生非成功的寫入操作。無法被改變的備份資料記憶胞210的例子包括被寫入保護或被磨損的備份資料記憶胞210。記憶胞磨損是因為重複寫入週期操作使得電晶體式非揮發記憶胞110中隔離FGMOS漂浮閘的氧化層失效所導致的。隨著氧化層退化，漂浮閘於一延伸期間維持電荷的能力減少，直到FGMOS無法再使用不同的電荷位準來表示邏輯狀態。當由於一或多個由刷新控制器515所提供的備份資料記憶胞210位址為非有效位址而導致備份資料無法寫入至電晶體式非揮發記憶體陣列100時，也可能導致非成功的寫入操作。
在一些實施例中，備份資料是否已成功地寫入至電晶體式非揮發記憶體陣列100可經由感測放大器與寫入驅動器514通知刷新控制器515。假使備份資料已成功地寫入至電晶體式非揮發記憶體陣列100時，刷新控制器515提供一或多個指示符位元給感測放大器與寫入驅動器514，指示符位元指示備份資料已成功地被寫入且因此可被使用來刷新儲存在電阻式非揮發記憶體陣列300中的資料。假使備份資料沒有成功地被寫入至電晶體式非揮發記憶體陣列100，則刷新控制器515提供一或多個指示符位元給感測放大器與寫入控制器514，指示符位元指示備份資料沒有成功地被寫入且因此無法使用來刷新 儲存在電阻式非揮發記憶體陣列300中的資料。
二者則一地，或者是另外，刷新控制器515將未成功寫入的備份資料重新寫入至電晶體式非揮發記憶體陣列100。在一實施例中，假使一個指示符位元係用來指示所有的備份資料是否被成功地寫入至電晶體式非揮發記憶體陣列100，當此指示符指示出備份資料沒有被成功地寫入至電晶體式非揮發記憶體陣列100時，刷新控制器515將儲存在電阻式非揮發記憶體陣列300的全部資料重新寫入至電晶體式非揮發記憶體陣列100。在一實施例中，假使一個指示符位元係用來指示備份資料的每一儲存單位是否成功地被寫入至電晶體式非揮發記憶體陣列100，刷新控制器515僅重新寫入具有指示出資料的儲存單位未成功寫入的一指示符位元的儲存單位中的資料。
刷新控制器515透過讀取儲存在電晶體式非揮發記憶體陣列100的備份資料並將其寫入至電阻式非揮發記憶體陣列300的方式，來刷新儲存在電阻式非揮發記憶體陣列300中的資料。為了刷新儲存在電阻式非揮發記憶體陣列300中的資料，刷新控制器515分別傳送列與行座標給列解碼器512與行解碼器513。列解碼器512與行解碼器513對座標進行解碼，且感測放大器與寫入驅動器514的讀取電路對儲存在電晶體式非揮發記憶體陣列100的對應備份資料記憶胞210內的資料進行讀取。刷新控制器515將資料記憶胞410位址傳送給感測放大器與寫入驅動器514。感測放大器與寫入驅動器514的寫入電路將讀取自電晶體式非揮發記憶體陣列100的資料寫入至電阻式非揮 發記憶胞310的對應資料記憶胞410。
在一些實施例中，刷新電路515在刷新儲存在電阻式非揮發記憶體陣列300的資料之前，讀取儲存在電晶體式非揮發記憶體陣列100的指示符記憶胞220中的指示符位元。刷新控制器515讀取指示符位元，且判斷此指示符位元是否仍然有效。當指示符翻轉了邏輯狀態(例如，由邏輯”0”至邏輯”1”，或相反)或惡化時，指示符則變為無效。舉例來說，由於指示符記憶胞220暴露在高溫或EMI下，導致發生了翻轉的邏輯狀態或惡化。刷新控制器515藉由使用錯誤校正技術來判斷指示符位元是否翻轉邏輯狀態或是否變惡化，錯誤校正技術例如有循環冗餘檢測(cyclic redundancy check，CRC)、重複碼(repetition code)、同位元、核對和(checksum)、或錯誤校正編碼。
儲存在指示符記憶胞220的指示符位元的有效性作為儲存在電晶體式非揮發記憶體陣列100中的備份資料的品質代理者。有效的指示符位元指示出儲存在電晶體式非揮發記憶體陣列100的備份資料的品質很可能沒有降低。相反地，無效的指示符位元指示出儲存在電晶體式非揮發記憶體陣列100的備份資料的品質很可能已經降低，且應該無法使用來刷新儲存在電阻式非揮發記憶體陣列300中的資料。如此一來，假使刷新控制器515讀取指示符位元並判斷出一或多個指示符位元已變為無效(即翻轉狀態或變為惡化)，刷新控制器515則不使用儲存在電晶體式非揮發記憶體陣列100的備份資料來刷新儲存在電阻式非揮發記憶體陣列300的資料。儲存在指示符記憶胞220的指示符位元的總數量可小於儲存在備份資料記憶胞 210中備份資料位元的數量。如此一來，使用少量的指示符位元來作為關於大量備份資料位元的品質代理者，這改善了記憶體系統效率，並減少錯誤偵測所需要的記憶體系統資源量。
在一些實施例中，記憶體控制器510包括預測控制器516。預測控制器516偵測出儲存在資料記憶胞410中的資料的有效資料惡化以及/或系統資料飄移。舉例來說，預測控制器516讀取儲存在預測記憶胞420中的預測位元且判斷儲存在預測記憶胞420的缺陷預測位元的數量。預測控制器516使用錯誤校正編碼來判斷預測位元為有缺陷的，錯誤校正編碼例如包括漢明碼、波士-削大立-胡昆罕電碼(Bose-Chaudhuri-Hocquenghem code，BCH code)、同位元、李德索羅門編碼(Reed-Solonon code)、渦輪碼(Turbo code)、低密度同位核對碼(low-density parity-check code，LDPC)、卷積碼(convolutional code)、或任何已知的其他錯誤校正編碼。假使缺陷的預測位元的數量等於或超過缺陷的預測位元的一臨界數量時，預測控制器516則初始化儲存在資料記憶胞410的資料的刷新。
缺陷的預測位元的臨界數量的示範例可以是儲存在預測記憶胞420中預測位元數量的50%。因此，在此例子中，假使有32個預測位元儲存在預測記憶胞420，當預測控制器516判斷出缺陷的預測位元的數量等於或超過16個位元時，預測控制器516則初始化刷新。
預測控制器516藉由傳送一刷新命令給刷新控制器515來初始化資料刷新。刷新控制器515根據前述的各種刷新 操作來執行儲存在資料記憶胞410的資料刷新。
類比電路520連接記憶體控制器510的元件，例如，列解碼器512、行解碼器513、以及感測放大器與寫入控制器514。類比電路520可包括各種不同類型的類比電路元件，例如除法器、比較器、電流鏡、濾波器、放大器、電流/電壓源或參考、限流器、電壓調節器、電荷泵、或其他已知的類比電路。類比電路520執行各種功能，例如產生用來編程或抹除記憶胞110與310的高壓脈波、產生記憶胞讀取電流、執行記憶體系統500的內建自我測試、產生參考電流、比較參考電流與記憶胞讀取電流以判斷記憶胞110與310的邏輯狀態等等。
邏輯電路530連接記憶體控制器510的元件，例如輸入/輸出介面510、行解碼器513、以及感測放大器與寫入驅動器514。邏輯電路530可包括各種數位電路元件，例如加法器、減法器、多工器、解多工器、編碼器、解碼器、以及其他已知的數位邏輯電路。邏輯電路530執行各種功能，例如控制記憶體讀取與寫入邏輯、執行記憶體系統500的內建自我測試、對接收來自技術員/工程師或與記憶體系統500連接的其他系統的命令和指令進行解碼、多工與解多工記憶胞110與310位址等等。
第6圖係表示根據本發明一實施例的方法600的流程圖。舉例來說，此方法600可實施來管理記憶體系統的資料。在一些實施例中，方法600可以藉由一記憶體系統來實施，例如第5圖所示的記憶體系統500。
在一些實施例中，方法600包括讀取儲存在第一非 揮發記憶體陣列的資料(步驟610)。此第一非揮發記憶體陣列可以是由任何前述的電阻式非揮發記憶體所形成的電阻式非揮發記憶體陣列(例如，第3~5圖中的電阻式記憶體陣列300)。包括在記憶體系統中的記憶體控制器(例如，第5圖的記憶體控制器510)讀取儲存在第一非揮發記憶體陣列的資料記憶胞(例如，第4圖的資料記憶胞410)中的資料。記憶體控制器以各種儲存單位來讀取資料，儲存單位例如有分頁、記憶塊、記憶區段、字元、或任何已知的儲存配置。每一儲存單位可包括任何數量的資料位元。
在一些實施例中，記憶體控制器包括一刷新控制器(例如，第5圖的刷新控制器515)，刷新控制器讀取儲存在第一非揮發記憶體陣列中的資料。舉例來說，刷新控制器反應於一接收命令、反應於記憶體系統的開機、反應於既定數量的開機、或反應於既定數量的接收指令，來讀取儲存在第一非揮發記憶體陣列的資料。此外，刷新控制器可在一高溫事件之前讀取儲存在第一非揮發記憶體陣列的資料。
在一些實施例中，方法600包括將讀取自第一非揮發記憶體陣列的資料(步驟610)以及一指示符位元寫入至第二非揮發記憶體陣列(步驟620)。第二非揮發記憶體陣列可以是由前述的任何電晶體式非揮發記憶體所形成的電晶體式非揮發記憶體陣列(例如，第1、2、與5圖的電晶體式非揮發記憶體陣列100)。記憶體控制器或刷新控制器藉由將備份資料記憶胞(例如，第2圖的備份資料記憶胞210)的位址傳送至包含在記憶體控制器內的感測放大器與寫入驅動器(例如，第5圖 的感測放大器與寫入驅動器514)，來將資料寫入至第二非揮發記憶體陣列。感測放大器與寫入驅動器的寫入電路將讀取自第一非揮發記憶體陣列的資料記憶胞的資料寫入至第二非揮發記憶體陣列中的對應備份資料記憶胞。如此一來，寫入至第二非揮發記憶體陣列的資料變成儲存在第一非揮發記憶體陣列的資料的備份資料。
記憶體控制器或刷新控制器可將指示符位元寫入至包含在第二非揮發記憶體陣列中的一指示符記憶胞(例如，第2圖的指示符記憶胞220)。此指示符位元指示出備份資料是否成功地寫入至第二非揮發記憶體陣列的備份資料記憶胞。在一些實施例中，記憶體控制器或刷新控制器將複數指示符位元寫入至包含在第二非揮發記憶體陣列中的複數指示符記憶胞。每一指示符位元指示出備份資料的每一儲存單位是否成功地寫入至第二非揮發記憶體陣列。
記憶體控制器或刷新控制器判斷寫入至第二非揮發記憶體陣列的指示符位元是否為有效的(步驟630)，且在記憶體系統操作的不同階段中執行此步驟。舉例來說，記憶體控制或刷新控制器可在下列的不同階段判斷指示符位元是否有效，以響應在一高溫事件之後的記憶體系統的開機、在一高溫事件之後或在既定數量的開機之後的一接收命令、響應在一既定數量的溫度事件之後的一接收命令、或響應在一既定數量的溫度事件之後的開機。在一些實施例中，記憶體控制器或刷新控制器判斷指示符位元是否有效，以響應在各既定數量的溫度事件之後的開機或接收命令。因此，記憶體控制器或刷新控制 器反應於在三個高溫事件的每一者之後的記憶體系統的每一次開機，來判斷指示符位元是否有效，且舉例來說，接著反應於隨後的開機而停止判斷指示符位元是否有效。如此一來，當例如在生產或製造測試設定中知道了記憶體系統將會遭遇到的高溫事件的數量時，記憶體控制器或刷新控制器可藉由限制在已知的高溫事件數量之後對於開機的判斷，來判斷指示符位元是否有效，直到記憶體系統離開生產或製造工廠為止。高溫事件包括環境壓力篩選熱循環、波焊程序、回焊焊接程序、高加速壽命試驗、或記憶體系統的高溫儲存、或其他已知的高溫事件中的至少一者。在一些實施例中，當記憶體控制器或刷新控制器將複數指示符位元寫入至指示符記憶胞時，記憶體控制器或刷新控制器判斷與資料的每一儲存單位相關的指示符位元是否有效。
當其判斷出指示符有效時(即步驟630的結果為是)，方法600包括刷新儲存在第一非揮發記憶體陣列的資料(步驟640)。刷新儲存在第一非揮發記憶體陣列的資料的步驟包括以寫入至第二非揮發記憶體陣列的備份資料(取自步驟620)來取代儲存在第一非揮發記憶體陣列的資料。如同使用前述示例的各種寫入操作中之一者的部分刷新程序，記憶體控制器讀取存在第二非揮發記憶體陣列的備份資料。記憶體控制器藉由使用示例的各種寫入操作中之一者，來將備份資料寫入至第一非揮發記憶體陣列。記憶體控制器或刷新控制器在記憶體系統操作的不同階段來刷新資料。舉例來說，記憶體控制器或刷新控制器可在判斷出指示符位元為有效(步驟630-是)之 後立刻刷新資料。在另一例子中，記憶體控制器或刷新控制器可反應於記憶體系統的隨後開機(例如，下一次開機)或在記憶體系統的隨後閒置模式(例如，下一閒置模式)期間來刷新資料。
在一些實施例中，記憶體控制器或刷新控制器係寫入用於寫入至第二非揮發記憶體陣列的所有備份資料的一個指示符位元，在此情況下，記憶體控制器或刷新控制器藉由將所有的備份資料寫入至第一非揮發記憶體陣列來刷新儲存在第一非揮發記憶體陣列的資料。在其他實施例中，記憶體控制器或刷新控制器係將複數指示符位元寫入至包含於第二非揮發記憶體陣列的複數指示符記憶胞中，在此情況下，記憶體控制器或刷新控制器藉由僅寫入具有有效指示符位元的備份資料的儲存單位，來刷新儲存在第一非揮發記憶體陣列的資料。
當判斷指示符位元為無效的(即步驟630的結果為否)，記憶體控制器或刷新控制器則不會刷新儲存在第一非揮發記憶體陣列中的資料。當指示符位元翻轉邏輯狀態或變惡化時，指示符位元為無效，而導致無效的因素例如為高溫事件。一無效的指示符位元可指示出儲存在第二非揮發記憶體陣列的備份資料的品質降低且不應被用來刷新儲存在第一非揮發記憶體陣列中的資料。如此一來，當記憶體控制器或刷新控制器寫入用於寫入至第二非揮發記憶體陣列的所有備份資料的一指示符位元且判斷出此指示符位元已變為無效時(步驟630-否)，記憶體控制器或刷新控制器不會將寫入至第二非揮發記 憶體陣列的任何備份資料寫入至第一非揮發記憶體陣列的資料記憶胞。當記憶體控制器或刷新控制器將複數指示符位元寫入至包含於第二非揮發記憶體陣列的複數指示符記憶胞時，記憶體控制器或刷新控制器則不會寫入具有無效指示符位元的備份資料的儲存單位。
第7圖係表示根據本發明一實施例的方法700的流程圖。舉例來說，此方法700可實施來管理記憶體系統的資料。在一些實施例中，方法700可以一記憶體系統來實施，例如第5圖所示的記憶體系統500。此外，在依些實施例中，部分的方法600與700可分別地執行、或一起執行、或一些結合來執行。
在一些實施例中，方法700包括判斷儲存在第一非揮發記憶體陣列的預測位元中的缺陷位元數量(步驟700)。記憶體系統所包含的記憶體控制器(例如，第5圖的記憶體控制器510)讀取儲存在第一非揮發記憶體陣列(例如，第3~5圖的電阻式非揮發記憶體陣列300)的複數預測記憶胞(例如，第4圖的預測記憶胞420)的複數預測位元。記憶體控制器以各種儲存單位來讀取預測位元，儲存單位例如有分頁、記憶塊、記憶區段、字元、或任何已知的儲存配置。每一儲存單位可包括任何數量的預測位元。記憶體控制器更讀取儲存在第一非揮發記憶體陣列中的錯誤校正編碼(error correction code，ECC)位元，且使用ECC位元來偵測在預測位元中的錯誤。記憶體控制器藉由判斷哪些預測位元具有因為高溫度或EMI所導致的翻轉邏輯狀態(例如，由邏輯”1”變為邏輯”0”，或者相反)，來偵測錯誤。儲存的ECC位元可包括漢明碼、BCH編碼、同位元、 李德索羅門編碼、渦輪碼、LDPC、卷積碼、或任何已知的其他錯誤校正編碼。在一些實施例中，記憶體控制器判斷每一儲存單位中的缺陷資料位元的數量。
記憶體控制器在記憶體系統的不同操作階段判斷缺陷預測位元的數量。舉例來說，記憶體控制器可在以下操作階段判斷缺陷預測位元的數量：於讀取週期期間反應於高溫事件之後記憶體系統的開機、高溫事件之後的記憶體系統的閒置模式期間，或反應於高溫事件之後的接收命令。在閒置模式的例子中，記憶體控制器在一單一閒置模式期間或預設數量的閒置模式期間中判斷缺陷預測單元的數量。如此一來，記憶體控制器可在對於系統效能影響最小的時候執行錯誤偵測。在開機的例子中，記憶體控制器可反應於一單一開機或預設數量的開機來判斷缺陷預測位元的數量。預設數量的開機可使用各種準則來決定。舉例來說，開機數量可根據在生產及/或製造期間，記憶體系統將遭遇到的高溫事件之後的開關循環(power cycle)的預計數量來決定。如此一來，在生產/製造期間預先載入至記憶體系統的資料中的任何系統缺陷，可在離開生產工廠之前被自動地校正。在接收命令的例子中，記憶體系統可接收來自於與記憶體系統聯繫耦合的一處理系統、來自於例如為系統操作者或測試技術員/工程師的一使用者、以及/或來自於例如為開發或生產測試系統的一測試系統的命令。此命令可以是執行錯誤偵測與校正的命令、一讀取命令、一系統重置命令、一開機重設命令、或一喚醒命令。
在一些實施例中，記憶體控制器包括預測控制器 (例如，第5圖的預測控制器516)，其判斷在儲存於第一非揮發記憶體陣列的預測位元當中的缺陷位元的數量。舉例來說，預測控制器自第一非揮發記憶體陣列讀出預測位元，且判斷哪些預測位元是有缺陷的。
在一些實施例中，方法700包括比較缺陷預測位元的數量與缺陷預測位元的一臨界數量(步驟720)。此臨界數量可根據一些因素來決定，這些因素例如包括記憶體系統的可靠度需求、安全性需求、客戶端需求、記憶體系統資源的可用性、第一非揮發記憶體陣列的尺寸等等。在一例子中，缺陷預測位元的臨界數量等於儲存在第一非揮發記憶體陣列的預測記憶胞中預測位元的50%。
記憶體控制器或預測控制器判斷缺陷預測位元的數量是否等於或大於缺陷預測位元的臨界數量(步驟730)。當判斷出缺陷預測位元的數量等於或大於缺陷預測位元的臨界數量(步驟730-是)，方法700包括刷新儲存在第一非揮發記憶體陣列的資料(步驟740)。因此，舉例來說，在具有32個預測位元儲存在第一非揮發記憶體陣列的預測記憶胞且臨界數量等於儲存的預測位元的50%的情況下，當記憶體控制器或預測控制器判斷出缺陷預測位元的數量等於或大於16個位元時，記憶體控制器或預測控制器則初始化刷新操作。
記憶體控制器或預測控制器可根據方法600的步驟640中所討論的資料刷新方式來刷新資料。記憶體控制器或預測控制器可在記憶體系統操作的不同階段刷新資料。舉例來說，記憶體控制器或預測控制器可在判斷出缺陷預測位元的數 量等於或大於臨界數量時，立刻刷新資料(步驟730)。在另一例子中，記憶體控制器或預測控制器可反應於記憶體系統的隨後開機(例如，下一次開機)或在記憶體系統的隨後閒置模式(例如，下一閒置模式)期間來刷新資料。
當判斷出缺陷預測位元的數量少於缺陷預測位元的臨界數量時(步驟730-否)，記憶體控制器或預測控制器則不會執行資料刷新，且不會將儲存在第二非揮發記憶體陣列的資料寫入至第一非揮發記憶體陣列(步驟750)。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電晶體式非揮發記憶體陣列
300‧‧‧電阻式非揮發記憶體陣列
500‧‧‧記憶體系統
510‧‧‧記憶體控制器
511‧‧‧輸入/輸出介面
512‧‧‧列解碼器
513‧‧‧行解碼器
514‧‧‧感測放大器與寫入驅動器
515‧‧‧刷新控制器
516‧‧‧預測控制器
520‧‧‧類比電路
530‧‧‧邏輯電路
BL0...BLm‧‧‧位元線
WL0...WLn‧‧‧字元線

Claims (22)

  1. 一種記憶體系統，包括：一第一非揮發記憶體陣列，包括複數個資料記憶胞，該些資料記憶胞被配置為儲存複數個資料位元；一第二非揮發記憶體陣列，包括複數個備份資料記憶胞與至少一指示符記憶胞，該些備份資料記憶胞被配置為儲存複數個備份資料位元，該指示符記憶胞被配置為儲存一指示符位元，且該指示符位元指示該些備份資料位元是否有效；以及一記憶體控制器，被配置為：將該指示符位元寫入至該第二非揮發記憶體陣列；反應於一事件或一接收命令，來判斷該指示符位元是否有效；以及當該指示符位元有效時，將儲存在該第二非揮發記憶陣列的該資料寫入至該第一非揮發記憶體陣列。
  2. 如申請專利範圍第1項所述之記憶體系統，其中，該第一非揮發記憶體陣列包括一電阻式非揮發記憶體陣列，且該電阻式非揮發記憶體陣列是由相位變化隨機存取記憶體(phase-change random access memory，PCRAM)、電阻式隨機存取記憶體(resistive random access memory，RRAM)、電感式橋接隨機存取記憶體(conductive-bridging random access memory，CBRAM)、以及磁性隨機存取記憶體(magnetic random access memory，MRAM)中至少一者所形成。
  3. 如申請專利範圍第1項所述之記憶體系統，其中，該第二非揮發記憶體系統包括一電晶體式非揮發記憶體陣列，且該電晶體式非揮發記憶體陣列係由可編程唯讀記憶體(programmable read-only memory，PROM)、電子可編程唯讀記憶體(electrically programmable read-only memory，EPROM)、快閃記憶體、電子抹除式可編程唯讀記憶體(electrically erasable programmable read-only memory，EEPROM)、以及eFuse記憶體中至少一者所形成。
  4. 如申請專利範圍第1項所述之記憶體系統，其中，該記憶體控制器反應於該記憶體系統的一開機或在該記憶體系統的一閒置模式期間，而將儲存在該第二非揮發記憶體陣列的資料寫入至該第一非揮發記憶體陣列。
  5. 如申請專利範圍第1項所述之記憶體系統，其中，前述的事件包括在一個高溫事件之後的該記憶體系統的一開機、預設數量的開機、以及在預設數量的複數高溫事件的每一者之後的一開機中至少一者，前述的接收命令包括在一個高溫事件之後的接收命令、以及預設數量的複數高溫事件的每一者之後的接收命令中至少一者，且前述的高溫事件包括應力篩選熱循環(environmental stress screening thermal cycle)、波焊程序、回焊焊接程序、以及高加速壽命試驗(highly accelerated life test)中至少一者。
  6. 如申請專利範圍第1項所述之記憶體系統，其中，該第一非揮發記憶體陣列更包括複數個預測記憶胞，該些預測記憶胞被配置為儲存複數預測位元；以及 其中，該記憶體控制器更被配置為：反應於在一個高溫事件之後的該記憶體系統的一開機、反應於在一個高溫事件之後的一接收命令、反應於一預設數量的開機、或反應於一預設數量的接收命令，來判斷在該等預測位元中的缺陷預測位元的一數量；比較缺陷預測位元的該數量與缺陷預測位元的一臨界數量；以及當缺陷預測位元的該數量等於或超過缺陷預測位元的該臨界數量時，將儲存在該第二非揮發記憶體陣列的資料寫入至該第一非揮發記憶體陣列。
  7. 如申請專利範圍第6項所述之記憶體系統，其中，該記憶體控制器使用複數錯誤校正編碼來判斷缺陷預測位元的該數量，該等錯誤校正編碼包括漢明碼、Bose-Chaudhuri-Hocquenghem編碼(BCH code)、同位元、李德索羅門編碼(Reed-Solomon code)、渦輪碼(Turbo code)、低密度奇偶校驗碼(low-density parity-check code，LDPC)、以及卷積碼(convolutional code)中之一者。
  8. 如申請專利範圍第1項所述之記憶體系統，其中，當該記憶體控制器判斷出該指示符為非有效時，該記憶體控制器更被配置為不將儲存在該第二非揮發記憶體陣列的資料寫入至該第一非揮發記憶體陣列。
  9. 如申請專利範圍第1項所述之記憶體系統，其中，該記憶體控制器被配置為：將複數指示符位元寫入至該第二非揮發記憶體陣列，該等 指示符位元的每一者與儲存在該第二非揮發記憶體陣列中的資料的一部分相關聯，且儲存在該第二非揮發記憶體陣列中的資料的每一部分包括分頁、記憶區段、字元、以及記憶塊中至少一者；以及判斷該等指示符位元是否有效。
  10. 如申請專利範圍第9項所述之記憶體系統，其中，該記憶體控制器更被配置為：判斷出與儲存在該第二非揮發記憶體陣列的資料的一第一部分與一第二部分相關聯的該等指示符位元分別為有效和無效；將儲存在該第二非揮發記憶體陣列的資料的該第一部分寫入至該第一非揮發記憶體陣列；以及不將儲存在該第二非揮發記憶體陣列的資料的該第二部分寫入至該第一非揮發記憶體陣列。
  11. 如申請專利範圍第1項所述之記憶體系統，其中，該記憶體控制器更被配置為讀取儲存在該第一非揮發記憶體陣列的該些資料位元，且將讀取到的該些資料寫入至該第二非揮發記憶體陣列以構成該些備份資料位元。
  12. 一種記憶體系統管理方法，用以管理一記憶體系統的資料，包括：將一指示符位元寫入至一第二非揮發記憶體陣列，其中，該指示符位元指示儲存在該第二非揮發記憶體陣列中的資料是否有效；反應於一事件或一接收命令，來判斷該指示符位元是否有 效；以及當該指示符位元有效時，將儲存在該第二非揮發記憶陣列的資料寫入至該第一非揮發記憶體陣列。
  13. 如申請專利範圍第12項所述之管理方法，更包括：提供該第一非揮發記憶體陣列作為一電阻式非揮發記憶體陣列，其中，該電阻式非揮發記憶體陣列是由相位變化隨機存取記憶體(phase-change random access memory，PCRAM)、電阻式隨機存取記憶體(resistive random access memory，RRAM)、電感式橋接隨機存取記憶體(conductive-bridging random access memory，CBRAM)、以及磁性隨機存取記憶體(magnetic random access memory，MRAM)中至少一者所形成。
  14. 如申請專利範圍第12項所述之管理方法，更包括：提供該第二非揮發記憶體系統做為一電晶體式非揮發記憶體陣列，其中，該電晶體式非揮發記憶體陣列係由可編程唯讀記憶體(programmable read-only memory，PROM)、電子可編程唯讀記憶體(electrically programmable read-only memory，EPROM)、快閃記憶體、電子抹除式可編程唯讀記憶體(electrically erasable programmable read-only memory，EEPROM)、以及eFuse記憶體中至少一者所形成。
  15. 如申請專利範圍第12項所述之管理方法，其中，將儲存在該第二非揮發記憶陣列的資料寫入至該第一非揮發記憶體陣列的步驟包括： 反應於該記憶體系統的一開機或在該記憶體系統的一閒置模式期間，將儲存在該第二非揮發記憶體陣列的資料寫入至該第一非揮發記憶體陣列。
  16. 如申請專利範圍第12項所述之管理方法，其中，前述的事件包括在一個高溫事件之後的該記憶體系統的一開機、預設數量的開機、以及在預設數量的複數高溫事件的每一者之後的一開機中至少一者，前述的接收命令包括在一個高溫事件之後的接收命令、以及預設數量的複數高溫事件的每一者之後的接收命令中至少一者，且前述的高溫事件包括應力篩選熱循環(environmental stress screening thermal cycle)、波焊程序、回焊焊接程序、以及高加速壽命試驗(highly accelerated life test)中至少一者。
  17. 如申請專利範圍第12項所述之管理方法，更包括：反應於在一個高溫事件之後的該記憶體系統的一開機、反應於在一個高溫事件之後的一接收命令、反應於一預設數量的開機、或反應於一預設數量的接收命令，來判斷儲存在該第二非揮發記憶體陣列的複數預測位元中的缺陷預測位元的一數量；比較缺陷預測位元的該數量與缺陷預測位元的一臨界數量；以及當缺陷預測位元的該數量等於或超過缺陷預測位元的該臨界數量時，將儲存在該第二非揮發記憶體陣列的資料寫入至該第一非揮發記憶體陣列。
  18. 如申請專利範圍第17項所述之管理方法，其中，判斷在該 等預測位元中的缺陷預測位元的該數量的步驟包括：使用複數錯誤校正編碼來判斷缺陷預測位元的該數量，該等錯誤校正編碼包括漢明碼、Bose-Chaudhuri-Hocquenghem編碼(BCH code)、同位元、李德索羅門編碼(Reed-Solomon code)、渦輪碼(Turbo code)、低密度奇偶校驗碼(low-density parity-check code，LDPC)、以及卷積碼(convolutional code)中之一者，來判斷缺陷預測位元的該數量。
  19. 如申請專利範圍第12項所述之管理方法，更包括：當該指示符被判斷為非有效時，不將儲存在該第二非揮發記憶體陣列的資料寫入至該第一非揮發記憶體陣列。
  20. 如申請專利範圍第12項所述之管理方法，其中，寫入該指示符位元的步驟包括：將複數指示符位元寫入至該第二非揮發記憶體陣列，其中，該等指示符位元的每一者與儲存在該第二非揮發記憶體陣列中的資料的一部分相關聯，且儲存在該第二非揮發記憶體陣列中的資料的每一部分包括分頁、記憶區段、字元、以及記憶塊中至少一者；以及判斷該指示符位元是否有效的步驟包括：判斷該等指示符位元是否有效。
  21. 如申請專利範圍第20項所述之管理方法，其中，將儲存在該第二非揮發記憶陣列的資料寫入至該第一非揮發記憶體陣列的步驟包括：判斷出與儲存在該第二非揮發記憶體陣列的資料的一第一部分與一第二部分相關聯的該等指示符位元分別為有效和 無效；將儲存在該第二非揮發記憶體陣列的資料的該第一部分寫入至該第一非揮發記憶體陣列；以及不將儲存在該第二非揮發記憶體陣列的資料的該第二部分寫入至該第一非揮發記憶體陣列。
  22. 如申請專利範圍第12項所述之管理方法，更包括：讀取儲存在該第一非揮發記憶體陣列的資料，且將讀取到的資料寫入至該第二非揮發記憶體陣列。
TW104133816A 2015-05-26 2015-10-15 記憶體系統及其管理方法 TWI578328B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/721,030 US9563505B2 (en) 2015-05-26 2015-05-26 Methods and systems for nonvolatile memory data management

Publications (2)

Publication Number Publication Date
TW201642274A TW201642274A (zh) 2016-12-01
TWI578328B true TWI578328B (zh) 2017-04-11

Family

ID=55229614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133816A TWI578328B (zh) 2015-05-26 2015-10-15 記憶體系統及其管理方法

Country Status (7)

Country Link
US (2) US9563505B2 (zh)
EP (1) EP3098814B1 (zh)
JP (1) JP6209646B2 (zh)
KR (1) KR101767813B1 (zh)
CN (1) CN106205671B (zh)
ES (1) ES2719675T3 (zh)
TW (1) TWI578328B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8904250B2 (en) * 2013-02-14 2014-12-02 Micron Technology, Inc. Autorecovery after manufacturing/system integration
US11216323B2 (en) * 2015-09-16 2022-01-04 Samsung Electronics Co., Ltd. Solid state memory system with low power error correction mechanism and method of operation thereof
US10228998B2 (en) 2016-08-04 2019-03-12 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for correcting data errors in memory susceptible to data loss when subjected to elevated temperatures
EP3589114A4 (en) 2017-03-01 2021-01-06 Stora Enso Oyj CULTURAL MEDIUM WITH MICROFIBRILLATED CELLULOSE
US11514996B2 (en) * 2017-07-30 2022-11-29 Neuroblade Ltd. Memory-based processors
CN109509496B (zh) 2017-09-15 2020-12-22 华邦电子股份有限公司 电阻式存储器元件的操作方法
US10446246B2 (en) * 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US11579770B2 (en) * 2018-03-15 2023-02-14 Western Digital Technologies, Inc. Volatility management for memory device
CN110390976B (zh) * 2018-04-19 2021-06-08 华邦电子股份有限公司 存储器装置及其数据更新方法
TWI657446B (zh) * 2018-05-29 2019-04-21 華邦電子股份有限公司 電阻式記憶體及寫入方法
US10726922B2 (en) * 2018-06-05 2020-07-28 Sandisk Technologies Llc Memory device with connected word lines for fast programming
KR20200015999A (ko) * 2018-08-06 2020-02-14 에스케이하이닉스 주식회사 예측 오류 정정 장치, 이의 동작 방법 및 이를 이용하는 메모리 시스템
TWI671750B (zh) * 2018-11-28 2019-09-11 華邦電子股份有限公司 記憶體的控制方法及非暫態電腦可讀媒體
CN109410870A (zh) * 2018-12-11 2019-03-01 惠科股份有限公司 时序控制电路、数据读取方法及显示装置
CN109410869A (zh) * 2018-12-11 2019-03-01 惠科股份有限公司 一种数据的读取方法、读取装置及显示装置
CN111985630B (zh) * 2019-05-22 2024-07-12 力旺电子股份有限公司 运用于类神经网络系统的乘积累加电路的控制电路
JP7353889B2 (ja) * 2019-09-19 2023-10-02 キオクシア株式会社 メモリシステムおよび方法
US20230060913A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Effective access count based media management
WO2024040569A1 (en) * 2022-08-26 2024-02-29 Micron Technology, Inc. Data handling during a reflow operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206971B2 (en) * 2003-04-07 2007-04-17 Lsi Logic Corporation Selectable and updatable computer boot memory
US7519883B1 (en) * 2005-04-05 2009-04-14 Advanced Micro Devices, Inc. Method of configuring a system and system therefor
US7894277B2 (en) * 2007-12-03 2011-02-22 Samsung Electronics Co., Ltd. Semiconductor device having resistance based memory array, method of reading and writing, and systems associated therewith
US7941658B2 (en) * 2006-09-18 2011-05-10 Fujitsu Siemens Computers Gmbh Computer system and method for updating program code
US20140297920A1 (en) * 2013-03-27 2014-10-02 Kabushiki Kaisha Toshiba Multi-core processor and control method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0784894A (ja) * 1993-06-25 1995-03-31 Shinko Electric Co Ltd 不揮発性メモリの書き込み方法
JP2000243093A (ja) * 1998-12-25 2000-09-08 Sanyo Electric Co Ltd フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法
US6704230B1 (en) 2003-06-12 2004-03-09 International Business Machines Corporation Error detection and correction method and apparatus in a magnetoresistive random access memory
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
JP2007141170A (ja) 2005-11-22 2007-06-07 Matsushita Electric Ind Co Ltd データキャリアシステム及びそのデータの退避復元方法
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
KR20080080882A (ko) 2007-03-02 2008-09-05 삼성전자주식회사 Ｅｃｃ용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법
WO2008118705A1 (en) 2007-03-28 2008-10-02 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7877657B1 (en) 2007-03-29 2011-01-25 Integrated Device Technology, Inc. Look-ahead built-in self tests
US8028211B1 (en) 2007-03-29 2011-09-27 Integrated Device Technology, Inc. Look-ahead built-in self tests with temperature elevation of functional elements
KR20090086815A (ko) 2008-02-11 2009-08-14 삼성전자주식회사 메모리 장치 및 메모리 열처리 방법
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
KR101543434B1 (ko) 2008-12-15 2015-08-10 삼성전자주식회사 반도체 메모리 시스템의 제조 방법
JP2013502647A (ja) 2009-08-21 2013-01-24 ラムバス・インコーポレーテッド インサイチュでのメモリのアニール
US8312349B2 (en) * 2009-10-27 2012-11-13 Micron Technology, Inc. Error detection/correction based memory management
KR20110105257A (ko) 2010-03-18 2011-09-26 삼성전자주식회사 적층 구조를 갖는 반도체 메모리 장치 및 에러 정정 방법
KR20120119092A (ko) * 2011-04-20 2012-10-30 삼성전자주식회사 반도체 메모리 시스템 및 이의 구동 방법
JP2013065261A (ja) * 2011-09-20 2013-04-11 Denso Corp メモリ管理装置
US20130268717A1 (en) 2012-04-09 2013-10-10 Ross S. Scouller Emulated electrically erasable memory having sector management
US8743600B2 (en) 2012-04-24 2014-06-03 Being Advanced Memory Corporation Processors and systems using cell-refreshed phase-change memory
US9183091B2 (en) 2012-09-27 2015-11-10 Intel Corporation Configuration information backup in memory systems
KR20140045168A (ko) 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US8724392B1 (en) * 2012-11-16 2014-05-13 Avalanche Technology, Inc. Controller management of memory array of storage device using magnetic random access memory (MRAM)
US20140229655A1 (en) 2013-02-08 2014-08-14 Seagate Technology Llc Storing Error Correction Code (ECC) Data In a Multi-Tier Memory Structure
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
JP6149598B2 (ja) 2013-08-19 2017-06-21 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9105333B1 (en) 2014-07-03 2015-08-11 Sandisk Technologies Inc. On-chip copying of data between NAND flash memory and ReRAM of a memory die
US9947399B2 (en) * 2015-03-26 2018-04-17 Sandisk Technologies Llc Updating resistive memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206971B2 (en) * 2003-04-07 2007-04-17 Lsi Logic Corporation Selectable and updatable computer boot memory
US7519883B1 (en) * 2005-04-05 2009-04-14 Advanced Micro Devices, Inc. Method of configuring a system and system therefor
US7941658B2 (en) * 2006-09-18 2011-05-10 Fujitsu Siemens Computers Gmbh Computer system and method for updating program code
US7894277B2 (en) * 2007-12-03 2011-02-22 Samsung Electronics Co., Ltd. Semiconductor device having resistance based memory array, method of reading and writing, and systems associated therewith
US20140297920A1 (en) * 2013-03-27 2014-10-02 Kabushiki Kaisha Toshiba Multi-core processor and control method

Also Published As

Publication number Publication date
KR20160138889A (ko) 2016-12-06
KR101767813B1 (ko) 2017-08-11
EP3098814B1 (en) 2019-01-09
TW201642274A (zh) 2016-12-01
US9720771B2 (en) 2017-08-01
JP6209646B2 (ja) 2017-10-04
EP3098814A1 (en) 2016-11-30
ES2719675T3 (es) 2019-07-12
US20170102994A1 (en) 2017-04-13
CN106205671A (zh) 2016-12-07
JP2016224937A (ja) 2016-12-28
US9563505B2 (en) 2017-02-07
US20160350183A1 (en) 2016-12-01
CN106205671B (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
TWI578328B (zh) 記憶體系統及其管理方法
TWI604459B (zh) 記憶體系統以及其錯誤校正方法
TWI606447B (zh) 用以偵測並減緩快閃記憶體中的位元線開路之設備及方法
KR101970454B1 (ko) 오류 정정 코드 이벤트 검출
US8553486B2 (en) Semiconductor memory device correcting fuse data and method of operating the same
US20100195393A1 (en) Data storage system with refresh in place
US20160132388A1 (en) Semiconductor memory device and ecc method thereof
KR20090034733A (ko) 비휘발성 메모리 셀들을 불가역적으로 프로그래밍 및 판독하기 위한 방법 및 장치
US20210096948A1 (en) Uncorrectable error correction code (uecc) recovery time improvement
US20210110866A1 (en) Extending operating temperature of storage device
US20190228833A1 (en) Semiconductor systems
US7325157B2 (en) Magnetic memory devices having selective error encoding capability based on fault probabilities
US9471417B1 (en) Methods and apparatus for back-annotating errors in a RRAM array
US11003551B2 (en) Non-volatile storage system with program failure recovery
CN113961141A (zh) 存储器系统、存储器控制器以及操作存储器系统的方法