CN106169495A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN106169495A
CN106169495A CN201510861055.6A CN201510861055A CN106169495A CN 106169495 A CN106169495 A CN 106169495A CN 201510861055 A CN201510861055 A CN 201510861055A CN 106169495 A CN106169495 A CN 106169495A
Authority
CN
China
Prior art keywords
semiconductor
fin structure
coating
dielectric
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510861055.6A
Other languages
English (en)
Other versions
CN106169495B (zh
Inventor
巫凱雄
鬼木悠丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106169495A publication Critical patent/CN106169495A/zh
Application granted granted Critical
Publication of CN106169495B publication Critical patent/CN106169495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Nanotechnology (AREA)
  • Element Separation (AREA)

Abstract

本发明揭露一种在半导体结构上方提供绝缘特征的方法。所述方法包括以下步骤：在半导体基板上方形成鳍状结构，在鳍状结构上方形成氧化物层，其中形成氧化物层的步骤包括在鳍状结构上利用溶剂混合物执行湿式化学氧化制程，在氧化物层上方形成介电层，以及在半导体结构上方形成至少一个绝缘特征。其中，所述溶剂混合物为基于非质子性溶剂的溶液可降低半导体基板的蚀刻速度，从而使溶液所形成的氧化物层产生充足的厚度。所揭露的方法用以改良绝缘特征，以提供具有更佳绝缘特征的STI特征。

Description

半导体结构及其形成方法
技术领域
本发明是关于一种半导体结构及其形成方法，特别是有关于一种鳍状半导体结构及其形成方法。
背景技术
半导体工业已发展进入纳米技术制程节点阶段，以追求更高的装置密度、更高的效能，及更低的成本。在集成电路(integrated circuit，IC)进化过程中，功能密度(亦即单位晶片面积中的互连装置数目)已大体提高，同时几何形状尺寸(亦即可使用制程而产生的最小组件(或线路))已缩小。此种按比例缩小的制程一般藉由提高生产效率及降低相关成本而提供益处。此种按比例缩小亦已提高处理及制造IC的复杂性，及为了实现此等进步，IC制造需要类似的发展。
在一实施例中，包括化合物半导体的新式半导体材料正在经调查以补充或替换习用的硅基板。尽管替代性半导体材料往往具有优良的电特性，但半导体材料亦往往具有自身的一系列挑战。相应地，这种更为精细的材料的转变是新制程的驱动力之一。因此，尽管现有半导体制程一般足够了，但仍未证明其在各个方面都完全地令人满意。
发明内容
本揭露依据一些实施方式提供的方法。所述方法包括在半导体基板上方形成鳍状结构，在鳍状结构上方形成氧化物层，其中形成氧化物层包括利用溶剂混合物在鳍状结构上执行湿式化学氧化制程，在氧化物层上方形成介电层，以及在半导体结构上方形成至少一个绝缘特征。
本揭露依据一些实施方式提供的方法。所述方法包括将水溶性物质与非质子性溶剂混合以形成溶剂混合物，藉由利用溶剂混合物在半导体表面上执行湿式化学氧化操作，以形成围绕于半导体表面的第一氧化物层，以及在第一氧化物层上方形成介电层。此外，半导体表面包括通道结构的表面及待耦接至浅沟槽绝缘(shallow trench isolation；STI)特征的表面。
本揭露依据一些实施方式提供的半导体结构。所述半导体结构包括基板、氧化层，及经配置以提供绝缘特征的介电层，基板包括由半导体材料形成的表面，氧化层为部分地形成于基板表面上方的半导体材料氧化物(氧化层已藉由使水溶性物质与非质子性溶剂混合及利用溶剂混合物在表面上执行湿式化学氧化操作而形成)，以及介电层经配置以提供绝缘特征，且所述介电层将形成于氧化物层上方。更特定而言，第一半导体材料包括一或多种的Ge、SiGe、第III族或第IV族化合物半导体材料。
附图说明
本揭露的态样最佳在阅读附图时根据下文的详细说明来进行理解。需强调，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便清楚论述。
图1A、图1B、图1C、图1D、图1E及图1F是根据一些实施方式显示出在多个制造阶段的半导体结构剖面图；
图2是根据一些实施方式绘示出制造半导体结构的方法流程图；
图3是根据多个实施方式显示出使用基于溶剂的溶液与使用基于水的溶液之间的差异；
图4是根据多个实施方式显示出水浓度的效应；
其中，符号说明：
100：半导体结构 102：基板、半导体基板
104：半导体层 106：鳍状结构
108：氧化物层
110：第一介电层、第一介电材料层、第一层
112：第二介电层、第二介电材料层、第二层
113：第三介电层、研磨层
114：浅沟槽绝缘(STI)特征、STI、绝缘特征
130：高介电常数介电层 132：栅极电极
134：栅极堆叠 200：方法
202：步骤 204：步骤
206：步骤 208：步骤
210：步骤 302：上面板
304：下面板 402：左面板
404：右面板。
具体实施方式
将理解，以下揭露内容提供众多不同的实施方式或实施例以用于实施多个实施方式的不同特征。下文中描述组件及排列的特定实施例以简化本揭露。组件及排列当然仅为实施例，及不意欲进行限制。此外，本揭露在多个实施例中可重复元件符号及/或字母。此重复用于实现简化与明晰的目的，及其自身并不规定所论述的多个实施方式及/或配置之间的关系。此外，在下文的描述中，第一特征在第二特征上方或之上的形成可包括其中第一特征与第二特征以直接接触方式形成的实施方式，及亦可包括其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施方式。
在半导体前端制程中，绝缘特征(例如浅沟槽绝缘(shallow trench isolation，STI))在半导体基板上的电装置之间提供充足绝缘。典型STI制程涉及围绕于晶圆上的「主动岛(active island)」的浅沟槽成型，主动岛被称作主动区域(active region)。随后，氧化物层或衬里藉由热氧化制程而形成于沟槽内表面上，随后利用绝缘材料填满沟槽以达到电绝缘效应。通常，在半导体基板(如硅基板)上形成所述浅沟槽绝缘特征(亦即绝缘特征)之前，超薄氧化物层形成于基板上以在基板的硅表面上提供大量羟基及/或氧基。此种超薄氧化物层藉由使用湿式氧化制程而形成于硅表面上。更具体而言，湿式氧化制程可使用基于水的溶液，如NH4OH/H2O2/H2O、O3/H2O。
然而，由于引入新颖半导体材料(如Ge、SiGe，及/或第III-V族半导体化合物材料)的使用，当使用上文相对于硅半导体基板论述的相同的基于水的溶液时，在此种新颖半导体材料上方形成STI特征可导致不良的产品可靠性。在一实施例中，使用基于水的溶液(如上所述)以在Ge表面上形成氧化物层导致所形成的氧化物层厚度不足。此不充足的厚度是由Ge的固有特性而导致，因为每当形成氧化物层(例如GeO2)时，Ge都溶于基于水的溶液中。由此，形成于厚度不足的此种氧化物层上的任何后续绝缘特征(例如STI)将遭受渗漏问题。在另一实施例中，直接在包括Ge的材料层上形成STI特征可导致Ge原子扩散进入所形成的STI特征内。接着，Ge原子的扩散可从STI特征与Ge层之间的结晶层开始发生。此种结晶层降低STI特征在主动区域之间提供绝缘特征时的有效性。
由此，本发明具有半导体结构，所述半导体结构包括提供更佳绝缘特征的STI特征，及在Ge、SiGe及/或第III-V族半导体化合物材料上方形成STI特征时用以制造所述半导体结构的方法。所揭露的方法用以改良诸如STI特征的绝缘特征，方法用于刨床(planer)场效应晶体管(field-effect transistors，FETs)、鳍状FET、垂直FET、环绕栅极(gate allaround，GAA)FET、纳米线FET及/或其他半导体装置。一般而言，本揭露可应用至新颖的半导体材料，包括但非限定于Ge、SiGe，及/或第III-V族半导体化合物材料。
图1A、图1B、图1C、图1D、图1E，及图1F是是根据一些实施方式显示出在多个制造阶段的半导体结构100的剖面图。依据一些实施方式共同描述半导体结构100及制造半导体结构100的方法。在一个实施方式中，半导体结构100包括一或更多个场效应晶体管(fieldeffect transistors；FETs)的一部分。此外，尽管半导体结构100构件成为鳍状FET结构的一部分，但在一些实施方式中，所揭露的方法可用以制造刨床FET结构、垂直FET结构、环绕栅极FET结构，及/或其他半导体装置。
请参看图1A，半导体结构100包括半导体基板102。半导体基板102包括硅。或者，基板包括锗、硅锗或其他适当半导体材料，如第III/V族材料。在另一实施方式中，半导体基板102可包括用于绝缘的内埋介电材料层，此层由恰当技术形成，如被称作注氧隔离(separation by implanted oxygen，SIMOX)的技术。在一些实施方式中，基板102可为绝缘体上的半导体(semiconductor on insulator)，如绝缘体上硅(silicon on insulator，SOI)。
如图1A所示，半导体结构100进一步包括半导体层104及鳍状结构106。在一些实施方式中，半导体层104及鳍状结构106可由相同半导体材料形成，而所述材料不同于基板102的材料。例如，基板102可由硅形成，而半导体层104及鳍状结构106可由锗、硅锗化合物，及/或第III-V族化合物半导体材料(例如InAs、GaAs等)形成。根据图1A所示的本实施例，尽管半导体结构100仅包括一个鳍状结构，但任何数目的鳍状结构可形成于基板102上方。
依据多个实施方式，鳍状结构106可藉由使用半导体制程而形成。所述制程可包括沉积、蚀刻、光刻等。在图1A的实施例中，鳍状结构106与单个栅极装置关连。
请参看图1B，氧化物层108在半导体层104及鳍状结构106上方形成。在一些实施方式中，氧化物层108藉由使用湿式化学氧化操作而形成。更具体而言，湿式化学氧化操作包括选择非质子性溶剂(例如碳酸丙烯酯，亦被称作PC)及将PC与水溶性物质混合，由此形成溶剂混合物。溶剂混合物可结合半导体层104及鳍状结构106使用以在半导体层104及鳍状结构106上方形成氧化物层108。水溶性物质可包括H2O2、O3、NH4OH、HCl、HF、H2SO4，或其组合(例如NH4OH+H2O2)。除PC之外，其他溶剂(包括但不限定于二甲基亚砜、碳酸乙烯酯或碳酸二乙酯)可用以执行此湿式氧化操作。根据多个说明性实施方式，藉由湿式氧化操作形成的氧化物层包括不大于1纳米(0.7纳米左右)的厚度。又依据多个实施方式，溶剂混合物包括浓度小于1％重量百分比的H2O。
在氧化物层108形成之后，在图1C中，第一及第二介电层110及112分别可形成于氧化物层108上方。依据多个实施方式，第一介电层110可包括SiO2，及第二介电层112可包括SiN。换言之，在本实施方式中，第一及第二介电层110及112分别由不同介电材料形成。然而，在其他实施方式中，第一及第二介电材料层110及112分别由相同介电材料形成。
第一层110可经由原子层沉积(atomic layer deposition，ALD)，藉由使硅基前驱物(例如(C8H22N2Si))流动而形成。第二层112可藉由使用分子层沉积(molecular layerdeposition；MLD)，藉由使硅基前驱物(二氯甲硅烷(H2SiCl2))流动而形成。依据多个实施方式，所形成的第一层110曝露于前驱物分子、二氯甲硅烷导致单层(例如SiN)的自限制生长。尽管生长受到自限制，但在每一MLD循环期间沉积的厚度涉及多个「原子」层，及因此，每一循环可沉积的厚度大于在ALD制程期间常见的厚度。自基板处理区域(亦即第一层110)移除前驱物流出物，然后在所述层再次曝露于沉积前驱物之前，照射表面。又在一些实施方式中，藉由ALD形成第一层110可在范围为约150℃与300℃之间的温度水平下执行；藉由MLD形成第二层112可在范围为约200℃与450℃之间的温度水平下执行。根据本实施方式，尽管有两个介电层形成于氧化物层108上方，但适合应用中可形成任何数目的(少于或多于两个)介电层。
现请参看图1D，第三介电层113沉积在第二介电层112上方，以便还包覆鳍状结构106。在一些实施例中，第三介电层的沉积可藉由使用CVD而实施。尽管第三介电层在本揭露中可仅限于SiN，但能够提供绝缘特征的诸如SiO2的其他介电材料亦可用以形成第三介电层。
现请参看图1E，诸如多种浅沟槽绝缘(shallow trench isolation，STI)特征114的绝缘结构形成于第二介电层112上方，以便包覆鳍状结构106的一部分。在一实施方式中，STI特征114藉由以下步骤中至少一或更多者形成：在第三介电层113上执行化学机械研磨(chemical mechanical polishing，CMP)制程；在研磨层113上沉积硬质掩模层；执行光刻制程以在硬质掩模层上形成图案化抗蚀层；藉由经图案化抗蚀层用作蚀刻掩模来蚀刻硬质掩模层，以便曝露鳍状结构106的上部，如图1E中所示。
一般而言，STI特征114为介电材料，经配置以包覆鳍状结构106，使其与基板102上其他鳍状结构及/或与附近特征绝缘。例如，STI 114可阻止流经鳍状结构106的电流流向另一鳍状结构。依据多个实施方式，STI 114在鳍状结构106下部的周围形成。鳍状结构106的上部保持曝露。换言之，仅鳍状结构的下部及半导体层104的表面由氧化物层108覆盖。
在一实施方式中，栅极堆叠及/或源极/漏极可进一步形成于鳍状结构106的上部上方，以便完成半导体结构100以作为鳍状FET。例如，如图1F中所示，高介电常数介电层130形成于鳍状结构106的曝露部分上方，及随后，栅极电极132形成于高介电常数介电层130上方以便形成栅极堆叠134。
图2显示制造半导体结构(例如半导体结构100)的方法流程图，根据本揭露中一些实施方式的多种态样，所述半导体结构具有围绕半导体表面所形成的薄氧化物层。所提供的半导体结构100是用以作为实施例，并非意欲限制方法的范畴。
方法200始于提供半导体结构100的步骤202，其中如图1A中所述，半导体结构100进一步包括基板102、半导体层104及鳍状结构106。半导体结构100可包括由与半导体层104的半导体材料相同或不同的半导体材料所形成的其他鳍状结构。然而，依据说明性实施方式，鳍状结构106及其他鳍状结构由与半导体层104相同的半导体材料形成，半导体材料如Ge、基于Ge及/或第III-V族化合物半导体材料。方法200继续于步骤204中将水溶性物质与非质子性溶剂混合以形成溶剂混合物。
随后，方法200继续于步骤206中藉由利用溶剂混合物在表面上执行湿式化学氧化操作，而在半导体结构100表面周围形成氧化物层108。依据一些实施方式，氧化物层108可完全地覆盖半导体结构100的曝露表面，亦即鳍状结构106的表面及半导体层104的顶表面。在替代性的实施方式中，氧化物层108可覆盖根据任何适合的应用的半导体结构100的部分表面。又请参看图2，方法200继续于步骤208中在氧化物层108上方形成至少一个介电层110及/或112，然后再形成绝缘特征114，如步骤210中所述。
如上文提及，当使用典型的基于水的溶液时，在半导体表面上形成的氧化物层出现不充足的厚度。相较而言，本揭露将非质子性溶剂纳入基于水的溶液以形成基于非质子性溶剂的溶液。基于非质子性溶剂的此溶液降低半导体基板的蚀刻速度，从而接着使溶液所形成的氧化物层产生充足的厚度。
图3显示依据多个实施方式使用基于非质子性溶剂(例如PC)的溶液与使用基于水的(H2O2)溶液执行湿式氧化制程之间的差异。更特定而言，图3藉由将锗表面分别曝露于PC混合物(例如HF/PC、H2SO4/PC、H2O2/PC、HCl/H2O2/PC、H2SO4/H2O2/PC，及NH4OH/H2O2/PC)与曝露于DI水混合物(例如HF/DI、H2SO4/DI、H2O2/DI、HCl/H2O2/DI、H2SO4/H2O2/DI，及NH4OH/H2O2/DI)，来比较锗的蚀刻速度。请返回参看图3，上面板302显示每一PC混合物的蚀刻速度。下面板304显示每一DI混合物的蚀刻速度。如图可见，与基于水的溶液相比，基于非质子性溶剂的溶液降低半导体基板(在此例如基于锗的基板)的蚀刻速度。在一些实施方式中，基于锗的基板的所要蚀刻速度为约/分钟或更少，此意谓着移除(亦即蚀刻)不足一个单层氧化锗。
如上文的论述，基于非质子性溶剂的溶液包括一或更多个非质子性溶剂及一或更多个基于水的溶液。在一个实施例中，基于非质子性溶剂的溶液是由HF/PC、H2SO4/PC，或H2O2/PC组成的二元混合物。在二元混合物中，PC的稀释浓度范围可自1:1至1:10000。在混合物HF/PC的实施例中，HF与PC的比率范围自1:1至1:10000。在另一实施例中，非质子性溶剂是由HCl/H2O2/PC、H2SO4/H2O2/PC，或NH4OH/H2O2/PC组成的三元混合物。在三元混合物中，PC的稀释浓度范围可自1:1:1至1:1:10000。在混合物HCl/H2O2/PC的实施例中，HCl与H2O2及PC的比率范围自1:1:1至1:1:10000。如图所示，藉由使用PC混合物，达到较低蚀刻速度，从而使得氧化锗层(例如108)在锗表面(例如104的表面)上方的形成更稳定。图4显示依据多个实施方式，水(H2O)在溶剂混合物中的浓度产生何种影响。如左面板402及右面板404中所示，为了达到所需的(低)蚀刻速度，基于溶剂的混合物(例如PC混合物)及低H2O浓度对达到此目标的作用至关重要。
本揭露提供方法及FET结构，方法及结构提供形成于基于锗的半导体表面上方的氧化物层，以便实现所需的绝缘特征。更具体而言，此氧化物层藉由使用非质子性溶剂(例如PC)混合物，利用湿式氧化制程而形成。藉由使用基于溶剂的混合物，可达到最低但稳定的蚀刻速度，从而使较薄及合乎化学计量的氧化物层得以形成。因此，执行指定功能(例如绝缘)对形成于半导体表面上方的绝缘特征而言可为有利的。此外，所揭露的方法及结构一般可在第III-V族化合物半导体表面上实施。
半导体结构100可用于多种应用中，如逻辑电路、动态随机存取存储器(dynamicrandom access memory，DRAM)、静态随机存取存储器(static random access memory，SRAM)单元、快闪存储器，或成像感测器。半导体结构是鳍状FET或替代性地为垂直FET或刨床FET。
本揭露依据一些实施方式提供的方法。所述方法包括在半导体基板上方形成鳍状结构，在鳍状结构上方形成氧化物层，其中形成氧化物层包括利用溶剂混合物在鳍状结构上执行湿式化学氧化制程，在氧化物层上方形成介电层，以及在半导体结构上方形成至少一个绝缘特征。
本揭露依据一些实施方式提供的方法。所述方法包括将水溶性物质与非质子性溶剂混合以形成溶剂混合物，藉由利用溶剂混合物在半导体表面上执行湿式化学氧化操作，以形成围绕于半导体表面的第一氧化物层，以及在第一氧化物层上方形成介电层。此外，半导体表面包括通道结构的表面及待耦接至浅沟槽绝缘(shallow trench isolation，STI)特征的表面。
本揭露依据一些实施方式提供的半导体结构。所述半导体结构包括基板、氧化层，及经配置以提供绝缘特征的介电层，基板包括由半导体材料形成的表面，氧化层为部分地形成于基板表面上方的半导体材料氧化物(氧化层已藉由使水溶性物质与非质子性溶剂混合及利用溶剂混合物在表面上执行湿式化学氧化操作而形成)，以及介电层经配置以提供绝缘特征，且所述介电层将形成于氧化物层上方。更特定而言，第一半导体材料包括一或多种的Ge、SiGe、第III族或第IV族化合物半导体材料。
前述内容已概括数个实施方式的特征。彼等熟习此项技术者应了解，本揭露可易于用作设计或修正其他制程及结构的基础，以实现与本发明介绍的实施方式相同的目的及/或达到与其相同的优势。彼等熟习此项技术者亦应了解，同等构造不脱离本揭露的精神及范畴，及可在不脱离本揭露精神及范畴的情况下在本发明中进行多种变更、取代及更动。

Claims (10)

1.一种形成半导体结构的方法，所述方法包括：
在半导体基板上方形成鳍状结构；
在所述鳍状结构上方形成氧化物层，其中形成所述氧化物层包括利用溶剂混合物在所述鳍状结构上执行湿式化学氧化制程；
在所述氧化物层上方形成介电层；以及
在所述半导体结构上方形成至少一个绝缘特征。
2.如权利要求1的方法，其中所述溶剂混合物包括水溶性物质及非质子性溶剂。
3.如权利要求2的方法，其中所述非质子性溶剂包括一或多种的碳酸丙烯酯、二甲基亚砜、碳酸乙烯酯或碳酸二乙酯。
4.如权利要求2的方法，其中所述水溶性物质包括一或多种的H2O2、O3、NH4OH、HCl、HF或H2SO4。
5.如权利要求1的方法，进一步包括：
在所述鳍状结构上方形成栅极介电层；以及
在所述栅极介电层上方形成栅极电极。
6.如权利要求5的方法，进一步包括：
移除所述氧化物层的一部分以曝露所述鳍状结构的一部分；以及
其中在鳍状结构上方形成栅极介电层的步骤包括在所述鳍状结构的曝露部分之上直接形成所述栅极介电层。
7.一种形成半导体结构的方法，该方法包括：
将水溶性物质与非质子性溶剂混合以形成溶剂混合物；
藉由利用所述溶剂混合物在半导体表面上执行湿式化学氧化操作，以形成围绕于所述半导体表面的第一氧化物层；以及
在所述第一氧化物层上方形成介电层；
其中所述半导体表面包括通道结构的表面及待耦接至浅沟槽绝缘特征的表面。
8.如权利要求7的方法，其中所述非质子性溶剂包括一或多种的碳酸丙烯酯、二甲基亚砜、碳酸乙烯酯或碳酸二乙酯；而所述水溶性物质包括一或多种的H2O2、O3、NH4OH、HCl、HF或H2SO4。
9.一种半导体结构，包括：
基板，包括一表面，该表面由半导体材料形成；
氧化层，所述氧化层为所述半导体材料的氧化物部分地形成于所述基板的所述表面上方，所述氧化层已藉由混合水溶性物质与非质子性溶剂以形成溶剂混合物，及在所述表面上利用所述溶剂混合物执行湿式化学氧化操作而形成；以及
介电层，经配置以提供一绝缘特征，所述介电层待形成于所述氧化层上方；
其中所述第一半导体材料包括一或多种的Ge、SiGe、第III族或第IV族化合物半导体材料。
10.如权利要求9的半导体结构，其中所述半导体结构进一步包括鳍状结构，所述鳍状结构由第二半导体材料形成，所述鳍状结构从所述基板的所述表面中凸出，且所述氧化层部分地覆盖所述鳍状结构的表面。
CN201510861055.6A 2015-05-22 2015-11-30 半导体结构及其形成方法 Active CN106169495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/720,407 2015-05-22
US14/720,407 US9911806B2 (en) 2015-05-22 2015-05-22 Solvent-based oxidation on germanium and III-V compound semiconductor materials

Publications (2)

Publication Number Publication Date
CN106169495A true CN106169495A (zh) 2016-11-30
CN106169495B CN106169495B (zh) 2019-05-21

Family

ID=57325631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510861055.6A Active CN106169495B (zh) 2015-05-22 2015-11-30 半导体结构及其形成方法

Country Status (4)

Country Link
US (1) US9911806B2 (zh)
KR (1) KR101853531B1 (zh)
CN (1) CN106169495B (zh)
TW (1) TWI575609B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288648A (zh) * 2017-01-10 2018-07-17 三星电子株式会社 半导体器件及其制造方法
CN108933105A (zh) * 2017-05-24 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110240906A (zh) * 2018-03-07 2019-09-17 中国科学院苏州纳米技术与纳米仿生研究所 Iii-v族半导体刻蚀液及其制备方法和应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497577B2 (en) 2017-08-31 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11195764B2 (en) 2018-04-04 2021-12-07 International Business Machines Corporation Vertical transport field-effect transistors having germanium channel surfaces
US10529572B2 (en) 2018-04-30 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10608096B2 (en) 2018-06-11 2020-03-31 International Business Machines Corporation Formation of air gap spacers for reducing parasitic capacitance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262676A1 (en) * 2003-06-30 2004-12-30 Deok-Hyung Lee Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto
US20060118876A1 (en) * 2004-12-03 2006-06-08 Samsung Electronics Co., Ltd. Fin field effect transistor and method of manufacturing the same
US20130280873A1 (en) * 2012-04-18 2013-10-24 Globalfoundries Inc. Enhanced device reliability of a semiconductor device by providing superior process conditions in high-k film growth
US20140197456A1 (en) * 2013-01-14 2014-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Fabricating the Same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243004A (en) * 1990-03-19 1993-09-07 Fuji Photo Film Co., Ltd. Electron conductive high molecular compounds and electric conductive materials using them
KR100526889B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 핀 트랜지스터 구조
KR100720232B1 (ko) 2005-12-30 2007-05-23 주식회사 하이닉스반도체 핀 구조의 반도체 소자의 형성방법
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
JP4476313B2 (ja) * 2007-07-25 2010-06-09 東京エレクトロン株式会社 成膜方法、成膜装置、および記憶媒体
US7687862B2 (en) * 2008-05-13 2010-03-30 Infineon Technologies Ag Semiconductor devices with active regions of different heights
US8278175B2 (en) * 2010-06-10 2012-10-02 International Business Machines Corporation Compressively stressed FET device structures
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
JP2014519361A (ja) * 2011-04-28 2014-08-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｓｉ含有粒子を用いた時間ゲート蛍光イメージング
US8785911B2 (en) * 2011-06-23 2014-07-22 International Business Machines Corporation Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
WO2013022753A2 (en) * 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8723236B2 (en) * 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
JP2013197187A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
DE102014111781B4 (de) * 2013-08-19 2022-08-11 Korea Atomic Energy Research Institute Verfahren zur elektrochemischen Herstellung einer Silizium-Schicht
US9177785B1 (en) * 2014-05-30 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Thin oxide formation by wet chemical oxidation of semiconductor surface when the one component of the oxide is water soluble

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262676A1 (en) * 2003-06-30 2004-12-30 Deok-Hyung Lee Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto
US20060118876A1 (en) * 2004-12-03 2006-06-08 Samsung Electronics Co., Ltd. Fin field effect transistor and method of manufacturing the same
US20130280873A1 (en) * 2012-04-18 2013-10-24 Globalfoundries Inc. Enhanced device reliability of a semiconductor device by providing superior process conditions in high-k film growth
US20140197456A1 (en) * 2013-01-14 2014-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Fabricating the Same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288648A (zh) * 2017-01-10 2018-07-17 三星电子株式会社 半导体器件及其制造方法
CN108933105A (zh) * 2017-05-24 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108933105B (zh) * 2017-05-24 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110240906A (zh) * 2018-03-07 2019-09-17 中国科学院苏州纳米技术与纳米仿生研究所 Iii-v族半导体刻蚀液及其制备方法和应用

Also Published As

Publication number Publication date
CN106169495B (zh) 2019-05-21
KR20160137323A (ko) 2016-11-30
US9911806B2 (en) 2018-03-06
TWI575609B (zh) 2017-03-21
KR101853531B1 (ko) 2018-04-30
US20160343605A1 (en) 2016-11-24
TW201642353A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
CN106169495A (zh) 半导体结构及其形成方法
CN107017252B (zh) 带有固相扩散的集成电路结构和方法
US9728621B1 (en) iFinFET
US8927362B2 (en) CMOS device and method of forming the same
CN103999200B (zh) 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
US20160308054A1 (en) Epitaxial source/drain differential spacers
TWI663659B (zh) 半導體裝置及其製造方法
CN106206676A (zh) FinFET器件的结构和形成方法
CN106887411A (zh) 用于finfet架构的用固态扩散源掺杂的隔离阱
CN108231562A (zh) 逻辑单元结构和方法
US8932936B2 (en) Method of forming a FinFET device
CN106170868A (zh) 用于制造垂直半导体器件的深宽比捕获(art)
CN102194876B (zh) 半导体元件及其制作方法
US20190165277A1 (en) Formation of carbon nanotube-containing devices
TWI600152B (zh) 具有最大化柔度及自由表面鬆弛的鍺及iii-v族通道半導體裝置及其製造方法
US10622258B2 (en) Semiconductor device and method of manufacturing the same
US11270770B2 (en) Local word line driver device, memory device, and fabrication method thereof
US11316045B2 (en) Vertical field effect transistor (FET) with source and drain structures
US8664063B2 (en) Method of producing a semiconductor device and semiconductor device
CN106033717A (zh) 半导体器件制作方法、半导体器件及电子装置
Cho et al. A novel spacer process for sub-10-nm-thick vertical MOS and its integration with planar MOS device
US20240071810A1 (en) Method of fabricating semiconductor device
CN113363211B (zh) 半导体结构及其形成方法
US10373954B2 (en) FinFET and manufacturing method of the same
KR100944587B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant