CN106158979B - 制造薄膜晶体管的方法、薄膜晶体管及显示装置 - Google Patents
制造薄膜晶体管的方法、薄膜晶体管及显示装置 Download PDFInfo
- Publication number
- CN106158979B CN106158979B CN201610715498.9A CN201610715498A CN106158979B CN 106158979 B CN106158979 B CN 106158979B CN 201610715498 A CN201610715498 A CN 201610715498A CN 106158979 B CN106158979 B CN 106158979B
- Authority
- CN
- China
- Prior art keywords
- region
- tft
- thin film
- film transistor
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001202 Cs alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000002322 conducting polymer Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种制造薄膜晶体管的方法、薄膜晶体管及显示装置，其方法包括：在基底上形成包括源极区、漏极区和沟道区的半导体层；在所述半导体层上设置金属层；将所述金属层的特定区域进行预设化学反应，形成覆盖于所述沟道区的绝缘区域、与所述源极区接触的第一金属区域及与所述漏极区接触的第二金属区域；形成与所述第一金属区域电连接的源极、与所述第二金属区域电连接的漏极以及设置于所述绝缘区域上的栅极。本发明可使得柔性显示屏的使用寿命得以提升。
Description
【技术领域】
本发明涉及显示技术领域，尤其涉及一种制造薄膜晶体管的方法、薄膜晶体管及显示装置。
【背景技术】
薄膜晶体管(Thin Film Transistor，TFT)是现代微电子技术中的一种关键性电子元件，目前已经被应用于可弯曲的柔性显示器。
参照图1所示，现有技术中，制作柔性显示屏的薄膜晶体管的过程大致如下：首先，在基底10’上形成半导体层20’，所述半导体层20’包括源极区21’、漏极区23’及沟道区22’；然后，在上述半导体层20’上形成一无机物层30’并在所述无机物层30’上形成穿孔31’，最后，在上述无机物层30’上形成源极61’、漏极62’及栅极50’，所述栅极50’和源极61’、漏极62’之间可以通过隔离介质层40’进行相互隔绝。其中，上述源极61’需通过穿孔31’与上述源极区21’进行电连接，上述漏极62’需通过穿孔31’与上述漏极区23’进行电连接。
在将上述柔性显示屏进行反复弯曲的过程中，上述半导体层20’与上述源极61’、漏极62’、栅极50’之间形成的无机物层30’容易发生破裂现象，从而影响柔性显示屏的使用寿命。
【发明内容】
本发明的目的在于提供一种制造薄膜晶体管的方法、薄膜晶体管及显示装置，以解决现有技术存在的上述问题。
为解决上述技术问题，本发明提供的制造薄膜晶体管的方法包括：
在基底上形成包括源极区、漏极区和沟道区的半导体层；
在所述半导体层上设置金属层；
将所述金属层的特定区域进行预设化学反应，形成覆盖于所述沟道区的绝缘区域、与所述源极区接触的第一金属区域及与所述漏极区接触的第二金属区域；
形成与所述第一金属区域电连接的源极、与所述第二金属区域电连接的漏极以及设置于所述绝缘区域上的栅极。
作为本发明进一步的改进，所述绝缘区域与所述第一金属区域之间设有第一待处理区域，所述第一待处理区域中的部分区域进行所述预设化学反应；和/或所述绝缘区域与所述第二金属区域之间设有第二待处理区域，所述第二待处理区域中的部分区域进行所述预设化学反应。
作为本发明进一步的改进，所述第一待处理区域和/或所述第二待处理区域中的被反应区域间隔设置，所述被反应区域进行所述预设化学反应。
作为本发明进一步的改进，位于所述所述栅极之下的被反应区域间隔设置。
作为本发明进一步的改进，所述绝缘区域的面积大于所述沟道区的面积。
本发明提供的薄膜晶体管，包括：
源极；
漏极，与所述源极间隔设置；
栅极，与所述源极、漏极间隔设置；
半导体层，包括源极区、漏极区和位于所述源极区和漏极区之间的沟道区；
金属层，包括位于所述源极区和所述源极之间的且与所述源极区及所述源极接触的第一金属区域，位于所述漏极区和所述漏极之间的且与所述漏极区及所述漏极接触的第二金属区域，以及位于所述沟道区和所述栅极之间的且与所述沟道区及所述栅极接触的绝缘区域。
作为本发明进一步的改进，所述绝缘区域与所述第一金属区域之间设有第一待处理区域，所述第一待处理区域中的部分区域进行所述预设化学反应；和/或所述绝缘区域与所述第二金属区域之间设有第二待处理区域，所述第二待处理区域中的部分区域进行所述预设化学反应。
作为本发明进一步的改进，所述第一待处理区域和/或所述第二待处理区域中的被反应区域间隔设置，所述被反应区域进行所述预设化学反应。
作为本发明进一步的改进，位于所述所述栅极之下的被反应区域间隔设置。
本发明还提供的一种包括上述薄膜晶体管的显示装置。
由以上技术方案可见，本发明通过在半导体层上形成一金属层，并将上述金属层上的特定区域进行预设化学反应，形成覆盖于所述沟道区的绝缘区域、与所述源极区接触的第一金属区域及与所述漏极区接触的第二金属区域，最终制得薄膜晶体管。与现有技术在半导体层和源极、漏极、栅极之间设置整层的无机物层相比，本发明通过将现有技术中采用的无机物层替换为金属层，并对该金属层中的需要绝缘的指定区域进行预设化学反应，由于金属的柔韧性强于无机物的柔韧性，故在柔性显示屏弯曲时，上述金属层相较于无机物层不容易发生破裂，从而使得柔性显示屏的使用寿命得以提升。
【附图说明】
图1为现有技术中的薄膜晶体管的结构示意图；
图2为本发明一实施例中的制作薄膜晶体管的方法的流程图；
图3A～图3D为本发明实施例中的薄膜晶体管的截面示意图；
图4为本发明一实施例中的薄膜晶体管上的金属层的平面示意图。
【具体实施方式】
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2为本发明一实施例中的制作薄膜晶体管的方法的流程，该方法包括如下步骤：
步骤S10：在基底上形成包括源极区、漏极区和沟道区的半导体层。
参照图3A所示，该步骤S10中，首先，提供一基底10，对于柔性显示屏而言，该基底10可以是任何形式的柔性材质，如：聚酰亚胺(Polyimide，PI)。在可选的实施例中，可在上述基底10上形成一阻挡层11，然后在该阻挡层11上形成一半导体层20。值得说明的是，在其他实施例中，可将上述半导体层20直接形成于上述基底10上，也可以说，上述阻挡层11是基底10的一部分。
上述半导体层可以由多晶硅(polycrystalline silicon)，或非晶硅(amorphoussilicon)等材料制成，通过相应的掺杂工艺，上述半导体层可以包括源极区21、漏极区23和位于上述源极区21及漏极区23之间的沟道区22。例如，上述源极区21和上述漏极区23为P型半导体，上述沟道区22为N型半导体。
步骤S20：在所述半导体层上设置金属层。
继续参照上述图3A，在形成上述半导体层20之后，还需在该半导体层20上设置一金属层30，其中，所述金属层30的材质可以包括但不限于：铝、铜、钨、钼、金、铯、钯或其任意组合的合金。本发明一实施例中，采用铝作为上述金属层30的材料。
步骤S30：将金属层的特定区域进行预设化学反应，形成覆盖于所述沟道区的绝缘区域、与所述源极区接触的第一金属区域及与所述漏极区接触的第二金属区域。
上述预设化学反应用于将上述金属层上的特定区域反应成无机物，以实现上述特定区域的绝缘性能。一般地，上述预设化学反应可包括但不限于：金属的氧化反应、或金属的氮化反应等。
配合参照图3A和图3B所示，以氧化反应为例，通过预先将上述金属层30上需要被氧化的区域(上述特定区域)进行暴露(即将不需被氧化的区域进行遮挡)，并提供氧化反应所需的氧原子，来将上述特定区域的金属(如Al)反应为金属氧化物(如Al2O3)。通过上述预设化学反应，可以形成覆盖于所述沟道区22的绝缘区域32、与所述源极区21接触的第一金属区域31及与所述漏极区23接触的第二金属区域33。其中，需要说明的是，一般地，上述第一金属区域31和上述第二金属区域33不与上述金属层的其他区域电连接，也就是说，上述第一金属区域31、上述第二金属区域33分别被绝缘区域包围，从而确保薄膜晶体管的可靠性。
本发明一实施例中，参照图3C所示，在上述步骤S30中，所述绝缘区域32与所述第一金属区域31之间设有第一待处理区域34，所述第一待处理区域34中的部分区域进行所述预设化学反应；和/或，所述绝缘区域32与所述第二金属区域33之间设有第二待处理区域35，所述第二待处理区域35中的部分区域进行所述预设化学反应。其中，优选地，所述第一待处理区域34和/或所述第二待处理区域35中的被反应区域间隔设置，所述被反应区域进行所述预设化学反应。通过设置上述第一待处理区域34和/或第二待处理区域35，并且将上述第一待处理区域34和/或第二待处理区域35中的被反应区域间隔设置，可以使得上述金属层30上不会出现大面积的无机物，而是由金属(未被反应区域)和无机物(被反应区域)构成的层，相比于现有技术中采用的无机层，避免上述金属层上出现大面积的破裂现象，从而提高薄膜晶体管的使用寿命。关于这一点，将在下文结合图4来叙述。
步骤S40：形成与所述第一金属区域电连接的源极、与所述第二金属区域电连接的漏极以及设置于所述绝缘区域上的栅极。
参照图3B、图3D所示，可在上述金属层30上形成一隔离介质层40(ILD)，以使得上述栅极50与上述源极61、漏极62进行隔离。上述源极61与上述第一金属区域31电连接，上述漏极62与上述第二金属区域33电连接，上述栅极50设置于所述绝缘区域32上。
上述源极61、漏极62及栅极50可以是导电薄膜，该导电薄膜的材料可以为金属、合金、铟锡氧化物(ITO)、锑锡氧化物(ATO)、导电银胶、导电聚合物以及导电碳纳米管等，该金属或合金材料可以为铝、铜、钨、钼、金、铯、钯或其任意组合的合金。
上述薄膜晶体管还可以包括覆盖于所述源极61、漏极62及隔离介质层40的钝化层70。
由以上技术方案可见，本发明通过在半导体层20上形成一金属层30，并将上述金属层30上的特定区域进行预设化学反应，形成覆盖于所述沟道区22的绝缘区域32、与所述源极区21接触的第一金属区域31及与所述漏极区23接触的第二金属区域33，最终制得薄膜晶体管。与现有技术在半导体层和源极、漏极、栅极之间设置整层的无机物层相比，本发明通过将现有技术中采用的无机物层替换为金属层，并对该金属层中的需要绝缘的指定区域进行预设化学反应，由于金属的柔韧性强于无机物的柔韧性，故在柔性显示屏弯曲时，上述金属层相较于无机物层不容易发生破裂，从而使得柔性显示屏的使用寿命得以提升。
图4为本发明一实施例中的薄膜晶体管上的金属层的平面示意图。如图4所示，该图4中的虚线区域101表示的是位于栅极50之下的区域，虚线区域301表示的是与源极区21对应的区域，虚线区域302表示的是与沟道区22对应的区域，虚线区域303表示的是与漏极区23对应的区域。其中，图中的阴影部分表示的是被反应区域(绝缘)。上述源极61、漏极62的四周被绝缘区域包围。
其中，上述第一待处理区域34、第二待处理区域35中，可以包括间隔设置的被反应区域(无机物)和未被反应区域(金属)，从而使得第一待处理区域34、第二待处理区域35不会出现大面积的破裂。
另外，区域101，可以进行分段氧化，如:将区域302、304、305进行氧化，将区域306、307不进行氧化，将区域308、309再进行氧化。也就是说，上述金属层上位于所述栅极50之下的被反应区域间隔设置，即任意相邻的被反应区域间距的、不连续的设置。如：区域305和区域309间隔设置，区域304和区域308间隔设置，等等。
优选地，本发明实施例中，为了防止短路，所述绝缘区域32的面积大于所述沟道区22的面积。例如，上述绝缘区域32由图4中区域302、304、305组成。
上述薄膜晶体管可以应用于包括OLED显示器件的显示装置中，使得显示装置的使用寿命得以提升。
以上所述，仅是本发明的最佳实施例而已，并非对本发明作任何形式上的限制，任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，利用上述揭示的方法内容对本发明技术方案做出许多可能的变动和修饰，均属于权利要求书保护的范围。
Claims (10)
1.一种制造薄膜晶体管的方法，其特征在于，包括：
在基底上形成包括源极区、漏极区和沟道区的半导体层；
在所述半导体层上制备金属层；
将所述金属层的特定区域进行预设化学反应，形成覆盖于所述沟道区的绝缘区域、与所述源极区接触的第一金属区域及与所述漏极区接触的第二金属区域；
形成与所述第一金属区域电连接的源极、与所述第二金属区域电连接的漏极以及设置于所述绝缘区域上的栅极。
2.根据权利要求1所述的制造薄膜晶体管的方法，其特征在于，所述绝缘区域与所述第一金属区域之间设有第一待处理区域，在所述第一待处理区域中的部分区域进行所述预设化学反应；和/或
所述绝缘区域与所述第二金属区域之间设有第二待处理区域，在所述第二待处理区域中的部分区域进行所述预设化学反应。
3.根据权利要求2所述的制造薄膜晶体管的方法，其特征在于，所述第一待处理区域和/或所述第二待处理区域中的被反应区域间隔设置，在所述被反应区域进行所述预设化学反应。
4.根据权利要求1所述的制造薄膜晶体管的方法，其特征在于，位于所述栅极之下的被反应区域间隔设置。
5.根据权利要求1所述的制造薄膜晶体管的方法，其特征在于，所述绝缘区域的面积大于所述沟道区的面积。
6.一种薄膜晶体管，其特征在于，包括：
源极；
漏极，与所述源极间隔设置；
栅极，与所述源极、漏极间隔设置；
半导体层，包括源极区、漏极区和位于所述源极区和漏极区之间的沟道区；
金属层，包括位于所述源极区和所述源极之间的且与所述源极区及所述源极接触的第一金属区域，位于所述漏极区和所述漏极之间的且与所述漏极区及所述漏极接触的第二金属区域，以及位于所述沟道区和所述栅极之间的且与所述沟道区及所述栅极接触的绝缘区域，所述第一金属区域、所述绝缘区域和所述第二金属区域沿所述半导体层的延伸方向依次设置。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述绝缘区域与所述第一金属区域之间设有第一待处理区域，在所述第一待处理区域中的部分区域进行预设化学反应；和/或
所述绝缘区域与所述第二金属区域之间设有第二待处理区域，所述第二待处理区域中的部分区域进行预设化学反应。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述第一待处理区域和/或所述第二待处理区域中的被反应区域间隔设置，所述被反应区域进行所述预设化学反应。
9.根据权利要求6所述的薄膜晶体管，其特征在于，所述金属层的特定区域经预设化学反应处理，位于所述栅极之下的被反应区域间隔设置。
10.一种显示装置，其特征在于，包括上述权利要求6～9中任意一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610715498.9A CN106158979B (zh) | 2016-08-24 | 2016-08-24 | 制造薄膜晶体管的方法、薄膜晶体管及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610715498.9A CN106158979B (zh) | 2016-08-24 | 2016-08-24 | 制造薄膜晶体管的方法、薄膜晶体管及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158979A CN106158979A (zh) | 2016-11-23 |
| CN106158979B true CN106158979B (zh) | 2019-11-05 |
Family
ID=57342865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610715498.9A Active CN106158979B (zh) | 2016-08-24 | 2016-08-24 | 制造薄膜晶体管的方法、薄膜晶体管及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158979B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967877A (zh) * | 2005-09-30 | 2007-05-23 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140087693A (ko) * | 2012-12-31 | 2014-07-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| US20150102345A1 (en) * | 2013-10-11 | 2015-04-16 | E Ink Holdings Inc. | Active device and manufacturing method thereof |
-
2016
- 2016-08-24 CN CN201610715498.9A patent/CN106158979B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967877A (zh) * | 2005-09-30 | 2007-05-23 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158979A (zh) | 2016-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| CN104022126B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN109671720B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101887186B (zh) | 用于显示设备的阵列基板及其制造方法 | |
| CN106206430B (zh) | 一种薄膜晶体管结构的制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN102636927A (zh) | 阵列基板及其制造方法 | |
| JP2006178368A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| CN104637952A (zh) | 阵列基板及其制造方法 | |
| CN102289118A (zh) | 液晶显示元件 | |
| CN103794555A (zh) | 制造阵列基板的方法 | |
| CN108598089A (zh) | Tft基板的制作方法及tft基板 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| WO2015096381A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN110634793A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN103474439B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| JP2005107492A (ja) | エレクトロルミネセンスディスプレイ装置 | |
| CN104134656A (zh) | 显示面板 | |
| US20240030350A1 (en) | Driving substrate, preparation method thereof, and display panel | |
| CN106158979B (zh) | 制造薄膜晶体管的方法、薄膜晶体管及显示装置 | |
| CN108039352B (zh) | 阵列基板及其制造方法 | |
| CN113629070B (zh) | 阵列基板、阵列基板的制作方法及显示面板 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |