CN106158861B - 存储器元件及其制作方法 - Google Patents
存储器元件及其制作方法 Download PDFInfo
- Publication number
- CN106158861B CN106158861B CN201510146600.3A CN201510146600A CN106158861B CN 106158861 B CN106158861 B CN 106158861B CN 201510146600 A CN201510146600 A CN 201510146600A CN 106158861 B CN106158861 B CN 106158861B
- Authority
- CN
- China
- Prior art keywords
- multilayer stack
- stack structure
- exposed
- contact openings
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种存储器元件及其制作方法。存储器元件包括一多层堆栈结构(multi‑layer stacks)以及一阶梯状开口。其中,多层堆栈结构具有相互堆栈的多个绝缘层和多个导电层。阶梯状开口沿第一方向延伸,将一部分的绝缘层和一部分的导电层暴露于外。其中,至少一个绝缘层具有相互分离的一第一暴露部分和一第二暴露部分;且至少一个导电层具有相互分离的一第三暴露部分和一第四暴露部分。
Description
技术领域
本发明是关于存储器元件及其制作方法,特别是具有多层堆栈接触结构(multi-layer stacks)的三维存储器元件及其制作方法。
背景技术
非易失性存储器(Non-Volatile Memory,NVM)元件,例如闪存,具有在移除电源时亦不丢失储存于存储单元中的信息的特性。目前已广泛运用于用于便携式音乐播放器、移动电话、数字相机等的固态大容量存储应用。三维存储器元件,例如单栅极垂直通道式(single-gate vertical-channel,SGVC)三维NAND闪存元件,具有许多层堆栈结构,可达到更高的储存容量,更具有优异的电子特性,例如具有良好的数据保存可靠性和操作速度。
一般而言,形成多层堆栈接触结构(multi-layers stacking contacts)是制作三维存储器元件的关键步骤之一。请参照图1A至图1C,图1A是根据已知技术所绘示形成三维存储器元件的多层堆栈接触结构100的部分工艺结构俯视图。图1B和图1C则是分别沿着图1A的切线S11和S12所绘示的多层堆栈接触结构100剖面示意图。
由图1A至第1C可看出,已知形成三维存储器元件的多层堆栈接触结构100的方式,通常采用等向刻蚀(isotropic etching)来移除一部分分别由导电层101和绝元层102交错堆栈而成的多层堆栈结构103,藉以形成由多层堆栈结构103的中心,往外侧渐次高升的阶梯状(step profile)结构。由于多层堆栈接触结构100的开口100a并没有方向性,往往容易在多层堆栈结构100上占据太多布线空间,而相对地排挤了存储器阵列(未绘示)的设置。严重地限制三维存储器元件的存储器容量。
因此,有需要提供一种更先进的存储器元件制作方法,以改善已知技术所面临的问题。
发明内容
本说明书的一实施例是在提供一种存储器元件,包括一多层堆栈结构(multi-layer stacks)以及一阶梯状开口。其中,多层堆栈结构具有相互堆栈的多个绝缘层和多个导电层。阶梯状开口沿第一方向延伸,将一部分的绝缘层和一部分的导电层暴露于外。其中,至少一个绝缘层具有相互分离的一第一暴露部分和一第二暴露部分;且至少一个导电层具有相互分离的一第三暴露部分和一第四暴露部分。
本说明书的另一实施例是在提供一种存储器元件的制作方法,包括下述步骤:首先提供一个具有多个绝缘层和多个导电层相互堆栈的多层堆栈结构。再于多层堆栈结构上形成第一图案化硬掩模层,使其具有一个沿第一方向延伸的第一条状通孔(slit),将一部分多层堆栈结构暴露于外。之后,形成第一图案化光刻胶层,覆盖第一图案化硬掩模层以及一部分被暴露于外的多层堆栈结构,藉以在第一条状通孔中定义出至少一个第一光刻胶开口。然后,进行第一刻蚀工艺,以形成至少一个第一接触开口,延伸进入多层堆栈结构而具有第一深度,将一部分绝缘层和一部分导电层暴露于外。再进行一光刻胶修整工艺,使第一光刻胶开口扩大。后续,进行第二刻蚀工艺,使第一接触开口延伸进入该多层堆栈结构而具有第二深度,并形成一个第二接触开口,将另一部分的绝缘层和另一部分的导电层暴露于外,且使第二接触开口与该第一接触开口结合形成至少一个沿第一方向延伸的第一阶梯状开口。其中,至少一个绝缘层,具有相互分离的一第一暴露部分和一第二暴露部分;且至少一个导电层具有相互分离的一第三暴露部分和一第四暴露部分。
据上述实施例,本发明是在提供一种存储器元件及其制作方法。其是先在具有多个绝缘层和多个导电层相互堆栈的多层堆栈结构上形成一个具有沿一特定方向延伸的条状通孔的图案化硬掩模层。再于图案化硬掩模层上形成图案化光刻胶层,藉以在条状通孔中形成一个尺寸小于条状通孔的光刻胶开口。接着对多层堆栈结构进行多次的刻蚀工艺,并在每二次刻蚀工艺之间进行一次光刻胶修整工艺,藉以等向地扩大光刻胶的开口。
由于除了被光刻胶开口和条状通孔共同暴露于外的部分之外,多层堆栈结构的其余部分则仍被余留下来的图案化硬掩模层所遮蔽。换句话说,多层堆栈结构仅能沿该特定方向将一部分多层堆栈结构次第地暴露出来。因此,通过后续多次的刻蚀工艺所形成的阶梯状开口,只会沿着该特定方向延伸,进而在多层堆栈结构中形成一个沿着条状通孔延伸方向延伸的阶梯状多层堆栈接触结构。与已知技术相比,沿着特定方向延伸的多层堆栈接触结构并不会占据多层堆栈结构太多布线空间,可大幅增加多层堆栈结构中存储器阵列的设置,增进三维存储器元件的存储器容量。
附图说明
为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂,特举多个较佳实施例,并配合所附图式,作详细说明如下:
图1A是根据已知技术所绘示形成三维存储器元件的多层堆栈接触结构的部分工艺结构俯视图;
图1B和图1C是分别沿着图1A的切线S1和S2所绘示的多层堆栈接触结构剖面示意图;
图2A是根据本发明的一实施例所绘示的三维存储器元件的多层堆栈结构的结构俯视图;
图2B是沿着图2A的切线S21所绘示的多层堆栈结构剖面示意图;
图2C是沿着图2A的切线S22所绘示的多层堆栈结构剖面示意图;
图3A是绘示在图2A的结构上形成图案化硬掩模层之后的结构俯视图;
图3B是沿着图3A的切线S31所绘示的结构剖面示意图;
图3C是沿着图3A的切线S32所绘示的结构剖面示意图;
图4A是绘示在图3A的结构上形成保护层之后的结构俯视图;
图4B是沿着图4A的切线S41所绘示的结构剖面示意图;
图4C是沿着图4A的切线S42所绘示的结构剖面示意图;
图5A是绘示在图4A的结构上形成第一图案化光刻胶层之后的结构俯视图;
图5B是沿着图5A的切线S51所绘示的结构剖面示意图;
图5C是沿着图5A的切线S52所绘示的结构剖面示意图;
图6A是绘示在图5A的结构上进行第一刻蚀工艺之后的结构俯视图;
图6B是沿着图6A的切线S61所绘示的结构剖面示意图;
图6C是沿着图6A的切线S62所绘示的结构剖面示意图;
图7A是绘示在图6A的结构上进行光刻胶修整工艺之后的结构俯视图;
图7B是沿着图7A的切线S71所绘示的结构剖面示意图;
图7C是沿着图7A的切线S72所绘示的结构剖面示意图;
图8A是绘示在图7A的结构上进行第二刻蚀工艺之后的结构俯视图;
图8B是沿着图8A的切线S81所绘示的结构剖面示意图;
图8C是沿着图8A的切线S82所绘示的结构剖面示意图;
图9A是绘示在图8A的结构上对多层堆栈结构重复多次光刻胶修整工艺和第二刻蚀工艺之后的结构俯视图;
图9B是沿着图9A的切线S91所绘示的结构剖面示意图;
图9C是沿着图9A的切线S92所绘示的结构剖面示意图;
图10A是绘示在图9A的结构上形成第二图案化硬掩模层之后的结构俯视图;
图10B是沿着图10A的切线S101所绘示的结构剖面示意图;
图10C是沿着图10A的切线S102所绘示的结构剖面示意图;
图11A是绘示在图10A的结构上形成保护层和第二图案化光刻胶层之后的结构俯视图;
图11B是沿着图11A的切线S111所绘示的结构剖面示意图。图11C则是沿着图11A的切线S112所绘示的结构剖面示意图;
图12A是绘示在图11A的结构上对多层堆栈结构重复多次第二刻蚀工艺和光刻胶修整工艺之后的结构俯视图;
图12B是沿着图12A的切线S121所绘示的结构剖面示意图;
图12C是沿着图12A的切线S122所绘示的结构剖面示意图;
图13A是根据本发明的另一实施例绘示在图4A的结构上形成第一图案化光刻胶层之后的结构俯视图;
图13B是沿着图13A的切线S131所绘示的结构剖面示意图;
图13C是沿着图13A的切线S132所绘示的结构剖面示意图;
图14A是在图13A的结构上进行第一刻蚀工艺之后的结构俯视图;
图14B是沿着图14A的切线S141所绘示的结构剖面示意图;
图14C是沿着图14A的切线S142所绘示的结构剖面示意图;
图15A是绘示在图14A的结构上进行光刻胶修整工艺之后的结构俯视图;
图15B则是沿着图14A的切线S151所绘示的结构剖面示意图;
图15C则是沿着图15A的切线S152所绘示的结构剖面示意图;
图16A是绘示在图15A结构上进行第二刻蚀工艺之后的结构俯视图;
图16B则是沿着图16A的切线S161所绘示的结构剖面示意图;
图16C则是沿着图16A的切线S162所绘示的结构剖面示意图;
图17A是绘示在图16A所绘示的结构上对多层堆栈结构重复多次光刻胶修整工艺和第二刻蚀工艺之后的结构俯视图;
图17B则是沿着图17A的切线S171所绘示的结构剖面示意图;以及
图17C则是沿着图17A的切线S172所绘示的结构剖面示意图。
【符号说明】
100:多层堆栈接触结构
100a:多层堆栈接触结构的开口
101:导电层 102:绝缘层
103:多层堆栈结构 200:多层堆栈结构
200a:多层堆栈结构的中心部分
200c:多层堆栈结构的外围部分
200d:多层堆栈结构的外围部分
201:基材 202a-202g:绝缘层
202a1:第一暴露部分 202a2:第二暴露部分
202b1:第一暴露部 202b2:第二暴露部
203a-203h:导电层 203a1:第三暴露部分
203b1:第三暴露部分 203a2:第四暴露部分
203b2:第四暴露部分 204:第一图案化硬掩模层
205:第一条状通孔 205a:第一条状通孔的侧壁
206:第一图案化光刻胶层 207:保护层
208:第一光刻胶开口 209:第一刻蚀工艺
210:第一接触开口 211:光刻胶修整工艺
212:第二刻蚀工艺 213:第二接触开口
214:第一阶梯状开口 215:第二图案化硬掩模层
216:第二条状通孔 216a:第二条状通孔的侧壁
217:保护层 218:第二图案化光刻胶层
219:第二光刻胶开口 306:第一图案化光刻胶层
308:第一光刻胶开口 310:第一接触开口
313:第二接触开口 314:第一阶梯状开口
320:第三接触开口 323:第四接触开口
324:第二阶梯状开口 328:第三光刻胶开口
H1:第一接触开口的第一深度
H2:第一接触开口的第二深度
H3:第一接触开口的第一深度
H4:第一接触开口的第二深度
L1:第一条状通孔的长轴 L2:第一条状通孔的短轴
L3:第二条状通孔的长轴 L4:第二条状通孔的短轴
S11:切线 S12:切线
S21:切线 S22:切线
S31:切线 S32:切线
S41:切线 S42:切线
S51:切线 S52:切线
S61:切线 S62:切线
S71:切线 S72:切线
S81:切线 S82:切线
S91:切线 S92:切线
S101:切线 S102:切线
S111:切线 S112:切线
S121:切线 S122:切线
S131:切线 S132:切线
S141:切线 S142:切线
S151:切线 S152:切线
S161:切线 S162:切线
S171:切线 S172:切线
具体实施方式
本发明提供一种存储器元件及其制作方法,可解决已知技术因为多层堆栈接触结构占据太多布线空间,而限制三维存储器元件的存储器容量的问题。为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂,下文特举数立体存储器元件及其制作方法作为较佳实施例,并配合所附图式作详细说明。
但必须注意的是,这些特定的实施案例与方法,并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。较佳实施例的提出,仅是用以例示本发明的技术特征,并非用以限定本发明的申请专利范围。该技术领域中具有通常知识者,将可根据以下说明书的描述,在不脱离本发明的精神范围内,作均等的修饰与变化。在不同实施例与图式之中,相同的元件,将以相同的元件符号加以表示。
存储器元件的制作方法包括下述步骤:首先提供一个具有多个绝缘层202a-202f和多个导电层203a-203f相互堆栈而成的多层堆栈结构200。请参照图2A至图2C,图2A是根据本发明的一实施例所绘示的三维存储器元件的多层堆栈结构200的结构俯视图。图2B则是沿着图2A的切线S21所绘示的多层堆栈结构200剖面示意图。图2C则是沿着图2A的切线S22所绘示的多层堆栈结构200剖面示意图。
在本发明的一些实施例中,绝缘层202a-202f和导电层203a-203f是形成于基材201上,且是沿着图2B和图2C所绘示的Z轴方向彼此交错堆栈。绝缘层202a-202f可以由介电材料,例如硅氧化物(oxide)、硅氮化物(nitride)、硅氮氧化物(oxynitride)、硅酸盐(silicate)或其他材料,所构成。导电层203a-203f可以由导电半导体材料,例如掺杂有磷或砷的n型多晶硅、n型外延单晶硅、掺杂有硼的p型多晶硅、p型外延单晶硅或无掺杂的多晶硅,所构成。在本实施例之中,绝缘层202a-202f是由氮化硅(SiN)所构成;而导电层203a-203f是由无掺杂的多晶硅所构成。
之后,再于多层堆栈结构200上形成第一图案化硬掩模层204,使其具有至少一个特定方向延伸的第一条状通孔205,将一部分多层堆栈结构200暴露于外。请参照图3A至图3C,图3A是绘示在图2A的结构上形成图案化硬掩模层204之后的结构俯视图。图3B则是沿着图3A的切线S31所绘示的结构剖面示意图。图3C则是沿着图3A的切线S32所绘示的结构剖面示意图。
在本发明的一些实施例之中,图案化硬掩模层204的形成方式,较佳是先使用例如低压化学气相沉积(Low Pressure Chemical Vapor Deposition,LPCVD)工艺,于多层堆栈结构200上形成富含碳元素的硬掩模材质层;再通过光刻胶刻蚀工艺,于硬掩模材质层之中形成至少一个沿Y轴方向延伸的第一条状通孔205。在本实施例之中,第一图案化硬掩模层204可以是由碳氧化硅(SiCO)、碳氮化硅(SiCN)或二者的组合所构成。第一条状通孔205是通过干法刻蚀工艺所形成,且具有沿Y轴方向延伸的长轴L1和沿着X轴方向延伸的短轴L2。
之后,可选择性地在第一图案化硬掩模层204上形成保护层207。请参照图4A至图4C,图4A是绘示在图3A的结构上形成保护层207之后的结构俯视图。图4B则是沿着图4A的切线S41所绘示的结构剖面示意图。图4C则是沿着图4A的切线S42所绘示的结构剖面示意图。在本实施例之中,保护层207较佳是先使用例如低压化学气相沉积所形成,并覆盖于第一图案化硬掩模层204、第一条状通孔205的侧壁205a以及经由第一条状通孔205暴露于外的一部分多层堆栈结构200上。
然后,于保护层207上形成第一图案化光刻胶层206,覆盖第一图案化硬掩模层204以及一部分被第一条状通孔205暴露于外的多层堆栈结构200,藉以在第一条状通孔205中定义出一个第一光刻胶开口208。请参照图5A至图5C,图5A是绘示在图4A的结构上形成第一图案化光刻胶层206之后的结构俯视图。图5B则是沿着图5A的切线S51所绘示的结构剖面示意图。图5C则是沿着图5A的切线S52所绘示的结构剖面示意图。在本发明的一些实施例之中,第一图案化光刻胶层206除了覆盖第一图案化硬掩模层204,之外,还部分填满第一条状通孔205。换句话说,第一光刻胶开口208的尺寸比第一条状通孔205小。在本实施例之中,第一光刻胶开口208为正方形,可将多层堆栈结构200的中心部分200a暴露于外。
然后,进行第一刻蚀工艺209,以形成至少一个第一接触开口210,延伸进入多层堆栈结构200之中,而具有第一深度H1,将一部分的绝缘层202a和202b以及一部分导电层203a暴露于外。请参照图6A至图6C,图6A是绘示在图5A的结构上进行第一刻蚀工艺209之后的结构俯视图。图6B则是沿着图6A的切线S61所绘示的结构剖面示意图。图6C则是沿着图6A的切线S62所绘示的结构剖面示意图。
在本实施例之中,第一刻蚀工艺209仅移除了最上层绝缘层202a和最上层导电层203a被第一光刻胶开口208暴露于外的部分,并将一部分的绝缘层202a和202b以及一部分导电层203a经由第一接触开口210和第一光刻胶开口208暴露于外。意即是,第一接触开口210的第一深度H1实质等于最上层绝缘层202a和最上层导电层203a的厚度。
接着,进行一光刻胶修整工艺211,使第一光刻胶开口210扩大。请参照7A图至图7C,图7A是绘示在图6A的结构上进行光刻胶修整工艺211之后的结构俯视图。图7B则是沿着图7A的切线S71所绘示的结构剖面示意图。图7C则是沿着图7A的切线S72所绘示的结构剖面示意图。在本实施例之中,光刻胶修整工艺211较佳是采用含氧等离子体气体,对第一图案化光刻胶层206进行回蚀,使第一光刻胶开口210等向地(isptropically)向外扩大,并将一部分保护层207暴露出来。
完成光刻胶修整工艺211后,进行第二刻蚀工艺212,使第一接触开口210更进一步延伸进入多层堆栈结构200而具有第二深度H2,并形成一个第二接触开口213。请参照8A图至图8C,图8A是绘示在图7A的结构上进行第二刻蚀工艺212之后的结构俯视图。图8B则是沿着图8A的切线S81所绘示的结构剖面示意图。图8C则是沿着图8A的切线S82所绘示的结构剖面示意图。在本实施例之中,第二刻蚀工艺212移除了绝缘层202b和导电层203b被第一光刻胶开口208暴露于外的部分,并将一部分的绝缘层202c经由第一接触开口210和第一光刻胶开口208暴露于外。第一接触开口210的第二深度H2,实质等于绝缘层202a和202b加上导电层203a和202b的厚度。第二接触开口213邻接第一接触开口210,并与第一接触开口210连通形成一个沿Y轴方向延伸的第一阶梯状开口214,将邻接第一接触开口210的一部分绝缘层202a和202b以及另一部分的导电层203a暴露出来。其中,绝缘层202a和202b分别具有相互分离的第一暴露部分202a1和202b1以及第二暴露部分202a2和202b2;且导电层203a和203b分别具有相互分离的第三暴露部分203a1和203b1以及第四暴露部分203a2和203b2。
在本发明的一些实施例之中,可重复多次光刻胶修整工艺211和第二刻蚀工艺212对多层堆栈结构200的步骤循环,以扩大第一阶梯状开口214的尺寸并加深第一阶梯状开口214的深度。请参照图9A至图9C,图9A是绘示在图8A的结构上对多层堆栈结构200重复多次光刻胶修整工艺211和第二刻蚀工艺212之后的结构俯视图。图9B则是沿着图9A的切线S91所绘示的结构剖面示意图。图9C则是沿着图9A的切线S92所绘示的结构剖面示意图。
虽然每一次光刻胶修整工艺211都会将第一光刻胶开口210等向地向外扩大,但多层堆栈结构200仅会经由第一光刻胶开口210和第一条状通孔205重叠的部分暴露于外,其余部分则仍会被余留下来的第一图案化硬掩模层204所遮蔽。换句话说,在每一次光刻胶修整工艺211之后,仅有沿着Y轴方向(即第一条状通孔205的长轴L1方向)延伸的一部分多层堆栈结构200会被次第地暴露出来。因此,通过后续多次的第二刻蚀工艺212所形成的第一阶梯状开口214,只会沿着Y轴方向延伸。进而使经由第一阶梯状开口214暴露于外的多层堆栈结构200,具有由多层堆栈结构200的中心部分200a往外侧渐次高升的阶梯状结构。
然而,如图9B所绘示,每一次的第二刻蚀工艺212都会纵向地(沿Z轴方向)移除一部分的第一图案化硬掩模层204,最后将导致第一图案化硬掩模层204被蚀穿。因此,在本发明的一些实施例之中,可在第一图案化硬掩模层204被蚀穿之前,先将第一图案化光刻胶层206、保护层207和第一图案化硬掩模层204移除;再于多层堆栈结构200上形成第二图案化硬掩模层215,使其具有第二条状通孔216,对准第一阶梯状开口214,并沿Y轴方向延伸,且将一部分多层堆栈结构200暴露于外。
请参照图10A至图10C,图10A是绘示在图9A的结构上形成第二图案化硬掩模层215之后的结构俯视图。图10B则是沿着图10A的切线S101所绘示的结构剖面示意图。图10C则是沿着图10A的切线S102所绘示的结构剖面示意图。在本实施例之中,第二条状通孔216,其短轴L3的长度实质等于第一阶梯状开口214的短轴的长度;第二条状通孔216的长轴L4的长度实质大于第一阶梯状开口214的长轴的长度。而为了清楚说明起见,图10A至图10C中所绘示的多层堆栈结构200将具有更多的绝缘层202a-202h和导电层203a-203h。
之后,再选择性地于第二图案化硬掩模层215、第二条状通孔216的侧壁216a以及经由第二条状通孔216暴露于外的一部分多层堆栈结构200上形成保护层217。并且于保护层217上形成第二图案化光刻胶层218,覆盖第二图案化硬掩模层215以及一部分被第二条状通孔216暴露于外的多层堆栈结构200,藉以在第二条状通孔216中定义出一个第二光刻胶开口219。
请参照图11A至图11C,图11A是绘示在图10A的结构上形成保护层217和第二图案化光刻胶层218之后的结构俯视图。图11B则是沿着图11A的切线S111所绘示的结构剖面示意图。图11C则是沿着图11A的切线S112所绘示的结构剖面示意图。在本实施例之中,第二光刻胶开口219实质与第一阶梯状开口214重合。
后续,以第二图案化硬掩模层215和第二图案化光刻胶层218为掩模,重复第二刻蚀工艺212和光刻胶修整工艺211,藉以使第一阶梯状开口214沿Y轴方向沿长,并在多层堆栈结构200中沿Z轴方向垂直向下延伸。
请参照图12A至图12C,图12A是绘示在图11A的结构上对多层堆栈结构200重复多次第二刻蚀工艺212和光刻胶修整工艺211之后的结构俯视图。图12B则是沿着图12A的切线S121所绘示的结构剖面示意图。图12C则是沿着图12A的切线S122所绘示的结构剖面示意图。在本实施例之中,第二刻蚀工艺212和光刻胶修整工艺211会重复进行,直到第一阶梯状开口214将位于多层堆栈结构200最下层的绝缘层202g曝露出来后才停止。
在移除,并且移除保护层217、第二图案化光刻胶层218和第二图案化硬掩模层215之后(未绘示),即可在多层堆栈结构200中定义出由多层堆栈结构200的中心部分200a往外侧渐次高升的阶梯状结构阶,并将导体层203a-203h暴露于外。后续,在梯状结构上以沉积工艺覆盖一绝缘层(未绘示),并进行一连串后段工艺,完成三维存储器元件的制备。
另外,在本发明的另一些实施例之中,在形成第一图案化光刻胶层306的步骤,更包括在第一条状通孔205中定义出一个第一光刻胶开口308以及一个与第一光刻胶开口308分离的第三光刻胶开口328。请参照图13A至图13C,图13A是根据本发明的另一实施例绘示在图4A的结构上形成第一图案化光刻胶层306之后的结构俯视图。图13B则是沿着图13A的切线S131所绘示的结构剖面示意图。图13C则是沿着图13A的切线S132所绘示的结构剖面示意图。在本实施例之中,第一光刻胶开口308和第一光刻胶开口308是分别用来将多层堆栈结构200位于第一条状通孔205两侧的外围部分200c和200d暴露于外。
后续,以第一图案化硬掩模层204和第一图案化光刻胶层306为掩模,进行第一刻蚀工艺209,延伸进入多层堆栈结构200之中,而具有第一深度H3,藉以分别形成第一接触开口310和第三接触开口320,将一部分的绝缘层202a和202b以及一部分导电层203a暴露于外。请参照图14A至图14C,图14A是在图13A的结构上进行第一刻蚀工艺209之后的结构俯视图。图14B则是沿着图14A的切线S141所绘示的结构剖面示意图。图14C则是沿着图14A的切线S142所绘示的结构剖面示意图。
在本实施例之中,第一刻蚀工艺209会移除位于多层堆栈结构200最上层绝缘层202a和最上层导电层203a的二侧外围部分,藉以分别在多层堆栈结构200二侧外围部分200c和200d上形成第一接触开口310和第三接触开口320,将一部分的绝缘层202a和202b以及一部分的导电层203a暴露于外。其中第一接触开口310和第三接触开口320的第一深度H3,实质等于最上层绝缘层202a和最上层导电层203a的厚度。
接着,进行光刻胶修整工艺211,分别使第一光刻胶开口308和第三光刻胶开口328扩大。请参照15A图至图15C,图15A是绘示在图14A的结构上进行光刻胶修整工艺211之后的结构俯视图。图15B则是沿着图14A的切线S151所绘示的结构剖面示意图。图15C则是沿着图15A的切线S152所绘示的结构剖面示意图。在本实施例之中,光刻胶修整工艺211较佳是采用含氧等离子体气体,对第一图案化光刻胶层306进行回蚀,使第一光刻胶开口308和第一光刻胶开口308等向地向外扩大,并将一部分保护层207暴露出来。
后续,进行第二刻蚀工艺212,使第一接触开口310和第三接触开口320更进一步延伸进入多层堆栈结构200而具有第二深度H2,并形成一个第二接触开口313和一个第四接触开口323。请参照16A图至图16C,图16A是绘示在图15A结构上进行第二刻蚀工艺212之后的结构俯视图。图16B则是沿着图16A的切线S161所绘示的结构剖面示意图。图16C则是沿着图16A的切线S162所绘示的结构剖面示意图。在本实施例之中,第二刻蚀工艺212移除了绝缘层202b和导电层203b被第一光刻胶开口308和第三光刻胶开口328暴露于外的部分,并在多层堆栈结构200形成第二接触开口313和第四接触开口323。将一部分的绝缘层202a、202b和202c以及一部份导电层203a和203b经由第一接触开口310、第二接触开口313和第一光刻胶开口308以及经由第三接触开口320、第四接触开口323和第三光刻胶开口328暴露于外。其中,第一接触开口310和第三接触开口320的第二深度H4,实质等于绝缘层202a和202b加上导电层203a和202b的厚度。
第二接触开口313邻接第一接触开口310,并与第一接触开口310连通形成一个沿Y轴方向延伸的第一阶梯状开口314,将邻接第一接触开口310的另一部分绝缘层202a和202b以及另一部分的导电层203a暴露出来。第三接触开口320邻接第四接触开口323,并与第四接触开口323连通而形成一个沿Y轴方向延伸的第二阶梯状开口324,将邻接第三接触开口320的另一部分绝缘层202a和202b以及另一部分的导电层203a暴露出来。其中,绝缘层202a和202b分别具有相互分离的第一暴露部分202a1和202b1以及第二暴露部分202a2和202b2;且导电层203a和203b分别具有相互分离的第三暴露部分203a1和203b1以及第四暴露部分203b2和203b2。
后续,可重复多次光刻胶修整工艺211和第二刻蚀工艺212对多层堆栈结构200的步骤循环,以扩大第一阶梯状开口314和第二阶梯状开口324的尺寸并加深第一阶梯状开口314和第二阶梯状开口324的深度。请参照图17A至图17C,图17A是绘示在图16A所绘示的结构上对多层堆栈结构200重复多次光刻胶修整工艺211和第二刻蚀工艺212之后的结构俯视图。图17B则是沿着图17A的切线S171所绘示的结构剖面示意图。图17C则是沿着图17A的切线S172所绘示的结构剖面示意图。
虽然,每一次光刻胶修整工艺211都会将第一光刻胶开口308和第三光刻胶开口328等向地向外扩大,但多层堆栈结构200仅会由第一光刻胶开口308和第三光刻胶开口328与第一条状通孔205重叠的部分暴露于外,其余部分则仍会被余留下来的第一图案化硬掩模层204所遮蔽。换句话说,在每一次光刻胶修整工艺211之后,仅有沿着Y轴方向(即第一条状通孔205的长轴L1方向)延伸的一部分多层堆栈结构200会被次第地暴露出来。因此,后续通过多次的第二刻蚀工艺212所形成的第一阶梯状开口314和第二阶梯状开口324,只会沿着Y轴方向延伸。进而使经由第一阶梯状开口314和第二阶梯状开口324暴露于外的多层堆栈结构200,具有由多层堆栈结构200的两侧外围部分200c和200d往中心部分200a渐次高升的阶梯状结构。
后续,在移除保护层207、第一图案化光刻胶层306和第一图案化硬掩模层204之后,可在阶梯状结构上以沉积工艺覆盖一绝缘层(未绘示),并进行一连串后段工艺,完成三维存储器元件的制备。
根据上述实施例,本发明是在提供一种存储器元件及其制作方法。其是先在具有多个绝缘层和多个导电层相互堆栈的多层堆栈结构上形成一个具有沿一特定方向延伸的条状通孔的图案化硬掩模层。再于图案化硬掩模层上形成图案化光刻胶层,藉以在条状通孔中形成一个尺寸小于条状通孔的光刻胶开口。接着对多层堆栈结构进行多次的刻蚀工艺,并在每二次刻蚀工艺之间进行一次光刻胶修整工艺,藉以等向地扩大光刻胶的开口。
由于除了被光刻胶开口和条状通孔共同暴露于外的部分之外,多层堆栈结构的其余部分则仍被余留下来的图案化硬掩模层所遮蔽。换句话说,多层堆栈结构仅能沿该特定方向将一部分多层堆栈结构次第地暴露出来。因此,通过后续多次的刻蚀工艺所形成的阶梯状开口,只会沿着该特定方向延伸,进而在多层堆栈结构中形成一个沿着条状通孔延伸方向延伸的阶梯状多层堆栈接触结构。与已知技术相比,沿着特定方向延伸的多层堆栈接触结构并不会占据多层堆栈结构太多布线空间,可大幅增加多层堆栈结构中存储器阵列的设置,增进三维存储器元件的存储器容量。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (6)
1.一种存储器元件的制作方法,包括:
提供一多层堆栈结构,使其具有多个绝缘层和多个导电层相互堆栈;
于该多层堆栈结构上形成一第一图案化硬掩模层,使其具有一第一条状通孔,沿一第一方向延伸,并将一部分该多层堆栈结构暴露于外;
形成一第一图案化光刻胶层,覆盖该第一图案化硬掩模层以及一部分被暴露于外的该多层堆栈结构,藉以在该第一条状通孔中定义出至少一第一光刻胶开口;
进行一第一刻蚀工艺,以形成至少一第一接触开口,延伸进入该多层堆栈结构而具有一第一深度,将一部分这些绝缘层和一部分这些导电层暴露于外;
进行一光刻胶修整工艺,使该第一光刻胶开口等向地扩大;以及
进行一第二刻蚀工艺,使该第一接触开口延伸进入该多层堆栈结构而具有一第二深度,并形成一第二接触开口,将另一部分这些绝缘层和另一部分这些导电层暴露于外,且使该第二接触开口与该第一接触开口结合而形成一第一阶梯状开口,沿该第一方向延伸;这些绝缘层中至少一者,具有相互分离的一第一暴露部分和一第二暴露部分;且这些导电层中至少一者具有相互分离的一第三暴露部分和一第四暴露部分。
2.根据权利要求1所述的存储器元件的制作方法,其中在形成该图案化光刻胶层之前,更包括形成一保护层以覆盖该第一图案化硬掩模层、该第一条状通孔的侧壁以及经由该第一条状通孔暴露于外的该多层堆栈结构。
3.根据权利要求1所述的存储器元件的制作方法,其中该第一光刻胶开口是用来将该多层堆栈结构的一中心部分暴露于外;且经由该第一阶梯状开口暴露于外的该多层堆栈结构,包括由该多层堆栈结构的该中心部分,往外侧渐次高升的一阶梯状结构。
4.根据权利要求1所述的存储器元件的制作方法,更包括:
移除该第一图案化硬掩模层和该第一图案化光刻胶层;
于该多层堆栈结构上形成一第二图案化硬掩模层,使其具有一第二条状通孔,对准该第一阶梯状开口,并沿该第一方向延伸,且将一部分该多层堆栈结构暴露于外;
形成一第二图案化光刻胶层,覆盖该第二图案化硬掩模层以及一部分被暴露于外的该多层堆栈结构,藉以在该第二条状通孔中至少定义出一第二光刻胶开口;
重复该第二刻蚀工艺和该光刻胶修整工艺,藉以使该第一阶梯状开口沿该第一方向延长并且垂直向下延伸。
5.一种存储器元件的制作方法,包括:
提供一多层堆栈结构,使其具有多个绝缘层和多个导电层相互堆栈;
于该多层堆栈结构上形成一第一图案化硬掩模层,使其具有一第一条状通孔,沿一第一方向延伸,并将一部分该多层堆栈结构暴露于外;
形成一第一图案化光刻胶层,覆盖该第一图案化硬掩模层以及一部分被暴露于外的该多层堆栈结构,藉以在该第一条状通孔中定义出至少一第一光刻胶开口以及与该第一光刻胶开口分离的一第三光刻胶开口;
进行一第一刻蚀工艺,以形成至少一第一接触开口和一第三接触开口,延伸进入该多层堆栈结构而具有一第一深度,将一部分这些绝缘层和一部分这些导电层暴露于外;
进行一光刻胶修整工艺,使该第一光刻胶开口和该第三光刻胶开口等向地扩大;以及
进行一第二刻蚀工艺,使该第一接触开口和该第三接触开口延伸进入该多层堆栈结构而具有一第二深度,并以形成至少一第二接触开口和一第四接触开口,将另一部分这些绝缘层和另一部分这些导电层暴露于外;
其中该第一接触开口与该第二接触开口结合形成一第一阶梯状开口;该第三接触开口与该第四接触开口结合形成一第二阶梯状开口;且由该第一阶梯状开口和该第二阶梯状开口暴露于外的该多层堆栈结构,包括由该多层堆栈结构的两侧部分,往该多层堆栈结构的一中心部份渐次高升的一阶梯状结构。
6.根据权利要求5所述的存储器元件的制作方法,其中该第一光刻胶开口和该第三光刻胶开口是分别用来将该多层堆栈结构位于该第一条状通孔两侧的外围部分暴露于外。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510146600.3A CN106158861B (zh) | 2015-03-31 | 2015-03-31 | 存储器元件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510146600.3A CN106158861B (zh) | 2015-03-31 | 2015-03-31 | 存储器元件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106158861A CN106158861A (zh) | 2016-11-23 |
CN106158861B true CN106158861B (zh) | 2019-01-29 |
Family
ID=57337220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510146600.3A Active CN106158861B (zh) | 2015-03-31 | 2015-03-31 | 存储器元件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106158861B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109712958B (zh) * | 2017-10-25 | 2021-01-05 | 旺宏电子股份有限公司 | 阶梯接触结构、阶梯接触结构的制造方法以及存储器结构 |
CN109075173B (zh) * | 2018-06-28 | 2019-09-03 | 长江存储科技有限责任公司 | 形成用于三维存储器件双侧布线的阶梯结构的方法 |
CN109075172B (zh) | 2018-06-28 | 2019-09-03 | 长江存储科技有限责任公司 | 用于三维存储器件双侧布线的阶梯结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101713228B1 (ko) * | 2010-06-24 | 2017-03-07 | 삼성전자주식회사 | 비대칭 워드라인 패드를 갖는 반도체 메모리 소자 |
JP2015026674A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
-
2015
- 2015-03-31 CN CN201510146600.3A patent/CN106158861B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106158861A (zh) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI738202B (zh) | 三維快閃記憶體及其陣列佈局 | |
US8461003B2 (en) | Method for fabricating 3D-nonvolatile memory device | |
CN109326608B (zh) | 三维叠层半导体结构的制造方法及其制得的结构 | |
US8877587B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US10141221B1 (en) | Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same | |
CN107611129B (zh) | 三维非易失性存储器及其制造方法 | |
US9461063B1 (en) | Method for forming a semiconductor structure | |
US9269717B2 (en) | EEPROM device and forming method and erasing method thereof | |
US9196315B2 (en) | Three dimensional gate structures with horizontal extensions | |
CN106158861B (zh) | 存储器元件及其制作方法 | |
KR100809328B1 (ko) | 비휘발성 메모리 집적 회로 장치의 제조 방법 및 이를통해서 제조된 비휘발성 메모리 집적 회로 장치 | |
US20160284722A1 (en) | Memory device and manufacturing method of the same | |
CN108155192A (zh) | 半导体器件及其形成方法 | |
US20120202335A1 (en) | Methods of fabricating nonvolatile memory devices including voids between active regions and related devices | |
CN106298472A (zh) | 半导体结构的形成方法 | |
CN100414687C (zh) | 与非型快闪存储器件的制造方法 | |
CN1201388C (zh) | 快闪存储器的制造方法 | |
TWI647819B (zh) | 立體記憶體元件及其製作方法 | |
CN109148453B (zh) | 制造半导体器件的方法与3d存储器件 | |
US9455265B2 (en) | Semiconductor 3D stacked structure and manufacturing method of the same | |
KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
CN106298784A (zh) | 存储器元件及其制作方法 | |
TWI483385B (zh) | 半導體結構製造方法及製成之結構 | |
US20100062581A1 (en) | Method of fabricating non-volatile memory device | |
CN104465664A (zh) | 分栅式闪存及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |