CN106153983A - 一种可编程闭环Sigma‑Delta微加速度计及控制系统 - Google Patents
一种可编程闭环Sigma‑Delta微加速度计及控制系统 Download PDFInfo
- Publication number
- CN106153983A CN106153983A CN201610504156.2A CN201610504156A CN106153983A CN 106153983 A CN106153983 A CN 106153983A CN 201610504156 A CN201610504156 A CN 201610504156A CN 106153983 A CN106153983 A CN 106153983A
- Authority
- CN
- China
- Prior art keywords
- micro
- circuit
- control system
- signal
- acceleration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及控制电路领域,特别涉及一种可编程闭环Sigma‑Delta微加速度计及控制系统。本发明提供的可编程闭环Sigma‑Delta微加速度计控制系统通过将微加速度传感器、前端检测电路、AD转换电路、FPGA信号处理电路及控制电路首尾相接构成闭环回路,通过将sigma‑delta调制技术应用到控制系统中,提高了闭环微加速度计的信噪比和精度,同时采用FPGA实现的sigma‑delta调制器及DSP构成的控制电路可以随时修改或重新设计,提高了整个系统的灵活性。将sigma‑delta调制技术应用到了微加速度计中,降低了闭环微加速度系统的噪声基底,提高了信噪比,同时采用了数字电路处理方式,减小了模拟器件带来的误差,可以实现高精度输出。
Description
技术领域
本发明涉及控制电路领域,特别涉及一种可编程闭环Sigma-Delta微加速度计及控制系统。
背景技术
微机械加速度计是一种重要的惯性传感器,广泛用于汽车、导弹等领域。当外界有加速度时,闭环的控制方式引入了静电力,在静电力的作用下,敏感质量块始终保持在中心位置附近,降低了系统的非线性,提高了系统的稳定性。同时,采用数字式脉宽反馈来代替模拟反馈,有利于提高静电力的线性度,避免了因静电力过大导致质量块与检测电极之间相互吸附。相对于传统的模数转换器而言,Sigma-Delta调制器可以实现低位的数字输出,降低了后端数模转换的设计难度,同时还可以将过采样技术和噪声整形技术应用到闭环微加速度计中,抑制了闭环微加速度计的系统噪声,降低了带宽范围内的噪声基底,提高了系统的信噪比。2012年梁文全等人将高阶sigma-delta接口应用到了MEMS系统中,并提出了一种多重反馈的设计方法,大大提高了MEMS加速度计的信噪比。2012年Bader Almutairi设计了一种级联结构(multi stage noise shaping,MASH)结构的Sigma-Delta闭环微加速度计,成功的降低了系统的基底噪声,提高了系统的信噪比。2014年杜松杰等人提出了一种局部反馈型Sigma-Delta闭环微加速度计,改善了噪声传递函数的零点,进一步提高了系统的信噪比和精度。但是以往的Sigma-Delta的设计均是基于模拟电路的,因此系统受模拟器件的失配误差影响较大;同时对于不同场合的要求时,需要对电路进行重新设计与制作,延长了开发周期。
发明内容
本发明的目的在于克服现有技术中基于模拟电路的Sigma-Delta微加速度计受模拟器件适配误差影响大,同一电路不能适应不同场合,从而造成开发周期长的问题,提供一种数字可编程Sigma-Delta调制器来提高系统的信噪比,实现数字化输出,并采用DSP来实现后端控制电路。既消除了模拟器件的失配误差,又使得整个系统灵活多变,可适用于不同要求的应用场合。
为了实现上述发明目的,本发明提供了以下技术方案:
一种可编程闭环Sigma-Delta微加速度计控制系统,包括依次连接的微加速度传感器、前端检测电路、AD转换电路、FPGA信号处理电路;
所述微加速度传感器用于感测微加速度信号并将其转化为差分电容信号输出至所述前端检测电路;
所述前端检测电路用于将所述差分电容信号转化为模拟电压信号,并将其输出至AD转换电路;
所述AD转换电路将该模拟电压信号转换为低频高位数字信号,并将该低频高位数字信号传输至FPGA信号处理电路;
所述FPGA信号处理电路包括串接的数字插值滤波器及sigma-delta调制器;所述数字插值滤波器用于将所述低频高位数字信号转换为高频高位数字信号;所述sigma-delta调制器用于将所述高频高位数字信号的量化噪声进行整形后输出高频低位数字信号;
所述FPGA信号处理电路的输出还与控制电路连接,所述控制电路对FPGA信号处理电路输出的信号处理后反馈至所述微加速度传感器。
进一步的,所述控制电路为DSP控制电路,所述DSP控制电路包括第二位流输出接口及第二JTAG接口;所述第二位流输出接口与所述微加速度传感器连接;
所述第二JTAG接口用于调整所述DSP控制电路中的系统动态性能控制算法,所述系统动态性能控制算法用于对FPGA信号处理电路输出的信号进行处理,并反馈至微加速度传感器以调节和优化控制系统的阻尼比和固有频率,进而改善控制系统的动态性能,一般的,控制系统的动态性能包括超调量、调节时间、和上升时间等参数。
进一步的,所述数字插值滤波器包括多个依次串接的梳状滤波器以及多个串接的积分器;梳状滤波器与积分器之间设置有一内插器;所述内插器的内插倍数为16以上,如该值可以是32、64、128、256等。
优选的,所述数字插值滤波器包括三个依次串接的梳状滤波器及三个依次串接的积分器。
进一步的,所述sigma-delta调制器包括依次串接第一积分器、第二积分器及第三积分器及量化器;所述第三积分器的输出h倍负反馈至所述第二积分器输入端;
所述量化器的输出端分别输出a1倍负反馈、a2倍负反馈及a3倍负反馈至第一积分器、第二积分器及第三积分器的输入端。
进一步的,所述FPGA信号处理电路通过第一JTAG接口接收来自上位机的烧制程序。
进一步的,所述FPGA信号处理电路通过第一位流输出接口输出数据;所述第一尾流输出接口连接一DA转换电路,将数字信号转换为模拟信号。
本发明同时提供一种微加速度计,包含如上所述的控制系统。
与现有技术相比,本发明的有益效果:本发明提供的可编程闭环Sigma-Delta微加速度计控制系统通过将微加速度传感器、前端检测电路、AD转换电路、FPGA信号处理电路及控制电路首尾相接构成闭环回路,通过将sigma-delta调制技术应用到控制系统中,提高了闭环微加速度计的信噪比和精度,同时采用FPGA实现的sigma-delta调制器及DSP构成的控制电路可以随时修改或重新设计,提高了整个系统的灵活性。将sigma-delta调制技术应用到了微加速度计中,降低了闭环微加速度系统的噪声基底,提高了信噪比,同时采用了数字电路处理方式,减小了模拟器件带来的误差,可以实现高精度输出。
附图说明:
图1 是本发明针对的可编程sigma-delta微加速度计控制系统原理图。
图2 是本发明中FPGA信号处理电路的。
图3 是本发明中数字插值滤波器模型。
图4 是本发明中sigma-delta调制器模型。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例,凡基于本发明内容所实现的技术均属于本发明的范围。
实施例1:如图1所示,本实施例提供一种可编程闭环Sigma-Delta微加速度计控制系统,包括依次连接的微加速度传感器1、前端检测电路2、AD转换电路3、FPGA信号处理电路4;
所述微加速度传感器1用于感测微加速度信号并将其转化为差分电容信号输出至所述前端检测电路2;
所述前端检测电路2用于将所述差分电容信号转化为模拟电压信号,并将其输出至AD转换电路3;
所述AD转换电路3将该模拟电压信号转换为低频高位数字信号,并将该低频高位数字信号传输至FPGA信号处理电路4;
所述FPGA信号处理电路4包括串接的数字插值滤波器41及sigma-delta调制器42;所述数字插值滤波器41用于将所述低频高位数字信号转换为高频高位数字信号,本实施例中,数字插值滤波器41可实现将A/D转换电路3的输出进行升采样,并将采样频率提高OSR倍;所述sigma-delta调制器42用于将所述高频高位数字信号的量化噪声进行整形后输出高频低位数字信号后通过FPGA位流输出接口6输出,Sigma-Delta调制器42通过对量化噪声进行整形并输出低位高精度的数字信号后,可有效降低后端DA转换器的设计难度。具体的,本实施中,所述数字插值滤波器包括三个依次串接的梳状滤波器411以及三个依次串接的积分器413;梳状滤波器411与积分器413之间设置有一64倍内插器412;64倍内插器412可将采样频率提高64倍,实现64倍过采样率,同时将得到的采样信号通过三级积分器(图3中的三个积分器413)滤波后,最终实现高采样频率的数字信号X(n),每个积分器413之间还设置有调整系数k1、k2,k1、k2的取值范围均为大于0小于或等于1;而在另外一些实例中,可根据需要调整使得插值滤波器41实现16~256倍的任意插值;所述sigma-delta调制器包括依次串接第一积分器421、第二积分器422及第三积分器423及量化器424;所述第三积分器423的输出h倍负反馈至所述第二积分器422输入端,对sigma-delta调制器的零点进行了优化,以提高系统的信噪比;所述量化器424的输出端分别输出a1倍负反馈、a2倍负反馈及a3倍负反馈至第一积分器421、第二积分器422及第三积分器423的输入端,其中,第一积分器、第二积分器、第三积分器之间均设置有调整系数c1、c2;h、c1、c2、a1、a2、a3的取值范围均为大于0小于或等于1;本实施例提供的sigma-delta调制器即实现了量化噪声的整形,又实现了低位的数字输出。
所述FPGA信号处理电路4采用第一JTAG接口5接收来自上位机的烧制程序,如可在上位机中采用Verilog语言来对数字插值滤波器41及sigma-delta调制器42进行调整设计,可实现对sigma-delta调制器42的括结构、阶次、量化器的位数的变化设计,从而使得整个控制系统更加灵活。
所述FPGA信号处理电路4的输出还与控制电路连接,本实施例中,所述控制电路为DSP控制电路7,所述DSP控制电路7包括第二位流输出接口8及第二JTAG接口9;所述第二位流输出接口8与所述微加速度传感器1连接,或,所述DSP控制电路7直接输出信号电平值所述微加速度传感器1用于宽脉冲反馈;即所述控制电路7对FPGA信号处理电路4输出的信号进行基于PID算法的系统动态性能控制算法进行处理后反馈至所述微加速度传感器1,以引入静电力反馈的方式调节和优化控制系统的阻尼比和固有频率,进而改善控制系统的动态性能,一般的,控制系统的动态性能包括超调量、调节时间、和上升时间等参数;这种脉宽反馈的方法大大提高了静电力的线性度;PID算法用于减小模拟器件带来的失配误差;所述第二JTAG接口9用于调整所述DSP控制电路中的控制器算法,使得DSP控制电路中控制器算法有较高的自由度,以适应不同的工作环境;本实施例将sigma-delta调制技术应用到了闭环微加速度计中,降低了系统噪声,提高了信噪比和精度。
实施例2:本实施例提供一种微加速度计,包含如实施例1所述的控制系统。
Claims (8)
1.一种可编程闭环Sigma-Delta微加速度计控制系统,其特征在于,包括依次连接的微加速度传感器、前端检测电路、AD转换电路、FPGA信号处理电路;
所述微加速度传感器用于感测微加速度信号并将其转化为差分电容信号输出至所述前端检测电路;
所述前端检测电路用于将所述差分电容信号转化为模拟电压信号,并将其输出至AD转换电路;
所述AD转换电路将该模拟电压信号转换为低频高位数字信号,并将该低频高位数字信号传输至FPGA信号处理电路;
所述FPGA信号处理电路包括串接的数字插值滤波器及sigma-delta调制器;所述数字插值滤波器用于将所述低频高位数字信号转换为高频高位数字信号;所述sigma-delta调制器用于将所述高频高位数字信号的量化噪声进行整形后输出高频低位数字信号;
所述FPGA信号处理电路的输出还与控制电路连接,所述控制电路对FPGA信号处理电路输出的信号处理后反馈至所述微加速度传感器。
2.如权利要求1所述的控制系统,其特征在于,所述控制电路为DSP控制电路,所述DSP控制电路包括第二位流输出接口及第二JTAG接口;所述第二位流输出接口与所述微加速度传感器连接;
所述第二JTAG接口用于调整所述DSP控制电路中的系统动态性能控制算法。
3.如权利要求1所述的控制系统,其特征在于,所述数字插值滤波器包括多个依次串接的梳状滤波器以及多个串接的积分器;梳状滤波器与积分器之间设置有一内插器;所述内插器的内插倍数为16以上。
4.如权利要求3所述的控制系统,其特征在于,所述数字插值滤波器包括三个依次串接的梳状滤波器及三个依次串接的积分器。
5.如权利要求1所述的控制系统,其特征在于,所述sigma-delta调制器包括依次串接第一积分器、第二积分器及第三积分器及量化器;所述第三积分器的输出h倍负反馈至所述第二积分器输入端;
所述量化器的输出端分别输出a1倍负反馈、a2倍负反馈及a3倍负反馈至第一积分器、第二积分器及第三积分器的输入端。
6.如权利要求1所述的控制系统,其特征在于,所述FPGA信号处理电路通过第一JTAG接口接收来自上位机的烧制程序。
7.如权利要求1所述的控制系统,其特征在于,所述FPGA信号处理电路通过第一位流输出接口输出数据;所述第一尾流输出接口连接一DA转换电路,将数字信号转换为模拟信号。
8.一种微加速度计,其特征在于,包含如权利要求1至7任一项所述的控制系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610504156.2A CN106153983A (zh) | 2016-06-30 | 2016-06-30 | 一种可编程闭环Sigma‑Delta微加速度计及控制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610504156.2A CN106153983A (zh) | 2016-06-30 | 2016-06-30 | 一种可编程闭环Sigma‑Delta微加速度计及控制系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106153983A true CN106153983A (zh) | 2016-11-23 |
Family
ID=57350638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610504156.2A Pending CN106153983A (zh) | 2016-06-30 | 2016-06-30 | 一种可编程闭环Sigma‑Delta微加速度计及控制系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106153983A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255108A (zh) * | 2018-01-24 | 2018-07-06 | 中国科学院地质与地球物理研究所 | 一种mems传感器控制器电路 |
CN112748256A (zh) * | 2019-10-29 | 2021-05-04 | 美新半导体(无锡)有限公司 | 一种热交换式加速度计及其加热控制方法 |
CN114200995A (zh) * | 2021-12-10 | 2022-03-18 | 上海富芮坤微电子有限公司 | 参考电压产生电路及Sigma Delta调制器 |
CN115865096A (zh) * | 2022-11-01 | 2023-03-28 | 北京自动化控制设备研究所 | 一种分立式Sigma-delta电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103107813A (zh) * | 2012-11-13 | 2013-05-15 | 长沙景嘉微电子股份有限公司 | 一种带Class-AB输出的音频DAC电路 |
CN103944575A (zh) * | 2014-04-21 | 2014-07-23 | 中国科学院半导体研究所 | 过采样64倍有效位数为18位的σ-δ调制电路 |
CN105007076A (zh) * | 2014-04-24 | 2015-10-28 | 苏州迈略信息科技有限公司 | 一种过采样数模转换器的失配自动矫正电路 |
CN105699694A (zh) * | 2016-04-21 | 2016-06-22 | 中国科学院上海微系统与信息技术研究所 | 基于fpga的微机电混合σδm加速度计闭环检测电路系统 |
-
2016
- 2016-06-30 CN CN201610504156.2A patent/CN106153983A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103107813A (zh) * | 2012-11-13 | 2013-05-15 | 长沙景嘉微电子股份有限公司 | 一种带Class-AB输出的音频DAC电路 |
CN103944575A (zh) * | 2014-04-21 | 2014-07-23 | 中国科学院半导体研究所 | 过采样64倍有效位数为18位的σ-δ调制电路 |
CN105007076A (zh) * | 2014-04-24 | 2015-10-28 | 苏州迈略信息科技有限公司 | 一种过采样数模转换器的失配自动矫正电路 |
CN105699694A (zh) * | 2016-04-21 | 2016-06-22 | 中国科学院上海微系统与信息技术研究所 | 基于fpga的微机电混合σδm加速度计闭环检测电路系统 |
Non-Patent Citations (1)
Title |
---|
BADER ALMUTAIRI 等: "Multi stage noise shaping sigma–delta modulator (MASH) for capacitive MEMS accelerometers", 《SENSORS AND ACTUATORS A: PHYSICAL》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255108A (zh) * | 2018-01-24 | 2018-07-06 | 中国科学院地质与地球物理研究所 | 一种mems传感器控制器电路 |
CN108255108B (zh) * | 2018-01-24 | 2019-06-04 | 中国科学院地质与地球物理研究所 | 一种mems传感器控制器电路 |
CN112748256A (zh) * | 2019-10-29 | 2021-05-04 | 美新半导体(无锡)有限公司 | 一种热交换式加速度计及其加热控制方法 |
CN114200995A (zh) * | 2021-12-10 | 2022-03-18 | 上海富芮坤微电子有限公司 | 参考电压产生电路及Sigma Delta调制器 |
CN115865096A (zh) * | 2022-11-01 | 2023-03-28 | 北京自动化控制设备研究所 | 一种分立式Sigma-delta电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106153983A (zh) | 一种可编程闭环Sigma‑Delta微加速度计及控制系统 | |
US8907829B1 (en) | Systems and methods for sampling in an input network of a delta-sigma modulator | |
CN104579346B (zh) | 模数转换器 | |
US7379002B1 (en) | Methods and apparatus for a multi-mode analog-to-digital converter | |
CN101917198A (zh) | 连续时间的高速低功耗sigma-delta调制器 | |
CN104639168B (zh) | Sigma‑Delta型模数转换器模拟前端电路 | |
CN104935342B (zh) | 一种动态过采样模/数转换器及其设计方法 | |
CN111900992A (zh) | 一种基于增量调制的模数转换器 | |
CN104883190B (zh) | 一种包含自适应增量调制的高精度模数转换器 | |
US8405535B1 (en) | Integrated circuit with configurable analog to digital converter | |
CN109245769A (zh) | 一种基于量化mimo-ofdm系统的低精度adc | |
CN114900189B (zh) | 低噪声泄露的mashδς调制器 | |
US9729165B2 (en) | Delta-sigma analog-to-digital converter topology with improved distortion performance | |
US6697000B2 (en) | Delta-sigma modulator with feed-forward path | |
CN212486486U (zh) | 一种基于增量调制的模数转换器 | |
CN201616819U (zh) | 一种积分型模数转换器 | |
CN108123719A (zh) | 一种基于FPGA的Sigma-Delta调制器 | |
CN108063621B (zh) | 可变架构的sigma-delta数据转换器 | |
Cortez et al. | High-level design of a 14-bit continuous-time sigma-delta modulator with fir dac for low-voltage audio devices | |
CN113328754B (zh) | 环路延迟补偿电路及Sigma-Delta模数转换器 | |
CN214045586U (zh) | 滤除10kHz-100kHz范围内特定干扰信号的自适应滤波器 | |
CN107222216B (zh) | 采用自噪声耦合的二阶连续时间sd模数转换器 | |
CN212969612U (zh) | 一种避免信号斜率过载的增量调制器 | |
Ziquan et al. | The design of a multi-bit quantization sigma-delta modulator | |
CN212231429U (zh) | 一种新型的连续时间sigma-delta ADC调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161123 |