CN106057759B - 一种用于打线封装的半导体结构 - Google Patents

一种用于打线封装的半导体结构 Download PDF

Info

Publication number
CN106057759B
CN106057759B CN201610585074.5A CN201610585074A CN106057759B CN 106057759 B CN106057759 B CN 106057759B CN 201610585074 A CN201610585074 A CN 201610585074A CN 106057759 B CN106057759 B CN 106057759B
Authority
CN
China
Prior art keywords
pressure welding
metallic film
layer
covered
welding area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610585074.5A
Other languages
English (en)
Other versions
CN106057759A (zh
Inventor
陈敏
徐远
欧新华
袁琼
符志岗
刘宗金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xindao Electronic Technology Co., Ltd
Original Assignee
SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co Ltd filed Critical SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201610585074.5A priority Critical patent/CN106057759B/zh
Publication of CN106057759A publication Critical patent/CN106057759A/zh
Application granted granted Critical
Publication of CN106057759B publication Critical patent/CN106057759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种用于打线封装的半导体结构，包括：衬底，所述衬底上分布有若干压焊区；氧化层，覆盖于所述衬底的部分上表面且暴露所述若干压焊区；金属薄膜，覆盖于所述压焊区之上以及与所述压焊区临近的部分所述氧化层的上表面；钝化层，覆盖于暴露的所述氧化层的上表面以及与所述暴露的氧化层临近的部分所述金属薄膜的上表面，所述钝化层暴露位于所述压焊区之上的金属薄膜，以用于打线封装。

Description

一种用于打线封装的半导体结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种用于打线封装的半导体结构。
背景技术
打线键合技术是芯片与封装结构之间电路互联的最常用的使用方式。在打线键合时，虚焊、芯片压焊区（Bond pad）金属开裂等问题，都会影响半导体器件的参数与性能。
现阶段，考虑到封装的成本，打线键合时通常用铜线代替传统的金线。但当使用铜线键合时，出现了芯片压焊区金属开裂的情况。
经实验测试发现，Bond pad金属开裂不光与后道封装打线能量有关，很多时候是由于芯片的正面金属硬度与打线能量不匹配造成的。因为从芯片的正面金属以及键合所用金属线的材料特性上来看，铜线的硬度远大于金线的硬度，面芯片正面的金属的强度却没有得到提高，导致键合时压焊区金属开裂。
发明内容
鉴于上述技术问题，本发明提供一种用于打线封装的半导体结构，通过优化金属成分和金属淀积设备，解决后道封装打线的金属开裂问题。
本发明解决上述技术问题的主要技术方案为：
一种用于打线封装的半导体结构，其特征在于，包括：
衬底，所述衬底上分布有若干压焊区；
氧化层，覆盖于所述衬底的部分上表面且暴露所述若干压焊区；
金属薄膜，覆盖于所述压焊区之上以及与所述压焊区临近的部分所述氧化层的上表面；
钝化层，覆盖于暴露的所述氧化层的上表面以及与所述暴露的氧化层临近的部分所述金属薄膜的上表面，所述钝化层暴露位于所述压焊区之上的金属薄膜，以用于打线封装；
其中，所述金属薄膜为铝铜合金。
优选的，上述的半导体结构，其中，在所述铝铜合金中，铝的重量比例为0.5%。
优选的，上述的半导体结构，其中，位于所述压焊区之上的所述金属薄膜的厚度为3μm。
优选的，上述的半导体结构还包括：
黏附层，覆盖于所述压焊区的上表面，且所述金属薄膜覆盖于所述黏附层之上以及与所述压焊区临近的部分所述氧化层的上表面；
其中，所述黏附层用于增强所述金属薄膜与所述衬底之间的附着力。
优选的，上述的半导体结构，其中，所述黏附层的材质为Ti。
优选的，上述的半导体结构，其中，所述衬底为Si衬底，所述Ti与所述Si反应生成TiSi2，以降低打线封装时的接触电阻。
优选的，上述的半导体结构，其中，所述黏附层的厚度为500Å。
优选的，上述的半导体结构还包括：
阻挡层，覆盖于所述黏附层的上表面，且所述金属薄膜覆盖于所述阻挡层的上表面以及与所述压焊区临近的部分所述氧化层的上表面；
其中，所述阻挡层用于防止所述黏附层中的Ti与所述金属薄膜中的Al交互扩散。
优选的，上述的半导体结构，其中，所述阻挡层的材质为TiN。
优选的，上述的半导体结构，其中，所述阻挡层的厚度为1000Å。
上述技术方案具有如下优点或有益效果：
本发明通过优化用于打线封装的半导体器件的压焊区金属成分和金属淀积设备，采用铝铜合金，并添加一定厚度的Ti黏附层和TiN阻挡层，在增加金属薄膜与压焊区的附着力的同时降低了打线时的接触电阻，成功解决了后道封装打线时压焊区金属开裂的问题。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明的用于打线封装的半导体器件结构图；
图2为实施例中不同组合的金属的实验分组列表。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。当然除了这些详细描述外，本发明还可以具有其他实施方式。
下面结合具体的实施例以及附图详细阐述本发明的用于打线封装的半导体结构。
本发明的半导体结构，适用于任何需要进行打线封装的半导体器件，本实施例为方便阐述，以TVS（Transient Voltage Suppressor，瞬变电压抑制二极管）二极管为例进行阐述。
传统的TVS二极管，其正面金属通常为铝硅铜合金，例如含铝1%，含硅0.5%，也即Al1%Si0.5%Cu，这种合金的一个不足之处是在进行铜线键合时，其硬度与打线能力不匹配，导致TVS二极管正面的金属开裂现象发生。并且传统在TVS二极管正面淀积金属的设备为Varian，其淀积金属的覆盖性不太理想，也同样会影响后道打线封装的性能。
因此在本发明中，通过优化金属淀积设备，选用Endura淀积设备，其淀积金属的均匀性较佳，可提高金属淀积的覆盖性。并且本发明还通过优化金属成分，使得后续封装打线时，覆盖在器件表面的金属可以承受更大的压力。
参照图1，本实施例的用于打线封装的半导体器件（以TVS二极管为例）包括：
衬底1，其上分布有若干压焊区10（图1为方便展示，仅展示出一个压焊区10）；其中，衬底1为硅（Si）衬底，分布于衬底1上的压焊区（Bond pad）10用于后续打线封装时，将半导体器件与键合线电连接。
在衬底1上未分布有压焊区10的区域，覆盖有一层氧化层2；在衬底1的压焊区10上方，即覆盖用于打线封装的金属薄膜5。作为一个优选的实施例，为了增加金属薄膜5与压焊区10之间的附着力，先在压焊区10上表面沉积一层黏附层3，该黏附层3的材质为Ti，厚度优选为500 Å，有了这层Ti黏附层3，后续金属薄膜5更容易被淀积，同时Ti与衬底1中的Si反应生成TiSi2，TiSi2的电阻非常低，因此在后续打线封装时也起到降低接触电阻的作用。
进一步的，该金属薄膜5为铝铜合金，且铝的重量比例为0.5%，也即用化学式表现为Al0.5%Cu；并且金属薄膜5的厚度优选为3μm，采用3μm 厚的Al0.5%Cu金属薄膜5，其硬度显著提高，后续封装打线可以承受更大的压力。
更优选地，若直接在Ti黏附层3上表面淀积金属薄膜5，电阻会非常大而且金属也会很粗糙。因此需要一层阻挡层4，优选为TiN，厚度优选为1000 Å，以防止黏附层3中的Ti和金属薄膜5中的Al因直接接触而发生交互扩散。
所以，作为一个优选实施例，参照图1，此处半导体器件（TVS二极管）的结构层次为：衬底1，其上分布有若干压焊区10；氧化层2，覆盖于衬底1上未分布有压焊区10的区域，以暴露出压焊区10；黏附层3（材质优选为Ti，厚度优选为500 Å），覆盖于压焊区10的上表面；阻挡层4（材质优选为TiN，厚度优选为1000 Å），覆盖于黏附层3的上表面；金属薄膜5（材质优选为Al0.5%Cu，厚度优选为3μm），覆盖于阻挡层4的上表面以及与压焊区10临近的部分氧化层2的上表面；钝化层6，覆盖于暴露的氧化层2的上表面以及与暴露的氧化层2临近的部分金属薄膜5的上表面，该钝化层6暴露位于压焊区10之上的金属薄膜5，以用于打线封装。
本发明通过将半导体器件的正面金属（原本为Al1%Si0.5%Cu）改进为Al0.5%Cu，因AlCu的硬度比AlSiCu大，后续封装打线可以承受更大的压力；并且在AlCu的下面引入Ti/TiN层次，来提高AlCu与接触孔中Si的接触性。其中Ti即黏附层3，有了这层黏附层3，后续金属薄膜5更容易被淀积，同时Ti与Si反应生成TiSi2，TiSi2电阻非常低，因此也起到降低接触电阻的作用。如果在Ti上直接淀积AlCu，电阻会非常大而且金属也会很粗糙，因此本发明还引入TiN作为阻挡层4，防止Ti和Al的交互扩散。
针对黏附层/阻挡层（Ti/TiN）的厚度、金属薄膜的成分比，以及选用的淀积金属薄膜的设备，本发明进行了多组对比实验，其中黏附层/阻挡层（Ti/TiN）的厚度分别为：344ÅTi/700ÅTiN和500ÅTi/1000ÅTiN；金属薄膜也分别进行3μm AlSiCu，4μm AlSiCu和3μm AlCu的分组实验，实验分组列表如图2所示，选取其中具有代表性的4种组合。其中，组合1~4中，4组条件的半导体器件分别进行PCM，良率以及打线情况的对比，第一二组仍有轻微的裂纹，第三组电参数正向压降Vf和基准线相比有偏高的现象，第四组打线无裂纹且良率高达100%，因此第四组组合（500ÅTi/1000ÅTiN + 3μm Al0.5%Cu）为最佳金属条件。
综上所述，本发明通过优化用于打线封装的半导体器件压焊区的金属淀积设备，选用Endura设备，以提高金属淀积的覆盖性；同时优化金属成分，采用3μm后的Al0.5%Cu铝铜合金，增加金属的硬度，并添加500Å厚度的Ti黏附层和1000Å厚度的TiN阻挡层，在增加金属薄膜与压焊区的附着力的同时降低了打线时的接触电阻，成功解决了后道封装打线时压焊区金属开裂的问题。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (4)

1.一种用于打线封装的半导体结构，其特征在于，包括：
衬底，所述衬底上分布有若干压焊区；
氧化层，覆盖于所述衬底的部分上表面且暴露所述若干压焊区；
金属薄膜，覆盖于所述压焊区之上以及与所述压焊区临近的部分所述氧化层的上表面；
钝化层，覆盖于暴露的所述氧化层的上表面以及与所述暴露的氧化层临近的部分所述金属薄膜的上表面，所述钝化层暴露位于所述压焊区之上的金属薄膜，以用于打线封装；
其中，所述金属薄膜为铝铜合金；
黏附层，覆盖于所述压焊区的上表面，且所述金属薄膜覆盖于所述黏附层之上以及与所述压焊区临近的部分所述氧化层的上表面；
其中，所述黏附层用于增强所述金属薄膜与所述衬底之间的附着力；
所述黏附层的材质为Ti；
所述衬底为Si衬底，所述Ti与所述Si反应生成TiSi2，以降低打线封装时的接触电阻；
在所述铝铜合金中，铝的重量比例为0.5％；
位于所述压焊区之上的所述金属薄膜的厚度为3μm；
所述黏附层的厚度为
2.如权利要求1所述的半导体结构，其特征在于，还包括：
阻挡层，覆盖于所述黏附层的上表面，且所述金属薄膜覆盖于所述阻挡层的上表面以及与所述压焊区临近的部分所述氧化层的上表面；
其中，所述阻挡层用于防止所述黏附层中的Ti与所述金属薄膜中的Al交互扩散。
3.如权利要求2所述的半导体结构，其特征在于，所述阻挡层的材质为TiN。
4.如权利要求2所述的半导体结构，其特征在于，所述阻挡层的厚度为
CN201610585074.5A 2016-07-22 2016-07-22 一种用于打线封装的半导体结构 Active CN106057759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610585074.5A CN106057759B (zh) 2016-07-22 2016-07-22 一种用于打线封装的半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610585074.5A CN106057759B (zh) 2016-07-22 2016-07-22 一种用于打线封装的半导体结构

Publications (2)

Publication Number Publication Date
CN106057759A CN106057759A (zh) 2016-10-26
CN106057759B true CN106057759B (zh) 2019-06-18

Family

ID=57417385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610585074.5A Active CN106057759B (zh) 2016-07-22 2016-07-22 一种用于打线封装的半导体结构

Country Status (1)

Country Link
CN (1) CN106057759B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783774A (zh) * 2016-12-20 2017-05-31 上海芯石微电子有限公司 一种氧化铝钝化结构及其制备方法
CN107833874A (zh) * 2017-11-15 2018-03-23 上海芯石微电子有限公司 一种多功能铝和氧化铝结构及其制备方法
CN108511350B (zh) * 2018-05-14 2020-09-01 南京溧水高新创业投资管理有限公司 一种功率器件的封装方法及功率器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
CN101390202A (zh) * 2006-02-23 2009-03-18 飞思卡尔半导体公司 用于铝铜健合焊盘的盖层
CN101567316A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 淀积金属的方法
CN101645409A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 焊盘形成方法
CN102201409A (zh) * 2010-03-24 2011-09-28 万国半导体(开曼)股份有限公司 具有钨间隔层的功率mosfet器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
CN101390202A (zh) * 2006-02-23 2009-03-18 飞思卡尔半导体公司 用于铝铜健合焊盘的盖层
CN101645409A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 焊盘形成方法
CN101567316A (zh) * 2009-06-04 2009-10-28 上海宏力半导体制造有限公司 淀积金属的方法
CN102201409A (zh) * 2010-03-24 2011-09-28 万国半导体(开曼)股份有限公司 具有钨间隔层的功率mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN106057759A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
US6346469B1 (en) Semiconductor device and a process for forming the semiconductor device
US8178976B2 (en) IC device having low resistance TSV comprising ground connection
US20240088087A1 (en) Electronic device with multi-layer contact and system
CN106469701B (zh) 半导体器件结构及其形成方法
CN106057759B (zh) 一种用于打线封装的半导体结构
CN106206518B (zh) 焊料金属化堆叠以及其形成方法
TW201115700A (en) Integrated circuit structure
TW201444037A (zh) 玻璃覆晶接合結構
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
US20120205812A1 (en) Patterns of passivation material on bond pads and methods of manufacture thereof
CN102931164B (zh) 半导体器件的封装件
JP7373061B2 (ja) 熱伝導体、熱伝導性材料、及び半導体デバイスのパッケージ構造
CN102931110B (zh) 半导体器件的封装方法
CN106298730B (zh) 具有电连接至导电结构的金属结构的半导体器件
CN103928448A (zh) 芯片装置和用于制造芯片装置的方法
US9583413B2 (en) Semiconductor device
CN205984951U (zh) 双面贴装的扇出封装结构
CN208028047U (zh) 缓解互连结构应力的半导体结构
CN106158798A (zh) 一种芯片结构及其封装方法
CN102244021B (zh) Low-k芯片封装方法
US20210066208A1 (en) Semiconductor package and method of manufacturing the same
CN106469697A (zh) 半导体器件及其制造方法
CN104752594B (zh) 一种用于ac‑led芯片结构倒装焊金属层的制作方法
CN104966733A (zh) 用于芯片嵌入的晶片基后道工序工艺
CN115206917A (zh) 半导体装置及半导体装置组合件中的氧化及腐蚀防护

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Zuchongzhi road in Pudong New Area Zhangjiang hi tech park Shanghai 201203 Lane 2277 Building No. 7

Patentee after: Shanghai Xindao Electronic Technology Co., Ltd

Address before: Zuchongzhi road in Pudong New Area Zhangjiang hi tech park Shanghai 201203 Lane 2277 Building No. 7

Patentee before: SHANGHAI PRISEMI ELECTRONIC TECHNOLOGY Co.,Ltd.