CN106057659B - 气相生长方法 - Google Patents

气相生长方法 Download PDF

Info

Publication number
CN106057659B
CN106057659B CN201610218871.XA CN201610218871A CN106057659B CN 106057659 B CN106057659 B CN 106057659B CN 201610218871 A CN201610218871 A CN 201610218871A CN 106057659 B CN106057659 B CN 106057659B
Authority
CN
China
Prior art keywords
reaction chamber
film
gas
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610218871.XA
Other languages
English (en)
Other versions
CN106057659A (zh
Inventor
高桥英志
佐藤裕辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIUFURAI TECHNOLOGY Co Ltd
Original Assignee
NIUFURAI TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIUFURAI TECHNOLOGY Co Ltd filed Critical NIUFURAI TECHNOLOGY Co Ltd
Publication of CN106057659A publication Critical patent/CN106057659A/zh
Application granted granted Critical
Publication of CN106057659B publication Critical patent/CN106057659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H01L21/2056—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种气相生长方法，能够在供给了含Ga的气体的同一反应室内，在Si上形成优质的膜。实施方式的气相生长方法中，将第一基板搬入反应室，向反应室供给含镓(Ga)的第一气体，在第一基板上形成第一膜，将第一基板从反应室搬出，将第二基板搬入反应室，向反应室供给含氯原子的第二气体，向反应室供给氢气或者惰性气体的第三气体，在第二基板上形成氮化铝膜或氮化硅膜的第二膜，将第二基板从反应室搬出。

Description

气相生长方法
技术领域
本发明涉及供给气体进行成膜的气相生长方法。
背景技术
作为以高质量成膜较厚的半导体膜的方法，存在通过气相生长使单晶膜在晶圆等基板上生长的外延生长技术。在使用外延生长技术的气相生长装置中，将晶圆载置在被保持为常压或者减压状态的反应室内的支撑部上。然后，一边对该晶圆加热，一边从反应室上部的例如喷气板(shower plate)向晶圆表面供给作为成膜原料的源气体等工艺气体。在晶圆表面发生源气体的热反应等，从而在晶圆表面成膜出外延单晶膜。
近年来，作为发光器件和功率器件的材料，氮化镓(GaN)类的半导体器件受到关注。作为成膜出GaN类半导体膜的外延生长技术，存在有机金属气相生长法(MOCVD法)。在有机金属气相生长法中，作为源气体，可以使用例如三甲基镓(TMG)、三甲基铟(TMI)、三甲基铝(TMA)等有机金属、以及氨(NH3)等。另外，为了抑制源气体间的反应，作为分离气体有时使用氢气(H2)。
已知在硅(Si)基板上形成GaN类半导体膜时，难以实现优质的单晶膜的生长。例如，在日本特许公开公报第2006-261476号中，记载了为解决该问题而在Si基板上形成氮化铝(AlN)的缓冲层的方法、在GaN的成膜前脱离Si基板表面的氢原子的方法。另外，在日本特许公开公报第2012-525708号中，记载了在利用MOCVD法的GaN类半导体膜的形成工艺中，为了从腔室结构部件中除去堆积物而通氯气的方法。
发明内容
本发明提供一种气相生长方法，能够在供给了含Ga的气体的同一反应室内，在Si上形成优质的膜。
本发明的一个实施方式的气相生长方法中，将第一基板搬入反应室；向所述反应室供给含镓(Ga)的第一气体，在所述第一基板上形成第一膜；将所述第一基板从所述反应室搬出；将第二基板搬入所述反应室；向所述反应室供给含氯原子的第二气体；向所述反应室供给氢气或惰性气体的第三气体；在所述第二基板上形成氮化铝膜或氮化硅膜的第二膜；将所述第二基板从所述反应室搬出。
在上述实施方式的气相生长方法中，优选地，供给上述第三气体时的上述第二基板的温度比供给上述第二气体时的上述第二基板的温度高。
在上述实施方式的气相生长方法中，优选地，将上述第二基板从上述反应室搬出之后，将表面为硅(Si)的第三基板搬入上述反应室，在上述第三基板上形成氮化铝膜或氮化硅膜的第三膜。
在上述实施方式的气相生长方法中，优选地，上述第三膜的膜厚比上述第二膜的膜厚更厚。
在上述实施方式的气相生长方法中，优选地，在供给上述第三气体之后、且形成上述第二膜之前，向上述反应室供给含氨的第四气体。
根据本发明，能够提供一种在供给有含Ga的气体的同一反应室内，在Si上形成优质膜的气相生长方法。
附图说明
图1是第一实施方式的气相生长方法所中用的气相生长装置的示意剖面图。
图2是第一实施方式的气相生长方法的工艺流程图。
图3是第二实施方式的气相生长方法的工艺流程图。
附图标记说明
10：反应室
W：半导体晶圆(基板)
具体实施方式
下面，参照附图说明本发明的实施方式。
在本说明书中，将气相生长装置被设置为可成膜的状态下的重力方向定义为“下”，将与之相反的方向定义为“上”。相应地，“下部”是指相对于基准的重力方向的位置。“下方”是指相对于基准的重力方向。并且，“上部”是指相对于基准的重力方向的相反方向的位置。然后，“上方”是指相对于基准的重力方向的相反方向。另外，“纵向”是指重力方向。
另外，本说明书中，“工艺气体”是指为了在基板上成膜而使用的气体的总称，是包括例如源气体、载气、分离气体、补偿气体等的概念。
另外，本说明书中，“氮气”被包含在“惰性气体”中。
(第一实施方式)
本实施方式的气相生长方法是，将第一基板搬入反应室并向反应室供给含镓(Ga)的第一气体，从而在第一基板上形成第一膜，然后从反应室搬出第一基板，将第二基板搬入反应室并向反应室供给含氯原子的第二气体，并向反应室供给氢气或者惰性气体的第三气体，从而在第二基板上形成氮化铝膜或氮化硅膜的第二膜，然后从反应室搬出第二基板。
图1是本实施方式的气相生长方法所使用的气相生长装置的示意剖面图。本实施方式的气相生长装置是利用MOVCD法(有机金属气相生长法)的垂直型单片式外延生长装置。
气相生长装置具备例如不锈钢制成的圆柱状中空体的反应室10。并且，具备配置在反应室10上部的用于向反应室10内供给工艺气体的喷气板11。在喷气板11的上部具备用于向反应室10内供给工艺气体或清洗气体等的气体供给部13。
另外，具备有设置在反应室10内的喷气板11下方的可载置半导体晶圆(基板)W的支撑部12。支撑部12可以是例如图1所示地在中心部设置有开口部的环状支架，也可以是具有同半导体晶圆W背面的大致整个面接触的结构的基座。
另外，具备将支撑部12配置在其上表面并进行旋转的旋转体单元14。另外，在支撑部12下方，具备对被载置在支撑部12的晶圆W进行加热的作为加热部16的加热器。
旋转体单元14的旋转轴18与位于下方的旋转驱动机构20连接。通过旋转驱动机构20，能够使半导体晶圆W以其中心为旋转中心，按例如300rpm以上1000rpm以下进行旋转。
优选地，圆筒状的旋转体单元14的直径与支撑部12的外周直径大致相等。在旋转轴18与反应室10的底部之间夹设有真空密封材料。
加热部16被设计成固定在旋转体单元14内。在加热部16中，通过贯通旋转轴18内部的电极22供给电力。另外，为了使半导体晶圆W从环状支架18上拆装，设置有贯通加热部16的顶销(未图示)。
气相生长装置在反应室10的底部还具备气体排出部26，用于将源气体在半导体晶圆W表面等发生反应后的的反应生成物以及反应室10的残留气体排出到反应室10的外部。此外，气体排出部26与真空泵连接(未图示)。
在图1示出的单片式外延生长装置中，在反应室10的侧壁位置设有使半导体晶圆进出的未图示的晶圆出入口以及闸阀。并且，构成为在由该闸阀连接的真空装载室(loadlock)(未图示)与反应室10之间，可以通过操作臂搬送半导体晶圆W。在此，由例如合成石英形成的操作臂可以插入到喷气板11与晶圆支撑部12之间的空间。
图2是本实施方式的气相生长方法的工艺流程图。本实施方式的气相生长方法利用图1所示的单片式外延生长装置进行。
本实施方式的气相生长方法具备第一基板搬入步骤(S10)、AlN膜形成步骤(S12)、GaN膜(第一膜)形成步骤(S14)、第一基板搬出步骤(S16)、虚设基板(第二基板)搬入步骤(S18)、清洗步骤(S20)、烘烤步骤(S22)、AlN膜(第二膜)形成步骤(S24)、第二基板搬出步骤(S26)、第三基板搬入步骤(S28)、AlN膜(第三膜)形成步骤(S30)、GaN膜(第三膜)形成步骤(S32)、第三基板搬出步骤(S34)。
首先，将表面为(111)面的硅(Si)即第一晶圆搬入反应室10内(S10)。第一晶圆例如是硅晶圆。第一晶圆是第一基板的一例。例如，打开反应室10的晶圆出入口的闸阀(未图示)，通过操作臂将真空装载室内的第一晶圆搬送到反应室10内。
然后，例如使用顶销(未图示)将第一晶圆载置在支撑部12。操作臂返回真空装载室，闸阀关闭。
然后，操作未图示的真空泵，使反应室10内的气体通过气体排出部26排气，使反应室10内达到规定的真空度。在此，提高加热部16的加热输出，使第一晶圆的温度保持在预备加热温度。
此后，提高加热部16的加热输出，使第一晶圆的温度升至烘烤的温度，例如1000℃以上1100℃以下。第一晶圆的温度例如由辐射温度计进行测量。
然后，继续进行利用真空泵的排气，同时，一边使旋转体单元14以规定的速度旋转，一边进行成膜前的烘烤(退火)。通过烘烤除去例如第一晶圆上的自然氧化膜，Si露出于表面。
在烘烤时，例如通过气体供给部13将氢气供给至反应室10。以规定时间进行烘烤之后，例如降低加热部16的加热输出，使第一晶圆的温度降温至外延生长温度，例如950℃以上1050℃以下。
然后，从气体供给部13通过喷气板11向反应室10内供给工艺气体。通过工艺气体的供给，在第一晶圆的Si表面经过外延生长而形成氮化铝(AlN)膜(S12)。AlN膜的膜厚为例如100nm以上300nm以下。
工艺气体是例如三甲基铝(TMA)被氢气(H2)稀释后的气体、以及氨(NH3)。三甲基铝(TMA)是铝(Al)的源气体，氨(NH3)是氮(N)的源气体。
此外，除了氮化铝(AlN)膜之外，也可以使用氮化硅(SiN)膜。
接着，从气体供给部13通过喷气板11向反应室10内供给工艺气体(第一气体)。通过工艺气体的供给，在第一晶圆的AlN膜表面经过外延生长而形成氮化镓(GaN)膜(S14)。GaN膜是第一膜的一例。
工艺气体包括含镓(Ga)的源气体。工艺气体是例如三甲基镓(TMG)被氢气(H2)稀释后的气体、以及氨(NH3)。三甲基镓(TMG)是镓(Ga)的源气体，氨(NH3)是氮(N)的源气体。
在第一晶圆上形成GaN膜时，在反应室10的第一晶圆以外的部分也会附着含Ga的附着物。含Ga的附着物，例如附着在反应室10内的部件表面或反应室10的内壁上。
含Ga的附着物，例如是含Ga的反应生成物。特别是在高温下，促进了反应的支撑部12的未被晶圆覆盖的区域上可能会附着含Ga的反应生成物。含Ga的反应生成物例如是GaN。另外，含GaN的附着物例如是含Ga的气体的吸附物。
此外，作为第一膜而成膜的膜，只要是通过供给含镓(Ga)的源气体而形成的膜即可，不限于GaN膜。例如，也可以是InGaN(氮化铟镓)膜、AlGaN(氮化铝镓)膜、GaAs(砷化镓)膜等。
然后，当外延生长结束时，停止来自气体供给部13的工艺气体供给，阻断向第一晶圆上的工艺气体的供给，GaN单晶膜的生长结束。
成膜后，开始第一晶圆的降温。首先，停止旋转体单元14的旋转。使形成有GaN单晶膜的第一晶圆载置于支撑部12的状态下，降低加热部16的加热输出，使第一晶圆的温度降低至预备加热的温度。
当第一晶圆的温度稳定在规定温度之后，通过例如顶销使第一晶圆脱离支撑部12。然后，再次打开闸阀，将操作臂插入喷气板11和支撑部12之间。然后，将第一晶圆载置到操作臂上。然后，使载置有第一晶圆的操作臂返回真空装载室，从而将第一晶圆搬出反应室10外(S16)。
接着，按照与第一晶圆同样的步骤，将例如碳化硅(SiC)的虚设晶圆搬入反应室10内(S18)。虚设晶圆是虚设基板(第二基板)的一例。
然后，操作未图示的真空泵，使反应室10内的气体从气体排出部26排气，从而使反应室10内达到规定的真空度。之后，提高加热部16的加热输出，使虚设晶圆的温度保持在清洗温度，例如950℃以上1050℃以下。
接着，向反应室10内供给含氯原子的清洗气体(第二气体)进行清洗(S20)。通过清洗除去附着在反应室10内的部件表面或反应室10内壁上的含Ga的附着物。
含氯原子的清洗气体例如是用氢气(H2)稀释的盐酸气体(氯化氢：HCl)。另外，含氯原子的清洗气体也可以是例如用氢气(H2)稀释的氯气(Cl2)等其他气体。例如，盐酸气体的流量是氢气流量的5％以上15％以下。
优选地，清洗时的虚设晶圆(第二基板)的温度在950℃以上1050℃以下。如果低于上述范围，可能无法充分除去含Ga的附着物。另外，如果高于上述范围，则反应室10内的部件表面或反应室10的内壁可能会因清洗而损伤。
当清洗结束时，停止来自气体供给部13的清洗气体的供给。然后，提高加热部16的加热输出，使虚设晶圆的温度上升至烘烤温度，例如1050℃以上1200℃以下。
然后，继续进行利用上述真空泵的排气，并且，一边使旋转体单元14以规定速度旋转，一边进行烘烤(退火)(S22)。在烘烤时，烘烤气体(第三气体)从气体供给部13通过喷气板11被供给至反应室10。
在清洗时，含氯原子的附着物可能会附着在反应室10内的部件表面或反应室10的内壁、配管内。含氯原子的附着物，例如是含氯原子的反应生成物、或者含氯原子的气体的吸附物。
通过烘烤，将附着在反应室10内的部件表面或反应室10的内壁、配管内的含氯原子的附着物除去。
除了含氯原子的附着物，还能除去含Ga的附着物的观点来看，烘烤气体优选为氢气。当然，除了氢气，也可以使用氮气等惰性气体。
烘烤时的虚设晶圆(第二基板)的温度优选为1050℃以上1200℃以下。如果低于上述范围，可能无法充分除去含氯原子的附着物。另外，如果高于上述范围，可能会损伤虚设晶圆。
优选地，供给烘烤气体(第三气体)时的虚设晶圆(第二基板)的温度高于供给清洗气体(第二气体)时的虚设晶圆(第二基板)的温度。通过使烘烤温度高于清洗温度，会增大去除含氯原子的附着物的效果。另外，在清洗气体为氢气的情况下，去除含Ga的附着物的效果会增大。
按规定时间进行了烘烤之后，例如降低加热部16的加热输出，使虚设晶圆的温度降温至外延生长温度，例如950℃以上1050℃以下。
接着，从气体供给部13通过喷气板11向反应室10内供给工艺气体。通过供给工艺气体，在虚设晶圆的表面经过外延生长而形成氮化铝(AlN)膜(S24)。氮化铝(AlN)是第二膜的一例。
在通过烘烤未完全除去的、附着在反应室10内的部件表面或反应室10的内壁上的含氯原子的附着物的表面，被AlN膜覆盖。作为第二膜，可以使用氮化硅(SiN)膜。
AlN膜的膜厚优选10nm以上50nm以下。如果低于上述范围，有可能无法充分覆盖含氯原子的附着物。另外，如果大于上述范围，AlN膜的成膜时间变长，利用虚设晶圆的清洗处理时间占整体成膜时间的比例变大，有可能导致成膜生产率降低。
特别是从缩短使用虚设晶圆的清洗处理时间的观点来看，优选形成在虚设晶圆(第二基板)上的AlN膜(第二膜)的膜厚比形成在第一晶圆(第一基板)上的AlN膜(第二膜)的膜厚薄。
之后，按照与第一晶圆同样的步骤将虚设晶圆(第二基板)搬出反应室10外(S26)。
接着，将表面为(111)面的硅(Si)即第二晶圆(第三基板)搬入反应室10内(S28)。第二晶圆例如是硅晶圆。第二晶圆是第三基板的一例。与上述第一晶圆同样的方法，将第二晶圆搬入反应室10。
此后，利用与第一晶圆同样的方法，在第二晶圆的Si表面形成AlN膜(第三膜)以及GaN膜。
首先，操作未图示的真空泵，使反应室10内的气体从气体排出部26排气，使反应室10内达到规定的真空度。之后，提高加热部16的加热输出，使第二晶圆的温度上升至烘烤温度，例如1000℃以上1100℃以下。
然后，继续进行利用真空泵的排气，并且，一边使旋转体单元14按规定速度旋转，一边进行成膜前的烘烤(退火)。通过烘烤除去例如第二晶圆上的自然氧化膜，Si露出于表面。
在烘烤时，例如通过气体供给部13将氢气供给至反应室10。按规定时间进行了烘烤之后，例如降低加热部16的加热输出，使第二晶圆的温度降温至外延生长温度，例如950℃以上1050℃以下。
然后，从气体供给部13通过喷气板11反向应室10内供给工艺气体。通过工艺气体的供给，在第二晶圆的Si表面经过外延生长而形成作为第三膜的AlN(氮化铝)膜(S30)。AlN膜的膜厚是例如100nm以上300nm以下。
此外，除了氮化铝(AlN)膜之外，也可以使用氮化硅(SiN)膜。
优选形成在第二晶圆(第三基板)上的AlN膜(第三膜)的膜厚比形成在虚设晶圆(第二基板)上的AlN膜(第二膜)的膜厚更厚。换言之，优选形成在虚设晶圆(第二基板)上的AlN膜(第二膜)的膜厚比形成在第二晶圆(第三基板)上的AlN膜(第三膜)的膜厚薄。通过使形成在虚设晶圆上的AlN膜较薄，能够缩短利用虚设晶圆的清洗时间。
接着，从气体供给部13通过喷气板11向反应室10内供给工艺气体。通过工艺气体的供给，在第二晶圆的AlN膜表面经过外延生长而形成氮化镓(GaN)膜(S32)。
之后，按照与第一晶圆同样的步骤，将第二晶圆搬出反应室10外(S34)。
例如，在S34步骤之后，通过重复与S18至S34相当的步骤，能够在三片以上的多个硅晶圆上生长单晶GaN膜。
下面，说明本实施方式的气相生长方法的作用及效果。
在本实施方式中，向反应室供给含镓(Ga)的源气体(第一气体)并在第一晶圆上成膜之后，在搬出了第一晶圆的状态下，一边加热气相生长装置的支撑部12一边进行退火。清洗是使用含氯原子的清洗气体进行的。
通过进行清洗，将第一晶圆的成膜时附着在反应室10内的部件表面或反应室10的内壁上的附着物除去。该附着物包含在第一晶圆成膜时作为工艺气体通入的Ga(镓)。
如果含Ga的附着物附着在反应室10内的部件表面或反应室10的内壁上，则在反应室10的下一个膜的成膜的升温过程中，Ga或者Ga化合物与基板的Si发生反应，有可能在基板上形成凹凸或者孔洞。因此，难以在基板上形成优质的膜。
根据本实施方式，通过除去含Ga的附着物，从而在清洗后，在第二晶圆上成膜第三膜时，可以避免作为附着物存在的Ga与第二晶圆表面的Si发生反应。因此，能够在第二晶圆上成膜出优质的膜。
当然，当使用含氯原子的清洗气体清洗反应室10的情况下，清洗气体中含有的氯原子作为含氯原子的附着物可能会残留在反应室10内的部件表面或反应室10的内壁、配管内。并且，在之后成膜AlN膜等时，该氯原子有可能凝集在晶圆与AlN膜等的界面。
如果氯原子存在于界面，有可能导致形成在晶圆上的AlN膜、GaN膜等的膜质劣化。另外，当使用成膜有AlN膜、GaN膜等的晶圆来制造半导体器件时，氯原子可能会使半导体器件的特性劣化。
根据本实施方式，在清洗之后进行使用了烘烤气体的烘烤。通过烘烤，附着在反应室10内的部件表面或反应室10的内壁、配管内的含氯原子的附着物被去除。因此，抑制了氯原子在之后成膜AlN膜等时凝集在晶圆与AlN膜的界面。
再者，通过烘烤也未能完全除去的、附着在反应室10内的部件表面或反应室10的内壁上的含氯原子的附着物，被氮化铝(AlN)膜覆盖。因此，抑制氯原子在之后成膜AlN膜等时混入气氛气体中，进一步抑制氯原子凝集在晶圆与AlN膜的界面。
综上所述，根据本实施方式，能够提供一种在供给有含Ga的气体的同一反应室内，在Si上形成优质膜的气相生长方法。
(第二实施方式)
本实施方式的气相生长方法，除了在供给第三气体之后且形成第二膜之前向反应室供给含氨的第四气体之外，其他与第一实施方式相同。下面，省略与第一实施方式重复的内容。
图3是本实施方式的气相生长方法的工艺流程图。本实施方式的气相生长方法利用图1所示的单片式外延生长装置进行。
除了图2所示的第一实施方式的气相生长方法的工艺流程之外，在烘烤步骤(S22)与AlN膜(第二膜)形成步骤(S24)之间还具备氨供给步骤(S40)。
烘烤步骤(S22)之前的工艺与第一实施方式相同。在烘烤之后，从气体供给部13向反应室10内供给氨气(第四气体)(S40)。以规定时间供给了氨气之后，停止氨气的供给。
供给氨气时的虚设晶圆的温度是例如950℃以上1050℃以下。
之后，在虚设晶圆(第二基板)上成膜AlN膜(第二膜)的工艺，与第一实施方式相同。
根据本实施方式，通过向反应室10供给氨气，除去即使通过烘烤也未能完全除去的、附着在反应室10内的部件表面或反应室10的内壁、配管内的含氯原子的附着物。附着物中的氯原子，例如与氨气反应而成为氯化铵，氯化铵分解升华而被除去。因此，能够在晶圆上形成优质的膜。
以上，参照具体示例对本发明的实施方式进行了说明。上述实施方式仅仅是作为例子而举出来的，并非对本发明进行的限定。另外，可以适当地组合各实施方式的构成要素。
在实施方式中，以AlN膜和GaN膜为例，说明了在利用含镓(Ga)的源气体的成膜之后，在反应室内的清洗后成膜出的膜。但是不限于此，也可以是其它任何膜，只要是在Si表面形成的膜即可。其原因是，与Si上成膜的膜种类无关地，反应室内的含Ga的附着物因反应室内的加热而放出到反应室的气氛气体中，有可能与Si表面发生反应。
另外，在实施方式中，以在每片晶圆上进行成膜的垂直型单片式外延生长装置为例进行了说明，但是气相生长装置并不限于单片式外延生长装置。本发明也可以使用例如用于在自公转的多个晶圆上同时成膜的行星式的CVD装置、横型外延生长装置等。
在本实施方式中，在装置结构或制造方法等中，对于本发明的说明不是直接必要的部分省略了记载，但是能够适当选择必要的装置结构和制造方法等。其他具备本发明的要素且本领域的技术人员可通过适当地设计变更而得到所有的气相生长方法包含在本发明的保护范围内。本发明的保护范围由权利要求及其同等物的范围确定。

Claims (3)

1.一种气相生长方法，其特征在于，
将第一基板搬入反应室；
向所述反应室供给含镓(Ga)的第一气体，在所述第一基板上形成第一膜；
将所述第一基板从所述反应室搬出；
将第二基板搬入所述反应室；
向所述反应室供给含氯原子的第二气体；
向所述反应室供给氢气或惰性气体的第三气体；
在所述第二基板上形成氮化铝膜或氮化硅膜的第二膜；
将所述第二基板从所述反应室搬出；
将所述第二基板从所述反应室搬出之后，将表面为硅(Si)的第三基板搬入所述反应室；
在所述第三基板上形成氮化铝膜或氮化硅膜的第三膜；
供给所述第二气体时的所述第二基板的温度为950℃以上1050℃以下；
供给所述第三气体时的所述第二基板的温度高于供给所述第二气体时的所述第二基板的温度，为1050℃以上1200℃以下，
所述第一基板是表面为硅(Si)的第一晶圆，
所述第二基板是碳化硅(SiC)的虚设晶圆，
所述第三基板是表面为硅(Si)的第二晶圆。
2.根据权利要求1所述的气相生长方法，其特征在于，
所述第三膜的膜厚比所述第二膜的膜厚更厚。
3.根据权利要求1所述的气相生长方法，其特征在于，
在供给所述第三气体之后、且形成所述第二膜之前，向所述反应室供给含氨的第四气体。
CN201610218871.XA 2015-04-10 2016-04-08 气相生长方法 Active CN106057659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-081147 2015-04-10
JP2015081147A JP6499493B2 (ja) 2015-04-10 2015-04-10 気相成長方法

Publications (2)

Publication Number Publication Date
CN106057659A CN106057659A (zh) 2016-10-26
CN106057659B true CN106057659B (zh) 2019-12-13

Family

ID=57250873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610218871.XA Active CN106057659B (zh) 2015-04-10 2016-04-08 气相生长方法

Country Status (4)

Country Link
JP (1) JP6499493B2 (zh)
KR (1) KR20160121425A (zh)
CN (1) CN106057659B (zh)
TW (1) TWI582262B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513206B1 (ko) * 2018-05-23 2023-03-23 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
JP7152970B2 (ja) * 2019-03-01 2022-10-13 株式会社ニューフレアテクノロジー 気相成長装置
JP7144608B2 (ja) * 2019-05-08 2022-09-29 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414845A (zh) * 2009-04-28 2012-04-11 应用材料公司 用于制造led的mocvd单一腔室分割工艺
TW201502311A (zh) * 2013-04-23 2015-01-16 Aixtron Se 包含後續多級淨化步驟之ｍｏｃｖｄ層生長方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527047B1 (ko) * 2003-07-01 2005-11-09 주식회사 아이피에스 박막증착방법
JP5498640B2 (ja) * 2005-10-14 2014-05-21 大陽日酸株式会社 窒化物半導体製造装置部品の洗浄方法と洗浄装置
JP2009007205A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法
JP5225928B2 (ja) * 2009-04-28 2013-07-03 株式会社トクヤマ Ｉｉｉ族窒化物半導体の製造方法
EP2711974A4 (en) * 2011-05-19 2015-03-11 Furukawa Co Ltd METHOD FOR WASHING COMPONENTS OF A SEMICONDUCTOR PRODUCTION APPARATUS, APPARATUS FOR WASHING A COMPONENT OF A SEMICONDUCTOR PRODUCTION APPARATUS, AND STEAM PHASE GROWER APPARATUS
JP2013012719A (ja) * 2011-05-31 2013-01-17 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
JP5710433B2 (ja) * 2011-09-13 2015-04-30 株式会社東芝 成膜装置のクリーニング方法および成膜装置
TWI570777B (zh) * 2011-12-23 2017-02-11 索泰克公司 減少半導體沉積系統反應腔內非所需沉積物之製程及系統
JP6153401B2 (ja) * 2013-07-02 2017-06-28 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414845A (zh) * 2009-04-28 2012-04-11 应用材料公司 用于制造led的mocvd单一腔室分割工艺
TW201502311A (zh) * 2013-04-23 2015-01-16 Aixtron Se 包含後續多級淨化步驟之ｍｏｃｖｄ層生長方法

Also Published As

Publication number Publication date
TW201636448A (zh) 2016-10-16
TWI582262B (zh) 2017-05-11
JP2016201481A (ja) 2016-12-01
KR20160121425A (ko) 2016-10-19
JP6499493B2 (ja) 2019-04-10
CN106057659A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
US20120305026A1 (en) Substrate Processing Apparatus and Substrate Processing Method
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
CN106057659B (zh) 气相生长方法
JP2015195312A (ja) 気相成長装置および気相成長方法
KR20140128250A (ko) 성막 장치의 클리닝 방법 및 성막 장치
JP2010251705A (ja) 成膜装置および成膜方法
US20180179662A1 (en) Method for controlling vapor phase growth apparatus
JP2016089240A (ja) 気相成長装置、貯留容器および気相成長方法
WO2016080450A1 (ja) 気相成長方法
KR101704305B1 (ko) 기상 성장 방법
JP5759690B2 (ja) 膜の形成方法、半導体装置の製造方法及び基板処理装置
KR20180025194A (ko) 기상 성장 방법
US20160115622A1 (en) Vapor phase growth apparatus and vapor phase growth method
TWI745656B (zh) 氣相成長方法
JP2012195422A (ja) 基板の製造方法、半導体デバイスの製造方法及び基板処理装置
CN116497441A (zh) 外延生长方法及外延晶圆
JP2018160487A (ja) 窒化ガリウム膜の成膜方法および成膜装置
JP2017135170A (ja) 気相成長装置及び気相成長方法
KR20120134049A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant