CN106055307A - 一种随机数发生器 - Google Patents

Abstract

本发明涉及了一种随机数发生器，该随机数发生器包括异步逐次逼近型模数转换器，且具体包括：采样开关、电容阵列数模转换器、比较器和逻辑控制器，其中，采样开关用于在上半时钟周期对输入电压信号进行采样，并通过电容阵列数模转换器接入比较器，在下半时钟周期对所采样的输入电压信号进行锁存以得到保持信号；比较器用于在逻辑控制器的控制下，对保持信号及电容阵列数模转换器上的电压信号进行比较；逻辑控制器用于根据比较结果产生最高位数字码，且控制电容阵列数模转换器开始电荷重分布，并控制比较器重新进行比较，直至产生最低位数字码，而且，所产生的最低位数字码在噪声达到预设值时为随机数。实施本发明的技术方案，功耗低且电路简单。

Description

一种随机数发生器

技术领域

本发明涉及芯片信息安全领域，尤其涉及一种随机数发生器。

背景技术

通常，实现随机数发生器的方式有软件和硬件两种：前者称为伪随机数发生器，由一个称为“种子”的初始状态开始，通过一个确定的算法来生成随机数，一旦给定算法和种子值，序列输出就是确定的，对密码系统来说，这是危险的，容易受到攻击；硬件随机数发生器称为物理真随机数发生器(PTRNG)，它依托的是自然界物理现象的随机特性，例如电阻和二极管的热噪声，对于PTRNG来说，不存在初始序列或种子，没有哪种算法可预先决定下一个输出是什么，因此，大多数密钥都是来自于真随机数发生器的输出。

电路系统中常见的真随机数的产生方法分为以下三种：

(1)噪声源直接放大法

该方法的原理是：放大并比较噪声源电路中产生的热噪声，根据事先的设计，由比较的结果来产生“0”或“1”的随机序列。该方法在单片系统中应用的比较广泛。它的优点是可以屏蔽其他噪声源，但是该方法无法屏蔽电路中的电源噪声和衬底信号的影响，因而极大的限制它应用范围。

(2)抖动振荡器采样法

振荡采样法的原理是：利用独立振荡器中存在的相位噪声以及器件中所存在的差异性来产生随机数。如图1所示，该方法中至少有两个频率不同的振荡器，低频振荡器会在自己的时钟上升沿控制D触发器对高频振荡器的信号进行采样。由于高频振荡器的振动频率远远大于低频振荡器，因此其输出是具有不确定性的，理论上每次采样可以得到一个随机位，但是该方法必须要适当选择两个振荡器的频率之比，否则所得到的结果的统计特性可能会很差。

这种技术在有非随机噪声存在时特别有效。然而，实践表明，这种方法生成的随机数在统计上是远远不够的。所以通常需要加入伪随机技术来加强输出的随机性。

(3)离散时间的混沌系统映射

这种方法的原理是：构造一个混沌系统，利用该系统来产生随机数。比如，根据Bernoulli变换关系:Xn＝[2(Xn-1+e(n))]mod 1.0，来产生随机序列。在混沌信号轨迹的偏离上加入高斯噪声信号e(n)，目的是使整个输出序列更加的不可预测。该系统虽然是一种好的真随机数发生器，但是，其代价是电路复杂性大大增加。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述功耗大、电路结构复杂的缺陷，提供一种功耗低且电路简单的随机数发生器。

本发明解决其技术问题所采用的技术方案是：构造一种随机数发生器，包括异步逐次逼近型模数转换器，而且，所述异步逐次逼近型模数转换器包括：采样开关、电容阵列数模转换器、比较器和逻辑控制器，其中，

所述采样开关，用于在上半时钟周期对输入电压信号进行采样，并通过所述电容阵列数模转换器接入所述比较器，在下半时钟周期对所采样的输入电压信号进行锁存，以得到保持信号；

所述比较器，用于在所述逻辑控制器的控制下，对所述保持信号及电容阵列数模转换器上的电压信号进行比较；

逻辑控制器，用于根据比较结果产生最高位数字码，且根据比较结果控制所述电容阵列数模转换器开始电荷重分布，并控制所述比较器重新进行比较，直至产生最低位数字码，而且，所产生的最低位数字码在噪声达到预设值时为随机数。

优选地，所述电容阵列数模转换器包括同相电容阵列和反相电容阵列，所述同相电容阵列包括N个同相电容和N-1个同相选择开关，所述反相电容阵列包括N个反相电容和N-1个反相选择开关，其中，N为模数转换的位数；而且，

第N个同相电容的电容值为Co，且所述第N个同相电容的上极板连接所述比较器的同相输入端，所述第N个同相电容的下极板接入参考地；第i个同相电容的电容值为：Co*2^{N -i-1}，所述第i个同相电容的上极板分别连接所述比较器的同相输入端，所述第i个同相电容的下极板分别与第i个同相选择开关的固定端相连，所述第i个同相选择开关的第一选择端分别接入参考电压，所述第i个同相选择开关的第二选择端分别接入参考地，所述第i个同相选择开关的控制端分别连接所述逻辑控制器的相应输出端，i＝1、2、…N-1；

第N个反相电容的电容值为Co，且所述第N个反相电容的上极板连接所述比较器的反相输入端，所述第N个反相电容的下极板接入参考地；第i个反相电容的电容值为：Co*2^{N -i-1}，所述第i个反相电容的上极板分别连接所述比较器的反相输入端，所述第i个反相电容的下极板分别与第i个反相选择开关的固定端相连，所述第i个反相选择开关的第一选择端分别接入参考电压，所述第i个反相选择开关的第二选择端分别接入参考地，所述第i个反相选择开关的控制端分别连接所述逻辑控制器的相应输出端，i＝1、2、…N-1；

而且，若所述比较器第k次比较的比较结果为同相电压电压大于反相电压，则所述逻辑控制器所输出的第k位数字码为1，并通过控制第k个同相选择开关将所述第k个同相电容的下极板切换到参考地；

若所述比较器第k次比较的比较结果为同相电压电压小于反相电压，则所述逻辑控制器所输出的第k位数字码为0，并通过控制第k个反相选择开关将所述第k个反相电容的下极板切换到参考地；

其中，k＝1、2、…、N-1。

优选地，所述同相电容和所述反相电容的容值小于1pF。

优选地，所述比较器包括相连的差分运放及锁存器。

优选地，所述差分运放包括N沟道型MOS管Q11、Q12和P沟道型MOS管Q21、Q22、Q23，其中，MOS管Q11的栅极和MOS管Q12的栅极分别接入所述逻辑控制器所输出的比较时钟信号，MOS管Q11的源极和MOS管Q12的源极分别接电源电压，MOS管Q11的漏极接MOS管Q21的漏极，MOS管Q12的漏极接MOS管Q22的漏极，MOS管Q21的栅极为所述比较器的同相输入端，MOS管Q22的栅极为所述比较器的反相输入端，MOS管Q21的源极和MOS管Q22的源极分别接MOS管Q23的漏极，MOS管Q23的源极接地，MOS管Q23的栅极接入所述逻辑控制器所输出的比较时钟信号。

优选地，所述锁存器包括N沟道型MOS管Q13、Q14、Q15、Q16及P沟道型MOS管Q24、Q25、Q26、Q27，其中，MOS管Q13的源极和MOS管Q14的源极分别接电源电压，MOS管Q13的漏极接MOS管Q15的源极，MOS管Q15的栅极接MOS管Q12的漏极，MOS管Q15的漏极分别接MOS管Q24的漏极、MOS管Q25的漏极、MOS管Q14的栅极、MOS管Q26的栅极，MOS管Q24的源极、MOS管Q25的源极、MOS管Q26的源极和MOS管Q27的源极分别接地，MOS管Q24的栅极和MOS管Q27的栅极分别接入所述比较时钟信号；MOS管Q14的漏极接MOS管Q16的源极，MOS管Q16的栅极接MOS管Q11的漏极，MOS管Q16的漏极分别接MOS管Q26的漏极、MOS管Q27的漏极、MOS管Q13的栅极、MOS管Q25的栅极。

实施本发明的技术方案，每一个时钟周期都可以输出一比特真随机数，所以不需要工作在很高的时钟频率下，从而可以降低功耗，电路结构也较为简单。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：

图1是现有技术中的一种随机数发生器的逻辑结构图；

图2A是RC滤波器的电路图；

图2B是RC滤波器在存在噪声时的等效电路图；

图3A、3B分别为整形之前和之后的噪声频谱；

图4是本发明随机数发生器实施例一的逻辑结构图；

图5是本发明随机数发生器实施例二的逻辑结构图；

图6是图5中比较器实施例一的电路图。

具体实施方式

首先说明的是，如图2A所示，电阻R和电容C组成RC滤波器，在电阻存在热噪声时，其等效图如图2B所示，但是，由于RC网络存在频率特性(高通、低通等特性)，因此电阻的热噪声就会被RC网络整形，不再是白噪声了，一个简单RC滤波器的传递函数为：

$H\left(s\right)=\frac{1}{RCs+1}$

而且，该RC滤波器的输出噪声为：

$N_o=\frac{\stackrel{\‾}{v_{nT,R}^2}}{4{\mathrm{\π}}^2{f}^2{R}^2{C}^2+1}=\frac{4kTR}{4{\mathrm{\π}}^2{f}^2{R}^2{C}^2+1}$

由上式可以看出输出噪声和频率有关，因此电阻热噪声已经被RC网络整形。整形之前和之后的噪声频谱如图3A、3B所示。若要计算噪声的总功率，需要对带宽内的频谱积分，即：

$P_o={\∫}_0^{\mathrm{\∞}}\frac{4kTR}{4{\mathrm{\π}}^2{f}^2{R}^2{C}^2+1}df=\frac{2kT}{\mathrm{\π}C}{\tan }^{-1}{|}_{x=0}^{x=\mathrm{\∞}}=\frac{kT}{C}$

上式说明电路输出噪声和电阻R无关，而与电容C大小有关。这是因为电阻R的变化同样也引起带宽的变化。因此，要增大KT/C噪声，只能减小电容C。

图4是本发明随机数发生器实施例一的逻辑结构图，该实施例的随机数发生器包括异步逐次逼近型模数转换器(SAR ADC)，而且，该异步逐次逼近型模数转换器具体包括：采样开关10、电容阵列数模转换器20、比较器30和逻辑控制器40。其中，采样开关10用于在上半时钟周期对输入电压信号进行采样，并通过电容阵列数模转换器20接入比较器30，在下半时钟周期对所采样的输入电压信号进行锁存，以得到保持信号。比较器30用于在逻辑控制器40的控制下，对保持信号及电容阵列数模转换器20上的电压信号进行比较。逻辑控制器40用于根据比较结果产生最高位数字码(MSB)，且根据比较结果控制电容阵列数模转换器20开始电荷重分布，并控制比较器30重新进行比较，直至产生最低位数字码(LSB)，而且，所产生的最低位数字码在噪声达到预设值时为随机数。

关于上述实施例，需说明的是，输入电压信号为一固定电平，因为电容阵列数模转换器和采样开关可以等效为一个RC电路，所以利用电容采样时候的KT/C噪声，在模数转换进行到最低位(LSB)时，如果KT/C噪声很大，则每次模数量化的LSB值是一个随机的0或1。

具体地，电容阵列数模转换器包括同相电容阵列和反相电容阵列，同相电容阵列包括N个同相电容和N-1个同相选择开关，反相电容阵列包括N个反相电容和N-1个反相选择开关，其中，N为模数转换的位数；而且，

第N个同相电容的电容值为Co，且第N个同相电容的上极板连接比较器的同相输入端，第N个同相电容的下极板接入参考地；第i个同相电容的电容值为：Co*2^N-i-1，第i个同相电容的上极板分别连接比较器的同相输入端，第i个同相电容的下极板分别与第i个同相选择开关的固定端相连，第i个同相选择开关的第一选择端分别接入参考电压，第i个同相选择开关的第二选择端分别接入参考地，第i个同相选择开关的控制端分别连接逻辑控制器的相应输出端，i＝1、2、…N-1；

第N个反相电容的电容值为Co，且第N个反相电容的上极板连接比较器的反相输入端，第N个反相电容的下极板接入参考地；第i个反相电容的电容值为：Co*2^N-i-1，第i个反相电容的上极板分别连接比较器的反相输入端，第i个反相电容的下极板分别与第i个反相选择开关的固定端相连，第i个反相选择开关的第一选择端分别接入参考电压，第i个反相选择开关的第二选择端分别接入参考地，第i个反相选择开关的控制端分别连接逻辑控制器的相应输出端，i＝1、2、…N-1；

而且，若比较器第k次比较的比较结果为同相电压电压大于反相电压，则逻辑控制器所输出的第k位数字码为1，并通过控制第k个同相选择开关将第k个同相电容的下极板切换到参考地；

若比较器第k次比较的比较结果为同相电压电压小于反相电压，则逻辑控制器所输出的第k位数字码为0，并通过控制第k个反相选择开关将第k个反相电容的下极板切换到参考地；

其中，k＝1、2、…、N-1。

图5是本发明随机数发生器实施例二的逻辑结构图，在该实施例中，模数转换的位数为9，即，N＝9。而且，

同相电容阵列具体包括9个同相电容C11、C12、C13、C14、C15、C16、C17、C18、C19和8个同相选择开关S_1p、S_2p、S_3p、S_4p、S_5p、S_6p、S_7p、S_8p，而且，这9个同相电容C11、C12、C13、C14、C15、C16、C17、C18、C19的电容值分别为：128Co、64Co、32Co、16Co、8Co、4Co、2Co、Co、Co。这9个同相电容的上极板分别连接比较器30的同相输入端，第9个同相电容C19的下极板接入参考地(VSS)。前8个同相电容C11、C12、C13、C14、C15、C16、C17、C18的下极板分别与相应的同相选择开关S_1p、S_2p、S_3p、S_4p、S_5p、S_6p、S_7p、S_8p的固定端相连，这8个同相选择开关S_1p、S_2p、S_3p、S_4p、S_5p、S_6p、S_7p、S_8p的第一选择端分别接入参考电压(Vref)，其第二选择端分别接入参考地(VSS)，其控制端分别连接逻辑控制器40的相应输出端。

反相电容阵列具体包括9个反相电容C21、C22、C23、C24、C25、C26、C27、C28、C29和8个反相选择开关S_1n、S_2n、S_3n、S_4n、S_5n、S_6n、S_7n、S_8n，而且，这9个反相电容C21、C22、C23、C24、C25、C26、C27、C28、C29的电容值分别为：128Co、64Co、32Co、16Co、8Co、4Co、2Co、Co、Co。这9个反相电容的上极板分别连接比较器30的反相输入端，第9个反相电容C29的下极板接入参考地(VSS)。前8个反相电容C21、C22、C23、C24、C25、C26、C27、C28的下极板分别与相应的反相选择开关S_1n、S_2n、S_3n、S_4n、S_5n、S_6n、S_7n、S_8n的固定端相连，这8个反相选择开关的第一选择端分别接入参考电压(Vref)，其第二选择端分别接入参考地(VSS)，其控制端分别连接逻辑控制器40的相应输出端。

而且，在该实施例中，采样开关10在上半时钟周期闭合，开始对输入电压信号进行采样，并分别被同相电容阵列和反相电容阵列采样到上极板，即Vp＝Vinp和Vn＝Vinn。采样开关10在下半时钟周期关断，采样信号被锁存，此时，同相电容阵列和反相电容阵列的下极板分别接入参考电压。然后，比较器30进行第一次比较，逻辑控制器40将会根据比较器30的输出结果，控制同相选择开关S_1p或反相选择开关S_1n把最大容值的电容C11或C21的下极板转换到Vss，同时，数字输出D1就产生了。具体为：若Vp大于Vn，则控制同相选择开关S_1p把同相电容C11的下极板切换到Vss，所输出的最高位为1；若Vp小于Vn，则控制反相选择开关S_1n把反相电容C21的下极板切换到Vss，所输出的最高位为0。

下面是一个在第K次比较时的例子：

如果Vp>Vn，数字结果Dk即为1，之后Vp、Vn变成：

$V_p\[k+1\]=V_p\[k\]-\frac{V_{ref}}{2^k}$

V_n[k+1]＝V_n[k]

反之，如果Vp<Vn，则数字结果Dk即为0，Vp、Vn则变为：

V_p[k+1]＝V_p[k]

$V_n\&lsqb;k+1\&rsqb;=V_n\&lsqb;k\&rsqb;-\frac{V_{ref}}{2^k}$

在进行完电荷重分布之后，重复进行比较和切换开关的过程，直到最低位LSB产生。

在上述实施例中，为了增大异步逐次逼近型模数转换器的KT/C噪声，需要增大温度或减小电容，优选地，同相电容和反相电容的容值小于1pF，即，电容的容值的为fF数量级。例如，可利用金属之间的耦合或寄生电容来做电容阵列。

图6是图5中比较器实施例一的电路图，在该实施例的比较器中，前一级为差分运放，后一级为锁存器。输入电压信号Vinp、Vinn经过差分运放放大成能被锁存器识别的大小后，再经锁存器锁存为理想的高低电平并输出。

具体地，差分运放包括N沟道型MOS管Q11、Q12和P沟道型MOS管Q21、Q22、Q23。MOS管Q11的栅极和MOS管Q12的栅极分别接入逻辑控制器所输出的比较时钟信号(CLK)，MOS管Q11的源极和MOS管Q12的源极分别接电源电压(VDD)，MOS管Q11的漏极接MOS管Q21的漏极，MOS管Q12的漏极接MOS管Q22的漏极，MOS管Q21的栅极为比较器的同相输入端(INP)，MOS管Q22的栅极为比较器的反相输入端(INN)，MOS管Q21的源极和MOS管Q22的源极分别接MOS管Q23的漏极，MOS管Q23的源极接地，MOS管Q23的栅极接入逻辑控制器所输出的比较时钟信号。

锁存器包括N沟道型MOS管Q13、Q14、Q15、Q16及P沟道型MOS管Q24、Q25、Q26、Q27，其中，MOS管Q13的源极和MOS管Q14的源极分别接电源电压，MOS管Q13的漏极接MOS管Q15的源极，MOS管Q15的栅极(AP)接MOS管Q12的漏极，MOS管Q15的漏极分别接MOS管Q24的漏极、MOS管Q25的漏极、MOS管Q14的栅极、MOS管Q26的栅极，MOS管Q24的源极、MOS管Q25的源极、MOS管Q26的源极和MOS管Q27的源极分别接地，MOS管Q24的栅极和MOS管Q27的栅极分别接入比较时钟信号。MOS管Q14的漏极接MOS管Q16的源极，MOS管Q16的栅极(AN)接MOS管Q11的漏极，MOS管Q16的漏极分别接MOS管Q26的漏极、MOS管Q27的漏极、MOS管Q13的栅极、MOS管Q25的栅极。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何纂改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (6)

1.一种随机数发生器，其特征在于，包括异步逐次逼近型模数转换器，而且，所述异步逐次逼近型模数转换器包括：采样开关、电容阵列数模转换器、比较器和逻辑控制器，其中，

所述采样开关，用于在上半时钟周期对输入电压信号进行采样，并通过所述电容阵列数模转换器接入所述比较器，在下半时钟周期对所采样的输入电压信号进行锁存，以得到保持信号；

所述比较器，用于在所述逻辑控制器的控制下，对所述保持信号及电容阵列数模转换器上的电压信号进行比较；

逻辑控制器，用于根据比较结果产生最高位数字码，且根据比较结果控制所述电容阵列数模转换器开始电荷重分布，并控制所述比较器重新进行比较，直至产生最低位数字码，而且，所产生的最低位数字码在噪声达到预设值时为随机数。

2.根据权利要求1所述的随机数发生器，其特征在于，所述电容阵列数模转换器包括同相电容阵列和反相电容阵列，所述同相电容阵列包括N个同相电容和N-1个同相选择开关，所述反相电容阵列包括N个反相电容和N-1个反相选择开关，其中，N为模数转换的位数；而且，

第N个同相电容的电容值为Co，且所述第N个同相电容的上极板连接所述比较器的同相输入端，所述第N个同相电容的下极板接入参考地；第i个同相电容的电容值为：Co*2^N-i-1，所述第i个同相电容的上极板分别连接所述比较器的同相输入端，所述第i个同相电容的下极板分别与第i个同相选择开关的固定端相连，所述第i个同相选择开关的第一选择端分别接入参考电压，所述第i个同相选择开关的第二选择端分别接入参考地，所述第i个同相选择开关的控制端分别连接所述逻辑控制器的相应输出端，i＝1、2、…N-1；

第N个反相电容的电容值为Co，且所述第N个反相电容的上极板连接所述比较器的反相输入端，所述第N个反相电容的下极板接入参考地；第i个反相电容的电容值为：Co*2^N-i-1，所述第i个反相电容的上极板分别连接所述比较器的反相输入端，所述第i个反相电容的下极板分别与第i个反相选择开关的固定端相连，所述第i个反相选择开关的第一选择端分别接入参考电压，所述第i个反相选择开关的第二选择端分别接入参考地，所述第i个反相选择开关的控制端分别连接所述逻辑控制器的相应输出端，i＝1、2、…N-1；

而且，若所述比较器第k次比较的比较结果为同相电压电压大于反相电压，则所述逻辑控制器所输出的第k位数字码为1，并通过控制第k个同相选择开关将所述第k个同相电容的下极板切换到参考地；

若所述比较器第k次比较的比较结果为同相电压电压小于反相电压，则所述逻辑控制器所输出的第k位数字码为0，并通过控制第k个反相选择开关将所述第k个反相电容的下极板切换到参考地；

其中，k＝1、2、…、N-1。

3.根据权利要求2所述的随机数发生器，其特征在于，所述同相电容和所述反相电容的容值小于1pF。

4.根据权利要求1所述的随机数发生器，其特征在于，所述比较器包括相连的差分运放及锁存器。

5.根据权利要求4所述的随机数发生器，其特征在于，所述差分运放包括N沟道型MOS管Q11、Q12和P沟道型MOS管Q21、Q22、Q23，其中，MOS管Q11的栅极和MOS管Q12的栅极分别接入所述逻辑控制器所输出的比较时钟信号，MOS管Q11的源极和MOS管Q12的源极分别接电源电压，MOS管Q11的漏极接MOS管Q21的漏极，MOS管Q12的漏极接MOS管Q22的漏极，MOS管Q21的栅极为所述比较器的同相输入端，MOS管Q22的栅极为所述比较器的反相输入端，MOS管Q21的源极和MOS管Q22的源极分别接MOS管Q23的漏极，MOS管Q23的源极接地，MOS管Q23的栅极接入所述逻辑控制器所输出的比较时钟信号。

6.根据权利要求5所述的随机数发生器，其特征在于，所述锁存器包括N沟道型MOS管Q13、Q14、Q15、Q16及P沟道型MOS管Q24、Q25、Q26、Q27，其中，MOS管Q13的源极和MOS管Q14的源极分别接电源电压，MOS管Q13的漏极接MOS管Q15的源极，MOS管Q15的栅极接MOS管Q12的漏极，MOS管Q15的漏极分别接MOS管Q24的漏极、MOS管Q25的漏极、MOS管Q14的栅极、MOS管Q26的栅极，MOS管Q24的源极、MOS管Q25的源极、MOS管Q26的源极和MOS管Q27的源极分别接地，MOS管Q24的栅极和MOS管Q27的栅极分别接入所述比较时钟信号；MOS管Q14的漏极接MOS管Q16的源极，MOS管Q16的栅极接MOS管Q11的漏极，MOS管Q16的漏极分别接MOS管Q26的漏极、MOS管Q27的漏极、MOS管Q13的栅极、MOS管Q25的栅极。