CN106034375A - 印刷电路板和具有印刷电路板的电子组件封装件 - Google Patents

印刷电路板和具有印刷电路板的电子组件封装件 Download PDF

Info

Publication number
CN106034375A
CN106034375A CN201510112066.4A CN201510112066A CN106034375A CN 106034375 A CN106034375 A CN 106034375A CN 201510112066 A CN201510112066 A CN 201510112066A CN 106034375 A CN106034375 A CN 106034375A
Authority
CN
China
Prior art keywords
groove
substrate
resist
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510112066.4A
Other languages
English (en)
Other versions
CN106034375B (zh
Inventor
朴鲁逸
申珉浩
李司镛
金恩实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106034375A publication Critical patent/CN106034375A/zh
Application granted granted Critical
Publication of CN106034375B publication Critical patent/CN106034375B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

公开了印刷电路板和具有印刷电路板的电子组件封装件，该印刷电路板包括：被划分为多个单元的基板；以及形成在基板的两个表面上的抗蚀剂，其中，抗蚀剂具有沿着多个单元之间的锯切线形成在抗蚀剂中的凹槽。

Description

印刷电路板和具有印刷电路板的电子组件封装件
相关申请的交叉引用
本申请要求于2014年9月19日提交给韩国知识产权局的韩国专利申请第10-2014-0125187号的权益，通过引用将其全部公开内容结合于此。
技术领域
本发明涉及印刷电路板和具有印刷电路板的电子组件封装件。
背景技术
最近，随着智能电话的人气飙升，越来越多的功能强大的器件被嵌入智能电话的基板中。确定智能电话的这些基板的质量的因素之一是异物的存在。
具体地，如果形成在基板的最外层上的阻焊剂的一部分脱离基板的焊盘(pad)，焊盘的连接可靠性劣化，造成质量降低。
基板基于尺寸被分类为条板(strip)或者面板，并且条板或者面板包括单元基板。封装的条板或者面板按预定的尺寸切断，分成单元基板。
在韩国专利公开第10-2009-0022769号(于2009年3月4日公开；STRIP LEVEL SUBSTRATE USED MANUFACTURING OFSEMICONDUCTOR PACKAGE)中公开了本发明的相关技术。
发明内容
本发明提供一种具有可减小抗蚀剂毛刺的印刷电路板和印刷电路板的电子组件封装件。
本发明的一方面提供一种通过沿着基板的锯切线在抗蚀剂中形成凹槽来减小抗蚀剂毛刺的印刷电路板。
根据本发明的实施方式的印刷电路板包括：基板，被划分为多个单元；和抗蚀剂，形成在基板的两个表面上。抗蚀剂可以具有沿着多个单元之间的锯切线在抗蚀剂中形成的凹槽。
凹槽可以包括：形成在基板的一个表面上的第一凹槽，和形成在基板的另一个表面上的第二凹槽。第一凹槽的宽度可以大于第二凹槽的宽度，并且第二凹槽可以位于第一凹槽的内部。
基板可以沿着第一凹槽然后沿着第二凹槽进行切断，以被分隔为多个单元。凹槽的宽度可以大于锯片的宽度。
凹槽的深度可以与抗蚀剂的高度相同。凹槽可以通过去除锯切线上涂覆的抗蚀剂形成。
锯切线可以在多个单元之间形成为多个，并且凹槽可以沿着多个锯切线的每一个形成。
本发明的另一个方面提供通过沿着基板的锯切线在抗蚀剂中形成凹槽来减小抗蚀剂毛刺的电子组件封装件。
根据本发明的实施方式的电子组件封装件包括：基板，被划分为多个单元；抗蚀剂，形成在基板的两个表面上；以及电子组件，安装在基板上。抗蚀剂可以具有沿着多个单元之间的锯切线而在抗蚀剂中形成的凹槽。
电子组件封装件可以进一步包括形成在多个单元的每一个上的盖构件以覆盖电子组件。盖构件可以形成为容器，并且凹槽可以形成在多个容器之间。
附图说明
图1是示出根据本发明的实施方式的印刷电路板的顶视图。
图2是示出根据本发明的实施方式的印刷电路板的截面图。
图3示出根据本发明的另一个实施方式的印刷电路板的顶视图。
图4是示出根据本发明的另一个实施方式的印刷电路板的截面图。
图5是示出根据本发明的实施方式的电子组件封装件的截面图。
图6、图7和图8示出了用于分隔根据本发明的实施方式的电子组件封装件的过程。
图9是示出根据本发明的另一个实施方式的电子组件封装件的截面图。
具体实施方式
在下文中，将参考附图描述根据本发明的印刷电路板和具有印刷电路板的电子组件封装件。在参考附图描述本发明中，任何相同的或者相应的元件将由相同的参考标号指代，并且将不会提供它们的冗余描述。
术语诸如“第一”和“第二”可以用于描述各个元件，但是以上元件不应局限于以上术语。以上术语仅用于区分一个元件与另一个。
当描述一个元件“耦接”至另一个元件时，不仅是指这些元件之间的物理的、直接接触，还应该包括以下可能性，即又一个元件放入这些元件之间以及这些元件的每一个与所述的又一个元件接触。
图1是示出根据本发明的实施方式的印刷电路板的顶视图。图2是示出根据本发明的实施方式的印刷电路板的截面图。图3示出根据本发明的另一个实施方式的印刷电路板的顶视图。图4是示出根据本发明的另一个实施方式的印刷电路板的截面图。
参考图1至图4，印刷电路板100可以包括基板110、抗蚀剂120和凹槽130，被划分为多个单元U。
基板110包括绝缘层、电路和焊盘111。基板110可以形成多个层，在这种情况下，电路形成在多个绝缘层中的每一个绝缘层上并且多个绝缘层被层压。
基板110可以是被划分为多个单元U的条板或者面板。基板110被切断以最终分为单元U。锯切线L位于多个单元U之间。
如在图1和图2中示出的，锯切线L可以被配置为单元U之间的单条线，并且如图3和图4中所示，锯切线L可以被配置为单元U之间的两条线。
后者用于需要下填充处理(under-fill process，底部填充处理)的情形。在下填充处理中，单元U需要彼此充分间隔开，以提供用于允许分配下填充材料的区域。在这种情况下，锯切线L设置为两条线。
抗蚀剂120覆盖基板110以利用使电路不暴露的方式保护电路。然而，焊盘111可能需要暴露以用于与另一个组件连接并且因此可能未被抗蚀剂120覆盖。抗蚀剂120包括阻焊剂。
抗蚀剂120可以形成在基板110的两个表面上。即，在电路形成在基板110的两个表面上的情况下，抗蚀剂120也形成在基板110的两个表面上以保护两个表面上的电路。
凹槽130沿着单元U之间的锯切线L形成在抗蚀剂120中。凹槽130的深度可以与抗蚀剂120的高度相同。在这种情况下，基板110的一部分通过凹槽130暴露。
基板110由锯片切断，锯片沿着凹槽130切断基板110。锯片可以是其上附着钻石的盘型刀片。
在锯片沿着凹槽130切断基板110的情况下，通过锯片引起的抗蚀剂毛刺明显地减小，因为在凹槽130上存在很少或者不存在抗蚀剂120。此外，因为锯片与抗蚀剂120之间没有进行接触，所以可以防止抗蚀剂120破裂。在此，凹槽130的宽度可以大于锯片的宽度。
如果基板110通过凹槽130暴露，即，如果凹槽130的深度与抗蚀剂120的高度相同，可以使该作用最大化。
此外，在抗蚀剂120具有比基板110大的热膨胀系数的情况下，热膨胀系数中的差异可导致印刷电路板100的翘曲。然而，通过在抗蚀剂120中形成凹槽130，抗蚀剂120被疏散，因此可以减小印刷电路板100中的翘曲。
凹槽130可以通过在基板110的两个表面上涂覆抗蚀剂120然后去除位于锯切线L上的抗蚀剂120形成。在此，抗蚀剂120可以是感光的并且因此可以通过曝光和显影去除。
参考图3和图4，在锯切线L设置为两条线的情况下，如上所述，凹槽130也可以分别沿着两条锯切线L形成为两条线。
凹槽130可以形成在基板110的两个表面上。凹槽130可以包括形成在基板110的一个表面上的第一凹槽131，和形成在基板110的另一个表面上的第二凹槽132。第一凹槽131和第二凹槽132均沿着锯切线L形成并且因此形成为彼此相对而基板110在中间。
第一凹槽131的宽度A、C可以大于第二凹槽132的宽度B、D。在第一凹槽131的宽度大于第二凹槽132的宽度的情况下，可以使用不同尺寸的刀片来切断基板110。
如果第一凹槽131和第二凹槽132的宽度彼此相同，那么第一凹槽131的中心线和第二凹槽132的中心线应当彼此一致。然而，如果第一凹槽131和第二凹槽132的宽度彼此相同，因为即使第一凹槽131和第二凹槽132的中心线彼此不一致，锯片也不会接触抗蚀剂12，所以将不会出现抗蚀剂毛刺。
在这种情况下，第二凹槽132位于第一凹槽131的内部。更具体地，第一凹槽131和第二凹槽132在至少第二凹槽132的宽度上彼此重叠。
此外，沿着第一凹槽131切断基板110的第一刀片141的宽度大于沿着第二凹槽132切断基板110的第二刀片142的宽度。
在基板110的一个表面被第一刀片141切断之后，基板110的另一个表面被第二刀片142切断以完全将基板分隔为单元U。这将参考电子组件封装件更详细地描述。
图5是示出根据本发明的实施方式的电子组件封装件的截面图。图6、图7和图8示出了用于分隔根据本发明的实施方式的电子组件封装件的过程。图9是示出根据本发明的另一个实施方式的电子组件封装件的截面图。
参考图5至图9，电子组件封装件包括基板110、抗蚀剂120和电子组件10并且可以进一步包括盖构件。
基板110可以是条板或者面板并且被划分为多个单元U。基板110被切断并且最终分隔为单元U。锯切线L存在于多个单元U之间。
抗蚀剂120以使电路不被暴露的方法形成在基板110上以保护基板110上的电路。然而，焊盘111需要暴露以用于与另一个组件连接并且因此未被抗蚀剂120覆盖。抗蚀剂120形成在基板110的两个表面上。
凹槽130沿着单元U之间的锯切线L形成在抗蚀剂120中。凹槽130的高度可以与抗蚀剂120的高度相同。在这种情况下，基板110的一部分通过凹槽130暴露。
凹槽130可以形成在基板110的两个表面上。凹槽130可以包括形成在基板110的一个表面上的第一凹槽131，和形成在基板110的另一个表面上的第二凹槽132。在此，基板110的“一个表面”是指安装电子组件10的表面，并且“另一个表面”是指该一个表面的反面。然而，如果需要，一个表面和另一个表面可以切换。
如图5中所示，第一凹槽131的宽度可以大于第二凹槽132的宽度。在这种情况下，第二凹槽132可以位于第一凹槽131的内部。即，第一凹槽131和第二凹槽132可以在至少第二凹槽132的宽度上彼此重叠。
凹槽130的宽度可以大于锯片的宽度。此外，如图6至图8中所示，通过第一凹槽131切断基板110的第一刀片141的宽度(a)可以大于通过第二凹槽132切断基板110的第二刀片142的宽度(b)。
在这种情况下，第一刀片141切断基板110的一个表面以去除基板110的锯切线L上的一部分。然后，第二刀片142切断基板110的另一个表面以去除基板110的锯切线L上的剩余部分。
电子组件10安装在基板110上用于与电路电连接并且包括有源器件和无源器件。电子组件10可以安装在基板110的焊盘111上。
盖构件151、152可以安装在基板110的多个单元U的每一个上从而覆盖电子组件10。盖构件可以区分为容器型151和模铸型152。
如图5中所示，在盖构件151形成为容器的情况下，容器可以由金属材料制成以起屏蔽物的作用。在这种情况下，在盖构件151与另一个盖构件之间设置有空间，并且在盖构件151之间形成第一凹槽131。
如图9中所示，盖构件152可以利用模制材料形成。虽然图8示出了第一凹槽131和第二凹槽132两者，但是如果需要，能够仅形成第二凹槽132。
在形成第一凹槽131和第二凹槽132两者的情况下，模制材料可填充第一凹槽131中。在这种情况中，第一刀片141穿透模制材料以通过第一凹槽131。
如上所述，通过在抗蚀剂上形成凹槽，因为锯片未接触抗蚀剂，所以可以减小当基板被切断时锯片引起的抗蚀剂毛刺，并且可以防止抗蚀剂裂缝，。因此，印刷电路板可以具有减小的缺陷率。
虽然以上描述了本发明的一些实施方式，应该理解，在没有偏离所附权利要求应该限定的本发明的技术构思和范围的情况下，本发明属于的本领域的技术人员可以对本发明做出多种布置和变形。还应该理解，除上述实施方式外的大量其他实施方式包括在本发明的权利要求中。

Claims (20)

1.一种印刷电路板，包括：
基板，被划分成多个单元；以及
抗蚀剂，形成在所述基板的两个表面上，
其中，所述抗蚀剂具有沿着所述多个单元之间的锯切线而在所述抗蚀剂中形成的凹槽。
2.根据权利要求1所述的印刷电路板，其中，所述凹槽包括：
第一凹槽，形成在所述基板的一个表面上；以及
第二凹槽，形成在所述基板的另一个表面上。
3.根据权利要求2所述的印刷电路板，其中，所述第一凹槽的宽度大于所述第二凹槽的宽度。
4.根据权利要求3所述的印刷电路板，其中，所述第二凹槽位于所述第一凹槽内侧。
5.根据权利要求4所述的印刷电路板，其中，所述基板沿着所述第一凹槽，然后沿着所述第二凹槽被切断，从而分离为所述多个单元。
6.根据权利要求1所述的印刷电路板，其中，所述凹槽的宽度大于锯片的宽度。
7.根据权利要求1所述的印刷电路板，其中，所述凹槽的深度与所述抗蚀剂的高度相同。
8.根据权利要求1所述的印刷电路板，其中，所述凹槽通过移除被涂覆在所述锯切线上的所述抗蚀剂来形成。
9.根据权利要求1所述的印刷电路板，其中，在所述多个单元之间形成有多个锯切线，以及
其中，所述凹槽沿着所述多个锯切线中的各个据切线来形成。
10.一种电子组件封装件，包括：
基板，被划分成多个单元；
抗蚀剂，形成在所述基板的两个表面上；以及
电子组件，安装在所述基板上，
其中，所述抗蚀剂具有沿着所述多个单元之间的锯切线而在所述抗蚀剂中形成的凹槽。
11.根据权利要求10所述的电子组件封装件，其中，所述凹槽包括：
第一凹槽，形成在所述基板的安装有所述电子组件的一个表面上；以及
第二凹槽，形成在所述基板的另一个表面上。
12.根据权利要求11所述的电子组件封装件，其中，所述第一凹槽的宽度大于所述第二凹槽的宽度。
13.根据权利要求12所述的电子组件封装件，其中，所述第二凹槽位于所述第一凹槽内侧。
14.根据权利要求13所述的电子组件封装件，其中，所述基板沿着所述第一凹槽，然后沿着所述第二凹槽被切断，从而分离为所述多个单元。
15.根据权利要求10所述的电子组件封装件，其中，所述凹槽的宽度大于锯片的宽度。
16.根据权利要求10所述的电子组件封装件，其中，所述凹槽的深度与所述抗蚀剂的高度相同。
17.根据权利要求10所述的电子组件封装件，其中，所述凹槽通过移除被涂覆在所述锯切线上的所述抗蚀剂来形成。
18.根据权利要求10所述的电子组件封装件，其中，在所述多个单元之间形成有多个锯切线，以及
其中，所述凹槽沿着所述多个锯切线中的各个据切线来形成。
19.根据权利要求10所述的电子组件封装件，进一步包括盖构件，所述盖构件形成在所述多个单元中的各个单元上，以覆盖所述电子组件。
20.根据权利要求19所述的电子组件封装件，其中，所述盖构件形成为容器，所述凹槽形成在多个容器之间。
CN201510112066.4A 2014-09-19 2015-03-13 印刷电路板和具有印刷电路板的电子组件封装件 Expired - Fee Related CN106034375B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0125187 2014-09-19
KR1020140125187A KR20160034099A (ko) 2014-09-19 2014-09-19 인쇄회로기판 및 이를 포함하는 전자부품 패키지

Publications (2)

Publication Number Publication Date
CN106034375A true CN106034375A (zh) 2016-10-19
CN106034375B CN106034375B (zh) 2018-12-28

Family

ID=55661936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510112066.4A Expired - Fee Related CN106034375B (zh) 2014-09-19 2015-03-13 印刷电路板和具有印刷电路板的电子组件封装件

Country Status (2)

Country Link
KR (1) KR20160034099A (zh)
CN (1) CN106034375B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112996233A (zh) * 2021-04-22 2021-06-18 京东方科技集团股份有限公司 电路板及切割方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63184389A (ja) * 1986-12-17 1988-07-29 日本特殊陶業株式会社 分割用溝部を有するセラミツク基板の製造方法
CN1684573A (zh) * 2004-04-13 2005-10-19 富士通株式会社 安装基片及电子元件的安装方法
KR20050100919A (ko) * 2004-04-16 2005-10-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 회로기판
US20050231925A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Semiconductor device and method for manufacturing the same
CN1819157A (zh) * 2004-11-15 2006-08-16 株式会社瑞萨科技 半导体器件
CN101626000A (zh) * 2008-07-10 2010-01-13 晶元光电股份有限公司 金属阵列基板、光电元件和发光元件及其制造方法
CN101630657A (zh) * 2008-07-15 2010-01-20 台湾积体电路制造股份有限公司 集成电路芯片及集成电路装置的制造方法
CN101630707A (zh) * 2008-07-15 2010-01-20 先进开发光电股份有限公司 光电元件的制造方法及其封装结构
CN101682983A (zh) * 2007-05-18 2010-03-24 凸版印刷株式会社 布线基板、半导体封装体以及电子设备
CN101945531A (zh) * 2009-07-07 2011-01-12 阿尔卑斯电气株式会社 电子电路单元及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63184389A (ja) * 1986-12-17 1988-07-29 日本特殊陶業株式会社 分割用溝部を有するセラミツク基板の製造方法
CN1684573A (zh) * 2004-04-13 2005-10-19 富士通株式会社 安装基片及电子元件的安装方法
US20050231925A1 (en) * 2004-04-14 2005-10-20 Denso Corporation Semiconductor device and method for manufacturing the same
KR20050100919A (ko) * 2004-04-16 2005-10-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 회로기판
CN1819157A (zh) * 2004-11-15 2006-08-16 株式会社瑞萨科技 半导体器件
CN101682983A (zh) * 2007-05-18 2010-03-24 凸版印刷株式会社 布线基板、半导体封装体以及电子设备
CN101626000A (zh) * 2008-07-10 2010-01-13 晶元光电股份有限公司 金属阵列基板、光电元件和发光元件及其制造方法
CN101630657A (zh) * 2008-07-15 2010-01-20 台湾积体电路制造股份有限公司 集成电路芯片及集成电路装置的制造方法
CN101630707A (zh) * 2008-07-15 2010-01-20 先进开发光电股份有限公司 光电元件的制造方法及其封装结构
CN101945531A (zh) * 2009-07-07 2011-01-12 阿尔卑斯电气株式会社 电子电路单元及其制造方法

Also Published As

Publication number Publication date
KR20160034099A (ko) 2016-03-29
CN106034375B (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
US7345848B2 (en) Packaging structure of mini SD memory card
KR101096045B1 (ko) 적층 반도체 패키지 및 그 제조방법
US9899235B2 (en) Fabrication method of packaging substrate
TWI484605B (zh) 封裝基板及其製造方法
KR20140143112A (ko) 방열시트 제조 방법 및 상기한 방법에 의해 제조된 방열시트
US20160233205A1 (en) Method for fabricating semiconductor package
KR102065648B1 (ko) 반도체 패키지
US9112062B2 (en) Semiconductor device and method of manufacturing the same
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
KR101510037B1 (ko) 구리 호일을 이용한 임베디드 타입의 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지
CN103632981A (zh) 配线板及配线板的制造方法
TWI693865B (zh) 具有支撐圖案之印刷電路板及其製造方法
US20150373842A1 (en) Substrate strip, substrate panel, and manufacturing method of substrate strip
US20120280405A1 (en) Semiconductor packages and methods of manufacuring the same
CN106034375A (zh) 印刷电路板和具有印刷电路板的电子组件封装件
KR102432860B1 (ko) 반도체 패키지
US20170179042A1 (en) Protection of elements on a laminate surface
KR102409692B1 (ko) 통신 모듈
KR20150071934A (ko) 워페이지를 억제할 수 있는 패키지 온 패키지
US11581231B2 (en) Stress tuned stiffeners for micro electronics package warpage control
US9543205B2 (en) Method of fabricating semiconductor device
CN107592731A (zh) 一种电路板的制备方法、电路板拼板及电子设备
US8383954B2 (en) Warpage preventing substrates
KR101150489B1 (ko) 반도체패키지 및 그 제조방법
KR20170034157A (ko) 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181228

CF01 Termination of patent right due to non-payment of annual fee