CN106025008A - 生长在钇铝石榴石衬底上的led外延片及制备方法 - Google Patents

生长在钇铝石榴石衬底上的led外延片及制备方法 Download PDF

Info

Publication number
CN106025008A
CN106025008A CN201610557495.7A CN201610557495A CN106025008A CN 106025008 A CN106025008 A CN 106025008A CN 201610557495 A CN201610557495 A CN 201610557495A CN 106025008 A CN106025008 A CN 106025008A
Authority
CN
China
Prior art keywords
yttrium
gan
aluminium
garnet substrate
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610557495.7A
Other languages
English (en)
Inventor
李国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heyuan Zhongtuo Photoelectric Technology Co Ltd
Original Assignee
Heyuan Zhongtuo Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heyuan Zhongtuo Photoelectric Technology Co Ltd filed Critical Heyuan Zhongtuo Photoelectric Technology Co Ltd
Priority to CN201610557495.7A priority Critical patent/CN106025008A/zh
Publication of CN106025008A publication Critical patent/CN106025008A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种生长在钇铝石榴石衬底上的LED外延片，包括钇铝石榴石衬底，在所述钇铝石榴石衬底上依次生长GaN缓冲层、非掺杂GaN层、n型掺杂GaN薄膜、InGaN/GaN量子阱和p型掺杂GaN薄膜。该LED外延片陷密度低、结晶质量好，电学、光学性能好。本发明还公开了所述生长在钇铝石榴石衬底上的LED外延片的制备方法，该制备方法工艺简单，制备成本低廉。

Description

生长在钇铝石榴石衬底上的LED外延片及制备方法
技术领域
本发明涉及LED外延片及制备方法，尤其涉及生长在钇铝石榴石衬底上的LED外延片及制备方法。
背景技术
发光二极管(LED)作为一种新型固态照明光源，以其发热量低、耗电量少、反应速度快、寿命长、体积小等优点，被认为是21世纪的绿色照明光源。面对未来大功率照明的市场需求，LED要真正实现大规模广泛应用，其发光效率仍需要进一步提高。目前，LED芯片主要是由生长在蓝宝石衬底上GaN材料体系所制备的。但是，由于蓝宝石与GaN之间的晶格失配高达13.3％，导致外延GaN薄膜过程中产生了密度为～109cm-2的位错缺陷，从而降低了材料的载流子迁移率，缩短了载流子寿命，进而影响了GaN基器件的性能。其次，由于蓝宝石的热导率低(100℃时为25W/m·K)，很难将芯片内产生的热量及时排出，导致热量积累，使器件的内量子效率降低，最终影响器件的性能。
因此，寻找一种与GaN材料晶格匹配且导热性良好的衬底材料，以用于GaN基LED外延片的制备显得十分重要。
发明内容
为了克服现有技术的不足，本发明的第一个目的在于提供一种生长在钇铝石榴石衬底上的LED外延片，该LED外延片陷密度低、结晶质量好，电学、光学性能好。
本发明的第二个目的在于提供所述生长在钇铝石榴石衬底上的LED外延片的制备方法，该制备方法工艺简单，制备成本低廉。
本发明的第一个目的采用以下技术方案实现：
生长在钇铝石榴石衬底上的LED外延片，包括钇铝石榴石衬底，在所述钇铝石榴石衬底上依次生长GaN缓冲层、非掺杂GaN层、n型掺杂GaN薄膜、InGaN/GaN量子阱和p型掺杂GaN薄膜。
优选的，所述钇铝石榴石衬底以(111)面偏(100)面0.5-1°为外延面，所述钇铝石榴石衬底和GaN缓冲层的外延取向关系为：GaN缓冲层的(0001)面平行于钇铝石榴石衬底的(111)面。其中，钇铝石榴石又称为Y3Al5O12，即GaN(0001)//Y3Al5O12(111)。
优选的，所述GaN缓冲层的厚度为30-50nm；所述非掺杂GaN层的厚度为500-800nm；所述n型掺杂GaN薄膜的厚度为2-4μm，掺杂电子浓度5.0×1017-1.0×1019cm-3；所述InGaN/GaN量子阱中，InGaN阱层的厚度为3-5nm，GaN垒层的厚度为10-15nm，周期数为7-12；所述p型掺杂GaN薄膜的厚度为200-500nm，掺杂空穴浓度5.0×1016-1.0×1018cm-3。
本发明的第二个目的采用以下技术方案实现：
一种生长在钇铝石榴石衬底上的LED外延片的制备方法，包括以下步骤：
1)采用钇铝石榴石衬底，以钇铝石榴石衬底的(111)面偏(100)面0.5-1°为外延面，首先外延生长GaN缓冲层；其中，钇铝石榴石衬底和GaN缓冲层的外延取向关系为：GaN缓冲层的(0001)面平行于钇铝石榴石衬底的(111)面；
2)在GaN缓冲层上次依次外延生长非掺杂GaN层、n型掺杂GaN薄膜、InGaN/GaN量子阱和p型掺杂GaN薄膜。
优选的，在外延生长GaN缓冲层前，还包括对钇铝石榴石衬底进行表面退火处理，具体操作如下：将钇铝石榴石衬底放入反应室内，在800-900℃下，氮气氛围中进行原位退火处理1-2h。
优选的，外延生长GaN缓冲层的工艺条件为：采用激光辅助分子束外延生长工艺，将钇铝石榴石衬底的温度保持在400-500℃，控制反应室的压力为4.0-6.0×10-3Torr、激光能量为220-300mJ、激光频率为10-30Hz、生长速度为60-80nm/h。
优选的，外延生长非掺杂GaN层的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度保持在500-600℃，控制反应室的压力为3.0-6.0×10-5Torr、Ⅴ/Ⅲ值为30-40、生长速度为120-150nm/h。
优选的，外延生长n型掺杂GaN薄膜的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度保持在650-750℃，控制反应室的压力为3.0-6.0×10-5Torr、Ⅴ/Ⅲ值为30-40、生长速度为120-150nm/h。
优选的，外延生长InGaN/GaN多量子阱的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度保持在750-850℃，控制反应室的压力为4.0-5.0×10-5Torr、Ⅴ/Ⅲ值为40-50、生长速度为60-80nm/h。
优选的，外延生长p型掺杂GaN薄膜的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度调至650-750℃，控制反应室的压力为3.0-6.0×10-5Torr、Ⅴ/Ⅲ值为30-40、生长速度为120-150nm/h。
相比现有技术，本发明的有益效果在于：
(1)本发明所提供的生长在钇铝石榴石衬底上的LED外延片，采用与GaN晶格失配度低的钇铝石榴石作为衬底，能够有效的减少位错的形成，制备出高质量LED外延片，有利提高了载流子的辐射复合效率，可大幅度提高LED器件的发光效率。且Y3Al5O12衬底的热导率高达140W/m·K，增强了LED芯片的散热能力，有利于提高器件的内量子效率，最终提升器件的性能。
(2)本发明所提供的生长在钇铝石榴石衬底上的LED外延片，钇铝石榴石衬底以(111)面偏(100)面0.5-1°为外延面，其与GaN缓冲层的外延取向关系为：GaN的(0001)面平行于Y3Al5O12的(111)面，即GaN(0001)//Y3Al5O12(111)。Y3Al5O12(111)具有与GaN(0001)相同的六方对称性，立方相的Y3Al5O12(111)的晶格参数为 因而六方相的Y3Al5O12(111)晶格参数非常接近于GaN(111)晶格参数的两倍，两者的晶格失配度小，保证了Y3Al5O12衬底与GaN缓冲层之间的晶格匹配，有助于外延生长高质量GaN薄膜。
(3)本发明所提供的生长在钇铝石榴石衬底上的LED外延片，GaN缓冲层的厚度为30-50nm，30-50nm厚的GaN缓冲层可以提供形核的中心，为接下来外延生长高质量GaN薄膜奠定基础。
(4)本发明所提供的生长在钇铝石榴石衬底上的LED外延片的制备方法，在外延生长GaN缓冲层前，对钇铝石榴石衬底进行表面退火处理，退火处理可使衬底获得原子级平整的表面。
(5)本发明所提供的生长在钇铝石榴石衬底上的LED外延片的制备方法，在钇铝石榴石衬底的温度为400～500℃的条件下生长GaN缓冲层，可以有效的抑制衬底和薄膜之间的界面反应，同时为外延生长提供足够多的生长能量。
(6)本发明所提供的生长在钇铝石榴石衬底上的LED外延片的制备方法，采用钇铝石榴石作为衬底，采用了低温(400-500℃)外延技术在钇铝石榴石衬底上先外延生长一层GaN缓冲层，获得岛状GaN，为下一步沉积高质量低缺陷的GaN薄膜做铺垫，提高器件的发光效率，有望制备出高效LED的器件。
(7)本发明所提供的生长在钇铝石榴石衬底上的LED外延片的制备方法，采用的分子束外延生长工艺，使得非掺杂GaN层的厚度为500-800nm，这样的非掺杂GaN层完全处于弛豫状态，有利于后期高质量的n型掺杂GaN薄膜的外延生长。
附图说明
图1为本发明所提供的生长在钇铝石榴石衬底上的LED外延片的截面示意图；
图2为本发明实施例1制备的LED外延片(GaN(0002))的XRD图谱；
图3为本发明实施例1制备的LED外延片(GaN(10-12))的XRD图谱；
图4为本发明实施例1制备的LED外延片的ω-2θ扫描图谱。
图5为本发明实施例1制备的LED外延片的电致发光(EL)图谱。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：
如图1所示，生长在钇铝石榴石衬底上的LED外延片，包括钇铝石榴石衬底10，在钇铝石榴石衬底10上依次生长GaN缓冲层11、非掺杂GaN层12、n型掺杂GaN薄膜13、InGaN/GaN量子阱14和p型掺杂GaN薄膜15。
其中，钇铝石榴石衬底以(111)面偏(100)面0.5-1°为外延面，钇铝石榴石衬底和GaN缓冲层的外延取向关系为：GaN缓冲层的(0001)面平行于钇铝石榴石衬底的(111)面。GaN缓冲层的厚度为30-50nm；所述非掺杂GaN层的厚度为500-800nm；所述n型掺杂GaN薄膜的厚度为2-4μm，掺杂电子浓度5.0×1017-1.0×1019cm-3；所述InGaN/GaN量子阱中，InGaN阱层的厚度为3-5nm，GaN垒层的厚度为10-15nm，周期数为7-12；所述p型掺杂GaN薄膜的厚度为200-500nm，掺杂空穴浓度5.0×1016-1.0×1018cm-3。
实施例1
一种生长在钇铝石榴石衬底上的LED外延片，其制备方法包括以下步骤：
(1)衬底以及其晶向的选取：采用Y3Al5O12衬底，以(111)面偏(100)面0.5°为外延面，晶体外延取向关系为：GaN的(0001)面平行于Y3Al5O12的(111)面；
(2)Y3Al5O12衬底表面退火处理，具体过程为：将Y3Al5O12衬底放入反应室内，在800℃下氮气氛围中对Y3Al5O12衬底进行原位退火处理2h，退火处理可使Y3Al5O12衬底获得原子级平整的表面；
(3)GaN缓冲层外延生长：Y3Al5O12衬底温度调为400℃，在反应室的压力为4.0×10-3Torr、激光能量为220mJ、激光频率为30Hz、生长速度为80nm/h的条件下生长厚度为30nm的GaN缓冲层；
(4)非掺杂GaN层的外延生长：采用分子束外延生长工艺，将Y3Al5O12衬底保持在500℃，在反应室的压力为3.0×10-5Torr、Ⅴ/Ⅲ值为30、生长速度为120nm/h条件下，在步骤(3)得到的GaN缓冲层上生长厚度为500nm的非掺杂GaN层；
(5)n型掺杂GaN薄膜的外延生长：采用分子束外延生长工艺，将Y3Al5O12衬底温度升至650℃，在反应室压力为3.0×10-5Torr、Ⅴ/Ⅲ值为30、生长速度为120nm/h条件下，在步骤(4)得到的非掺杂GaN层上生长厚度为2μm的n型掺杂GaN薄膜；
(6)InGaN/GaN多量子阱的外延生长：采用分子束外延生长工艺，生长温度为750℃，在反应室的压力为4.0×10-5Torr、Ⅴ/Ⅲ值为40、生长速度为60nm/h条件下，在步骤(5)得到的n型掺杂GaN薄膜上生长InGaN/GaN多量子阱；所述InGaN/GaN量子阱为12个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为3nm，GaN垒层的厚度为10nm；
(7)p型掺杂GaN薄膜的外延生长：采用分子束外延生长工艺，将衬底温度调至650℃，在反应室的压力为3.0×10-5Torr、Ⅴ/Ⅲ值为30、生长速度为120nm/h条件下，在步骤(6)得到的InGaN/GaN多量子阱上生长的厚度为200nm的p型掺杂GaN薄膜。经测定，实施例1制备的p型掺杂GaN薄膜的粗糙度RMS值低于1.5nm；表明获得表明光滑的高质量的p型掺杂GaN薄膜。
图2、3是本实施例制备的LED外延片的XRD图谱，从X射线回摆曲线中可以看到，GaN(0002)的X射线回摆曲线的半峰宽(FWHM)值低于271arcsec，GaN(10-12)的半峰宽值为261arcsec；表明在Y3Al5O12(111)衬底上外延生长出了高质量的LED外延片。
图4是本实施例制备的LED外延片的ω-2θ扫描图谱，可以清晰的看到量子阱卫星峰清晰分明，拟合图谱吻合，表明量子阱的界面结合性质非常好。
图5是本发明制备出的LED外延片的EL图谱，其电致发光波长为455nm，半峰宽为24.5nm，达到目前照明要求水平，显示出了本发明制备的LED器件优异的电学性能。
实施例2
一种生长在钇铝石榴石衬底上的LED外延片，其制备方法包括以下步骤：
(1)衬底以及其晶向的选取：采用Y3Al5O12衬底，以(111)面偏(100)面1°为外延面，晶体外延取向关系为：GaN的(0001)面平行于Y3Al5O12的(111)面；
(2)Y3Al5O12衬底表面退火处理，具体过程为：将Y3Al5O12衬底放入反应室内，在900℃下氮气氛围中对Y3Al5O12衬底进行原位退火处理1h，退火处理可使衬底获得原子级平整的表面；
(3)GaN缓冲层外延生长：将Y3Al5O12衬底温度调为500℃，在反应室的压力为6.0×10-3Torr、激光能量为300mJ、激光频率为10Hz、生长速度为60nm/h的条件下生长厚度为50nm的GaN缓冲层；
(4)非掺杂GaN层的外延生长：采用分子束外延生长工艺，将Y3Al5O12衬底保持在600℃，在反应室的压力为6.0×10-5Torr、Ⅴ/Ⅲ值为40、生长速度为150nm/h条件下，在步骤(3)得到的GaN缓冲层上生长厚度为300nm的非掺杂GaN层；
(5)n型掺杂GaN薄膜的外延生长：采用分子束外延生长工艺，将Y3Al5O12衬底温度升至750℃，在反应室压力为6.0×10-5Torr、Ⅴ/Ⅲ值为50、生长速度为150nm/h条件下，在步骤(4)得到的非掺杂GaN层上生长厚度为3μm的n型掺杂GaN薄膜；
(6)InGaN/GaN多量子阱的外延生长：采用分子束外延生长工艺，生长温度为850℃，在反应室的压力为5.0×10-5Torr、Ⅴ/Ⅲ值为40、生长速度为80nm/h条件下，在步骤(5)得到的n型掺杂GaN薄膜上生长InGaN/GaN多量子阱；所述InGaN/GaN量子阱为7个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为5nm，GaN垒层的厚度为15nm；
(7)p型掺杂GaN薄膜的外延生长：采用分子束外延生长工艺，将Y3Al5O12衬底温度调至750℃，在反应室的压力为6.0×10-5Torr、Ⅴ/Ⅲ值为40、生长速度为150nm/h条件下，在步骤(6)得到的InGaN/GaN多量子阱上生长的厚度为500nm的p型掺杂GaN薄膜。
本实施例制备的钇铝石榴石衬底上的LED外延片无论是在电学性质、光学性质上，还是在缺陷密度、结晶质量都具有非常好的性能，测试数据与实施例1相近，在此不再赘述。
对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (10)

1.生长在钇铝石榴石衬底上的LED外延片，其特征在于，包括钇铝石榴石衬底，在所述钇铝石榴石衬底上依次生长GaN缓冲层、非掺杂GaN层、n型掺杂GaN薄膜、InGaN/GaN量子阱和p型掺杂GaN薄膜。
2.根据权利要求1所述的生长在钇铝石榴石衬底上的LED外延片，其特征在于，所述钇铝石榴石衬底以(111)面偏(100)面0.5-1°为外延面，所述钇铝石榴石衬底和所述GaN缓冲层的外延取向关系为：GaN缓冲层的(0001)面平行于钇铝石榴石衬底的(111)面。
3.根据权利要求1所述的生长在钇铝石榴石衬底上的LED外延片，其特征在于，所述GaN缓冲层的厚度为30-50nm；所述非掺杂GaN层的厚度为500-800nm；所述n型掺杂GaN薄膜的厚度为2-4μm，掺杂电子浓度5.0×1017-1.0×1019cm-3；所述InGaN/GaN量子阱中，InGaN阱层的厚度为3-5nm，GaN垒层的厚度为10-15nm，周期数为7-12；所述p型掺杂GaN薄膜的厚度为200-500nm，掺杂空穴浓度5.0×1016-1.0×1018cm-3。
4.一种生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，包括以下步骤：
1)采用钇铝石榴石衬底，以钇铝石榴石衬底的(111)面偏(100)面0.5-1°为外延面，外延生长GaN缓冲层；其中，钇铝石榴石衬底和GaN缓冲层的外延取向关系为：GaN缓冲层的(0001)面平行于钇铝石榴石衬底的(111)面；
2)在GaN缓冲层上依次外延生长非掺杂GaN层、n型掺杂GaN薄膜、InGaN/GaN量子阱和p型掺杂GaN薄膜。
5.根据权利要求4所述的生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，在外延生长GaN缓冲层前，对钇铝石榴石衬底进行表面退火处理，具体操作如下：将钇铝石榴石衬底放入反应室内，在800-900℃下，氮气氛围中进行原位退火处理1-2h。
6.根据权利要求4所述的生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，外延生长GaN缓冲层的工艺条件为：采用激光辅助分子束外延生长工艺，将钇铝石榴石衬底的温度保持在400-500℃，控制反应室的压力为4.0-6.0×10-3Torr、激光能量为220-300mJ、激光频率为10-30Hz、生长速度为60-80nm/h。
7.根据权利要求4所述的生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，外延生长非掺杂GaN层的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度保持在500-600℃，控制反应室的压力为3.0-6.0×10-5Torr、Ⅴ/Ⅲ值为30-40、生长速度为120-150nm/h。
8.根据权利要求4所述的生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，外延生长n型掺杂GaN薄膜的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度保持在650-750℃，控制反应室的压力为3.0-6.0×10-5Torr、Ⅴ/Ⅲ值为30-40、生长速度为120-150nm/h。
9.根据权利要求4所述的生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，外延生长InGaN/GaN多量子阱的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度保持在750-850℃，控制反应室的压力为4.0-5.0×10-5Torr、Ⅴ/Ⅲ值为40-50、生长速度为60-80nm/h。
10.根据权利要求4所述的生长在钇铝石榴石衬底上的LED外延片的制备方法，其特征在于，外延生长p型掺杂GaN薄膜的工艺条件为：采用分子束外延生长工艺，将钇铝石榴石衬底的温度调至650-750℃，控制反应室的压力为3.0-6.0×10-5Torr、Ⅴ/Ⅲ值为30-40、生长速度为120-150nm/h。
CN201610557495.7A 2016-07-12 2016-07-12 生长在钇铝石榴石衬底上的led外延片及制备方法 Pending CN106025008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610557495.7A CN106025008A (zh) 2016-07-12 2016-07-12 生长在钇铝石榴石衬底上的led外延片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610557495.7A CN106025008A (zh) 2016-07-12 2016-07-12 生长在钇铝石榴石衬底上的led外延片及制备方法

Publications (1)

Publication Number Publication Date
CN106025008A true CN106025008A (zh) 2016-10-12

Family

ID=57119030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610557495.7A Pending CN106025008A (zh) 2016-07-12 2016-07-12 生长在钇铝石榴石衬底上的led外延片及制备方法

Country Status (1)

Country Link
CN (1) CN106025008A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003233A1 (en) * 1999-09-27 2002-01-10 Mueller-Mach Regina B. Light emitting diode (LED) device that produces white light by performing phosphor conversion on all of the primary radiation emitted by the light emitting structure of the LED device
US20080283853A1 (en) * 2004-10-21 2008-11-20 Ube Industries, Ltd. A Corporation Of Japan Light-Emitting Diode, Light-Emitting Diode Substrate and Production Method of Light-Emitting Diode
CN101771117A (zh) * 2010-02-02 2010-07-07 孙润光 一种发光器件及其制造方法
US20110073995A1 (en) * 2009-09-25 2011-03-31 Koito Manufacturing Co., Ltd. Semiconductor device, fabrication method of the semiconductor devices
CN103296066A (zh) * 2013-05-31 2013-09-11 华南理工大学 生长在铝酸锶钽镧衬底上的GaN薄膜及其制备方法、应用
CN103400910A (zh) * 2013-07-22 2013-11-20 曹永革 一种白光led外延结构及其制造方法
CN104952986A (zh) * 2015-06-03 2015-09-30 西安交通大学 一种GaN基白光LED外延结构的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003233A1 (en) * 1999-09-27 2002-01-10 Mueller-Mach Regina B. Light emitting diode (LED) device that produces white light by performing phosphor conversion on all of the primary radiation emitted by the light emitting structure of the LED device
US20080283853A1 (en) * 2004-10-21 2008-11-20 Ube Industries, Ltd. A Corporation Of Japan Light-Emitting Diode, Light-Emitting Diode Substrate and Production Method of Light-Emitting Diode
US20110073995A1 (en) * 2009-09-25 2011-03-31 Koito Manufacturing Co., Ltd. Semiconductor device, fabrication method of the semiconductor devices
CN101771117A (zh) * 2010-02-02 2010-07-07 孙润光 一种发光器件及其制造方法
CN103296066A (zh) * 2013-05-31 2013-09-11 华南理工大学 生长在铝酸锶钽镧衬底上的GaN薄膜及其制备方法、应用
CN103400910A (zh) * 2013-07-22 2013-11-20 曹永革 一种白光led外延结构及其制造方法
CN104952986A (zh) * 2015-06-03 2015-09-30 西安交通大学 一种GaN基白光LED外延结构的制备方法

Similar Documents

Publication Publication Date Title
CN104409587B (zh) 一种InGaN基蓝绿光发光二极管外延结构及生长方法
CN102945898B (zh) 生长在金属Ag衬底上的AlN薄膜及其制备方法、应用
CN106229390B (zh) 一种GaN基发光二极管芯片的生长方法
WO2018040123A1 (zh) 生长在铝酸镁钪衬底上的led外延片及其制备方法
CN102709424A (zh) 一种提高发光二极管发光效率的方法
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN108807625A (zh) 一种AlN缓冲层结构及其制备方法
CN103996610B (zh) 一种生长在金属铝衬底上的AlN薄膜及其制备方法和应用
CN103996764B (zh) 生长在Ag衬底的LED外延片及其制备方法和应用
CN108807617A (zh) 生长在硅/石墨烯复合衬底上的GaN基纳米柱LED外延片及其制备方法
CN108231964B (zh) 一种提高发光二极管内量子效率的方法
CN203950831U (zh) 生长在Cu衬底的LED外延片
CN106206888B (zh) 生长在铝酸镁钪衬底上的InGaN/GaN量子阱及其制备方法
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN103296157B (zh) 生长在铝酸锶钽镧衬底上的led外延片及制备方法
CN105098008A (zh) 一种含三元超晶格的GaN基LED外延结构及其制备方法
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
CN106025008A (zh) 生长在钇铝石榴石衬底上的led外延片及制备方法
CN106158592A (zh) 生长在铝酸镁钪衬底上的GaN薄膜及其制备方法和应用
CN106169523A (zh) 一种采用L‑MBE和MOCVD技术在Si衬底上生长的LED外延片及其制备方法
CN105977138B (zh) 生长在钇铝石榴石衬底上的GaN薄膜及其制备方法、应用
CN107170908B (zh) 一种发光二极管的外延片及制备方法
CN206225395U (zh) 生长在铝酸镁钪衬底上的InGaN/GaN量子阱
CN206225325U (zh) 生长在铝酸镁钪衬底上的GaN薄膜
CN104157754B (zh) 生长在W衬底上的InGaN/GaN多量子阱及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012