CN105980293A - 用于制造构件的方法和构件 - Google Patents
用于制造构件的方法和构件 Download PDFInfo
- Publication number
- CN105980293A CN105980293A CN201580006575.7A CN201580006575A CN105980293A CN 105980293 A CN105980293 A CN 105980293A CN 201580006575 A CN201580006575 A CN 201580006575A CN 105980293 A CN105980293 A CN 105980293A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- area
- complex
- structure sheaf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及一种用于制造构件的方法,首先制造第一层复合体,其包括由导电材料制成的第一基底和至少一个构造在第一基底中并且填充有绝缘材料的沟槽,第一基底的第一区域至少在第一基底的第一表面上通过沟槽侧向与第一基底的其它区域电绝缘。接着制造第二层复合体,其包括第一层复合体和结构层。所述结构层具有构件的活动结构并且至少在第一区域中是导电的,结构层的第一区域在第一基底的第一区域中邻接第一基底的第一表面并且与之导电连接。然后,在第一基底的第二表面上——第二表面与第一表面相对置——在第一基底的第一区域中制出第一导电接触面,第一基底的第一区域在第一基底的第二表面上通过沟槽侧向与第一基底的其它区域电绝缘。借助该方法实现这样的构件,在其中借助第一基底的第一区域和第一接触面实现与结构层第一区域的电连接。
Description
技术领域
本发明涉及一种用于制造构件、尤其是微机械、微机电(MEMS)或微光机电(MOEMS)构件的方法以及这种构件。
背景技术
为了尽可能减小环境因素、如湿气和污物(如灰尘)对微机电构件(MEMS)和微光机电构件(MOEMS)的影响,通常密封地封装这种构件的活动结构。“活动结构”在此尤其是可理解为可动结构、光学结构或同样具有可动和光学元件的结构(如可移动镜)。术语“活动区”表示活动结构所在或移动的构件区域或体积。此外,密封封装可用于调节活动结构区域内的特定内部压力,这对于其作用方式取决于定义的内部压力的构件、如加速度传感器和陀螺仪(角速度传感器)尤为有利。
为了实现尽可能低成本的生产,MEMS构件或MOEMS构件的制造通常在晶片级进行。在此经常实施的接合过程例如可基于直接接合过程以及阳极接合过程进行。
从构件密封区域引出电触点以便电连接构件特定区域(如电连接活动结构)在制造技术上较难实现。可考虑几种可能性:电触点例如通过侧向延伸的、借助植入或扩散法制造的、具有低薄层电阻的半导体层来实现。此外可通过结构化的、覆盖有平坦化的钝化层的导电层来实现。
或者电触点可以以多个垂直延伸的通孔金属化形式从构件引出。在此连接可分别通过引线建立,该引线穿过构件覆盖物中的通口或孔并且与构件待电连接的部分连接。然而在通口纵横比较大、即在通口的深度与通口的横向平面之比较大时,在实现和保持连接方面出现困难。根据另一种可能性,可在构件覆盖物中的通口或孔中通过沉积导电层或沉积填充通口的导电材料制出触点。这尤其在通口纵横比较大时例如由于填充物中的孔或未连续沉积的层导致实现触点方面的困难并且在填充材料或附加钝化步骤方面需要高的材料花费。
另一问题可在连接构件覆盖物与构件其它层的过程中产生。如上述通口在接合过程之前就已存在并且未填充导电材料,则可供用于连接覆盖物与其它层的接合面减小。如现有通口已被填充导电材料,则接合过程中的参数(如温度和压力)由此受到限制。在两种情况下连接的质量可下降并且不能确保制成构件的密封封装区域。
发明内容
因此,本发明的任务在于提供一种用于制造构件、尤其是微机械、微机电或微光机电构件的方法以及这种构件,借助该构件可实现与构件部分的电连接。
该任务通过独立权利要求的技术方案来解决。优选实施方式在从属权利要求中给出。
根据本发明的用于制造构件的方法包括制造第一层复合体,其包括由导电材料制成的第一基底和至少一个填充有绝缘材料的沟槽。所述至少一个沟槽从第一基底的第一表面起延伸并且这样设置,使得第一基底的第一区域在第一表面上通过所述至少一个沟槽侧向与第一基底的其它区域电绝缘。此外用于制造构件的方法还包括制造第二层复合体,其包括第一层复合体和结构层。所述结构层具有构件的活动结构并且至少在第一区域中是导电的。结构层的第一区域在第一基底的第一区域中邻接第一基底的第一表面并且与第一基底的第一区域导电连接。此外,用于制造构件的方法还包括在第一基底的第二表面上制出第一导电接触面,第二表面与第一表面相对置并且第一接触面设置在第一基底的第一区域中。第一基底的第一区域在第一基底的第二表面上通过所述至少一个沟槽侧向与第一基底的其它区域电绝缘。由此借助第一基底的第一区域实现第一基底第二表面上的第一接触面与结构层的第一区域之间的电连接。
根据用于制造构件的方法的一种实施方式,可在制造第一层复合体时在第一基底的第一表面中制出第一凹部,第一凹部的深度小于第一基底的厚度。第一基底的第一区域设置在第一凹部之外。在第一凹部之内可设置第一基底的第二区域,第二区域在第一基底的第一表面上通过所述至少一个沟槽侧向与第一基底的其它区域电绝缘。在制造第二层复合体时至少部分活动结构在第一凹部内与第一基底间隔开地设置。此外,在第一基底的第二表面上制出第二导电接触面,第二接触面设置在第一基底的第二区域中并且第一基底的第二区域在第一基底的第二表面上通过所述至少一个沟槽侧向与第一基底的其它区域电绝缘。
根据一种实施方式,第一层复合体包括至少两个填充有绝缘材料的沟槽,并且在第一凹部内设置第一基底的至少两个第二区域。在第一基底的第二表面上制出至少两个第二接触面,每个第二接触面设置在第一基底的一个第二区域中。
根据一种实施方式,第一层复合体可仅包括第一基底和所述至少一个沟槽,所述至少一个沟槽在第一基底中在制造第二层复合体之前延伸至第一基底的第二表面。
根据另一种实施方式,所述至少一个沟槽在第一层复合体中在制造第二层复合体之前首先延伸至小于第一层复合体厚度的深度。在制造第二层复合体之后并且在制出第一接触面之前将第一层复合体的厚度从第一层复合体的第一表面起减少至所述至少一个沟槽的深度。第一层复合体的第一表面在此是第一层复合体的与第一基底第一表面相对置的表面。
根据另一种实施方式,第二层复合体还可包括第三层复合体,该第三层复合体在与第一层复合体相对置的一侧上邻接基底层并且包括第二基底。
如第二层复合体还包括第三层复合体,则根据第一种实施方式的第二层复合体可以下述方式制出:首先在第一基底的第一表面上施加结构层并且随后连接施加在第一层复合体上的结构层与第三层复合体。根据另一种实施方式,可通过下述方式制出第二层复合体:首先在第三层复合体上施加结构层并且接着连接施加在第三层复合体上的结构层与第一层复合体。
根据一种实施方式,第三层复合体可包括一个至少在区域中导电的覆盖层,该覆盖层设置在第二基底的第一表面上。第二基底的第一表面是第二基底朝向结构层的表面。在覆盖层的第一表面中可制出第二凹部,覆盖层的第一表面是覆盖层朝向结构层的表面。第二凹部的深度小于覆盖层的厚度。在制造第二层复合体时,覆盖层的导电区域邻接结构层的第一区域和结构层的第二区域地设置。在此结构层的第一区域设置在活动结构之外,而结构层的第二区域设置在活动结构之内并且是导电的。第二凹部和至少部分活动结构这样设置,使得第二凹部的侧向位置相应于所述至少部分活动结构的侧向位置。由此覆盖层构成印制导线桥,其连接结构层的第二区域与结构层的第一区域。
根据一种实施方式,结构层和第三层复合体朝向结构层的层可由同一种材料制成。
根据另一种实施方式,第一基底和结构层可由同一种材料制成。
当在制造第二层复合体时待彼此连接的层、即第一基底和结构层和必要时第三层复合体朝向结构层的层由同一种材料制成时,可使用特别适合的方法来连接这些层、如接合方法。例如所述层可由半导体材料、尤其是硅制成。
根据本发明的构件包括第一层复合体,其包括由导电材料制成的第一基底和至少一个填充有绝缘材料的沟槽。所述至少一个沟槽从第一基底的第一表面起延伸至第一基底的第二表面,第一基底的第二表面与第一基底的第一表面相对置。这样设置所述至少一个沟槽,使得第一基底的第一区域通过所述至少一个沟槽侧向与第一基底的其它区域电绝缘。构件还包括结构层,其包括构件的活动结构并且至少在第一区域中是导电的。结构层的第一区域在第一基底的第一区域中邻接第一基底的第一表面,结构层的第一区域与第一基底的第一区域导电连接。构件还包括第一基底第二表面上的第一导电接触面,所述第一接触面设置在第一基底的第一区域中。
根据一种实施方式,在第一基底的第一表面中构造有第一凹部,第一凹部的深度小于第一基底的厚度。第一基底的第一区域在此设置在第一凹部之外,而第一基底的第二区域可设置在第一凹部之内,第一基底的第二区域通过所述至少一个沟槽侧向与第一基底的其它区域电绝缘。至少部分活动结构在第一凹部之内与第一基底间隔开地设置。构件还包括第一基底第二表面上的第二导电接触面,所述第二接触面设置在第一基底的第二区域中。
根据一种实施方式,第一层复合体包括至少两个填充有绝缘材料的沟槽。第一基底的至少两个第二区域设置在第一凹部内并且至少两个第二接触面设置在第一基底的第二表面上,每个第二接触面设置在第一基底的一个第二区域中。
根据一种实施方式,构件还可包括第三层复合体,该第三层复合体在与第一层复合体相对置的一侧上邻接结构层并且包括第二基底。第一层复合体、结构层和第三层复合体可这样连接,使得结构层的活动结构被密封地封闭。
根据一种实施方式,第三层复合体可包括一个至少在区域中导电的覆盖层。该覆盖层设置在第二基底的第一表面上,第二基底的第一表面是第二基底朝向结构层的表面。此外,在覆盖层的第一表面中可构造有第二凹部,覆盖层的第一表面是覆盖层朝向结构层的表面并且第二凹部的深度小于覆盖层的厚度。覆盖层的导电区域邻接结构层的第一区域和结构层的第二区域,结构层的第一区域设置在活动结构之外并且结构层的第二区域设置在活动结构之内并且是导电的。第二凹部和至少部分活动结构这样设置,使得第二凹部的侧向位置相应于所述至少部分活动结构的侧向位置。覆盖层因此构成印制导线桥,其连接结构层的第二区域与结构层的第一区域。
根据一种实施方式,结构层和第三层复合体朝向结构层的层可由同一种材料制成。
根据另一种实施方式,第一基底和结构层可由同一种材料制成。
附图说明
下面参考附图详细说明本发明的实施方式,在此相同元件设有同一附图标记。附图如下:
图1A以沿图1B的I-I'的横截面图示出根据本发明一种实施方式的构件示意图;
图1B以俯视图示出根据本发明一种实施方式的构件两个层的示意图;
图2以沿I-I'的横截面图示出根据本发明另一种实施方式的构件示意图;
图3A至3C以横截面图示出本发明方法第一种实施方式的步骤;
图4A至4D以横截面图示出本发明方法第二种实施方式的步骤;
图5A至5C以横截面图示出本发明方法第三种实施方式的步骤;
图6A至6D以横截面图示出本发明方法第四种实施方式的步骤。
具体实施方式
图1A示出根据第一种实施方式的本发明构件沿线I-I'的横截面图,而图1B示出该构件两个层的俯视图。图1A所示的构件1包括第一层复合体10、结构层25、第三层复合体30以及第一接触面17a至17c和第二接触面18。第一层复合体10、结构层25和第三层复合体30共同构成第二层复合体20。
第一层复合体10包括具有第一表面111和第二表面112的第一基底11,第二表面112与第一基底11的第一表面111相对置。术语“基底”在此描述这样的构成物,其仅由一种材料、如硅晶片制成,但其也可以是包括多个层和材料的复合体,只要第一基底11是导电的。
第一基底11具有至少一个第一区域113,该第一区域与第一基底11的其它区域通过沟槽15电绝缘。在图1A中示出三个第一区域113a、113b和113c。在用于电绝缘不同第一区域113的特定沟槽15之间可设置第一基底11的其它区域。这在图1A中对于第一区域113a和113b示出。但同一沟槽15也可邻接两个第一区域,如在图1A中对于第一区域113b和113c示出。沟槽15填充有绝缘材料并且从第一基底11的第一表面111延伸至第一基底11的第二表面112。这样设置沟槽15,使得每个沟槽15分别使一个第一区域113完全与第一基底11的其它区域绝缘。在俯视图中沟槽15可任意设置,只要每个特定沟槽15使一个特定第一区域113完全绝缘。通过特定沟槽15绝缘的特定第一区域113可在俯视图中具有任意形状。绝缘的第一区域113例如可在俯视图中具有圆形、矩形、六边形形状或任何其它形状。沟槽15可在横截面中从第一表面111任意延伸向第二表面112。也就是说,沟槽15可垂直于表面111和112或与之呈定义角度直线或弯曲地延伸,只要它们连续地延伸。
在第一基底11中可构造第一凹部115,第一凹部从第一表面111起延伸,第一凹部115的深度小于第一基底11的厚度。在第一凹部115内构造第一基底11的第二区域114,第二区域114通过至少一个沟槽15侧向与第一基底11的其它区域电绝缘。在此第一基底11的第二区域114也可侧向突出于第一凹部115。也就是说,第二区域114可在第一凹部115之外与第一基底11的区域物理及电连接。在图1A和1B所示的情况下,第二区域114与第一区域113a至113c电绝缘。
结构层25包括第一区域251a至251c、活动结构252、第二区域253和第三区域254。第一区域251a至251c设置在活动结构252之外,而第二区域253设置在活动结构252之内。应借助图1B详细说明结构层25的设计。
图1B以一种示例性实施方式示出微机械构件1的结构层25,该结构层包括活动结构252。活动结构252借助弹簧255与结构层的第三区域254连接并且可在弹簧255的可动范围内在所有方向上运动。结构层25的第一区域251a至251c以及第二区域253和第三区域254与构件1的其它层固定连接并且不可运动。活动结构252构成封闭的框架,在其中设有结构层的第二区域253。通过设置在活动结构252和第二区域253上的电极256可检测活动结构的运动。结构层25可由导电材料、如掺杂硅或其它半导体材料制成。在此情况下结构层25的各个区域彼此物理分开。但结构层25也可由仅在特定区域中导电的材料制成。这些区域例如可以是掺杂半导体区域,它们通过未掺杂的半导体区域或绝缘区域彼此电绝缘。因此结构层25的各个区域也可相互物理连接。
图1B还示出覆盖层35,该层将在后面详细说明。
如图1A可见,结构层25的第一区域251a至251c邻接第一基底11在第一基底11第一区域113中的第一表面111。结构层25的第一区域251a至251c因此与第一基底11的第一区域113导电连接。活动结构252在第一基底11的第一凹部115内与第一基底11间隔开地设置。活动结构因此可沿垂直于第一基底11第一表面111的方向、即沿z方向自由运动。
构件1还包括第三层复合体30。该第三层复合体30可具有第二基底31。在此术语“基底”也描述这样的构成物,其仅由一种材料、如硅晶片或玻璃片制成,但其也可以是包括多个层和材料的复合体。在图1A中示出包括第一层313和第二层314的第二基底31。在此所述层可在材料及其导电性中有所区别。例如第一层313可由至少部分导电材料、如硅制成,而第二层314例如可以是由绝缘材料、如氧化硅制成的层。但第一层313例如也可由绝缘材料制成,并且第二层314可以是仅在特定区域中导电的层,或第二层314也可完全不存在。第二基底31也可仅由一种或多种电绝缘材料制成。
第三层复合体30还可包括覆盖层35,该覆盖层设置在第二基底31的第一表面311上。第二基底31的第一表面311是第二基底31朝向结构层25的表面。覆盖层35可由至少在区域中导电的材料制成并且可用于结构层25不同区域之间的电连接。覆盖层35因此可以是由导电材料制成的结构化层,在此覆盖层35的各个区域彼此物理分开。但也可在覆盖层35中构造单个导电区域,它们并非必须彼此物理分开。覆盖层35例如可由半导体材料、尤其是硅制成。覆盖层35的第一表面351至少在特定区域中邻接结构层25。例如覆盖层35的第一表面351邻接结构层25的第一区域251a至251c和第二区域253。覆盖层35可具有第二凹部352,该第二凹部352从覆盖层35的第一表面351起延伸并且具有小于覆盖层35厚度的深度。因此借助在第二凹部352中被削薄的覆盖层35可实现印制导线桥353,其例如将结构层25的第一区域251a与结构层25的第二区域253导电连接,且跨接结构层25的活动结构252。
第一层复合体10、结构层25和第三层复合体30共同构成第二层复合体20,第三层复合体30的单个部分或整个第三层复合体30是可选的。如存在第三层复合体30,则活动结构252可通过第一层复合体10、结构层25和第三层复合体30的连接密封地封装。
构件1还包括第一接触面17a至17c以及一个第二接触面18。接触面17a至17c和18由导电材料、如金属制成并且设置在第一基底11的第二表面112上。在此每个第一接触面17a至17c设置在第一基底的一个第一区域113a至113c中,而第二接触面18设置在第一基底11的第二区域114中。第一接触面17a至17c用于电连接结构层25的第一区域251a至251c,在此电连接经由第一基底11的第一区域113a至113c实现。第二接触面18用作构件1活动区相对于外部电场的屏蔽并且可用于在活动结构252上方提供定义的电位。在在此所示的实施方式中,结构层25邻接第一区域113c和第二区域114的区域彼此物理连接,如图1B可见。当结构层25的相应区域也彼此导电连接时,也可省却第一接触面17c。
图2示出根据另一种实施方式的构件1示意图,该实施方式与图1A所示的实施方式的区别在于,在第一基底11的第一凹部115内构造多个第二区域114a至114d。第二区域114a至114d与第一基底11的相邻区域分别通过填充有绝缘材料的沟槽15电绝缘。该沟槽15相应于图1A中所描述的、用于电绝缘不同第一区域113a至113c与第一基底11的其它区域的沟槽15并且在形状和绝缘材料方面可与之相同或不同地构造。
在每个第二区域114a至114d中在第一基底11的第二表面112上设置相配的第二接触面18a至18d。由此可为第一基底11的设置在活动区上方的不同区域114a至114c配置不同的电位。例如可在位于活动结构252上方的第二区域114a和114c中施加这样的电位,其限定活动结构252沿z方向的运动并且由此防止活动结构252碰撞到第一基底11上。与此相反,第二区域114b和114d可保持在其它电位上,该电位仅应用于相对于外部电场屏蔽结构层25。
借助图3A至3C以横截面图说明用于制造构件的本发明方法的第一种实施方式。
如图3A作为结果所示,首先制造第一层复合体10,其包括第一基底11和至少一个填充有绝缘材料的沟槽15。沟槽15可借助蚀刻法、如干式蚀刻法(DRIE)或高度各向异性的湿式蚀刻法在掩模的辅助下或借助其它方法以及接下来的以绝缘材料填充所产生的沟槽的填充过程来制造。沟槽15从第一基底11的第一表面111起制造并且可延伸至第一层复合体10的第一表面12。如图3A所示,当第一层复合体10仅包括第一基底11时,则第一基底11的第二表面112是第一层复合体10的第一表面12。在此情况下,沟槽15也可从第一基底11的第一表面111和第二表面112起制造,这在第一基底11特别厚时尤为有利。填充沟槽15的绝缘材料例如可借助化学或物理沉积法(CVD或PVD)填充到沟槽15中。在以绝缘材料充满沟槽15后,再次去除位于第一基底11的第一表面111上和必要时第二表面112上的多余绝缘材料。这可借助化学机械研磨法(CMP)或借助蚀刻过程来进行。
在图3A中示出这种情况,即沟槽15从第一基底11的第一表面111连续延伸至第二表面112。因此沟槽15使第一基底11的第一区域113a至113c与第一基底的其它区域电绝缘。
根据一种实施方式可在第一基底11的第一表面111中构造第一凹部115,第一凹部的深度小于第一基底11的厚度。也就是说,第一凹部115不延伸至第一基底11的第二表面112。如图3A所示,也可在第一凹部115内构造填充有绝缘材料的沟槽15,该沟槽使第一基底11的第二区域114a至114d与第一基底11的其它区域电绝缘。第一凹部115内的沟槽15可与第一凹部115外的沟槽15同时制出或在分开的过程步骤中制出。沟槽15可在制造第一凹部115之前或之后制出。
第一层复合体10首先可包括第一基底11和另一邻接第一基底11第二表面112的层、即辅助层。第一基底11由导电材料、如半导体材料并且尤其是由硅制成。所述辅助层可由绝缘材料、如氧化硅制成,但辅助层在构造和填充沟槽15之后再次被去除,因而作为用于制造第一层复合体10的第一步骤的结果沟槽15从第一基底11的第一表面111延伸至第一基底11的第二表面112并且第一层复合体10仅包括第一基底11并且不具有其它设置在第一基底上的层,如图3A所示。
此外,所述辅助层也可以是第一基底11的一部分。这意味着,沟槽15最初并非连续延伸至第一基底11的第二表面112,而是具有小于第一基底11厚度的深度。但根据图3A所示的方法实施方式,第一基底11从第一基底11的第二表面112起被削薄至沟槽15的深度,使得沟槽15邻接第一基底11的第二表面112。因此在制造第二层复合体20之前形成图3A中所示的第一层复合体10的实施方式。
在图3B所示的第二步骤中制造第二层复合体20,其包括第一层复合体10以及结构层25,在结构层中构造有活动结构252以及第一区域251。结构层25至少在第一区域251中是导电的。第二层复合体20可通过将结构层25施加到第一层复合体10上或通过连接结构层25与第一层复合体10制出。在此结构层25首先可作为非结构化层被施加到第一基底11的第一表面111上或与之连接并且在此后结构化,以便制出活动结构252。这例如可通过蚀刻过程实现,在该蚀刻过程中也可制出第一区域251。但第一区域251也可构造为结构层25内彼此电绝缘的导电区域,例如通过半导体层中的掺杂过程,在此各个第一区域251并非必须相互物理分离。
结构层25可借助沉积法施加到第一基底11的第一表面111上,例如通过使用辅助层,该辅助层首先填充第一凹部115并且在沉积和结构化结构层25后选择性地被再次去除。但结构层25作为非结构化层或已经结构化的层也可借助接合方法、如硅直接接合(SDB)、阳极接合或其它方法与第一基底11的第一表面111连接。这在应如开头所提密封封装活动区时是特别适合的。对于接合方法特别有利的是,待连接的层、在此情况下即第一基底11和结构层25由同一种材料制成。
在本发明方法第一种实施方式的下一步骤中,可在第一基底11的第一区域113a至113c中在第一基底11的第二表面112上制出第一接触面17a至17c。此外,可在第一基底11的第二区域114a至114d中在第一基底11的第二表面112上制出第二接触面18a至18d。第一接触面17a至17c和第二接触面18a至18d可由同一种或不同种导电材料制成并且可在一个或不同过程步骤中制出。例如可在第一基底11的第二表面112上施加金属层并且接着借助蚀刻法或剥离过程将之结构化,从而形成第一接触面17a至17c和第二接触面18a至18d。
图4A至4D示出用于制造构件的本发明方法的第二种实施方式的不同过程步骤。
首先,在第一过程步骤中制出第一层复合体10,其包括第一基底11和至少一个构造在第一基底11中并且填充有绝缘材料的沟槽15,所述至少一个沟槽15从第一基底11的第一表面111起延伸。然而如图4A所示沟槽15并非延伸至第一层复合体10的第一表面12,该第一表面12与第一基底11的第一表面111相对置。也就是说,沟槽15的深度d15小于第一层复合体10的厚度d10。如已经参考图3A所描述的,第一层复合体10除了第一基底11外还可包括辅助层13,该辅助层13邻接第一基底11的第二表面112并且在其中不构造有沟槽15。作为替代方案,第一层复合体10可仅包括第一基底11,但沟槽15不延伸至第一基底11的第二表面112。换言之,图4A所示的辅助层13可以是第一基底11的一部分。但与参考图3A所描述的本方法第一种实施方式不同,首先保留辅助层13,即在制造第二层复合体20之前不去除该辅助层13。
如图4A所示,可在第一基底11的第一表面111中构造第一凹部115,在第一凹部内设置第一基底的一个第二区域114。此外,如图3A所示,沟槽15也可构造在第一基底11邻接第一凹部115的区域中,从而如图3A所示形成多个第二区域114。作为本方法第二种实施方式的第一过程步骤的结果形成图4A中所示的第一层复合体10。
随后,在下一过程步骤中制造第二层复合体20,其方式是,将结构层25施加在第一基底11的第一表面111上或与第一基底11的第一表面111连接。结果在图4B中示出。这相应于参考图3B所描述的过程步骤,但在此沟槽15在制造第二层复合体20之前不延伸至第一层复合体10的第一表面12。本方法的该实施方式相对于本方法的第一种实施方式具有如下优点:第一层复合体10在制造第二层复合体20期间具有更高的稳定性,因为第一层复合体10的各个侧向区域、如第一区域113a至113c尚且通过辅助层13彼此连接。因此尤其是在用于连接结构层25与第一基底11的第一表面111的接合过程中可使用这样的过程参数,其能实现结构层25和第一基底11之间更稳定且密封的连接、例如在接合方法中更高的压力。
在下一过程步骤中——其结果在图4C中示出,去除辅助层13。这可借助CMP过程或蚀刻过程来实现。在此去除辅助层13直至到达沟槽15。作为结果沟槽15邻接第一基底11的第二表面112并且因此使第一基底11的第一区域113a至113c与第一基底11的其它区域电绝缘。
在如图4D所示的下一过程步骤中,在第一基底11的第二表面112上制造多个第一接触面17a至17c和一个第二接触面18。该过程相应于图3C所示的过程步骤。作为结果区域251通过第一基底11的相应第一区域113a至113c与相配的第一接触面17a至17c电连接,而第二接触面18用作屏蔽电极,其相对于外部电场屏蔽构件1的活动区。作为替代方案也可构造多个接触面18,以便如图3C所示电连接第一基底11的必要时构造成多个的第二区域114。
借助图5A至5C说明用于制造构件1的本发明方法的第三种实施方式。
首先如图5A所示第一层复合体10——其包括第一基底11和所述至少一个填充有绝缘材料的沟槽15——与结构层25连接,如已参考图3A和3B所说明的。但第一层复合体10也可相应于图4A和4B或4A至4C所示的过程步骤来制造。也就是说,第一层复合体10除了第一区域113外也可仅具有一个第二区域114。此外可这样构造第一层复合体10,使得沟槽15在连接第一层复合体10与结构层25后延伸至第一层复合体10的第一表面12,如图3B或4C所示。但沟槽15也可尚未延伸至第一层复合体10的第一表面12,这相应于图4B所示的实施方式。
在另一过程步骤中,其结果在图5B中示出,制造第三层复合体30。第三层复合体30的制造可独立于图5A所示的过程步骤进行,如在时间上在图5A所示过程步骤之前或之后。根据一种实施方式第三层复合体30包括第三基底31,其具有第一层313和第二层314以及覆盖层35。覆盖层35被结构化并且构成印制导线,这些印制导线连接覆盖层35的不同区域。在此也可制出第二凹部352,其从覆盖层35的第一表面351起延伸。术语“结构化”在此不仅可包括例如通过掺杂半导体层制造彼此电绝缘、但物理上不相互分开的导电区域,也可包括导电区域的物理分离。
在下一过程步骤中——其结果在图5C中示出,制造第二层复合体20,其方式是,连接结构层25和与之连接的第一层复合体10与第三层复合体30。这可通过如上所述的接合方法实现。对此特别有利的是,结构层25和第三层复合体30朝向结构层25的层、在此情况下即覆盖层35由同一种材料制成。该材料例如可以是硅。作为结果结构层25的第一区域251邻接覆盖层35的表面351。由此在覆盖层35内在结构层25的于结构层25内彼此电绝缘的导电区域之间建立导电连接。例如覆盖层35邻接第二凹部352的区域可构成印制导线桥353,其连接结构层25的一个第一区域251与结构层25的第二区域253并且在此跨接活动结构252。
当在制造第二层复合体20之前沟槽15未延伸至第一层复合体10的第一表面12时,则在连接结构层25和第一层复合体10与第三层复合体30之后将第一层复合体10从第一表面12起这样削薄,使得沟槽15邻接第一层复合体10的第一表面12。换言之,作为结果第一基底11的第二表面112相应于第一层复合体10的第一表面12。
在下一过程步骤中,在第一基底11的第一表面12上制出第一接触面17a至17c以及必要时一个第二接触面18或多个第二接触面18a至18d,以致作为结果形成图1A或图2中所示的构件1。
图6A至6D示出用于制造构件的本发明方法的第四种实施方式的过程步骤。
根据该实施方式,首先制造第三层复合体30,其包括第三基底31和一个至少在区域中导电的覆盖层35。因此图6A所示的第三层复合体30相应于图5B所示的第三层复合体30。
在下一过程步骤中,在覆盖层35的第一表面351上制造结构层25,结构层25可作为层被施加到覆盖层35的第一表面351上或通过接合方法与覆盖层35的第一表面351连接。在此结构层25首先可作为未结构化的层存在,其随后被结构化,以便形成各个第一区域251a至251c、活动结构252和必要时其它区域、如第二区域253。作为替代方案结构层25可作为已经结构化的层被施加到覆盖层35的第一表面351上或与之连接。该过程的结果在图6B中示出。
在下一过程步骤中——其在图6C中示出,制造第一层复合体10,其包括第一基底11、至少一个填充有绝缘沟槽15以及辅助层13。沟槽15从第一基底11的第一表面111起延伸并且使第一基底11的第一区域113a至113c在第一表面111上侧向与第一基底11的其它区域绝缘。还可在第一基底11中构造一个或多个第一凹部115,在第一凹部内设有一个第二区域114。因此该第一层复合体10相应于图4A所示的第一层复合体10,关于制造该第一层复合体10的说明也同样适用。
用于制造第一层复合体10的过程步骤可在时间上在图6A和6B所示的过程步骤之前或之后进行。
在下一过程步骤中——其结果在图6D中示出,制造第二层复合体20,在其中第一层复合体10与结构层25和第三层复合体30连接。作为结果,第一基底11的第一表面111至少在特定区域中邻接结构层25。第二层复合体20的制造尤其是可通过接合过程进行。在此情况下,辅助层13的存在在接合过程期间是有利的,因为由此可使用特别适合的接合参数、如高的压力,其可实现第一层复合体10和结构层25之间良好且密封的连接。在连接第一层复合体10与结构层25后去除辅助层13,如参考图4C所描述的,从而作为结果可自由接近第一基底11的第二表面112。在此沟槽15延伸至第二表面112并且因此使各个第一区域113a至113c与第一基底11的其它区域电绝缘。
作为替代方案辅助层13也可在连接第一层复合体10与结构层25之前就已被去除。
在下一过程步骤中在第一基底11的表面112上制出第一接触面17a至17c以及一个或多个第二接触面18,如已参考图3C和4D所描述的。作为结果形成如图1A或图2所示的构件1。
除了图3A至6D所示的实施方式外,第一层复合体10、结构层25、第三层复合体30和第二层复合体20的其它实施方式以及这些实施方式的各种不同组合也是可能的。例如可在第一基底11中构造或不构造第二区域114a至114d。第一基底11的第一凹部115也是如此。覆盖层35也并非必须存在并且以在此所示的形式结构化。第一基底11第一区域113和第一基底11第二区域114以及结构层25第一区域251以及第一接触面17和第二接触面18的数量可自由选择。
用于制造构件1的本发明方法的优点在于,第一基底11的表面112在制出第一接触面17和必要时第二接触面18之前是完全或大致平面的,即没有或没有较大的高度差。这对于构造第一接触面17和第二接触面18以及对于后期过程步骤、如分离构件1、构件1在载体上的安装以及接触面17和18和系统其它构件的连接尤为有利。当为了电连接接触面17和18与系统其它构件使用引线接合过程时,该接合过程通过下述方式得以简化,即待电连接的接触面17或18不位于构件覆盖物的狭窄通口中。此外,也可使用其它连接过程、如倒装芯片接合(Flip-Chip-Bonden)或球栅接合(Ball-Grid-Bonden)来连接接触面17和18与系统其它构件。此外,与在构件覆盖物深的通口中实现的引线接合连接相比,接触面17和18的面积需求可减少至百分之一。此外,第一接触面17相对于用作屏蔽电极的第二接触面18的寄生电容在相同的介电常数下缩小大约四十倍。
此外,可确保构件1活动区的密封封装。尤其是可在用于连接结构层25与第一层复合体10或连接已经施加到第一层复合体10上的结构层25与第三层复合体30的接合过程中选择适合的接合参数。
Claims (18)
1.用于制造构件(1)的方法,包括:
制造第一层复合体(10),其包括由导电材料制成的第一基底(11)和至少一个填充有绝缘材料的沟槽(15),所述至少一个沟槽从第一基底(11)的第一表面(111)起延伸,第一基底(11)的第一区域(113)在第一表面(111)处通过所述至少一个沟槽(15)侧向与第一基底(11)的其它区域电绝缘,
制造第二层复合体(20),其包括第一层复合体(10)和结构层(25),所述结构层具有构件的活动结构(252)并且至少在第一区域(251)中是导电的,结构层(25)的第一区域(251)在第一基底(11)的第一区域(113)中邻接第一基底(11)的第一表面(111)并且与该第一基底导电连接,并且
在第一基底(11)的第二表面(112)上制出第一导电接触面(17),第二表面(112)与第一表面(111)相对置并且第一接触面(17)设置在第一基底(11)的第一区域(113)中,第一基底(11)的第一区域(113)在第二表面(112)处通过所述至少一个沟槽(15)侧向与第一基底(11)的其它区域电绝缘。
2.根据权利要求1所述的用于制造构件(1)的方法,其特征在于,在制造第一层复合体(10)时在第一基底(11)的第一表面(111)中制出第一凹部(115),第一凹部(115)的深度小于第一基底(11)的厚度并且第一基底(11)的第一区域(113)设置在第一凹部(115)之外并且第一基底(11)的第二区域(114)设置在第一凹部(115)之内,第一基底(11)的第二区域(114)在第一基底(11)的第一表面(111)处通过所述至少一个沟槽(15)侧向与第一基底(11)的其它区域电绝缘,
在制造第二层复合体(20)时,活动结构(252)的至少一部分与第一基底(11)间隔开地设置在第一凹部(115)内,并且
在第一基底(11)的第二表面(112)上制出第二导电接触面(18),第二接触面设置在第一基底(11)的第二区域(114)中并且第一基底(11)的第二区域(114)在第二表面(112)处通过所述至少一个沟槽(15)侧向与第一基底(11)的其它区域电绝缘。
3.根据权利要求2所述的用于制造构件(1)的方法,其特征在于,所述第一层复合体(10)包括至少两个填充有绝缘材料的沟槽(15),在第一凹部(115)内设置第一基底(11)的至少两个第二区域(114),并且在第一基底(11)的第二表面(112)上制出至少两个第二接触面(18),并且每个第二接触面(18)设置在第一基底(11)的一个第二区域(114)中。
4.根据上述权利要求之一所述的用于制造构件(1)的方法,其特征在于,所述第一层复合体(10)仅包括第一基底(11)和所述至少一个沟槽(15)并且所述至少一个沟槽(15)在第一基底(11)中在制造第二层复合体(20)之前延伸至第一基底(11)的第二表面(112)。
5.根据权利要求1至3之一所述的用于制造构件(1)的方法,其特征在于,所述至少一个沟槽(15)在第一层复合体(10)中在制造第二层复合体(20)之前延伸至小于第一层复合体(10)厚度的深度,并且在制出第一接触面(17)之前将第一层复合体(10)的厚度从第一层复合体(10)的第一表面(12)起减少至所述至少一个沟槽(15)的深度,第一层复合体(10)的第一表面(12)是第一层复合体(10)的与第一基底(11)第一表面(111)相对置的表面。
6.根据上述权利要求之一所述的用于制造构件(1)的方法,其特征在于,所述第二层复合体(20)还包括第三层复合体(30),该第三层复合体在与第一层复合体(10)相对置的一侧上邻接结构层(25)并且包括第二基底(31)。
7.根据权利要求6所述的用于制造构件(1)的方法,其特征在于,第二层复合体(20)的制造包括在第一基底(11)的第一表面(111)上制出结构层(25)并且连接施加在第一层复合体(10)上的结构层(25)与第三层复合体(30)。
8.根据权利要求6所述的用于制造构件(1)的方法,其特征在于,第二层复合体(20)的制造包括在第三层复合体(30)上制出结构层(25)并且连接施加在第三层复合体(30)上的结构层(25)与第一层复合体(10)。
9.根据权利要求6至8之一所述的用于制造构件(1)的方法,其特征在于,所述第三层复合体(30)包括一个至少在一区域中导电的覆盖层(35),该覆盖层(35)设置在第二基底(31)的第一表面(311)上,第二基底(31)的第一表面(311)是第二基底(31)朝向结构层(25)的表面,
在覆盖层(35)的第一表面(351)中制出第二凹部(352),覆盖层(35)的第一表面(351)是覆盖层(35)朝向结构层(25)的表面并且第二凹部(352)的深度小于覆盖层(35)的厚度,并且
在制造第二层复合体(20)时,覆盖层(35)的导电区域邻接结构层(25)的第一区域(251)和结构层(25)的第二区域(253)地设置,结构层(25)的第一区域(251)设置在活动结构(252)之外并且结构层(25)的第二区域(253)设置在活动结构(252)之内并且是导电的,并且第二凹部(352)和活动结构(252)的至少一部分这样设置,使得第二凹部(352)的侧向位置相应于活动结构(252)的所述至少一部分的侧向位置,覆盖层(35)构成印制导线桥(353),其连接结构层(25)的第二区域(253)与结构层(25)的第一区域(251)。
10.根据权利要求6至9之一所述的用于制造构件(1)的方法,其特征在于,所述结构层(25)和第三层复合体(30)朝向结构层(25)的层由同一种材料制成。
11.根据上述权利要求之一所述的用于制造构件(1)的方法,其特征在于,所述第一基底(11)和结构层(25)由同一种材料制成。
12.构件(1),包括:
第一层复合体(10),其包括由导电材料制成的第一基底(11)和至少一个填充有绝缘材料的沟槽(15),所述至少一个沟槽从第一基底(11)的第一表面(111)起延伸至第一基底(11)的第二表面(112),第二表面(112)与第一表面(111)相对置并且第一基底(11)的第一区域(113)通过所述至少一个沟槽(15)侧向与第一基底(11)的其它区域电绝缘;
结构层(25),其包括构件(1)的活动结构(252)并且至少在第一区域(251)中是导电的,结构层(25)的第一区域(251)在第一基底(11)的第一区域(113)中邻接第一基底(11)的第一表面(111)并且与第一基底(11)的第一区域(113)导电连接;以及
第一基底(11)第二表面(112)上的第一导电接触面(17),所述第一接触面(17)设置在第一基底(11)的第一区域(113)中。
13.根据权利要求12所述的构件,其特征在于,
在第一基底(11)的第一表面(111)中构造有第一凹部(115),第一凹部(115)的深度小于第一基底(11)的厚度并且第一基底(11)的第一区域(113)设置在第一凹部(115)之外并且第一基底(11)的第二区域(114)设置在第一凹部(115)之内,第一基底(11)的第二区域(114)通过所述至少一个沟槽(15)侧向与第一基底(11)的其它区域电绝缘,
活动结构(252)的至少一部分在第一凹部(115)之内与第一基底(11)间隔开地设置,并且
在第一基底(11)的第二表面(112)上设有第二导电接触面(18),所述第二接触面设置在第一基底(11)的第二区域(114)中。
14.根据权利要求13所述的构件,其特征在于,所述第一层复合体(10)包括至少两个填充有绝缘材料的沟槽(15),第一基底(11)的至少两个第二区域(114)设置在第一凹部(115)内,并且至少两个第二接触面(18)设置在第一基底(11)的第二表面(112)上,其中每个第二接触面(18)设置在第一基底(11)的一个第二区域(114)中。
15.根据权利要求12至14之一所述的构件,其特征在于,所述构件(1)还包括第三层复合体(30),该第三层复合体在与第一层复合体(10)相对置的一侧上邻接结构层(25)并且包括第二基底(31)。
16.根据权利要求15所述的构件,其特征在于,所述第三层复合体(30)包括一个至少在一区域中导电的覆盖层(35),该覆盖层(35)设置在第二基底(31)的第一表面(311)上,第二基底(31)的第一表面(311)是第二基底(31)朝向结构层(25)的表面,
在覆盖层(35)的第一表面(351)中构造有第二凹部(352),覆盖层(35)的第一表面(351)是覆盖层(35)朝向结构层(25)的表面并且第二凹部(352)的深度小于覆盖层(35)的厚度,并且
覆盖层(35)的导电区域邻接结构层(25)的第一区域(251)和结构层(25)的第二区域(253),结构层(25)的第一区域(251)设置在活动结构(252)之外并且结构层(25)的第二区域(253)设置在活动结构(252)之内并且是导电的,并且第二凹部(352)和活动结构(252)的至少一部分这样设置,使得第二凹部(352)的侧向位置相应于活动结构(252)的所述至少一部分的侧向位置,覆盖层(35)构成印制导线桥(353),其连接结构层(25)的第二区域(253)与结构层(25)的第一区域(251)。
17.根据权利要求15或16之一所述的构件(1),其特征在于,所述结构层(25)和第三层复合体(30)朝向结构层(25)的层由同一种材料制成。
18.根据权利要求12至17之一所述的构件(1),其特征在于,所述第一基底(11)和结构层(25)由同一种材料制成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014002825.9 | 2014-02-25 | ||
DE102014002825.9A DE102014002825A1 (de) | 2014-02-25 | 2014-02-25 | Verfahren zur Herstellung eines Bauteils und Bauteil |
PCT/EP2015/000304 WO2015128063A1 (de) | 2014-02-25 | 2015-02-11 | Verfahren zur herstellung eines bauteils und bauteil |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105980293A true CN105980293A (zh) | 2016-09-28 |
CN105980293B CN105980293B (zh) | 2019-01-04 |
Family
ID=52472278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580006575.7A Active CN105980293B (zh) | 2014-02-25 | 2015-02-11 | 用于制造构件的方法和构件 |
Country Status (14)
Country | Link |
---|---|
US (1) | US10000376B2 (zh) |
EP (1) | EP3110748B1 (zh) |
JP (1) | JP6263283B2 (zh) |
KR (1) | KR101901503B1 (zh) |
CN (1) | CN105980293B (zh) |
AU (1) | AU2015222512B2 (zh) |
BR (1) | BR112016015806B1 (zh) |
CA (1) | CA2936000C (zh) |
DE (1) | DE102014002825A1 (zh) |
IL (1) | IL246394A (zh) |
NO (1) | NO2777050T3 (zh) |
RU (1) | RU2640892C1 (zh) |
SG (1) | SG11201607078WA (zh) |
WO (1) | WO2015128063A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101449347A (zh) * | 2006-04-13 | 2009-06-03 | Lv传感器股份有限公司 | 具有单晶硅电极的电容性微机电传感器 |
CN101687629A (zh) * | 2007-06-29 | 2010-03-31 | 诺思罗普·格鲁曼·利特夫有限责任公司 | 构件和制造构件的方法 |
US20100218977A1 (en) * | 2009-02-27 | 2010-09-02 | Fujitsu Limited | Packaged device and producing method thereof |
US20100270630A1 (en) * | 2007-02-22 | 2010-10-28 | Denso Corporation | Semiconductor device and method for manufacturing the same |
CN102164848A (zh) * | 2008-09-25 | 2011-08-24 | 罗伯特·博世有限公司 | 微机械构件及其制造方法 |
CN203269551U (zh) * | 2013-05-09 | 2013-11-06 | 苏州敏芯微电子技术有限公司 | 微机电系统与集成电路的集成芯片 |
CN103552980A (zh) * | 2013-11-15 | 2014-02-05 | 安徽北方芯动联科微系统技术有限公司 | Mems芯片圆片级封装方法及其单片超小型mems芯片 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4499412B2 (ja) * | 2001-08-24 | 2010-07-07 | ショット アクチエンゲゼルシャフト | コンタクトを形成するための方法およびプリント回路パッケージ |
US7422928B2 (en) * | 2003-09-22 | 2008-09-09 | Matsushita Electric Works, Ltd. | Process for fabricating a micro-electro-mechanical system with movable components |
DE102005015584B4 (de) * | 2005-04-05 | 2010-09-02 | Litef Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauteils |
JP5206826B2 (ja) * | 2011-03-04 | 2013-06-12 | 株式会社デンソー | 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法 |
DE102011085084B4 (de) * | 2011-10-24 | 2022-01-13 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung |
DE102012206732A1 (de) | 2012-04-24 | 2013-10-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines hybrid integrierten Bauteils |
DE102012208033B4 (de) | 2012-05-14 | 2020-08-06 | Robert Bosch Gmbh | Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung |
DE102012210480B4 (de) * | 2012-06-21 | 2024-05-08 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung |
-
2012
- 2012-10-11 NO NO12778009A patent/NO2777050T3/no unknown
-
2014
- 2014-02-25 DE DE102014002825.9A patent/DE102014002825A1/de not_active Withdrawn
-
2015
- 2015-02-11 JP JP2016570170A patent/JP6263283B2/ja active Active
- 2015-02-11 EP EP15704464.5A patent/EP3110748B1/de active Active
- 2015-02-11 BR BR112016015806-7A patent/BR112016015806B1/pt active IP Right Grant
- 2015-02-11 AU AU2015222512A patent/AU2015222512B2/en active Active
- 2015-02-11 WO PCT/EP2015/000304 patent/WO2015128063A1/de active Application Filing
- 2015-02-11 SG SG11201607078WA patent/SG11201607078WA/en unknown
- 2015-02-11 CN CN201580006575.7A patent/CN105980293B/zh active Active
- 2015-02-11 RU RU2016125157A patent/RU2640892C1/ru active
- 2015-02-11 KR KR1020167023053A patent/KR101901503B1/ko active IP Right Grant
- 2015-02-11 CA CA2936000A patent/CA2936000C/en active Active
- 2015-02-11 US US15/121,595 patent/US10000376B2/en active Active
-
2016
- 2016-06-22 IL IL246394A patent/IL246394A/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101449347A (zh) * | 2006-04-13 | 2009-06-03 | Lv传感器股份有限公司 | 具有单晶硅电极的电容性微机电传感器 |
US20100270630A1 (en) * | 2007-02-22 | 2010-10-28 | Denso Corporation | Semiconductor device and method for manufacturing the same |
CN101687629A (zh) * | 2007-06-29 | 2010-03-31 | 诺思罗普·格鲁曼·利特夫有限责任公司 | 构件和制造构件的方法 |
CN102164848A (zh) * | 2008-09-25 | 2011-08-24 | 罗伯特·博世有限公司 | 微机械构件及其制造方法 |
US20100218977A1 (en) * | 2009-02-27 | 2010-09-02 | Fujitsu Limited | Packaged device and producing method thereof |
CN203269551U (zh) * | 2013-05-09 | 2013-11-06 | 苏州敏芯微电子技术有限公司 | 微机电系统与集成电路的集成芯片 |
CN103552980A (zh) * | 2013-11-15 | 2014-02-05 | 安徽北方芯动联科微系统技术有限公司 | Mems芯片圆片级封装方法及其单片超小型mems芯片 |
Also Published As
Publication number | Publication date |
---|---|
WO2015128063A1 (de) | 2015-09-03 |
AU2015222512B2 (en) | 2017-10-05 |
KR101901503B1 (ko) | 2018-11-05 |
IL246394A (en) | 2016-11-30 |
NO2777050T3 (zh) | 2018-06-16 |
JP2017506167A (ja) | 2017-03-02 |
KR20160111503A (ko) | 2016-09-26 |
AU2015222512A1 (en) | 2016-09-22 |
BR112016015806B1 (pt) | 2021-11-30 |
SG11201607078WA (en) | 2016-10-28 |
EP3110748B1 (de) | 2018-01-10 |
CA2936000C (en) | 2017-02-07 |
BR112016015806A2 (pt) | 2017-08-08 |
DE102014002825A1 (de) | 2015-08-27 |
US10000376B2 (en) | 2018-06-19 |
CN105980293B (zh) | 2019-01-04 |
EP3110748A1 (de) | 2017-01-04 |
JP6263283B2 (ja) | 2018-01-17 |
US20160362297A1 (en) | 2016-12-15 |
RU2640892C1 (ru) | 2018-01-12 |
CA2936000A1 (en) | 2015-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8258590B2 (en) | Method for the production of a component, and component | |
US8748998B2 (en) | Sensor module | |
CN208861984U (zh) | 集成电路 | |
US20150360937A1 (en) | Micromechanical component and method for manufacturing same | |
CN103038156A (zh) | 具有敷镀通孔的器件及其制造方法 | |
CN104347320A (zh) | Mems开关设备和制造方法 | |
US8461656B2 (en) | Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS) | |
CN107697882A (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
CN105980293A (zh) | 用于制造构件的方法和构件 | |
JP5676022B2 (ja) | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 | |
CN104969049B (zh) | 电容式压力传感器和方法 | |
US20150116072A1 (en) | Integrated Mechanical Device with Vertical Movement | |
CN105960375B (zh) | 用于制造构件的方法 | |
CN102136476A (zh) | 半导体封装结构及其制造方法 | |
CN104843629A (zh) | 具有密封的覆镀通孔的微机械部件和用于制造具有密封的覆镀通孔的微机械部件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |