JP6263283B2 - 構成部材の製造方法および構成部材 - Google Patents
構成部材の製造方法および構成部材 Download PDFInfo
- Publication number
- JP6263283B2 JP6263283B2 JP2016570170A JP2016570170A JP6263283B2 JP 6263283 B2 JP6263283 B2 JP 6263283B2 JP 2016570170 A JP2016570170 A JP 2016570170A JP 2016570170 A JP2016570170 A JP 2016570170A JP 6263283 B2 JP6263283 B2 JP 6263283B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- region
- structural layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 248
- 238000000034 method Methods 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 31
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims 34
- 239000010410 layer Substances 0.000 description 318
- 239000011247 coating layer Substances 0.000 description 24
- 238000010276 construction Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005304 joining Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Memories (AREA)
Description
Claims (14)
- 電気伝導性材料からなる第1基板(11)と、上記第1基板(11)の第1表面(111)から外へ延びる、絶縁材料で充填された少なくとも一つの溝(15)とを備え、上記第1基板(11)の第1領域(113)は、上記第1表面(111)上の少なくとも一つの上記溝(15)によって、上記第1基板(11)の他の領域から、側面に沿って電気的に絶縁されている、第1層複合体(10)を作成する工程と、
上記第1層複合体(10)と構造層(25)とを備え、上記構造層(25)は、部品(1)の動作構造(252)を備え、少なくとも第1領域(251)内で電気伝導性を有し、上記構造層(25)の上記第1領域(251)は、上記第1基板(11)の上記第1領域(113)内において、上記第1基板(11)の上記第1表面(111)に隣接し、そこへ電気的に導通する方式で接続される、第2層複合体(20)を作成する工程と、
上記第1基板(11)の第2表面(112)上の第1電気伝導接続面(17)を作成する工程とを含み、上記第2表面(112)は、上記第1表面(111)の逆側に設置され、上記第1電気伝導接続面(17)は、上記第1基板(11)の上記第1領域(113)に配置され、上記第1基板(11)の上記第1領域(113)は、上記第2表面(112)上の少なくとも一つの上記溝(15)によって、上記第1基板(11)の他の領域から、側面に沿って電気的に絶縁され、
上記第1層複合体(10)を作成する工程において、第1凹部(115)が上記第1基板(11)の上記第1表面(111)内に作成され、上記第1凹部(115)は、上記第1基板(11)の厚みよりも小さい深さを有し、上記第1基板(11)の上記第1領域(113)は、上記第1凹部(115)の外側に設置され、上記第1基板(11)の第2領域(114)が、上記第1凹部(115)内側に配置され、上記第1基板(11)の上記第2領域(114)は、上記第1基板(11)の上記第1表面(111)上の、少なくとも一つの上記溝(15)によって、上記第1基板(11)の他の領域から、側面に沿って電気的に絶縁され、
上記第2層複合体(20)を作成する工程において、上記動作構造(252)の少なくとも一部が、上記第1基板(11)と間隔をおいて上記第1凹部(115)の内側に配置され、
第2電気伝導接続面(18)が、上記第1基板(11)の上記第2表面(112)に作成され、上記第2電気伝導接続面は、上記第1基板(11)の上記第2領域(114)に配置され、上記第1基板(11)の上記第2領域(114)は、上記第2表面(112)上の少なくとも一つの上記溝(15)によって、上記第1基板(11)の他の領域から、側面に沿って電気的に絶縁され、
上記第1層複合体(10)は、絶縁材料で充填された少なくとも二つの溝(15)を備え、
上記第1基板(11)の少なくとも二つの第2領域(114)は上記第1凹部(115)の内側に配置され、
少なくとも二つの第2電気伝導接続面(18)が、上記第1基板(11)の上記第2表面(112)上に作成され、全ての第2電気伝導接続面(18)が、上記第1基板(11)の上記第2領域(114)の一つに配置されていることを特徴とする部品(1)の製造方法。 - 上記第1層複合体(10)は、上記第1基板(11)と、少なくとも一つの上記溝(15)とのみを備え、
上記第1基板(11)内の少なくとも一つの上記溝(15)は、上記第2層複合体(20)を作成する前に、上記第1基板(11)の上記第2表面(112)に延びることを特徴とする請求項1に記載の部品(1)の製造方法。 - 上記第1層複合体(10)内の少なくとも一つの上記溝(15)は、上記第2層複合体(20)を作成する工程の前に、上記第1層複合体(10)の厚みよりも小さい深さまで延び、
上記第1電気伝導接続面(17)を作成する工程の前に、上記第1層複合体(10)の第1表面(12)から、少なくとも一つの上記溝(15)の深さまでの、上記第1層複合体(10)の厚みは縮小され、上記第1層複合体(10)の上記第1表面(12)は、上記第1基板(11)の上記第1表面(111)の逆側に設置された、上記第1層複合体(10)の表面であることを特徴とする請求項1または2に記載の部品(1)の製造方法。 - 上記第2層複合体(20)は、上記第1層複合体(10)と逆側の上記構造層(25)に隣接し、第2基板(31)を備えた、第3層複合体(30)をさらに備えたことを特徴とする請求項1〜3のいずれか1項に記載の部品(1)の製造方法。
- 上記第2層複合体(20)を作成する上記工程は、
上記第1基板(11)の上記第1表面(111)上に上記構造層(25)を作成する工程と、
上記第1層複合体(10)に適用された上記構造層(25)を、上記第3層複合体(30)に接続する工程とを含むことを特徴とする請求項4に記載の部品(1)の製造方法。 - 上記第2層複合体(20)を作成する上記工程は、
上記第3層複合体(30)上に上記構造層(25)を作成する工程と、
上記第3層複合体(30)に適用された上記構造層(25)を、上記第1層複合体(10)に接続する工程とを含むことを特徴とする請求項4に記載の部品(1)の製造方法。 - 上記第3層複合体(30)は、少なくとも一部の領域で導電性を有する、カバー層(35)を備え、上記カバー層(35)は、上記第2基板の第1表面(311)上に配置され、上記第2基板(31)の上記第1表面(311)は、上記構造層(25)と対向する上記第2基板(31)の表面であり、
第2凹部(352)が、上記カバー層(35)の第1表面(351)内に作成され、上記カバー層(35)の上記第1表面(351)は、上記構造層(25)と対向する上記カバー層(35)の表面であり、上記第2凹部(352)の深さは、上記カバー層(35)の厚みよりも小さく、
上記第2層複合体(20)を作成する上記工程において、上記カバー層(35)の導電領域は、上記構造層(25)の上記第1領域(251)と、上記構造層(25)の第2領域(253)とに隣接し、上記構造層(25)の上記第1領域(251)は、上記動作構造(252)の外側に配置され、上記構造層(25)の上記第2領域(253)は、上記動作構造(252)の内側に配置され、電気伝導性を有し、上記第2凹部(352)と、上記動作構造(252)の少なくとも一部とは、上記第2凹部(352)の側面位置が、上記動作構造(252)の少なくとも一部の側面位置に一致するように配置され、上記カバー層(35)は、上記構造層(25)の上記第2領域(253)を上記構造層(25)の上記第1領域(251)に接続する、伝導経路ブリッジ(353)を形成することを特徴とする請求項4〜6のいずれか1項に記載の部品(1)の製造方法。 - 上記構造層(25)と、上記構造層(25)に対向する上記第3層複合体(30)の層とは、同じ材料からなることを特徴とする請求項4〜7のいずれか1項に記載の部品(1)の製造方法。
- 上記第1基板(11)と、上記構造層(25)とは、同じ材料からなることを特徴とする請求項1〜8のいずれか1項に記載の部品(1)の製造方法。
- 第1層複合体(10)と、構造層(25)と、第1電気伝導接続面(17)とを備え、
上記第1層複合体(10)は、電気伝導性材料からなる第1基板(11)と、少なくとも一つの溝(15)とを備え、上記溝(15)は、上記第1基板(11)の第1表面(111)から、上記第1基板(11)の第2表面(112)に向かって外へ延び、上記第2表面(112)は、上記第1表面(111)の逆側に配置され、上記第1基板(11)の第1領域(113)は、少なくとも一つの上記溝(15)によって、上記第1基板(11)の他の領域から、側面に沿って電気的に絶縁され、
上記構造層(25)は、部品(1)の動作構造(252)を備え、少ないとも第1領域(251)内において電気伝導性を有し、上記構造層(25)の上記第1領域(251)は、上記第1基板(11)の上記第1領域(113)内において、上記第1基板(11)の上記第1表面(111)に隣接し、上記第1基板(11)の上記第1領域(113)に、電気的に導通する方式で接続され、
上記第1電気伝導接続面(17)は、上記第1基板(11)の上記第2表面(112)上に配置され、上記第1電気伝導接続面(17)は、上記第1基板(11)の上記第1領域(113)内に配置され、
第1凹部(115)が、上記第1基板(11)の上記第1表面(111)に形成され、上記第1凹部(115)は、上記第1基板(11)の厚みよりも小さい深さを有し、上記第1基板(11)の上記第1領域(113)は、上記第1凹部(115)の外側に配置され、上記第1基板(11)の第2領域(114)が、上記第1凹部(115)内側に配置され、上記第1基板(11)の上記第2領域(114)は、少なくとも一つの上記溝(15)によって、上記第1基板(11)の他の領域から、側面に沿って電気的に絶縁され、
上記動作構造(252)の少なくとも一部が、上記第1基板(11)と間隔をおいて上記第1凹部(115)内側に配置され、
第2電気伝導接続面(18)が、上記第1基板(11)の上記第2表面(112)上に配置され、上記第2電気伝導接続面は、上記第1基板(11)の上記第2領域(114)内に配置され、
上記第1層複合体(10)は、絶縁材料で充填された少なくとも二つの溝(15)を備え、
上記第1基板(11)の少なくとも二つの第2領域(114)は上記第1凹部(115)の内側に配置され、
少なくとも二つの第2電気伝導接続面(18)が、上記第1基板(11)の上記第2表面(112)上に配置され、全ての第2電気伝導接続面(18)が、上記第1基板(11)の上記第2領域(114)の一つに配置されていることを特徴とする部品(1)。 - 上記部品(1)は、上記第1層複合体(10)と逆側の上記構造層(25)に隣接し、第2基板(31)を備えた、第3層複合体(30)をさらに備えたことを特徴とする請求項10に記載の部品(1)。
- 上記第3層複合体(30)は、少なくとも一部の領域で導電性を有する、カバー層(35)を備え、上記カバー層(35)は、上記第2基板の第1表面(311)上に配置され、上記第2基板(31)の上記第1表面(311)は、上記構造層(25)と対向する上記第2基板(31)の表面であり、
第2凹部(352)が、上記カバー層(35)の第1表面(351)内に形成され、上記カバー層(35)の上記第1表面(351)は、上記構造層(25)と対向する上記カバー層(35)の表面であり、上記第2凹部(352)の深さは、上記カバー層(35)の厚みよりも小さく、
上記カバー層(35)の導電領域は、上記構造層(25)の上記第1領域(251)と、上記構造層(25)の第2領域(253)とに隣接し、上記構造層(25)の上記第1領域(251)は、上記動作構造(252)の外側に配置され、上記構造層(25)の上記第2領域(253)は、上記動作構造(252)の内側に配置され、電気伝導性を有し、上記第2凹部(352)と、上記動作構造(252)の少なくとも一部とは、上記第2凹部(352)の側面位置が、上記動作構造(252)の少なくとも一部の側面位置に一致するように配置され、上記カバー層(35)は、上記構造層(25)の上記第2領域(253)を上記構造層(25)の上記第1領域(251)に接続する、伝導経路ブリッジ(353)を形成することを特徴とする請求項11に記載の部品(1)。 - 上記構造層(25)と、上記構造層(25)に対向する上記第3層複合体(30)の層とは、同じ材料からなることを特徴とする請求項11または12に記載の部品(1)。
- 上記第1基板(11)と、上記構造層(25)とは、同じ材料からなることを特徴とする請求項10〜13のいずれか1項に記載の部品(1)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014002825.9A DE102014002825A1 (de) | 2014-02-25 | 2014-02-25 | Verfahren zur Herstellung eines Bauteils und Bauteil |
DE102014002825.9 | 2014-02-25 | ||
PCT/EP2015/000304 WO2015128063A1 (de) | 2014-02-25 | 2015-02-11 | Verfahren zur herstellung eines bauteils und bauteil |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017506167A JP2017506167A (ja) | 2017-03-02 |
JP6263283B2 true JP6263283B2 (ja) | 2018-01-17 |
Family
ID=52472278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016570170A Active JP6263283B2 (ja) | 2014-02-25 | 2015-02-11 | 構成部材の製造方法および構成部材 |
Country Status (14)
Country | Link |
---|---|
US (1) | US10000376B2 (ja) |
EP (1) | EP3110748B1 (ja) |
JP (1) | JP6263283B2 (ja) |
KR (1) | KR101901503B1 (ja) |
CN (1) | CN105980293B (ja) |
AU (1) | AU2015222512B2 (ja) |
BR (1) | BR112016015806B1 (ja) |
CA (1) | CA2936000C (ja) |
DE (1) | DE102014002825A1 (ja) |
IL (1) | IL246394A (ja) |
NO (1) | NO2777050T3 (ja) |
RU (1) | RU2640892C1 (ja) |
SG (1) | SG11201607078WA (ja) |
WO (1) | WO2015128063A1 (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100578816C (zh) * | 2001-08-24 | 2010-01-06 | 肖特股份公司 | 用于形成触点的方法及封装的集成电路组件 |
US7422928B2 (en) * | 2003-09-22 | 2008-09-09 | Matsushita Electric Works, Ltd. | Process for fabricating a micro-electro-mechanical system with movable components |
DE102005015584B4 (de) | 2005-04-05 | 2010-09-02 | Litef Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauteils |
US7539003B2 (en) * | 2005-12-01 | 2009-05-26 | Lv Sensors, Inc. | Capacitive micro-electro-mechanical sensors with single crystal silicon electrodes |
JP4792143B2 (ja) | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE102007030121A1 (de) * | 2007-06-29 | 2009-01-02 | Litef Gmbh | Verfahren zur Herstellung eines Bauteils und Bauteil |
DE102008042350A1 (de) * | 2008-09-25 | 2010-04-01 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zu dessen Herstellung |
JP5177015B2 (ja) * | 2009-02-27 | 2013-04-03 | 富士通株式会社 | パッケージドデバイスおよびパッケージドデバイス製造方法 |
JP5206826B2 (ja) * | 2011-03-04 | 2013-06-12 | 株式会社デンソー | 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法 |
DE102011085084B4 (de) * | 2011-10-24 | 2022-01-13 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung |
DE102012206732A1 (de) | 2012-04-24 | 2013-10-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines hybrid integrierten Bauteils |
DE102012208033B4 (de) | 2012-05-14 | 2020-08-06 | Robert Bosch Gmbh | Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung |
DE102012210480B4 (de) * | 2012-06-21 | 2024-05-08 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung |
CN203269551U (zh) * | 2013-05-09 | 2013-11-06 | 苏州敏芯微电子技术有限公司 | 微机电系统与集成电路的集成芯片 |
CN103552980A (zh) * | 2013-11-15 | 2014-02-05 | 安徽北方芯动联科微系统技术有限公司 | Mems芯片圆片级封装方法及其单片超小型mems芯片 |
-
2012
- 2012-10-11 NO NO12778009A patent/NO2777050T3/no unknown
-
2014
- 2014-02-25 DE DE102014002825.9A patent/DE102014002825A1/de not_active Withdrawn
-
2015
- 2015-02-11 SG SG11201607078WA patent/SG11201607078WA/en unknown
- 2015-02-11 WO PCT/EP2015/000304 patent/WO2015128063A1/de active Application Filing
- 2015-02-11 CN CN201580006575.7A patent/CN105980293B/zh active Active
- 2015-02-11 EP EP15704464.5A patent/EP3110748B1/de active Active
- 2015-02-11 CA CA2936000A patent/CA2936000C/en active Active
- 2015-02-11 BR BR112016015806-7A patent/BR112016015806B1/pt active IP Right Grant
- 2015-02-11 AU AU2015222512A patent/AU2015222512B2/en active Active
- 2015-02-11 RU RU2016125157A patent/RU2640892C1/ru active
- 2015-02-11 JP JP2016570170A patent/JP6263283B2/ja active Active
- 2015-02-11 KR KR1020167023053A patent/KR101901503B1/ko active IP Right Grant
- 2015-02-11 US US15/121,595 patent/US10000376B2/en active Active
-
2016
- 2016-06-22 IL IL246394A patent/IL246394A/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN105980293A (zh) | 2016-09-28 |
DE102014002825A1 (de) | 2015-08-27 |
US20160362297A1 (en) | 2016-12-15 |
KR101901503B1 (ko) | 2018-11-05 |
AU2015222512B2 (en) | 2017-10-05 |
AU2015222512A1 (en) | 2016-09-22 |
BR112016015806B1 (pt) | 2021-11-30 |
US10000376B2 (en) | 2018-06-19 |
IL246394A (en) | 2016-11-30 |
NO2777050T3 (ja) | 2018-06-16 |
SG11201607078WA (en) | 2016-10-28 |
CN105980293B (zh) | 2019-01-04 |
JP2017506167A (ja) | 2017-03-02 |
KR20160111503A (ko) | 2016-09-26 |
EP3110748B1 (de) | 2018-01-10 |
BR112016015806A2 (pt) | 2017-08-08 |
WO2015128063A1 (de) | 2015-09-03 |
RU2640892C1 (ru) | 2018-01-12 |
EP3110748A1 (de) | 2017-01-04 |
CA2936000A1 (en) | 2015-09-03 |
CA2936000C (en) | 2017-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981172B2 (ja) | コンポーネントの製造方法およびコンポーネント | |
JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
TW201527205A (zh) | 具密封構造的混合積體構件 | |
TW201607881A (zh) | 微機械構件及其製造方法 | |
JP2008213061A (ja) | 半導体装置及びその製造方法 | |
JP6263283B2 (ja) | 構成部材の製造方法および構成部材 | |
JP5676022B2 (ja) | マイクロメカニカル素子およびマイクロメカニカル素子の製造方法 | |
US20150266721A1 (en) | Mems device | |
US9278850B2 (en) | MEMS device and method of manufacturing the same | |
TWI632358B (zh) | 電容式壓力感測器及方法 | |
US9783410B2 (en) | Method for producing a component | |
TW201807392A (zh) | 壓力感測器以及其製造方法 | |
JP2016066648A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20160823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |