CN105977269B - 低成本高性能影像芯片的封装结构及其封装方法 - Google Patents

低成本高性能影像芯片的封装结构及其封装方法 Download PDF

Info

Publication number
CN105977269B
CN105977269B CN201610298491.1A CN201610298491A CN105977269B CN 105977269 B CN105977269 B CN 105977269B CN 201610298491 A CN201610298491 A CN 201610298491A CN 105977269 B CN105977269 B CN 105977269B
Authority
CN
China
Prior art keywords
image area
wafer
salient point
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610298491.1A
Other languages
English (en)
Other versions
CN105977269A (zh
Inventor
任超
曹凯
谢皆雷
吴超
彭祎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Original Assignee
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NINGBO CHIPEX SEMICONDUCTOR Co Ltd filed Critical NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority to CN201610298491.1A priority Critical patent/CN105977269B/zh
Publication of CN105977269A publication Critical patent/CN105977269A/zh
Application granted granted Critical
Publication of CN105977269B publication Critical patent/CN105977269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种低成本高性能影像芯片的封装结构及其封装方法，包括单颗芯片；所述单颗芯片包括晶圆和影像区；所述影像区位于晶圆上，所述影像区边缘的晶圆表面设有焊盘；所述焊盘上设有凸点；除凸点和影像区之外的晶圆表面覆盖绝缘保护层。本发明的封装结构工艺简单，对环境洁净度和机台要求低，通过晶圆级封装的方式，可以大幅降低封装的厚度和提升封装的效率，并且通过长凸点的方式来代替金线，可以大大降低成本。

Description

低成本高性能影像芯片的封装结构及其封装方法
技术领域
本发明涉及一种低成本高性能影像芯片的封装结构及其封装方法。
背景技术
摄像头芯片当前被广泛的应用到各类消费数码产品中，如手机、平板、笔记本电脑、车载记录仪以及医疗检测等领域。特别在移动互联网时代阶段，随着智能化设备的快速发展，带动了摄像头模组需求量的快速攀升。因此摄像头模组行业之间的竞争日趋激烈，摄像头模组的效果，成本已经成为各大摄像头模组厂角逐的关键因素。随着人们对摄像头要求的提升，如手机的摄像头像素日益提升，从原来的百万级像素向着千万级像素发展，虽然像素在不断提升，但是目前随着智能手机轻薄短小化发展趋势，摄像头模组的厚度已经严重制约手机厚度。如何降低摄像头模组厚度，对于模组厂来说是个巨大的挑战，也是当前研究的热点。
如图1所示，现有的摄像头芯片封装工艺，通常采用传统的Wire Bonding工艺来实现。这种工艺一般称为COB工艺，即Chip on board。这种工艺一是对环境的洁净程度要求非常的高，二是打线所用的金成本很高，三是这种封装效率较低，同时由于打金线工艺的限制，摄像头芯片封装的厚度很难降低,尺寸也很难减小。因此限制了该类芯片的快速发展。现有的COB封装方式很难再适合移动设备对轻薄化的需求。
发明内容
(一)要解决的技术问题
本发明的目的就是要克服上述缺点，旨在提供一种低成本高性能影像芯片的封装结构及其封装方法。
(二)技术方案
为达到上述目的，本发明的低成本高性能影像芯片的封装结构，包括单颗芯片；所述单颗芯片包括晶圆和影像区；所述影像区位于晶圆上，所述影像区边缘的晶圆表面设有焊盘；所述焊盘上设有凸点；除凸点和影像区之外的晶圆表面覆盖绝缘保护层。
还包括基板，所述基板设有凸点连接处，所述基板与影像区对应的位置上设有镂空开窗；所述基板设有外转接处。
在单颗芯片和基板焊接后，所述凸点周围设置填充料。
所述凸点高度控制在5-150μm。
所述凸点包括单一结构或者多层结构。
所述凸点成分为单一金属或者金属合金。
还公开一种低成本高性能影像芯片的封装方法，包括如下步骤：
晶圆上设置影像区，影像区边缘的晶圆表面设置焊盘；
在影像区表面覆盖保护层材料，该保护材料是容易与影像区分离的物质；
在晶圆表面覆盖绝缘保护层，该绝缘保护层不覆盖焊盘上的凸点连接区域和影像区；
在焊盘表面设置导电的凸点，凸点高度控制在5-150μm；
将晶圆修剪至所需厚度，并将整片晶圆划片，得到单颗芯片；
将单颗芯片与基板对位焊接，然后去除保护层材料；
在凸点周围补上填充料。
(三)有益效果
与现有技术相比，本发明的技术方案具有以下优点：本发明的封装结构工艺简单，对环境洁净度和机台要求低，通过晶圆级封装的方式，可以大幅降低封装的厚度和提升封装的效率，并且通过长凸点的方式来代替金线，可以大大降低成本。
附图说明
图1为本发明现有技术的结构示意图；
图2为本发明低成本高性能影像芯片的封装结构封装后的整体结构示意图；
图3为本发明的低成本高性能影像芯片的封装方法步骤S01的结构示意图；
图4为本发明的低成本高性能影像芯片的封装方法步骤S02的结构示意图；
图5为本发明的低成本高性能影像芯片的封装方法步骤S03的结构示意图；
图6为本发明的低成本高性能影像芯片的封装方法步骤S04的结构示意图；
图7为本发明的基板的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图1为现有技术的影像芯片封装结构，其中，001为基板，002为像素区，003为导电金线，004为镂空，005为封装壳。
如图2所示，本发明的低成本高性能影像芯片的封装结构，包括单颗芯片101；所述单颗芯片101包括晶圆100和影像区300；所述影像区300位于晶圆100上，所述影像区300边缘的晶圆100表面设有焊盘200；所述焊盘200上设有凸点600；除凸点600和影像区300之外的晶圆100表面覆盖绝缘保护层500。
还包括基板700，所述基板700设有凸点600连接处，所述基板700与影像区300对应的位置上设有镂空开窗701；所述基板700设有外转接处702；镂空开窗701周围设有凸点连接处703，基板700的基本机构如图7所示。
在单颗芯片和基板700焊接后，所述凸点600周围设置填充料800。
所述凸点600高度控制在5-150μm。
所述凸点600包括单一结构或者多层结构。
所述凸点600成分为单一金属或者金属合金。
还包括一种低成本高性能影像芯片的封装方法，包括如下步骤：
S01、晶圆100上设置影像区300，影像区300边缘的晶圆100表面设置焊盘200，如图3所示；
S02、在影像区300表面覆盖保护层材料400，将影像区300保护起来，可通过喷射、印刷、旋涂或者溅射等方式制作，材料可以选择金属或者有机薄膜等可以与影像区300容易分离的物质。如图4所示；
S03、在晶圆100表面覆盖绝缘保护层500，该绝缘保护层500不覆盖焊盘200上的凸点600连接区域和影像区300，保护整个芯片表面，通过曝光显影、激光刻蚀或者湿法腐蚀等方式将需要导通部分如焊盘200和影像区300域的部分暴露出来，如图5所示；
S04、在焊盘200表面设置导电的凸点600，凸点600高度控制在5-150μm，可以通过化学沉积、印刷或者植球等方式在此处制作导电的凸点600。凸点600包括单一结构或者多层结构，成分包括单一金属或者金属合金，如图6所示；
S05、将晶圆100修剪至所需厚度，并将整片晶圆100划片，得到单颗芯片；
S06、将单颗芯片与基板700对位焊接，然后去除保护层材料400；
S07、在凸点600周围补上填充料800。最终成品如图2所示。
本发明的封装结构工艺简单，对环境洁净度和机台要求低，通过晶圆级封装的方式，可以大幅降低封装的厚度和提升封装的效率，并且通过长凸点的方式来代替金线，可以大大降低成本。
综上所述，上述实施方式并非是本发明的限制性实施方式，凡本领域的技术人员在本发明的实质内容的基础上所进行的修饰或者等效变形，均在本发明的技术范畴。

Claims (1)

1.一种低成本高性能影像芯片的封装方法，其特征在于，包括如下步骤：
晶圆(100)上设置影像区(300)，影像区(300)边缘的晶圆(100)表面设置焊盘(200)；
在影像区(300)表面覆盖保护层材料(400)，该保护材料是容易与影像区(300)分离的物质；
在晶圆(100)表面覆盖绝缘保护层(500)，该绝缘保护层(500)不覆盖焊盘(200)上的凸点(600)连接区域和影像区(300)；
在焊盘(200)表面设置导电的凸点(600)，凸点(600)高度控制在5-150μm；
将晶圆(100)修剪至所需厚度，并将整片晶圆(100)划片，得到单颗芯片(101)；
将单颗芯片(101)与基板(700)对位焊接，然后去除保护层材料(400)；
在凸点(600)周围补上填充料(800)；
一种通过上述步骤制造出的低成本高性能影像芯片的封装结构，具体包括单颗芯片(101)；所述单颗芯片(101)包括晶圆(100)和影像区(300)；所述影像区(300)位于晶圆(100)上，所述影像区(300)边缘的晶圆(100)表面设有焊盘(200)；所述焊盘(200)上设有凸点(600)；除凸点(600)和影像区(300)之外的晶圆(100)表面覆盖绝缘保护层(500)；
还包括基板(700)，所述基板(700)设有凸点(600)连接处，所述基板(700)与影像区(300)对应的位置上设有镂空开窗(701)；所述基板(700)设有外转接处(702)；
在单颗芯片(101)和基板(700)焊接后，所述凸点(600)周围设置填充料(800)；
所述凸点(600)高度控制在5-150μm；
所述凸点(600)包括单一结构或者多层结构；
所述凸点(600)成分为单一金属或者金属合金。
CN201610298491.1A 2016-05-06 2016-05-06 低成本高性能影像芯片的封装结构及其封装方法 Active CN105977269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610298491.1A CN105977269B (zh) 2016-05-06 2016-05-06 低成本高性能影像芯片的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610298491.1A CN105977269B (zh) 2016-05-06 2016-05-06 低成本高性能影像芯片的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN105977269A CN105977269A (zh) 2016-09-28
CN105977269B true CN105977269B (zh) 2018-11-20

Family

ID=56991321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610298491.1A Active CN105977269B (zh) 2016-05-06 2016-05-06 低成本高性能影像芯片的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN105977269B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830492B (zh) * 2019-01-28 2021-05-14 深圳奥拦科技有限责任公司 Cob摄像头模组及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132012A (zh) * 2006-08-21 2008-02-27 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
CN203895458U (zh) * 2014-05-20 2014-10-22 苏州晶方半导体科技股份有限公司 一种影像传感器模组
CN105448946A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种影像传感芯片封装结构与实现工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890268B2 (en) * 2010-02-26 2014-11-18 Yu-Lung Huang Chip package and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132012A (zh) * 2006-08-21 2008-02-27 南茂科技股份有限公司 影像感测器的玻璃覆晶封装构造
CN203895458U (zh) * 2014-05-20 2014-10-22 苏州晶方半导体科技股份有限公司 一种影像传感器模组
CN105448946A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种影像传感芯片封装结构与实现工艺

Also Published As

Publication number Publication date
CN105977269A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
CN103489885B (zh) 图像传感器芯片的晶圆级封装方法
TW200820396A (en) Semiconductor chip package manufacturing method and structure thereof
TWI497615B (zh) 保護晶片級尺寸封裝中導電接觸的結構以及其製造方法
TW200913239A (en) Semiconductor package and manufacturing method thereof
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
US11004779B2 (en) Semiconductor device package and a method of manufacturing the same
CN103489802B (zh) 芯片封装结构及形成方法
TW200828462A (en) Semiconductor device having conductive bumps and fabrication methodthereof
US20220223574A1 (en) Package structure and package method for cavity device group
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
US10607960B2 (en) Substrate structure with selective surface finishes for flip chip assembly
CN103325803B (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
CN105977269B (zh) 低成本高性能影像芯片的封装结构及其封装方法
TW200814253A (en) Semiconductor chip and package structure and fabrication method thereof
CN103420322B (zh) 晶片封装体及其形成方法
CN101131941B (zh) 半导体芯片封装制程及其结构
CN104979219B (zh) 封装结构及其制法
US9935066B2 (en) Semiconductor package having a substrate structure with selective surface finishes
CN206558504U (zh) 图像传感器模组
CN206163474U (zh) 图像传感器模组
JP2004200195A (ja) 半導体装置および半導体装置の製造方法
TW201608685A (zh) 封裝結構及其製法
TWI337386B (en) Semiconductor device and method for forming packaging conductive structure of the semiconductor device
JP2018534782A (ja) イメージセンシングチップパッケージ構造および方法
JPH1131761A (ja) 半導体部品及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant