CN105974996A - 一种基准电压源 - Google Patents

Abstract

本发明公开了一种基准电压源，包括运算放大器、正温度系数电压产生电路、负温度系数电压产生电路和第一晶体管；正温度系数电压产生电路与运算放大器的第一输入端电连接，用于产生正温度系数的电压，负温度系数电压产生电路的第一端与运算放大器的第二输入端电连接，用于产生负温度系数的电压；第一晶体管的栅极与运算放大器的输出端电连接，源极和衬底与电源电连接，漏极与基准电压源的输出端电连接；运算放大器用于将正温度系数的电压镜像到负温度系数电压产生电路，并将正温度系数的电压与负温度系数的电压相加后，在基准电压源的输出端输出基准电压。本发明实施例提供的基准电压源可以降低功耗，并且兼容COMS工艺。

Description

一种基准电压源

技术领域

本发明实施例涉及集成电路技术领域，尤其涉及一种基准电压源。

背景技术

对于数模混合和射频电路来说，不随温度和电源电压改变而改变的基准电压源是一个十分重要的部分。基准电压源可以提供各种不同的参考电压，而数模转换器等电路需要十分准确的参考电压去完成转换。尤其是对于手持设备或者传感器网络，超低功耗的基准电压源往往是不可或缺的部分。

以传感器网络为例，由于传感器的能量来源一般是从周围的环境获取(电磁波、震动、温差变化)十分有限，因此传感器的系统就必然要求超低功耗。传统的带隙基准电压源的功耗一般都是50毫瓦左右，对于总功耗是数毫瓦的系统来讲是无法承受的。因此一个功耗仅数纳瓦的基准电压源对于这个系统就是必不可少的了。

传统的带隙基准电压源如图1所示，三个PMOS管MP1、MP2、MP3组成电流镜，限定三路电流相同，而运算放大器则是为了保持正负端的直流电压相同。对于PNP型双极晶体管B1和B2来说

V_be1＝V_R1+V_be2

其中，V_be1和V_be2分别为双极晶体管B₁和双极晶体管B₂的基极和发射极的电压差。因此，根据双极晶体管的电流公式

$I_{be}=I_{so}\left(e^{\frac{V_{be}}{V_T}}\right)$

I_so为晶体管的漏电流、V_T＝kT/q，k为波尔兹曼常数、T为绝对温度、q为单位电荷的电荷量。根据电流公式可以推导出参考电压为

$V_{ref}=V_{be3}+\frac{R_2}{R_1}{V}_T*\ln N$

V_be3为双极晶体管B₃的基极和发射极的电压差，V_ref为PMOS管MP3漏极端的电压，也即基准电压源输出端的输出电压，由于V_be是一个负温度系数的电压，V_T则是正温度系数的电压，因此通过适当的电阻比可以得到一个与温度无关的参考电压V_ref。

然而，传统基准电压源的结构有3大缺点：1)传统结构中采用BJT设计主要的温度系数电压产生电路，而BJT与现在的CMOS工艺并不能很好的兼容。2)传统电路采用电阻作为控制电流和调节正温度系数的主要元件，造成了芯片面积和功耗的浪费。3)传统电路中包括运算放大器在内的晶体管都工作在饱和区，极大地增大了功耗消耗。

发明内容

本发明提供一种基准电压源，以解决现有基准电压源功耗较高，与现有CMOS工艺不能很好兼容的问题。

第一方面，本发明实施例提供了一种基准电压源，包括运算放大器、正温度系数电压产生电路、负温度系数电压产生电路和第一晶体管；

所述正温度系数电压产生电路与所述运算放大器的第一输入端电连接，用于产生正温度系数的电压；

所述负温度系数电压产生电路的第一端与所述运算放大器的第二输入端电连接，所述负温度系数产生电路的第二端与所述第一晶体管的漏极电连接，用于产生负温度系数的电压；

所述第一晶体管的栅极与所述运算放大器的输出端电连接，源极和衬底与电源电连接，漏极与所述基准电压源的输出端电连接；

所述运算放大器用于所述正温度系数的电压镜像到负温度系数电压产生电路，并将所述正温度系数的电压与所述负温度系数的电压相加后，在所述基准电压源的输出端输出基准电压；

其中，所述正温度系数电压产生电路和所述负温度系数电压产生电路由晶体管组成。

本发明通过正温度系数电压产生电路产生正温度系数的电压，负温度系数电压产生电路产生负温度系数的电压，将正温度系数的电压镜像至负温度系数电压产生电路，并将正温度系数的电压与负温度系数的电压相加后，在基准电压源的输出端输出基准电压，可以产生与温度不相关的基准电压，并且正温度系数电压产生电路和负温度系数电压产生电路由晶体管组成，可以减小电路面积和功耗并与现有CMOS工艺很好的兼容。

附图说明

图1为现有技术的带隙基准电压源的电路图；

图2是本发明实施例提供的一种基准电压源的电路图；

图3是本发明实施例提供的另一种基准电压源的电路图；

图4是本发明实施例提供的晶体管的连接方式的结构示意图；

图5是本发明实施例提供的一种运算放大器的电路图；

图6是本发明实施例提供的基准电压源的电流随温度变化的关系图；

图7是本发明实施例提供的基准电压源的输出电压随输入电压变化的关系图；

图8是本发明实施例提供的基准电压源的输出电压随温度变化的关系图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图2为本发明实施例提供的一种基准电压源的结构图。参见图2，本实施例提供的基准电压源包括运算放大器10、正温度系数电压产生电路20、负温度系数电压产生电路30和第一晶体管M1；

正温度系数电压产生电路20与运算放大器10的第一输入端电连接，用于产生正温度系数的电压；

负温度系数电压产生电路30的第一端与运算放大器10的第二输入端电连接，负温度系数电压产生电路30的第二端与第一晶体管M1的漏极电连接，用于产生负温度系数的电压；

第一晶体管M1的栅极与运算放大器10的输出端电连接，源极和衬底与电源VDD电连接，漏极与基准电压源的输出端Vout电连接；

运算放大器10用于将正温度系数的电压镜像到负温度系数电压产生电路30，并将正温度系数的电压与负温度系数的电压相加后，在基准电压源的输出端Vout输出基准电压；

其中，正温度系数电压产生电路20和负温度系数电压产生电路30由晶体管组成。

图3是本发明实施例提供的另一种基准电压源的电路图。进一步的，参见图3，正温度系数电压产生电路20包括M个第二晶体管M2和N个第三晶体管M3，其中，M和N为正整数；

第二晶体管M2的漏极与电源VDD电连接，第二晶体管M2的栅极、源极和衬底与运算放大器10的第一输入端电连接；

第三晶体管M3的栅极与漏极电连接，第三晶体管M3的源极和衬底电连接，第一个第三晶体管M3的漏极与运算放大器10的第一输入端电连接，下一个第三晶体管M3的漏极与上一个第三晶体管M3的源极电连接，第N个第三晶体管M3的源极接地。

在本实施例中，运算放大器10的第一输入端可为反向输入端A，运算放大器10的第二输入端可为正向输入端B。

本实施例中的晶体管可以是MOS晶体管，本实施例中的晶体管可工作于亚阈值区，以降低功耗。MOS晶体管工作于亚阈值区时，MOS晶体管的漏极电流I_sub与其栅源电压V_gs和阈值电压V_th的关系式如下:

$I_{sub}={\mathrm{\μc}}_{ox}\frac{W}{L}(m-1)V_T^2\exp \frac{(V_{gs}-V_{th})}{{\mathrm{mV}}_T}$

其中，μ为载流子的迁移率、c_ox为单位面积的栅氧化层之间的电容、W/L是晶体管的宽长比，m为栅极与表面的耦合系数，V_T(＝k_BT/q)为热电压，k_B为玻尔兹曼常数，T为绝对温度，q为单位电子的电荷量。

第二晶体管M2的漏极电流

$I_1={\mathrm{\μc}}_{ox}\frac{W_1}{L_1}(m-1)V_T^2\exp \frac{(V_{gs1}-V_{th})}{{\mathrm{mV}}_T}$

第三晶体管M3的漏极电流

$I_2={\mathrm{\μc}}_{ox}\frac{W_2}{L_2}(m-1)V_T^2\exp \frac{(V_{gs2}-V_{th})}{{\mathrm{mV}}_T}$

其中，W₁和W₂分别为第二晶体管M2和第三晶体管M3的沟道宽度，L₁和L₂分别为第二晶体管M2和第三晶体管M3的沟道长度，V_gs1和V_gs2分别为第二晶体管M2和第三晶体管M3的栅源电压。

由于I₂＝nI₁，n为第二晶体管M2的个数，第三晶体管M3的栅极和源极电连接，即V_gs1为零，并且L₁＝L₂，由上述公式可以在A点得出正温度系数的电压V_PTAT，正温度系数的电压与温度正相关。

$V_{PTAT}={\mathrm{kV}}_{gs2}={\mathrm{kmV}}_{T}ln\left(R\frac{W_1}{W_2}\right)$

k为第三晶体管M3的个数。可以通过第二晶体管M2和第三晶体管M3的个数，以及第二晶体管M2和第三晶体管M3的沟道宽度比来调节正温度系数的电压。

正温度系数电压产生电路20利用了反向偏置的第二晶体管M2和正向偏置的第二晶体管串联来产生正温度系数的电压，可以减小电流消耗，并且产生的正温度系数的电压的大小可以通过第二晶体管M2和第三晶体管M3的沟道宽度比和个数来调整，电路设计简单灵活。

可以理解，若在电路中只设置一个第三晶体管，则该第三晶体管的栅极与漏极与运算放大器10的第一输入端电连接，第三晶体管的源极接地。

进一步的，继续参见图3，负温度系数电压产生电路30包括第四晶体管M4；

第四晶体管M4的源极与漏极电连接，栅极与衬底电连接，第四晶体管M4的栅极与第一晶体管M1的漏极电连接，第四晶体管M4的源极与运算放大器10的第二输入端电连接。

图4是本发明实施例提供的晶体管的连接方式的结构示意图，参见图4，第四晶体管可以按照图4中晶体管的连接方式进行连接，401为晶体管的漏极，402为晶体管的栅极，403为晶体管的源极，404为晶体管的衬底。负温度系数电压产生电路30利用第四晶体管M4的衬底与栅极和漏极形成的二极管来形成负温度系数，即利用第四晶体管M4衬底与栅极和漏极形成的PN结来产生负温度系数的电压V_CTAT。

可以选，基准电压源还包括限流电路40，限流电路40包括K个第五晶体管M5，其中，K为正整数；

第五晶体管M5的栅极与漏极电连接，源极与衬底电连接；

第一个第五晶体管M5的漏极与运算放大器10的第二输入端电连接，下一个第五晶体管M5的漏极与上一个第五晶体管M5的源极电连接，第K个第五晶体管M5的源极接地。

图中示例性地设置了一个第五晶体管M5，设置的第五晶体管可以降低负温度系数电压产生电路上的电流，进一步降低功耗。可以理解，可以根据需要，设置多个第五晶体管M5。

在A点产生的正温度系数的电压通过运算放大器10被镜像到B点，通过正温度系数电压来偏置第五晶体管M5进入亚阈值区。负温度系数电压产生电路产生的负温度系数的电压为V_CTAT，这样就在基准电压源的输出端Vout形成了正温度系数的电压和负温度系数电压相加的效果，因此Vout端的输出电压V_ref为：

$V_{ref}=V_{PTAT}+V_{CTAT}={\mathrm{kmV}}_{T}ln\left(n\frac{W_1}{W_2}\right)+V_{CTAT}$

所以，由于V_T具有一个正的温度系数，即V_PTAT具有一个正的温度系数。V_CTAT具有一个负的温度系数。通过设置合适基准电压源的输出端就可以输出一个与温度无关的参考电压信号V_ref。

图5是本发明实施例提供的一种运算放大器的电路图。参见图5，运算放大器10包括：第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17和第十八晶体管M18；

第六晶体管M6的源极与电源VDD电连接，第六晶体管M6的栅极与第七晶体管M7的栅极、第八晶体管的栅极M8、第九晶体管M9的栅极、以及第十晶体管M10的栅极电连接，第六晶体管M6的漏极与电流源I_bias电连接；

第七晶体管M7的源极与电源VDD电连接，第七晶体管M7的漏极与第十一晶体管M11的栅极以及漏极电连接；

第八晶体管M8的源极与电源电连接，第八晶体管M8的漏极与第十二晶体管M12以及第十三晶体管M13的源极电连接；

第九晶体管M9的源极与电源VDD电连接，第九晶体管M9的漏极与第十四晶体管M14的漏极电连接；

第十晶体管M10的源极与电源VDD电连接，第十晶体管M10的漏极与第十五晶体管M15的漏极电连接；

第十一晶体管M11的漏极与第七晶体管M7的漏极电连接，第十一晶体管M11的栅极与十四晶体管M14以及第十五晶体管M15的栅极电连接，第十一晶体管M11的源极与第十六晶体管M16漏极和栅极电连接；

第十二晶体管M12的源极与第八晶体管M8的漏极电连接，第十二晶体管M12的栅极作为运算放大器10的第二输入端，第十二晶体管M12的漏极与第十七晶体管M17的漏极电连接；

第十三晶体管M13的源极与第八晶体管M8的漏极电连接，第十三晶体管M13的栅极作为运算放大器10的第一输入端，第十三晶体管M13的漏极与第十八晶体管M18的漏极电连接；

第十四晶体管M14的源极与第十七晶体管M17的漏极电连接，第十四晶体管M14的栅极与第十一晶体管M11的栅极电连接，第十四晶体管M14的漏极与第九晶体管M9的漏极电连接；

第十五晶体管M15的源极与第十八晶体管M18的漏极电连接，第十五晶体管M15的栅极与第十一晶体管M11的栅极电连接，第十五晶体管M15的漏极与第十晶体管M10的漏极电连接；

第十六晶体管M16的源极接地，第十六晶体管M16的栅极与第十八晶体管M18的栅极电连接；

第十七晶体管M17的源极接地，第十七晶体管M17的栅极与第十六晶体管M16的栅极电连接，第十七晶体管M17的漏极与第十二晶体管M12的漏极电连接；

第十八晶体管M18的源极接地，第十八晶体管M18的栅极与第十六晶体管M16的栅极电连接，第十八晶体管M18的漏极与第十三晶体管M13的漏极电连接。

上述电路只是运算放大器的一种示例性电路，本实施例中的运算放大器还可以采用其他形式的电路形成。

在本实施例中，第一晶体管M1为P型晶体管，第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管均为N型晶体管；或

第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5均为P型晶体管。

本发明实施例利用了晶体管亚阈值区的电流电压特性，通过使用MOS晶体管代替电阻和BJT的方式，达到了减小面积、功耗并于CMOS工艺兼容的效果；而且通过偏置所有MOS晶体管工作在亚阈值区，最大程度的减小了功耗和电源电压，更容易适应各种超低功耗的系统。

图6是本发明实施例提供的基准电压源的电流随温度变化的关系图。参见图6，三条线从下到上依次表示，基准电压源中的运算放大器中消耗的电流与温度变化的关系、晶体管上消耗的电流与温度变化的关系、以及整个基准电压源消耗的电流与温度变化的关系，可以看到本实施例提供的基准电压源的在温度为27C时，消耗的电流约为11.7nA，功耗较低。

图7是本发明实施例提供的基准电压源的输出电压随输入电压变化的关系图。参见图7，输入电压为0.8-3V时基准电压源都可以正常工作，且电源电压的灵敏度较高。

图8是本发明实施例提供的基准电压源的输出电压随温度变化的关系图。参见图8，本实施例中的基准电压源的输出电压在温度由-30C变化为97.77C的区间内，输出电压只变化了1.266mV，基准电压源温漂抑制能力较强。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种基准电压源，其特征在于，包括运算放大器、正温度系数电压产生电路、负温度系数电压产生电路和第一晶体管；

所述正温度系数电压产生电路与所述运算放大器的第一输入端电连接，用于产生正温度系数的电压；

所述负温度系数电压产生电路的第一端与所述运算放大器的第二输入端电连接，所述负温度系数电压产生电路的第二端与所述第一晶体管的漏极电连接，用于产生负温度系数的电压；

所述第一晶体管的栅极与所述运算放大器的输出端电连接，源极和衬底与电源电连接，漏极与所述基准电压源的输出端电连接；

所述运算放大器用于将所述正温度系数的电压镜像到负温度系数电压产生电路，并将所述正温度系数的电压与所述负温度系数的电压相加后，在所述基准电压源的输出端输出基准电压；

其中，所述正温度系数电压产生电路和所述负温度系数电压产生电路由晶体管组成。

2.根据权利要求1所述的基准电压源，其特征在于，所述正温度系数电压产生电路包括M个第二晶体管和N个第三晶体管，其中，M和N为正整数；

所述第二晶体管的漏极与所述电源电连接，所述第二晶体管的栅极、源极和衬底以及与运算放大器的第一输入端电连接；

所述第三晶体管的栅极与漏极电连接，所述第三晶体管的源极和衬底电连接，第一个所述第三晶体管的漏极与所述运算放大器的第一输入端电连接，下一个所述第三晶体管的漏极与上一个所述第三晶体管的源极电连接，第N个所述第三晶体管的源极接地。

3.根据权利要求2所述的基准电压源，其特征在于，所述正温度系数的电压由所述第二晶体管和所述第三晶体管的沟道宽度比，以及所述第二晶体管个数和所述第三晶体管的个数调节控制。

4.根据权利要求2所述的基准电压源，其特征在于，所述负温度系数电压产生电路包括第四晶体管；

所述第四晶体管的源极与漏极电连接，栅极与衬底电连接，所述第四晶体管M4的栅极与所述第一晶体管的漏极电连接，所述第四晶体管的源极与所述运算放大器的第二输入端电连接。

5.根据权利要求4所述的基准电压源，其特征在于，所述负温度系数的电压由所述第四晶体管的衬底和漏极以及源级形成的二极管提供。

6.根据权利要求4所述的基准电压源，其特征在于，还包括限流电路，所述限流电路包括K个第五晶体管，其中，K为正整数；

所述第五晶体管的栅极与漏极电连接，源极与衬底电连接；

第一个所述第五晶体管的漏极与所述运算放大器的第二输入端电连接，下一个所述第五晶体管的漏极与上一个所述第五晶体管的源极电连接，第K个所述第五晶体管的源极接地。

7.根据权利要求6所述的基准电压源，其特征在于，所述第一晶体管为P型晶体管，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为N型晶体管；或者

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为P型晶体管。

8.根据权利要求1所述的基准电压源，其特征在于，所述运算放大器包括：第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管；

所述第六晶体管的源极与电源电连接，所述第六晶体管的栅极与所述第七晶体管的栅极、所述第八晶体管的栅极、所述第九晶体管的栅极、以及所述第十晶体管的栅极电连接，所述第六晶体管的漏极与电流源电连接；

所述第七晶体管的源极与所述电源电连接，所述第七晶体管的漏极与所述第十一晶体管的栅极以及漏极电连接；

所述第八晶体管的源极与所述电源电连接，所述第八晶体管的漏极与所述第十二晶体管以及所述第十三晶体管的源极电连接；

所述第九晶体管的源极与所述电源电连接，所述第九晶体管的漏极与所述第十四晶体管的漏极电连接；

所述第十晶体管的源极与所述电源电连接，所述第十晶体管的漏极与所述第十五晶体管的漏极电连接；

所述第十一晶体管的漏极与所述第七晶体管的漏极电连接，所述第十一晶体管的栅极与所述十四晶体管以及所述第十五晶体管的栅极电连接，所述第十一晶体管的源极与所述第十六晶体管漏极和栅极电连接；

所述第十二晶体管的源极与所述第八晶体管的漏极电连接，所述第十二晶体管的栅极作为所述运算放大器的第二输入端，所述第十二晶体管的漏极与所述第十七晶体管的漏极电连接；

所述第十三晶体管的源极与所述第八晶体管的漏极电连接，所述第十三晶体管的栅极作为所述运算放大器的第一输入端，所述第十三晶体管的漏极与所述第十八晶体管的漏极电连接；

所述第十四晶体管的源极与所述第十七晶体管的漏极电连接，所述第十四晶体管的栅极与所述第十一晶体管的栅极电连接，所述第十四晶体管的漏极与所述第九晶体管的漏极电连接；

所述第十五晶体管的源极与所述第十八晶体管的漏极电连接，所述第十五晶体管的栅极与所述第十一晶体管的栅极电连接，所述第十五晶体管的漏极与所述第十晶体管的漏极电连接；

所述第十六晶体管的源极接地，所述第十六晶体管的栅极与所述第十八晶体管的栅极电连接；

所述第十七晶体管的源极接地，所述第十七晶体管的栅极与所述第十六晶体管的栅极电连接，所述第十七晶体管的漏极与所述第十二晶体管的漏极电连接；

所述第十八晶体管的源极接地，所述第十八晶体管的栅极与所述第十六晶体管的栅极电连接，所述第十八晶体管的漏极与所述第十三晶体管的漏极电连接。

9.根据权利要求1-7任一所述的基准电压源，其特征在于，晶体管均工作于亚阈值区。

10.根据权利要求1-7任一所述的基准电压源，其特征在于，所述运算放大器的第一输入端为反向输入端，所述运算放大器的第二输入端为正向输入端，或者所述运算放大器的第一输入端为正向输入端，所述运算放大器的第二输入端为反向输入端。