CN105955900A - I2s外围电路时序的自适应调整方法及装置 - Google Patents
I2s外围电路时序的自适应调整方法及装置 Download PDFInfo
- Publication number
- CN105955900A CN105955900A CN201610292378.2A CN201610292378A CN105955900A CN 105955900 A CN105955900 A CN 105955900A CN 201610292378 A CN201610292378 A CN 201610292378A CN 105955900 A CN105955900 A CN 105955900A
- Authority
- CN
- China
- Prior art keywords
- delay
- unit
- data
- register
- phase delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种I2S外围电路时序的自适应调整方法及装置，在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的最佳延迟配置供主控芯片在正常工作时使用。可以在默认情况下达到最佳的时钟相位适应性，针对不同的外部电路板进行自适应调整,和不同PCB电气条件达到最佳的匹配效果。
Description
技术领域
本发明涉及一种芯片技术，特别涉及一种芯片的I2S外围电路时序的自适应调整方法及装置。
背景技术
I2S(Inter—IC Sound)总线,又称集成电路内置音频总线，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。
I2S是当前常用的数据通信接口,广泛应用于各种芯片之间的通信，但是由于I2S传输速度高,同时数据接收端需要使用接收到的时钟来采样接收到的数据,所以这就对PCB布板有很高的要求,需要非常注意时钟和数据导线的走线长度,否则很容易导致发送端发送出来的时钟和数据相位不正确,但是经过PCB走线延时后到达接收端时,接收时钟和接收数据相位发生变化而不满足采样时序要求,最终造成错误采样，同时由于不同的芯片的I2S输出相位不同,针对不同的芯片的I2S接口需要设计不同的PCB走线,不能做到一块电路板通用适配不同芯片的I2S，造成很大的物质资源和人力资源浪费。
也就是说，目前芯片中的I2S设计中,I2S接口输出的相位是固定的,因而对PCB布板有很高的要求,需要非常注意时钟和数据导线的走线长度,否则很容易导致发送端发送出来的时钟和数据相位不正确,但是经过PCB走线延时后到达接收端时,接收时钟和接收数据相位发生变化而不满足采样时序要求,最终造成错误采样。而且，由于不同的芯片的I2S输出相位不同,针对不同的芯片的I2S接口需要设计不同的PCB走线,不能做到一块电路板通用适配不同芯片的I2S，造成很大的物质资源和人力资源浪费。
但是，如果能从芯片设计角度提高芯片输出的I2S接口时钟数据相位对PCB版的适应性,则可以大大降低PCB板的设计难度、设计时间和产品风险。
如图1所示，为I2S时序图，图中：
i2s_sclk是I2S接口的时钟信号i2s_sdo是数据信号；
Tsusdo为sdo数据的timing of data setup，也就是数据建立时间要求；
Thsdo为sdo数据的timing of data hold，也就是数据保持时间要求。
当传输到外部器件端的信号i2s_sdo数据相对i2s_sclk时钟的建立或者保持时间不满足要求时,会导致外部的器件无法正确采样数据。因此需要相位自动调整来使信号经过电路板传输后达到器件端时达到最佳的采样相位,使芯片的i2s接口可以自适应所有电路板。然而目前并没有能解决这一技术问题的相关资料的公示。
发明内容
本发明要解决的技术问题，在于提供一种I2S外围电路时序的自适应调整方法及装置,可以在默认情况下达到最佳的时钟相位适应性,还可以针对不同的外部电路板进行自适应调整,可以和不同PCB电气条件达到最佳的匹配效果。
本发明方法是这样实现的：一种I2S外围电路时序的自适应调整方法，包括下述步骤：
(1)在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；
(2)测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时
I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；
(3)通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置，完成训练；
(4)训练完成后,主控芯片在正常工作时,按照训练得到的最佳延迟配置进行I2S数据传输。
进一步的，所述步骤(3)具体过程如下：
(31)控制所述相位延迟和寄存器延迟为起始延迟配置；
(32)将经过所述相位延迟和寄存器延迟的时钟送往I2S器件,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据，然后使用连接回来的时钟和数据进行采样并存储；
(33)当采样数据达到指定长度后，读取原始的测试激励数据序列进行对比；
如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳适应延迟配置；
如果对比不正确,则控制所述相位延迟和寄存器延迟为下一个延迟配置的训练流程,回到(32)继续训练，如此不断配置直到所有配置结束或者找到最延迟配置退出适应训练。
进一步的，所述相位延迟包括0度、90度、180度和270度的相位延迟配置；
所述寄存器延迟包括零级、一级、二级和三级的寄存器延迟配置；
则所述相位延迟和寄存器延迟的延迟配置包括下列几种：
相位延迟配置为0度,寄存器延迟配置为零级；
相位延迟配置为90度,寄存器延迟配置为零级；
相位延迟配置为180度,寄存器延迟配置为零级；
相位延迟配置为270度,寄存器延迟配置为零级；
相位延迟配置为0度，寄存器延迟配置为一级；
相位延迟配置为90度,寄存器延迟配置为一级；
相位延迟配置为180度,寄存器延迟配置为一级；
相位延迟配置为270度,寄存器延迟配置为一级；
相位延迟配置为0度，寄存器延迟配置为二级；
相位延迟配置为90度,寄存器延迟配置为二级；
相位延迟配置为180度,寄存器延迟配置为二级；
相位延迟配置为270度,寄存器延迟配置为二级；
相位延迟配置为0度，寄存器延迟配置为三级；
相位延迟配置为90度,寄存器延迟配置为三级；
相位延迟配置为180度,寄存器延迟配置为三级；
相位延迟配置为270度,寄存器延迟配置为三级。
本发明的装置是这样实现的：一种I2S外围电路时序的自适应调整装置，包括测试激励数据单元、数据通路选择单元、两级寄存器延迟单元、采样和对比单元、SCLK时钟产生单元、相位延迟单元、相位延迟通路选择单元、寄存器延迟单元、寄存器延迟通路选择单元以及相位调整控制单元；
所述测试激励数据单元、数据通路选择单元、两级寄存器延迟单元依次连接至主控芯片的数据引脚端口，并由主控芯片的数据引脚端口通过PCB导线连接至I2S器件的数据pin脚；所述数据通路选择单元还连接测试模式信号；
所述SCLK时钟产生单元、相位延迟单元、相位延迟通路选择单元、寄存器延迟单元、寄存器延迟通路选择单元依次连接至主控芯片的时钟引脚端口，并由主控芯片时钟引脚端口通过PCB导线连接至I2S器件的时钟pin脚；
所述I2S器件的数据pin脚和时钟pin脚分别引出一等长的数据反馈线和时钟反馈线至所述采样和对比单元，所述采样和对比单元还分别连接内部存储器、所述测试激励数据单元和相位调整控制单元，该相位调整控制单元再分别连接所述相位延迟通路选择单元和寄存器延迟通路选择单元。
进一步的，在首次正常工作模式前，测试模式信号被设置为有效；
数据通路选择单元选通测试激励数据单元，测试激励数据单元按照预先存储的数据序列的传输时钟频率送出，经过通路选择单元后达到两级寄存器延迟单元后送出主控芯片的数据引脚端口，然后经过PCB导线传输至I2S器件的数据pin脚；同时，所述SCLK时钟产生单元负责产生I2S的数据传输时钟在相位延迟通路选择单元和寄存器延迟通路选择单元的控制下，依次经过或不经过相位延迟单元和寄存器延迟单元后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；
所述相位调整控制单元通过控制所述相位延迟单元和寄存器延迟单元的配置，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置，以供主控芯片在正常工作时使用。
进一步的，所述相位调整控制单元通过控制所述相位延迟单元和寄存器延迟单元的配置，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置具体过程如下：
所述相位调整控制单元控制所述相位延迟单元和寄存器延迟单元为起始延迟配置；
将经过所述相位延迟单元和寄存器延迟单元的时钟送往I2S器件,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据至所述采样和对比单元，然后所述采样和对比单元使用连接回来的时钟和数据进行采样并存储至所述内部存储器；
当采样数据达到指定长度后，所述采样和对比单元从测试激励数据单元读取原始的测试激励数据序列进行对比；
如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳适应延迟配置；
如果对比不正确,则相位调整控制单元控制所述相位延迟和寄存器延迟为下一个延迟配置的训练流程继续训练，如此不断配置直到所有配置结束或者找到最延迟配置退出适应训练。
进一步的，所述相位延迟单元包括90度相位延迟单元、180度相位延迟单元和270度相位延迟单元；所述SCLK时钟产生单元分别通过直接及通过该90度相位延迟单元、180度相位延迟单元、270度相位延迟单元连接所述相位延迟通路选择单元；
所述寄存器延迟单元包括一级寄存器延迟单元、二级寄存器延迟单元和三级寄存器延迟单元；所述相位延迟通路选择单元分别通过直接及通过该一级寄存器延迟单元、二级寄存器延迟单元、三级寄存器延迟单元连接所述寄存器延迟通路选择单元。
本发明具有如下优点：
1、默认情况下达到最佳的时钟相位适应性,最大程度提高了本身的鲁棒性；
2、还可以针对不同的外部电路板进行自适应调整,可以和不同PCB电气条件达到最佳的匹配效果，可以适配不同的电路板,降低对PCB设计难度,同时使得PCB可以做成通用适配不同芯片,大幅减少人力和物力；
3、两级调整电路配合工作，既可以在大范围内调整,同时调整精度也可以非常高。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为现有芯片I2S外围电路的时序示意图。
图2为本发明装置的结构示意图，并显示了本发明的方法执行流程。
具体实施方式
如图2所示，本发明的I2S外围电路时序的自适应调整方法包括下述步骤：
(1)在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；
(2)测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时
I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；
(3)通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置，完成训练；
(4)训练完成后,主控芯片在正常工作时,按照训练得到的最佳延迟配置进行I2S数据传输。
其中，所述步骤(3)具体过程如下：
(31)控制所述相位延迟和寄存器延迟为起始延迟配置；
(32)将经过所述相位延迟和寄存器延迟的时钟送往I2S器件,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据，然后使用连接回来的时钟和数据进行采样并存储；
(33)当采样数据达到指定长度后，读取原始的测试激励数据序列进行对比；
如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳适应延迟配置；
如果对比不正确,则控制所述相位延迟和寄存器延迟为下一个延迟配置的训练流程,回到(32)继续训练，如此不断配置直到所有配置结束或者找到最延迟配置退出适应训练。
所述相位延迟包括0度、90度、180度和270度的相位延迟配置；
所述寄存器延迟包括零级、一级、二级和三级的寄存器延迟配置；
则所述相位延迟和寄存器延迟的延迟配置包括下列几种：
1)相位延迟配置为0度,寄存器延迟配置为零级，即相位延迟和寄存器延迟均为直通；
2)相位延迟配置为90度,寄存器延迟配置为零级，即寄存器延迟为直通，下同；
3)相位延迟配置为180度,寄存器延迟配置为零级；
4)相位延迟配置为270度,寄存器延迟配置为零级；
5)相位延迟配置为0度，寄存器延迟配置为一级；
6)相位延迟配置为90度,寄存器延迟配置为一级；
7)相位延迟配置为180度,寄存器延迟配置为一级；
8)相位延迟配置为270度,寄存器延迟配置为一级；
9)相位延迟配置为0度，寄存器延迟配置为二级；
10)相位延迟配置为90度,寄存器延迟配置为二级；
11)相位延迟配置为180度,寄存器延迟配置为二级；
12)相位延迟配置为270度,寄存器延迟配置为二级；
13)相位延迟配置为0度，寄存器延迟配置为三级；
14)相位延迟配置为90度,寄存器延迟配置为三级；
15)相位延迟配置为180度,寄存器延迟配置为三级；
16)相位延迟配置为270度,寄存器延迟配置为三级。
在具体控制相位延迟配置和寄存器延迟配置时，可按上述所列1)至16)的顺序进行，直到找到正确采样窗口延迟配置。当然，本发明不限于此，也可按其它顺序，直至找到最延迟配置退出适应训练。
如图2所示，为本发明的I2S外围电路时序的自适应调整装置的结构示意图，且上述本发明的I2S外围电路时序的自适应调整方法可以通过本发明的I2S外围电路时序的自适应调整装置来实现。
本发明的I2S外围电路时序的自适应调整装置，包括测试激励数据单元101、数据通路选择单元102、两级寄存器延迟单元103、采样和对比单元104、SCLK时钟产生单元105、相位延迟单元106、相位延迟通路选择单元107、寄存器延迟单元108、寄存器延迟通路选择单元109以及相位调整控制单元110；此处采用两级寄存器延迟单元103是为了让输出数据的芯片内延迟基准为二级寄存器延迟时间,好让下面的寄存器延迟单元108延迟选择通路可以调整时钟相位为更小的1级或者更大的3级,让寄存器延迟通路选择单元109的延迟通路选择具有双向的调整方向。
所述测试激励数据单元101、数据通路选择单元102、两级寄存器延迟单元103依次连接至主控芯片100的数据引脚端口A1，并由主控芯片100的数据引脚端口A1通过PCB导线连接至I2S器件200的数据pin脚A2；所述数据通路选择单元102还连接测试模式信号；
所述SCLK时钟产生单元105、相位延迟单元106、相位延迟通路选择单元107、寄存器延迟单元108、寄存器延迟通路选择单元109依次连接至主控芯片100的时钟引脚端口B1，并由主控芯片100时钟引脚端口B1通过PCB导线连接至I2S器件200的时钟pin脚B2；
所述I2S器件200的数据pin脚A2和时钟pin脚B2分别引出一等长的数据反馈线和时钟反馈线至所述采样和对比单元104，所述采样和对比单元104还分别连接内部存储器111、所述测试激励数据单元101和相位调整控制单元110，该相位调整控制单元110再分别连接所述相位延迟通路选择单元106和寄存器延迟通路选择单元108。
其中，具体训练流程：
(1)在首次正常工作模式前，测试模式信号被设置为有效；
(2)数据通路选择单元102在测试模式信号有效时选通测试激励数据单元101，测试激励数据单元101按照预先存储的数据序列的传输时钟频率送出，经过数据通路选择单元102后达到两级寄存器延迟单元103后送出主控芯片100的数据引脚端口A1，然后经过PCB导线传输至I2S器件200的数据pin脚A2；
同时，所述SCLK时钟产生单元105负责产生I2S的数据传输时钟在相位延迟通路选择单元107和寄存器延迟通路选择单元109的控制下，依次经过或不经过相位延迟单元106和寄存器延迟单元108后输出至主控芯片100的时钟引脚端口B1,然后经过PCB导线传输至I2S器件200的时钟pin脚B2；
(3)所述相位调整控制单元通过控制所述相位延迟单元和寄存器延迟单元的配置，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置，以供主控芯片在正常工作时使用。具体过程如下：
(31)所述相位调整控制单元110控制所述相位延迟单元和寄存器延迟单元108为起始延迟配置，即可以是上述第1)种，相位延迟配置为0度,寄存器延迟配置为零级的配置；
(32)将经过所述相位延迟单元106和寄存器延迟单元108的时钟送往I2S器件200,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据至所述采样和对比单元104，然后所述采样和对比单元104使用连接回来的时钟和数据进行采样并存储至所述内部存储器111；
(33)当采样数据达到指定长度后，所述采样和对比单元104从测试激励数据单元101读取原始的测试激励数据序列进行对比；
如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳适应延迟配置；
如果对比不正确,则相位调整控制单元110控制所述相位延迟单元106和寄存器延迟单元108为下一个延迟配置(如上述第2)种配置)的训练流程，回到步骤(32)继续训练，如此不断配置直到所有配置结束或者找到最延迟配置退出适应训练。
所述相位延迟单元106包括90度相位延迟单元、180度相位延迟单元和270度相位延迟单元；所述SCLK时钟产生单元105分别通过直接及通过该90度相位延迟单元、180度相位延迟单元、270度相位延迟单元连接所述相位延迟通路选择单元107；
所述寄存器延迟单元108包括一级寄存器延迟单元、二级寄存器延迟单元和三级寄存器延迟单元；所述相位延迟通路选择单元分别通过直接及通过该一级寄存器延迟单元、二级寄存器延迟单元、三级寄存器延迟单元连接所述寄存器延迟通路选择单元109。
另外，需要说明的是：本发明的方法及装置，需要在测试前向激励数据单元101存入特定的数字序列数据用于测试；且在PCB设计时,需要在I2S器件200的时钟端(时钟pin脚B2)和数据端(数据pin脚A2)分别连出一个等长时钟反馈线和等长数据反馈线到SOC主控芯片(即所述主控芯片100),由于需要反映信号从主控芯片100发出后经过PCB导线传输到I2S器件200的时钟pin脚A2和数据pin脚B2时真实的相位差,所以为了不引入新的相位差,必须让时钟反馈线和数据反馈线从I2S器件200的时钟pin脚B2和数据pin脚A2到达主控芯片100的时钟反馈接收脚C1和数据反馈接收脚D1的距离等长；同理,在主控芯片100设计布线时,也要设置约束,使主控芯片100的时钟反馈接收脚C1和数据反馈接收脚D1到采样和对比单元104的主控芯片100内部走线延时等长。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (7)
1.一种I2S外围电路时序的自适应调整方法，其特征在于：
(1)在首次正常工作模式前对PCB板的自适应训练，首先控制测试模式信号设置为有效；
(2)测试激励数据被选通，并按照预先存储的数据序列的传输时钟频率送出，经两级寄存器延迟后送出主控芯片的数据引脚端口.然后经过PCB导线传输至I2S器件的数据pin脚；同时
I2S的数据传输时钟依次经过相位延迟和寄存器延迟后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；
(3)通过控制所述相位延迟和寄存器延迟，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置，完成训练；
(4)训练完成后,主控芯片在正常工作时,按照训练得到的最佳延迟配置进行I2S数据传输。
2.根据权利要求1所述的I2S外围电路时序的自适应调整方法，其特征在于：所述步骤(3)具体过程如下：
(31)控制所述相位延迟和寄存器延迟为起始延迟配置；
(32)将经过所述相位延迟和寄存器延迟的时钟送往I2S器件,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据，然后使用连接回来的时钟和数据进行采样并存储；
(33)当采样数据达到指定长度后，读取原始的测试激励数据序列进行对比；
如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳适应延迟配置；
如果对比不正确,则控制所述相位延迟和寄存器延迟为下一个延迟配置的训练流程,回到(32)继续训练，如此不断配置直到所有配置结束或者找到最延迟配置退出适应训练。
3.根据权利要求2所述的I2S外围电路时序的自适应调整方法，其特征在于：所述相位延迟包括0度、90度、180度和270度的相位延迟配置；
所述寄存器延迟包括零级、一级、二级和三级的寄存器延迟配置；
则所述相位延迟和寄存器延迟的延迟配置包括下列几种：
相位延迟配置为0度,寄存器延迟配置为零级；
相位延迟配置为90度,寄存器延迟配置为零级；
相位延迟配置为180度,寄存器延迟配置为零级；
相位延迟配置为270度,寄存器延迟配置为零级；
相位延迟配置为0度，寄存器延迟配置为一级；
相位延迟配置为90度,寄存器延迟配置为一级；
相位延迟配置为180度,寄存器延迟配置为一级；
相位延迟配置为270度,寄存器延迟配置为一级；
相位延迟配置为0度，寄存器延迟配置为二级；
相位延迟配置为90度,寄存器延迟配置为二级；
相位延迟配置为180度,寄存器延迟配置为二级；
相位延迟配置为270度,寄存器延迟配置为二级；
相位延迟配置为0度，寄存器延迟配置为三级；
相位延迟配置为90度,寄存器延迟配置为三级；
相位延迟配置为180度,寄存器延迟配置为三级；
相位延迟配置为270度,寄存器延迟配置为三级。
4.一种I2S外围电路时序的自适应调整装置，其特征在于：包括测试激励数据单元、数据通路选择单元、两级寄存器延迟单元、采样和对比单元、SCLK时钟产生单元、相位延迟单元、相位延迟通路选择单元、寄存器延迟单元、寄存器延迟通路选择单元以及相位调整控制单元；
所述测试激励数据单元、数据通路选择单元、两级寄存器延迟单元依次连接至主控芯片的数据引脚端口，并由主控芯片的数据引脚端口通过PCB导线连接至I2S器件的数据pin脚；所述数据通路选择单元还连接测试模式信号；
所述SCLK时钟产生单元、相位延迟单元、相位延迟通路选择单元、寄存器延迟单元、寄存器延迟通路选择单元依次连接至主控芯片的时钟引脚端口，并由主控芯片时钟引脚端口通过PCB导线连接至I2S器件的时钟pin脚；
所述I2S器件的数据pin脚和时钟pin脚分别引出一等长的数据反馈线和时钟反馈线至所述采样和对比单元，所述采样和对比单元还分别连接内部存储器、所述测试激励数据单元和相位调整控制单元，该相位调整控制单元再分别连接所述相位延迟通路选择单元和寄存器延迟通路选择单元。
5.根据权利要求4所述的I2S外围电路时序的自适应调整装置，其特征在于：
在首次正常工作模式前，测试模式信号被设置为有效；
数据通路选择单元选通测试激励数据单元，测试激励数据单元按照预先存储的数据序列的传输时钟频率送出，经过通路选择单元后达到两级寄存器延迟单元后送出主控芯片的数据引脚端口，然后经过PCB导线传输至I2S器件的数据pin脚；同时，所述SCLK时钟产生单元负责产生I2S的数据传输时钟在相位延迟通路选择单元和寄存器延迟通路选择单元的控制下，依次经过或不经过相位延迟单元和寄存器延迟单元后输出至主控芯片的时钟引脚端口,然后经过PCB导线传输至I2S器件的时钟pin脚；
所述相位调整控制单元通过控制所述相位延迟单元和寄存器延迟单元的配置，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置，以供主控芯片在正常工作时使用。
6.根据权利要求5所述的I2S外围电路时序的自适应调整装置，其特征在于：
所述相位调整控制单元通过控制所述相位延迟单元和寄存器延迟单元的配置，直至找到最佳匹配PCB板级相位延迟的芯片内部相位延迟配置具体过程如下：
所述相位调整控制单元控制所述相位延迟单元和寄存器延迟单元为起始延迟配置；
将经过所述相位延迟单元和寄存器延迟单元的时钟送往I2S器件,然后通过等长的数据反馈线和时钟反馈线连接回来时钟和数据至所述采样和对比单元，然后所述采样和对比单元使用连接回来的时钟和数据进行采样并存储至所述内部存储器；
当采样数据达到指定长度后，所述采样和对比单元从测试激励数据单元读取原始的测试激励数据序列进行对比；
如果对比正确，则表明PCB板上的I2S器件端采样没有问题,此时适应训练结束，把测试模式信号置为无效，并将当前的时钟延迟配置作为这个PCB板的最佳适应延迟配置；
如果对比不正确,则相位调整控制单元控制所述相位延迟和寄存器延迟为下一个延迟配置的训练流程继续训练，如此不断配置直到所有配置结束或者找到最延迟配置退出适应训练。
7.根据权利要求6所述的I2S外围电路时序的自适应调整装置，其特征在于：
所述相位延迟单元包括90度相位延迟单元、180度相位延迟单元和270度相位延迟单元；所述SCLK时钟产生单元分别通过直接及通过该90度相位延迟单元、180度相位延迟单元、270度相位延迟单元连接所述相位延迟通路选择单元；
所述寄存器延迟单元包括一级寄存器延迟单元、二级寄存器延迟单元和三级寄存器延迟单元；所述相位延迟通路选择单元分别通过直接及通过该一级寄存器延迟单元、二级寄存器延迟单元、三级寄存器延迟单元连接所述寄存器延迟通路选择单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610292378.2A CN105955900B (zh) | 2016-05-05 | 2016-05-05 | I2s外围电路时序的自适应调整方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610292378.2A CN105955900B (zh) | 2016-05-05 | 2016-05-05 | I2s外围电路时序的自适应调整方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105955900A true CN105955900A (zh) | 2016-09-21 |
| CN105955900B CN105955900B (zh) | 2018-08-07 |
Family
ID=56914394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610292378.2A Active CN105955900B (zh) | 2016-05-05 | 2016-05-05 | I2s外围电路时序的自适应调整方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105955900B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109885513A (zh) * | 2019-03-22 | 2019-06-14 | 晶晨半导体（深圳）有限公司 | 一种存储系统的延迟控制方法 |
| CN112051889A (zh) * | 2020-08-27 | 2020-12-08 | 海光信息技术有限公司 | I2c总线的时钟频率自适应调整方法、主设备及设备系统 |
| CN113076276A (zh) * | 2021-03-18 | 2021-07-06 | 四川和芯微电子股份有限公司 | Sdo数据相位可调节的spi从机接口 |
| CN114356820B (zh) * | 2021-12-03 | 2023-07-14 | 杭州加速科技有限公司 | 基于ate设备芯片测试的加速方法、装置及测试机系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1731380A (zh) * | 2005-08-31 | 2006-02-08 | 威盛电子股份有限公司 | 时序调整电路及方法 |
| CN101359237A (zh) * | 2007-08-03 | 2009-02-04 | 上海摩波彼克半导体有限公司 | Soc系统处理器芯片中的高速同步外设时钟相位控制装置 |
| CN102361444A (zh) * | 2010-05-24 | 2012-02-22 | 索尼公司 | 时钟调节电路及方法、占空比偏移检测电路和摄像器件 |
| CN104199341A (zh) * | 2014-08-11 | 2014-12-10 | 福州瑞芯微电子有限公司 | 电路信号相位自适应系统、装置和方法 |
| US20150244512A1 (en) * | 2014-02-21 | 2015-08-27 | Huimin Chen | Phase tracking for a sampling clock |
-
2016
- 2016-05-05 CN CN201610292378.2A patent/CN105955900B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1731380A (zh) * | 2005-08-31 | 2006-02-08 | 威盛电子股份有限公司 | 时序调整电路及方法 |
| CN101359237A (zh) * | 2007-08-03 | 2009-02-04 | 上海摩波彼克半导体有限公司 | Soc系统处理器芯片中的高速同步外设时钟相位控制装置 |
| CN102361444A (zh) * | 2010-05-24 | 2012-02-22 | 索尼公司 | 时钟调节电路及方法、占空比偏移检测电路和摄像器件 |
| US20150244512A1 (en) * | 2014-02-21 | 2015-08-27 | Huimin Chen | Phase tracking for a sampling clock |
| CN104199341A (zh) * | 2014-08-11 | 2014-12-10 | 福州瑞芯微电子有限公司 | 电路信号相位自适应系统、装置和方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109885513A (zh) * | 2019-03-22 | 2019-06-14 | 晶晨半导体（深圳）有限公司 | 一种存储系统的延迟控制方法 |
| CN109885513B (zh) * | 2019-03-22 | 2023-05-26 | 晶晨半导体（深圳）有限公司 | 一种存储系统的延迟控制方法 |
| CN112051889A (zh) * | 2020-08-27 | 2020-12-08 | 海光信息技术有限公司 | I2c总线的时钟频率自适应调整方法、主设备及设备系统 |
| CN113076276A (zh) * | 2021-03-18 | 2021-07-06 | 四川和芯微电子股份有限公司 | Sdo数据相位可调节的spi从机接口 |
| CN114356820B (zh) * | 2021-12-03 | 2023-07-14 | 杭州加速科技有限公司 | 基于ate设备芯片测试的加速方法、装置及测试机系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105955900B (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105975691A (zh) | Spi自动调整采样相位的方法及装置 | |
| CN105955900A (zh) | I2s外围电路时序的自适应调整方法及装置 | |
| US6031847A (en) | Method and system for deskewing parallel bus channels | |
| US6904375B1 (en) | Method and circuits for testing high speed devices using low speed ATE testers | |
| CN105930241A (zh) | Emmc接口和nand接口的相位调整方法及装置 | |
| CN108563144B (zh) | 一种弹载雷达信号处理半实物仿真测试系统 | |
| TWI440571B (zh) | Communication interface conversion device | |
| CN106839963A (zh) | 一种AXIe‑0总线应变仪及应变测试方法 | |
| CN110441744A (zh) | 一种新型的毫米波雷达芯片量产测试方法及装置 | |
| US6347382B1 (en) | Multi-port device analysis apparatus and method | |
| CN1308696C (zh) | 天线测试方法 | |
| CN106443086A (zh) | 一种测试基板 | |
| CN211124034U (zh) | 多路采集卡及具有其的服务器 | |
| TW200931034A (en) | Method and apparatus for analog validation of high speed buses using electromagnetic couplers | |
| CN108900261A (zh) | 一种1800m射频一致性接收互调测试方法及装置 | |
| JPS61187440A (ja) | リモ−トリピ−タ | |
| CN108957300A (zh) | 晶片测试装置及测试方法 | |
| US11074384B1 (en) | Method for simulating signal integrity of hybrid model | |
| CN106372017B (zh) | 一种嵌入式设备和串口收发系统 | |
| CN100460876C (zh) | 测试系统及其数据接口转换装置 | |
| CN209657682U (zh) | 竹简式柔性显示装置 | |
| TWI464421B (zh) | 近場通訊天線輔助設計系統及近場通訊天線輔助設計方法 | |
| CN207283547U (zh) | 一种用于三相电力线通信的载波通信装置 | |
| CN215072731U (zh) | 一种信号测量电路、采集卡及测试设备 | |
| WO2009036702A1 (fr) | Procédé et dispositif de modélisation de bruit d'alimentation électrique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |